JP2004349699A - 多結晶シリコンの製造方法及びこれを利用したスイッチング素子 - Google Patents
多結晶シリコンの製造方法及びこれを利用したスイッチング素子 Download PDFInfo
- Publication number
- JP2004349699A JP2004349699A JP2004148023A JP2004148023A JP2004349699A JP 2004349699 A JP2004349699 A JP 2004349699A JP 2004148023 A JP2004148023 A JP 2004148023A JP 2004148023 A JP2004148023 A JP 2004148023A JP 2004349699 A JP2004349699 A JP 2004349699A
- Authority
- JP
- Japan
- Prior art keywords
- region
- mask
- semiconductor layer
- substrate
- align
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 166
- 238000000034 method Methods 0.000 claims description 147
- 230000008569 process Effects 0.000 claims description 67
- 238000002425 crystallisation Methods 0.000 claims description 60
- 230000008025 crystallization Effects 0.000 claims description 53
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 36
- 238000001259 photo etching Methods 0.000 claims description 26
- KMUONIBRACKNSN-UHFFFAOYSA-N potassium dichromate Chemical compound [K+].[K+].[O-][Cr](=O)(=O)O[Cr]([O-])(=O)=O KMUONIBRACKNSN-UHFFFAOYSA-N 0.000 claims description 25
- 239000000243 solution Substances 0.000 claims description 23
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000011259 mixed solution Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 3
- 229910021426 porous silicon Inorganic materials 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 description 26
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000007790 solid phase Substances 0.000 description 6
- 238000007598 dipping method Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000010532 solid phase synthesis reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H01L21/2026—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F2009/005—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】本発明は、多結晶シリコンの製造方法及びこれを利用したスイッチング素子を提供する。
【解決手段】本発明による多結晶シリコンの製造方法は、第1領域と、前記第1領域を覆う第2領域がある基板上に、非晶質シリコンで構成される半導体層を形成する工程と;第1マスクを利用して、前記第2領域に多数の平面型アラインキーを形成する工程と;前記多数の平面型アラインキーから多数の凸型アラインキーを形成する工程と;第2マスクと、前記多数の凸型アラインキーを利用して、前記第1領域の半導体層を結晶化する工程を含む。
【選択図】 図6
Description
図1Aは、従来の側面固相結晶化方法に使用されるマスクを示した図であって、図1Bは、図1Aのマスクを利用して結晶化された半導体層を示した図である。
結晶化された領域を含み、レーザービームをもう一度照射させることによって、同じ過程を繰り返し、非晶質シリコン層20を全部結晶化する。
図2は、従来の側面固相結晶化方法により結晶化された半導体層を示した図である。
図示したように、多結晶シリコン層は、多数の単位領域30を含み、接する単位領域30の間には、レーザービームの照射が重なる第1重畳領域40及び第2重畳領域50が形成される。第1重畳領域40は、縦に接した単位領域30の間に位置して、第2重畳領域50は、横に接した単位領域30の間に位置する。
このために、本発明では、必要な部分だけを選択的に結晶化させれるマスクを利用して、結晶化工程を行う。また、必要な領域だけを選択的に正確に結晶化するため、アラインキーを制作する。
前記半導体層をフッ酸HFを利用して、洗浄する工程をさらに含み、前記多数の平面型アラインキーは、前記基板の四つの角に形成される。
前記半導体層をフッ酸HFを利用して、洗浄する工程をさらに含む。
前記アクティブ層、ゲート電極、ソース電極及びドレイン電極は、実質的に、薄膜トランジスタTを構成する。
前記基板とアクティブ層間に、バッファ層を含み、前記ソース電極及びドレイン電極の上部に、保護層をさらに含む。
前記ソース領域及びドレイン領域は、n型または、p型イオンでドピングされて、前記アクティブ層、ゲート電極、ソース電極及びドレイン電極は、実質的に、薄膜トランジスタTを構成する。
前記アラインキーは、前記基板の周辺面と同じ平面を構成したり、前記アラインキーは、前記基板の周辺面から突出される。
前記照射の工程で、多結晶シリコン、結晶シリコン、シングルシリコンのうちの、少なくとも、一つで構成される前記多数の平面型アラインキーを形成して、前記半導体層の第2部分は、非晶質シリコンで形成される。
前記基板をエッチング液に浸す工程では、前記多数の平面型アラインキーが前記多数のアラインキーパターンに変換されるように、前記多数の平面型アラインキーの周りの前記半導体層の非晶質シリコン部分が除去される。
前記多数のスリットは、一方向へと配置されて、前記多数のスリットは、第1スリットと、前記第1スリットと交互するように配置される第2スリットを含む。
前記基板の第2領域は画素領域と、前記画素領域を覆う駆動領域を含み、前記多数のアラインキーパターンに、第3マスクを整列し、前記駆動領域の半導体層を結晶化して、前記第3マスクは、相互に離隔されている多数のスリットを含む。
前記フォトーエッチング工程は、前記多数のアラインキーパターンに第4マスクを整列する工程と;前記第4マスクを通じて、前記フォトーレジストを露光する工程と;前記フォトーレジストを現像して、フォトーレジストパターンを形成する工程と;前記フォトーレジストパターンをエッチングマスクとして利用し、前記半導体層をエッチングする工程を含む。
図3では、第1領域Iと、第1領域Iの周辺部を構成する第2領域IIがある基板110の第2領域IIの四つの角部には、アラインキー116が各々形成されている。
また、前記第2領域II内に位置するアラインキー116は、結晶化処理されており、その他の第2領域II部は、非晶質状態領域である。
一例として、前記アラインキー116は、多結晶シリコンで構成され、前記スイッチング素子領域118は、単結晶シリコンで構成されて、この時、アラインキー116とスイッチング素子領域118の結晶化工程は、同一結晶化装置を利用して形成することができる。
図4では、前述した¬状のアラインキー116の細部構造に関する図であって、第1方向へと、多数の四角のパターンで構成された第1アラインパターン116aが相互離隔するように形成されており、前記第1方向と直交する第2方向へと、多数の四角のパターンで構成された第2アラインパターン116bが相互に離隔するように形成されていて、前記第1アラインパターン116a、第2アラインパターン116bは、全体的に、¬状を構成する。
その他にも、前記アラインキーの細部的なパターン構造は、結晶化工程後、伴うフォト-エッチング工程に利用されるアラインキーのパターン構造を適用することができる。
図面に示してはないが、前記アラインキー116を利用した非晶質シリコンの結晶化工程後には、結晶化処理されたシリコン物質のフォト-エッチング工程が行われて、この時、フォト-エッチング工程用アラインキーの制作を含む。
図示したように、第1領域Iの画素領域P内には、結晶化処理されたスイッチング素子領域218と、非晶質状態の画面表示領域220が構成されており、第2領域IIの四つの角部には、結晶化処理されたアラインキー216が各々形成されていて、第2領域IIでは、アラインキー216を含む外側部の非晶質シリコン物質が除去され、その下部層を構成するバッファ層212が露出されていることを特徴とする。
一方、第2実施例で、前記アラインキーは、¬状であるが、他の実施例では、それ以外の多様な形状で形成される。
一例として、前記凸型アラインキーの段差の形成方法は、非晶質シリコンと結晶質シリコン間に、エッチング選択比があるセッコ(secco)エッチング液に、基板をディッピングする方法に当たり、下記の実施例を通じてより詳しく説明する。
図9に示したように、非晶質シリコン物質と結晶質シリコン物質間に、エッチング選択比があるセッコエッチング液310が入っている容器312が備えられている。半導体層(図示せず)が形成された基板320の四つの角部に結晶化処理されて、周りの基板面と段差のない平面型アラインキー314を各々形成した後、前記平面型アラインキー314を含む基板320の一側部をセッコエッチング液310が入っている容器312にディッピングする方法により、結晶化処理された平面型アラインキー314を除いた非晶質シリコン物質だけを選択的に除去し、図に示してはないが、周りの基板面と段差のある凸型アラインキー316を形成する。
前記凸型アラインキー316は、前記半導体層をパターニングして得たものなので、アラインキーパターンと称することができる。また、前記凸型アラインキー(または、アラインキーパターン;316)は、その境界部で、基板に対して傾いている。
図面に示してはないが、前記エッチング工程後に、シリコン層の表面の酸化物を除去するためのフッ酸洗浄(HF Cleaning)工程が含まれる。
図10は、本発明の実施例による平面型アラインキー形成用マスクの平面図であって、図11は、本発明の実施例による画素領域形成用マスクの平面図である。
図10に示したように、アラインキー生成用マスク410は、全体的に¬状の構造であって、第1方向へと位置する多数の四角のパターンで構成された第1アラインキーパターン412aと、第1方向と交差される第2方向へと位置する多数の四角のパターンで構成された第2アラインキーパターン412bとで構成されて、このようなアラインキーパターン412は、プロジェクションレンズ(Projection Lens)の縮少比率に合わせて設計される。
前記アラインキー生成用マスクを利用した結晶化工程は、別途の結晶化装備を利用することではなく、画素領域の結晶化工程に利用される結晶化装備を利用する。
また、本発明によるアラインキーパターン412は、本図面の構造に限らず、結晶化工程及びフォト-エッチング工程用アラインキーパターンとして適合なパターン構造だとすると、多様に変形できる。
一例として、前記第1領域452は、レーザービーム遮断領域に当たり、これと対応した基板領域へとレーザービームが照射されることを遮断する役割をして、第2領域454は、レーザービーム透過領域を含み、これと対応した基板領域を結晶化させる役割をする。
図示したように、前記アラインキー形成用マスク520は、基板514のどちらかの一つの角部と対応するように配置されて、その他の三つの角部にも順に対応するように配置して平面型アラインキー524を形成する。
本工程では、前記アラインキーパターン526と対応した基板領域(すなわち、多数の平面型アラインキー形成部のうち、どちらかの一領域)を選択的に結晶化させる工程を意味する。
一例として、前記セッコエッチング液550は、フッ酸HF及び二クロム酸カリK2Cr2O7が2:1の比率に混合された溶液であって、前記混合溶液は、1.5M(mole/L)濃度に調節された溶液を選択する。
図面に詳しく提示してはないが、前記第2領域574は、多数のスリットで構成される。
このように、本実施例では、アラインキーを基準に、正確な選択位置に結晶化を実施することができるので、不均一な結晶化の特性を解消し、グレインバウンダリーの位置制御を好ましくして、また、周りの基板面と段差のある凸型アラインキーを形成するので、後続工程であるフォト-エッチング工程時、露光装備で好ましく認識できるので、別途のフォト-エッチング工程用アラインキーの製造工程が省略できる工程的な長所がある。
ST1では、結晶化工程用マスクを制作する工程であって、より詳しくは、画素領域の結晶化工程時、正確な位置制御のためのアラインキー形成用マスクと、スイッチング素子形成部領域だけを選択的に結晶化させるパターン構造である画素領域形成用マスクの制作工程である。さらに、駆動回路部形成用マスクの制作工程を含むことができて、一例として、駆動回路部形成用マスクは、画素領域形成用マスクと比べて、既存の結晶化工程用マスクがそのまま利用できる。
ST2では、前記アラインキー形成用マスクを利用し、非晶質シリコン層が形成された基板の四つの角部に平面型アラインキーを形成する工程であって、前記平面型アラインキーは、結晶化処理されたシリコン領域に当たり、前述したアラインキーパターンと対応したパターン構造であるために、相互に離隔して配置された多数の四角のパターンが、全体的に¬状を構成する構造から選択される。
本工程では、基板のまた他の一側も、前述した方式によりエッチング処理し、基板の四つの角部に位置するアラインキーを全部陽刻状(凸型、突出型)に形成する工程を含む。
一例として、前記セッコエッチング液フッ酸HF対二クロム酸カリK2Cr2O7の2:1の混合溶液として、1.5M(mole/L)濃度に調節された溶液を選択する。
ST4では、前記凸型アラインキーを基準に、画素領域に画素領域形成用マスクを配置して、前記画素領域形成用マスクの結晶化パターンと対応した基板領域を選択的に結晶化処理し、前記結晶化処理された基板領域をスイッチング素子領域に定義する工程である。
前記画素領域の結晶化の工程では、シリコン物質を完全鎔融させるエネルギー密度のレーザービームの照射を通じて側面固相結晶化させるSLS結晶化技術が利用できる。
前記フォト-エッチング工程は、結晶化処理された基板上に、感光性物質であるPRを塗布する工程と、露光、現像工程を通じて一定のパターンがあるPRパターンを形成する工程と、PRパターンをマスクとして利用し、露出された基板領域をエッチング処理する工程を含む。
図示したように、基板610上に、バッファ層612が形成されており、バッファ層612の上部には、結晶質シリコン物質で構成されて、活性領域VIIと、活性領域VIIの両周辺部を構成するソース領域VIII及びドレイン領域IXとで構成された半導体層614が形成されており、半導体層614の上部の活性領域VIIには、ゲート絶縁膜616及びゲート電極618が順に形成されていて、ゲート電極618を覆う基板全面には、前記ソース領域VIIIとドレイン領域IXを一部露出させる第1コンタクトホール620、第2コンタクトホール622がある層間絶縁膜624が形成されており、層間絶縁膜624の上部には、第1コンタクトホール620、第2コンタクトホール622を通じて半導体層614のソース領域VIII及びドレイン領域IXと接触するソース電極626及びドレイン電極628が形成されていて、ソース電極626及びドレイン電極628を覆う基板全面には、保護層630が形成されている。
前記半導体層614を構成する結晶質シリコン物質は、前記実施例1ないし実施例6による非晶質シリコンの結晶化工程により形成された結晶質シリコン物質に当たり、一例として、SLS結晶化技術を利用した単晶質シリコン物質で構成される場合もある。
前記半導体層614、ゲート電極618、ソース電極626及びドレイン電極628は、スイッチング素子Tを構成して、前記スイッチング素子Tは駆動回路部用スイッチング素子または、ピクセルアレイ部スイッチング素子に当たる。
実質的に、前記スイッチング素子Tは、薄膜トランジスタに当たる。
212:バッファ層
216:アラインキー
218:スイッチング素子領域
220:画面表示領域
I:第1領域
II:第2領域
P:画素領域
Claims (65)
- 第1領域と、前記第1領域を覆う第2領域がある基板上に、非晶質シリコンで構成される半導体層を形成する工程と;
第1マスクを利用して、前記第2領域に多数の平面型アラインキーを形成する工程と;
前記多数の平面型アラインキーから多数の凸型アラインキーを形成する工程と;
第2マスクと、前記多数の凸型アラインキーを利用して、前記第1領域の半導体層を結晶化する工程を含む多結晶シリコンの製造方法。 - 前記多数の凸型アラインキーを形成する工程は、前記多数の平面型アラインキーを覆う前記第2領域の半導体層の部分等を選択的に除去する工程を含み、前記多数の凸型アラインキーは、前記基板に段差があることを特徴とする請求項1に記載の多結晶シリコンの製造方法。
- 前記第1マスクは、各々四角形状であって、相互に離隔されて、多数の透過部を含むことを特徴とする請求項1に記載の多結晶シリコンの製造方法。
- 前記多数の平面型アラインキーを形成する工程は、前記半導体層の上部に、前記第1マスクを配置する工程と;
前記第1マスクを通じて、前記半導体層へレーザービームを照射して、前記第1マスクの多数の透過部に対応する前記半導体層の部分等を選択的に結晶化する工程を含むことを特徴とする請求項1に記載の多結晶シリコンの製造方法。 - 前記照射の工程で、多結晶シリコンで構成される前記多数の平面型アラインキーが形成されることを特徴とする請求項4に記載の多結晶シリコンの製造方法。
- 前記多数の平面型アラインキーは、多結晶シリコンで構成されて、前記多数の凸型アラインキーを形成する工程は、前記多数の平面型アラインキーがある前記基板の一部分を多結晶シリコンと非晶質シリコン間に、エッチング選択比があるセッコエッチング液に浸す工程を含むことを特徴とする請求項1に記載の多結晶シリコンの製造方法。
- 前記基板をセッコエッチング液に浸す工程では、前記多数の平面型アラインキーが前記多数の凸型アラインキーに変換されるように、前記多数の平面型アラインキーの周りの前記半導体層の一部分が除去されることを特徴とする請求項6に記載の多結晶シリコンの製造方法。
- 前記セッコエッチング液は、フッ酸HF:二クロム酸カリK2Cr2O7が約2:1の比率で混合された溶液であることを特徴とする請求項7に記載の多結晶シリコンの製造方法。
- 前記混合溶液の濃度は、約0.15M(mol/L)であることを特徴とする請求項7に記載の多結晶シリコンの製造方法。
- 前記半導体層をフッ酸HFを利用して、洗浄する工程をさらに含むことを特徴とする請求項6に記載の多結晶シリコンの製造方法。
- 前記多数の平面型アラインキーは、前記基板の四つの角に形成されることを特徴とする請求項1に記載の多結晶シリコンの製造方法。
- 前記第2マスクは、レーザービームを遮断する領域がある第1マスク領域と、多数のスリットがある第2マスク領域を含むことを特徴とする請求項1に記載の多結晶シリコンの製造方法。
- 前記多数のスリットは、一方向へと配置されることを特徴とする請求項12に記載の多結晶シリコンの製造方法。
- 前記多数のスリットは、第1スリットと、前記第1スリットと交互するように配置される第2スリットを含むことを特徴とする請求項12に記載の多結晶シリコンの製造方法。
- 前記第2マスク領域は、前記第1マスク領域の一角に配置されることを特徴とする請求項12に記載の多結晶シリコンの製造方法。
- 前記第2マスクを通じて、前記半導体層にレーザービームを照射して、前記第2マスクの多数のスリットに対応する前記半導体層の部分が選択的に結晶化されることを特徴とする請求項12に記載の多結晶シリコンの製造方法。
- 前記基板の第1領域は、画素領域と、前記画素領域を覆う駆動領域を含むことを特徴とする請求項1に記載の多結晶シリコンの製造方法。
- 前記多数の凸型アラインキーに、第3マスクを整列して、前記駆動領域の半導体層を結晶化することを特徴とする請求項17に記載の多結晶シリコンの製造方法。
- 前記第3マスクは、相互に離隔されている多数のスリットを含むことを特徴とする請求項18に記載の多結晶シリコンの製造方法。
- 前記結晶化の工程後に、フォトーレジストPRを利用するフォトーエッチング工程を通じて、前記半導体層をパターニングする工程をさらに含むことを特徴とする請求項1に記載の多結晶シリコンの製造方法。
- 前記フォトーエッチング工程は、前記多数の凸型アラインキーに第4マスクを整列する工程と;
前記第4マスクを通じて、前記フォトーレジストを露光する工程と;
前記フォトーレジストを現像して、フォトーレジストパターンを形成する工程と;
前記フォトーレジストパターンをエッチングマスクとして利用し、前記半導体層をエッチングする工程を含むことを特徴とする請求項20に記載の多結晶シリコンの製造方法。 - 前記結晶化の工程は、前記多数の凸型アラインキーに、前記第2マスクを整列する工程と;
前記第2マスクを通じて、前記半導体層にレーザービームを照射する工程を含むことを特徴とする請求項1に記載の多結晶シリコンの製造方法。 - 基板の上部に、非晶質シリコンで形成された半導体層を形成する工程と;
前記半導体層の角部分を結晶化して、多数の平面型アラインキーを形成する工程と;
前記半導体層の角部分を多結晶シリコンと非晶質シリコン間にエッチング選択比があるエッチング液に浸すことによって、前記基板に傾斜がある多数のアラインキーパターンを形成する工程を含む非晶質シリコンの結晶化工程に利用できるアラインキーの製造方法。 - 前記多数の平面型アラインキーは、前記基板の四つの角に形成されることを特徴とする請求項23に記載のアラインキーの製造方法。
- 前記セッコエッチング液は、フッ酸HF:二クロム酸カリK2Cr2O7が約2:1の比率で混合された溶液であることを特徴とする請求項23に記載のアラインキーの製造方法。
- 前記混合溶液の濃度は、約0.15M(mol/L)であることを特徴とする請求項23に記載のアラインキーの製造方法。
- 前記半導体層をフッ酸HFを利用して、洗浄する工程をさらに含むことを特徴とする請求項23に記載のアラインキーの製造方法。
- 第1領域と、前記第1領域を覆う第2領域がある基板上に、非晶質シリコンで構成される半導体層を形成する工程と;
第1マスクを利用して、前記第2領域に多数の平面型アラインキーを形成する工程と;
前記多数の平面型アラインキーから前記基板に、傾斜がある多数のアラインキーパターンを形成する工程と;
第2マスクと、前記多数のアラインキーパターンを利用して、前記第1領域の半導体層を結晶化する工程と;
前記半導体層を選択的に除去して、チャンネル領域と、前記チャンネル領域の周りのソース領域及びドレイン領域があるアクティブ層を形成する工程を含むスイッチング素子の製造方法。 - 前記アクティブ層の上部に、ゲート絶縁層を形成する工程と;
前記ゲート絶縁層の上部に、ゲート電極を形成する工程と;
前記ゲート電極の上部に、前記ソース領域を露出する第1コンタクトホールと、前記ドレイン領域を露出する第2コンタクトホールがある層間絶縁層を形成する工程と;
前記層間絶縁層の上部に、前記第1コンタクトホールを通じてドレイン領域に連結されるドレイン電極と、前記第2コンタクトホールを通じてソース領域に連結されるソース電極を形成する工程をさらに含むことを特徴とする請求項28に記載のスイッチング素子の製造方法。 - 前記基板と半導体層間に、バッファ層を形成する工程をさらに含むことを特徴とする請求項28に記載のスイッチング素子の製造方法。
- 前記ソース電極及びドレイン電極の上部に、保護層を形成する工程をさらに含むことを特徴とする請求項29に記載のスイッチング素子の製造方法。
- 前記ソース領域及びドレイン領域は、n型または、p型イオンでドピングされることを特徴とする請求項28に記載のスイッチング素子の製造方法。
- 前記アクティブ層、ゲート電極、ソース電極及びドレイン電極は、実質的に、薄膜トランジスタTを構成することを特徴とする請求項29に記載のスイッチング素子の製造方法。
- 第1領域と、前記第1領域を覆う第2領域がある基板と;
前記基板に傾斜があって、多結晶シリコンで構成され、前記基板の第2領域に形成された多数のアラインキーパターンと;
チャンネル領域と、前記チャンネル領域の周りのソース領域及びドレイン領域があって、多結晶シリコンで構成され、前記基板の第1領域に形成されたアクティブ層と;
前記アクティブ層の上部に形成されたゲート絶縁層と;
前記ゲート絶縁層の上部に形成されたゲート電極と;
前記ソース領域を露出する第1コンタクトホールと、前記ドレイン領域を露出する第2コンタクトホールがあって、前記ゲート電極の上部に形成された層間絶縁層と;
前記層間絶縁層の上部に形成されて、前記第1コンタクトホール通じて前記ドレイン領域に連結されるドレイン電極と、前記第2コンタクトホールを通じて前記ソース領域に連結されるソース電極を含むスイッチング素子。 - 前記アクティブ層の結晶性は、前記多数のアラインキーパターンの結晶性と異なることを特徴とする請求項34に記載のスイッチング素子。
- 前記アクティブ層の位置は、前記多数のアラインキーパターンを基準に決定されることを特徴とする請求項34に記載のスイッチング素子。
- 前記基板とアクティブ層間に、バッファ層を含むことを特徴とする請求項34に記載のスイッチング素子。
- 前記ソース電極及びドレイン電極の上部に、保護層をさらに含むことを特徴とする請求項34に記載のスイッチング素子。
- 前記ソース領域及びドレイン領域は、n型または、p型イオンでドピングされたことを特徴とする請求項34に記載のスイッチング素子。
- 前記アクティブ層、ゲート電極、ソース電極及びドレイン電極は、実質的に、薄膜トランジスタTを構成することを特徴とする請求項34に記載のスイッチング素子。
- 表示領域と周辺領域がある基板と;
前記周辺領域の角に形成された多数のアラインキーと;
前記表示領域に形成された多数の画素領域と;
前記多数の画素領域に、各々対応する多数のスイッチング素子領域を含む表示装置構造。 - 前記アラインキーは、前記基板の周辺面と同じ平面を構成することを特徴とする請求項41に記載の表示装置構造。
- 前記アラインキーは、前記基板の周辺面から突出されたことを特徴とする請求項41に記載の表示装置構造。
- 第1領域と、前記第1領域に隣接した第2領域がある基板上に、非晶質シリコンで第1部分及び第2部分がある半導体層を形成する工程と;
第1マスクを使用して前記基板の第1領域にある前記半導体層の第1部分に、多数の平面型アラインキーを形成する工程と;
前記半導体層の第1部分に、多数のアラインキーパターンを形成する工程と;
前記多数のアラインキーパターンを整列して、第2マスクを利用して前記基板の第2領域にある半導体層の第1部分を結晶化する工程を含む多結晶シリコンの製造方法。 - 前記多数のアラインキーパターンを形成する工程は、前記多数のアラインキーパターンに隣接した前記基板の第1領域にある半導体層の第2部分を選択的に除去する工程を含み、前記多数のアラインキーパターンは、前記基板に対して傾いていることを特徴とする請求項44に記載の多結晶シリコンの製造方法。
- 前記第1マスクは、各々四角形状であって、相互に離隔されている多数の透過部を含むことを特徴とする請求項44に記載の多結晶シリコンの製造方法。
- 前記多数の平面型アラインキーを形成する工程は、前記半導体層の上部に、前記第1マスクを配置する工程と;
前記第1マスクを通じて、前記半導体層へレーザービームを照射して、前記第1マスクの多数の透過部に対応する前記半導体層の第1部分等を選択的に結晶化する工程を含むことを特徴とする請求項44に記載の多結晶シリコンの製造方法。 - 前記照射の工程で、多結晶シリコン、結晶シリコン、シングルシリコンのうちの、少なくとも、一つで構成される前記多数の平面型アラインキーを形成して、前記半導体層の第2部分は、非晶質シリコンで形成されることを特徴とする請求項47に記載の多結晶シリコンの製造方法。
- 前記多数の平面型アラインキーは、多結晶シリコンで構成されて、前記多数のアラインキーパターンを形成する工程は、前記多数の平面型アラインキーがある前記基板の第1領域を多結晶シリコンと非晶質シリコン間に、エッチング選択比があるエッチング液に浸す工程を含むことを特徴とする請求項48に記載の多結晶シリコンの製造方法。
- 前記基板をエッチング液に浸す工程では、前記多数の平面型アラインキーが前記多数のアラインキーパターンに変換されるように、前記多数の平面型アラインキーの周りの前記半導体層の非晶質シリコン部分が除去されることを特徴とする請求項49に記載の多結晶シリコンの製造方法。
- 前記エッチング液は、フッ酸HF:二クロム酸カリK2Cr2O7が約2:1の比率で混合された溶液であることを特徴とする請求項49に記載の多結晶シリコンの製造方法。
- 前記混合溶液の濃度は、約0.15M(mol/L)であることを特徴とする請求項49に記載の多結晶シリコンの製造方法。
- 前記半導体層をフッ酸HFを利用して洗浄する工程をさらに含むことを特徴とする請求項49に記載の多結晶シリコンの製造方法。
- 前記多数の平面型アラインキーは、前記基板の角に形成されることを特徴とする請求項44に記載の多結晶シリコンの製造方法。
- 前記第2マスクは、レーザービームを遮断する領域がある第1マスク領域と、多数のスリットがある第2マスク領域を含むことを特徴とする請求項44に記載の多結晶シリコンの製造方法。
- 前記多数のスリットは、一方向へと配置されることを特徴とする請求項55に記載の多結晶シリコンの製造方法。
- 前記多数のスリットは、第1スリットと、前記第1スリットと交互するように配置される第2スリットを含むことを特徴とする請求項55に記載の多結晶シリコンの製造方法。
- 前記第2マスク領域は、前記第1マスク領域の一角に配置されることを特徴とする請求項55に記載の多結晶シリコンの製造方法。
- 前記結晶化の工程では、前記第2マスクを通じて、前記半導体層にレーザービームを照射して、前記第2マスクの多数のスリットに対応する前記半導体層の部分が選択的に結晶化されることを特徴とする請求項55に記載の多結晶シリコンの製造方法。
- 前記基板の第2領域は画素領域と、前記画素領域を覆う駆動領域を含むことを特徴とする請求項44に記載の多結晶シリコンの製造方法。
- 前記多数のアラインキーパターンに、第3マスクを整列し、前記駆動領域の半導体層を結晶化することを特徴とする請求項60に記載の多結晶シリコンの製造方法。
- 前記第3マスクは、相互に離隔されている多数のスリットを含むことを特徴とする請求項61に記載の多結晶シリコンの製造方法。
- 前記結晶化の工程後に、フォトーレジストPRを利用するフォトーエッチング工程を通じて、前記半導体層をパターニングする工程をさらに含むことを特徴とする請求項44に記載の多結晶シリコンの製造方法。
- 前記フォトーエッチング工程は、前記多数のアラインキーパターンに第4マスクを整列する工程と;
前記第4マスクを通じて、前記フォトーレジストを露光する工程と;
前記フォトーレジストを現像して、フォトーレジストパターンを形成する工程と;
前記フォトーレジストパターンをエッチングマスクとして利用し、前記半導体層をエッチングする工程を含むことを特徴とする請求項63に記載の多結晶シリコンの製造方法。 - 前記結晶化の工程は、前記多数のアラインキーパターンに、前記第2マスクを整列する工程と;
前記第2マスクを通じて、前記半導体層にレーザービームを照射する工程を含むことを特徴とする請求項64に記載の多結晶シリコンの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0031810A KR100519948B1 (ko) | 2003-05-20 | 2003-05-20 | 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349699A true JP2004349699A (ja) | 2004-12-09 |
JP4336246B2 JP4336246B2 (ja) | 2009-09-30 |
Family
ID=36582874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148023A Expired - Lifetime JP4336246B2 (ja) | 2003-05-20 | 2004-05-18 | 多結晶シリコンの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7180198B2 (ja) |
JP (1) | JP4336246B2 (ja) |
KR (1) | KR100519948B1 (ja) |
CN (1) | CN1327484C (ja) |
DE (2) | DE102004024924B4 (ja) |
GB (4) | GB2403065B (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400510B1 (ko) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
JP2004265897A (ja) * | 2003-01-20 | 2004-09-24 | Sharp Corp | 結晶化半導体素子およびその製造方法ならびに結晶化装置 |
KR100519948B1 (ko) * | 2003-05-20 | 2005-10-10 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자 |
TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
KR100531416B1 (ko) * | 2003-09-17 | 2005-11-29 | 엘지.필립스 엘시디 주식회사 | Sls 장비 및 이를 이용한 실리콘 결정화 방법 |
KR101026935B1 (ko) * | 2003-12-10 | 2011-04-04 | 엘지디스플레이 주식회사 | 디스펜서 정렬장치 및 그 방법 |
US8901268B2 (en) * | 2004-08-03 | 2014-12-02 | Ahila Krishnamoorthy | Compositions, layers and films for optoelectronic devices, methods of production and uses thereof |
KR100719682B1 (ko) * | 2005-04-06 | 2007-05-17 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
US20090218577A1 (en) * | 2005-08-16 | 2009-09-03 | Im James S | High throughput crystallization of thin films |
US7232969B1 (en) * | 2006-04-06 | 2007-06-19 | Speed Tech Corp. | Keypad |
KR101255508B1 (ko) * | 2006-06-30 | 2013-04-16 | 엘지디스플레이 주식회사 | 플렉서블 디스플레이 및 이의 얼라인 키의 제조 방법 |
KR101289066B1 (ko) * | 2006-06-30 | 2013-07-22 | 엘지디스플레이 주식회사 | 결정화방법 및 결정화 마스크 제작방법 |
US8557877B2 (en) | 2009-06-10 | 2013-10-15 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
EP2387081B1 (en) * | 2010-05-11 | 2015-09-30 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and method for fabricating the same |
KR101698511B1 (ko) * | 2010-07-27 | 2017-01-23 | 삼성디스플레이 주식회사 | 표시 장치 제조 방법 |
US8864898B2 (en) | 2011-05-31 | 2014-10-21 | Honeywell International Inc. | Coating formulations for optical elements |
CN103904125A (zh) * | 2012-12-26 | 2014-07-02 | 鸿富锦精密工业(深圳)有限公司 | 薄膜晶体管 |
CN103952768A (zh) * | 2014-05-09 | 2014-07-30 | 中国科学院宁波材料技术与工程研究所 | 一种单晶硅倒金字塔阵列结构绒面及其制备方法和应用 |
JP6803842B2 (ja) | 2015-04-13 | 2020-12-23 | ハネウェル・インターナショナル・インコーポレーテッドHoneywell International Inc. | オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング |
KR102636736B1 (ko) * | 2016-09-08 | 2024-02-15 | 삼성디스플레이 주식회사 | 표시 장치 |
JP2019061130A (ja) * | 2017-09-27 | 2019-04-18 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
JP2021192396A (ja) * | 2018-09-14 | 2021-12-16 | キオクシア株式会社 | 集積回路装置及び集積回路装置の製造方法 |
CN112885924A (zh) * | 2021-02-05 | 2021-06-01 | 泰州隆基乐叶光伏科技有限公司 | 一种太阳能电池及其制作方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY109592A (en) * | 1992-11-16 | 1997-03-31 | Tokyo Electron Ltd | Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals. |
TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
TW279275B (ja) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
JPH07335906A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
CA2256699C (en) | 1996-05-28 | 2003-02-25 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
JP4192423B2 (ja) * | 1997-11-20 | 2008-12-10 | 株式会社ニコン | マーク検出方法、位置検出装置、露光方法及び装置、デバイス製造方法、並びにデバイス |
JP3169068B2 (ja) * | 1997-12-04 | 2001-05-21 | 日本電気株式会社 | 電子線露光方法及び半導体ウエハ |
KR100288772B1 (ko) * | 1998-11-12 | 2001-05-02 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
JP4232997B2 (ja) * | 1999-03-31 | 2009-03-04 | 本田技研工業株式会社 | 自動二輪車の操舵装置 |
JP2000349290A (ja) * | 1999-06-01 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2001083521A (ja) * | 1999-09-16 | 2001-03-30 | Toshiba Corp | 液晶表示装置 |
JP2001148480A (ja) * | 1999-11-18 | 2001-05-29 | Nec Corp | 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法 |
EP1122561A1 (en) * | 2000-02-03 | 2001-08-08 | Corning Incorporated | High precision alignment of optical devices over a high thickness transparent layer |
US6368945B1 (en) * | 2000-03-16 | 2002-04-09 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification |
US6833883B2 (en) * | 2001-02-13 | 2004-12-21 | Lg. Philips Lcd Co., Ltd. | Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same |
KR100808466B1 (ko) * | 2001-07-30 | 2008-03-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
GB2379412A (en) * | 2001-09-10 | 2003-03-12 | Seiko Epson Corp | Deposition of soluble materials |
JP3903761B2 (ja) * | 2001-10-10 | 2007-04-11 | 株式会社日立製作所 | レ−ザアニ−ル方法およびレ−ザアニ−ル装置 |
JP4030758B2 (ja) * | 2001-12-28 | 2008-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6727125B2 (en) * | 2002-04-17 | 2004-04-27 | Sharp Laboratories Of America, Inc. | Multi-pattern shadow mask system and method for laser annealing |
JP2004055771A (ja) * | 2002-07-18 | 2004-02-19 | Nec Lcd Technologies Ltd | 半導体薄膜の製造方法及びレーザ照射装置 |
US7433303B2 (en) * | 2002-08-02 | 2008-10-07 | Null Networks Llc | Preemptive network traffic control for regional and wide area networks |
TWI227913B (en) * | 2003-05-02 | 2005-02-11 | Au Optronics Corp | Method of fabricating polysilicon film by excimer laser crystallization process |
KR100519948B1 (ko) * | 2003-05-20 | 2005-10-10 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자 |
-
2003
- 2003-05-20 KR KR10-2003-0031810A patent/KR100519948B1/ko active IP Right Grant
-
2004
- 2004-05-14 GB GB0410865A patent/GB2403065B/en not_active Expired - Lifetime
- 2004-05-14 GB GB0525649A patent/GB2421850B/en not_active Expired - Lifetime
- 2004-05-14 GB GB0525651A patent/GB2421851B/en not_active Expired - Lifetime
- 2004-05-14 GB GB0525655A patent/GB2421634B/en not_active Expired - Lifetime
- 2004-05-18 JP JP2004148023A patent/JP4336246B2/ja not_active Expired - Lifetime
- 2004-05-19 DE DE102004024924A patent/DE102004024924B4/de not_active Expired - Lifetime
- 2004-05-19 US US10/848,048 patent/US7180198B2/en active Active
- 2004-05-19 DE DE102004064099.8A patent/DE102004064099B4/de not_active Expired - Lifetime
- 2004-05-20 CN CNB2004100423356A patent/CN1327484C/zh not_active Expired - Lifetime
-
2006
- 2006-02-14 US US11/353,206 patent/US7326598B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7180198B2 (en) | 2007-02-20 |
GB2421634A (en) | 2006-06-28 |
JP4336246B2 (ja) | 2009-09-30 |
GB2421851A (en) | 2006-07-05 |
US20040235279A1 (en) | 2004-11-25 |
GB2403065A (en) | 2004-12-22 |
GB0525649D0 (en) | 2006-01-25 |
CN1327484C (zh) | 2007-07-18 |
KR100519948B1 (ko) | 2005-10-10 |
GB0525651D0 (en) | 2006-01-25 |
GB2421850A (en) | 2006-07-05 |
GB2421851B (en) | 2006-12-13 |
US20060125120A1 (en) | 2006-06-15 |
GB2403065B (en) | 2006-07-12 |
GB0525655D0 (en) | 2006-01-25 |
GB2421634B (en) | 2006-12-27 |
DE102004024924B4 (de) | 2007-12-13 |
CN1574225A (zh) | 2005-02-02 |
GB0410865D0 (en) | 2004-06-16 |
KR20040099735A (ko) | 2004-12-02 |
US7326598B2 (en) | 2008-02-05 |
GB2421850B (en) | 2006-10-25 |
DE102004024924A1 (de) | 2005-03-03 |
DE102004064099B4 (de) | 2016-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4336246B2 (ja) | 多結晶シリコンの製造方法 | |
US8207050B2 (en) | Laser mask and crystallization method using the same | |
US5708252A (en) | Excimer laser scanning system | |
US6261856B1 (en) | Method and system of laser processing | |
US6149988A (en) | Method and system of laser processing | |
KR100971951B1 (ko) | 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법 | |
JP2003022969A (ja) | マスクを利用したシリコンの結晶化方法 | |
US7352002B2 (en) | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same | |
US20110104908A1 (en) | Laser Mask and Crystallization Method Using the Same | |
US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
KR100573225B1 (ko) | 비정질 실리콘층의 결정화 방법 | |
KR100662783B1 (ko) | 결정질 실리콘을 마스크로 적용하는 액정표시소자 제조방법 | |
KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
JP2005051208A (ja) | 薄膜半導体基板、薄膜半導体基板の製造方法、結晶化方法、結晶化装置、薄膜半導体装置、および薄膜半導体装置の製造方法 | |
KR20110062300A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
KR101289066B1 (ko) | 결정화방법 및 결정화 마스크 제작방법 | |
JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
JP2007299911A (ja) | 半導体膜の製造方法 | |
JP2007134501A (ja) | エキシマレーザーアニール法で作製したSi膜を用いた半導体トランジスタ製造方法 | |
JP2006024753A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 | |
KR20050001517A (ko) | 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정 | |
JP2005175380A (ja) | 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4336246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |