JP2004343624A - 画像処理装置、画像形成装置、画像処理方法、コンピュータプログラム及び記録媒体 - Google Patents

Abstract

【課題】パラレルバス上の転送速度、すなわち混み具合を調整し、画像転送時の異常の発生を防止する。
【解決手段】入力された画像情報を一時記憶する第１のＭＥＭ２１と、画像情報を画像形成が可能なデータに処理するＩＰＰ５とを備え、第１のＭＥＭ２１に記憶された画像情報を読み出し、第２のＭＥＭ９に蓄積させる際、前記第１のＭＥＭ２１からのラインデータ読み出し周期を任意に設定し、この設定された周期間隔で前記第１の面２１から画像情報を読み出して第２のＭＥＭ９にパラレルバス４を介して送信する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル画像信号を転写紙に画像として再生するディジタル複写機やＭＦＰ（コピー、ＦＡＸ、プリンター、スキャナ等の複合機）の画像データを処理し、あるいは、計測器等の計測データを扱う画像処理装置、この画像処理装置を使用した画像形成装置、前記データを処理する画像処理方法、この画像処理方法をコンピュータで実現するためのコンピュータプログラム、及びこのコンピュータプログラムが記録された記録媒体に関する。
【０００２】
【従来の技術】
ディジタル画像処理装置に関するもので、ディジタル画像信号を転写紙に画像として再生する装置、特にスキャナから画像を読み込んで転写紙に画像を再生する装置に関するものとして特許文献１記載の発明が公知である。
【０００３】
図１４は特許文献１に開示された画像処理装置のシステムブロックの構成で、ＭＦＰ（Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ−ディジタル複合機）の構成に関するものである。以下、同図を参照して従来技術について説明する。
【０００４】
原稿を光学的に読み取る読み取りユニット１は、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子（例えばＣＣＤ）は、ＳＢＵ（センサ・ボード・ユニット）２に搭載され、ＣＣＤにおいて電気信号に変換された画像信号はディジタル信号に変換された後、ＳＢＵ２から出力される。ＳＢＵ２から出力される画像信号はＣＤＩＣ（圧縮／伸張及びデータインターフェース制御部）３に入力される。機能デバイス及びデータバス間における画像データの伝送はＣＤＩＣ３が全て制御する。
【０００５】
ＣＤＩＣ３は画像データに関し、ＳＢＵ２、パラレルバス４、ＩＰＰ（画像処理プロセッサ）５間のデータ転送、全体制御を司るシステムコントローラ６、及び画像データに対するプロセスコントローラ７間の通信を行う。ＳＢＵ２からの画像信号はＣＤＩＣ３を経由してＩＰＰ５に転送され、光学系及びディジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化とする）を補正し、再度ＣＤＩＣ３へ出力される。
【０００６】
ＩＰＰ５からＣＤＩＣ３へ転送されたデータは、ＣＤＩＣ３からパラレルバス４を経由してＩＭＡＣ（画像メモリアクセス制御）８に送られる。ここではシステムコントローラ６の制御に基づき画像データとＭＥＭ（メモリモジュール）９のアクセス制御、外部ＰＣ（パソコン）１０のプリント用データの展開、メモリ有効活用のための画像データの圧縮／伸張を行う。
【０００７】
ＩＭＡＣ８へ送られたデータは、データ圧縮後ＭＥＭ９へ蓄積され、蓄積データを必要に応じて読み出される。読み出しデータは伸張され、本来の画像データに戻されてＩＭＡＣ８からパラレルバス４経由でＣＤＩＣ３へ戻される。ＣＤＩＣ３からＩＰＰ５への転送後は画質処理及びＶＤＣ１１でパルス制御を行い、作像ユニット１２において転写紙上に再生画像を形成する。このような画像データの流れの間に、パラレルバス４及びＣＤＩＣ３でのバス制御により、ＭＦＰの機能が実現される。
【０００８】
ＦＡＸ送信機能では、読み取り画像データがＩＰＰ５で画像処理され、ＣＤＩＣ３及びパラレルバス４を経由してＦＣＵ（ＦＡＸ制御ユニット）１３へ転送される。ＦＣＵ１３で通信網へのデータ変換が行われ、ＰＮ（公衆回線）１４へＦＡＸデータとして送信される。ＦＡＸ受信は、ＰＮ１４からの回線データをＦＣＵ１３にて画像データへ変換し、パラレルバス４及びＣＤＩＣ３を経由してＩＰＰ５へ転送される。この場合、特別な画質処理は行わず、ＶＤＣ１１においてドット再配置及びパルス制御を行い、作像ユニット１２において転写紙上に再生画像を形成する。なお、システムコントローラ６はＲＡＭ１５をワークエリアとして使用しながらＲＯＭ１６に格納されたプログラムを実行することにより、自身に与えられた機能を実現する。制御に必要な指示や入力は操作パネル（Ｏｐｅ．Ｐａｎｅ）１７から行われる。プロセスコントローラ７はＲＡＭ１８をワークエリアとして使用しながらＲＯＭ１９に格納されたプログラムを実行することにより、自身に与えられた機能を実現する。
【０００９】
このように構成されたＭＦＰでは、複数ジョブ、例えばコピー機能、ＦＡＸ送受信機能、プリンタ出力機能が並行に動作する状況において、読み取りユニット１、作像ユニット１２及びパラレルバス使用権のジョブへの割り振りをシステムコントローラ６及びプロセスコントローラ７によって制御する。プロセスコントローラ７は画像データの流れを制御し、システムコントローラ６はシステム全体を制御し、各リソースの起動を管理する。ＭＦＰの機能選択は操作パネル１７から選択入力し、コピー機能、ＦＡＸ機能等の処理内容を設定する。システムコントローラ６とプロセスコントローラ７はパラレルバス４、ＣＤＩＣ３及びシリアルバス（ＣＰＵバス）２０を介して相互に通信を行う。ＣＤＩＣ３内においてパラレルバス４とシリアルバス２０とのデータインターフェースのためのデータフォーマット変換を行う。
【００１０】
また、コントローラＣＴＲ側メモリとは別にエンジンＥＮＵ側に画像メモリを配置し、両面原稿の表面と裏面の画像データを同時に読み取る際の制御に関するものとして特許文献２記載の発明も知られている。
【００１１】
図１５は特許文献２に開示されたＭＦＰの例を示すブロック図で、図１４に示すコントローラ側のメモリ（ＭＥＭ９−以下第２のＭＥＭと称す）とは別にエンジン側に画像メモリ（ＭＥＭ２１−以下、第１のＭＥＭと称す−図ではＭＥＭ１で示す）を配置し、表面読み取りユニット１ａによって読み出される原稿表面データをＳＢＵ１（２ａ）からＣＤＩＣ３に送り、さらに、このＣＤＩＣ３を介して第１のＭＥＭ２１に入力し、裏面読み取りユニット１ｂによって読み出される原稿裏面データをＳＢＵ２（２ｂ）からＣＤＩＣ３に送り、ＣＤＩＣ３を介して第１のＭＥＭ２１に入力する。その後、第１のＭＥＭ２１から表面原稿データ、裏面原稿データの順に読み出され、コントローラ側第２のＭＥＭ９に送られる。
【００１２】
図１５の例では、コピー実行時には、読み取りユニット１ａ，１ｂによって読み取られた画像信号は、ＳＢＵ１，２（２ａ，２ｂ）、ＣＤＩＣ３、第１のＭＥＭ２１、ＣＤＩＣ３、ＩＰＰ５、ＣＤＩＣ３と転送され、ＣＤＩＣ３からパラレルバス４及びＩＭＡＣ８を介してフレームメモリ（第２のＭＥＭ９）に蓄積される。そしてしかる後に、画像信号はフレームメモリ（第２のＭＥＭ９）からＩＭＡＣ８及びパラレルバス４を介してＣＤＩＣ３に送られ、ＩＰＰ５、ＶＤＣ１１、作像ユニット１２に送られ転写画像を得る。
【００１３】
図１６は、図１５に示すＣＤＩＣ３の内部構成を示すブロック図である。ＳＢＵ２から表面画像データ入力制御部２２１及び裏面画像データ入力制御部２２３の原稿表面及び裏面の画像データを画像データ入力制御部２０２で受取り、メモリ入出力制御部２２２によって第１のＭＥＭ２１へのライト操作を制御する。しかる後に、メモリ入出力制御部２２２により第１のＭＥＭ２１から読み出された表面あるいは裏面の原稿データは、画像データ出力制御部２２４によりＩＰＰ５へ送られる。その後、ＩＰＰ５にて画像処理された画像データを画像データ入力制御部２０２にて入力し、変倍部２１５、データ圧縮部２０３、データ変換部２０６、パラレルデータＩ／Ｆ２０５を経てパラレルバス４上からＩＭＡＣ８へ送られることになる。その他、特に説明しない各部は後述の図３と同等に構成させている。詳細は後述の図３の説明を参照のこと。
【００１４】
【特許文献１】
特開２０００−３１６０６３号公報
【００１５】
【特許文献２】
特開２００２−１０９５２７号公報
【００１６】
【発明が解決しようとする課題】
ここでコピーを実現するための機能の１つである変倍の様子を図１７に示す。
図１７（ａ）は、例えばＡ４サイズの原稿を読み取り、Ａ４サイズの転写を得る場合、すなわち等倍（１００％）コピーの場合を示す。図１７（ｂ）は、例えばＡ４サイズの原稿を読み取り、Ａ３サイズの転写を得る場合、すなわち拡大コピーの場合を示す。Ａ４サイズからＡ３サイズに変換するには、約１４１％の拡大が必要となる。図１７（ｃ）は、例えばＡ４サイズの原稿を読み取り、Ａ５サイズの転写を得る場合、すなわち縮小コピーの場合を示す。Ａ４サイズからＡ５サイズに変換するには、約７１％の縮小が必要となる。
【００１７】
以上の場合において、原稿画像のラインデータ転送タイミングの様子を図１８に示す。図１８（ａ）は等倍の場合で、ＲＥＡＤ＿ＳＴＡＲＴ信号は第１のＭＥＭ２１からのリード開始命令を示す。書き込み同期信号Ｗ＿ＬＤＳＹＮＣはＳＢＵ２からＣＤＩＣ３に原稿データが入力され、ＣＤＩＣ３から第１のＭＥＭ２１へ書込むための同期信号で、Ｗ＿ＤＡＴＡは書き込まれる画像のラインデータを示す。Ｒ＿ＤＡＴＡは、第１のＭＥＭ２１から読み出されたラインデータを示し、第１のＭＥＭ２１からＣＤＩＣ３、ＩＰＰ５と転送される。Ｔ＿ＤＡＴＡは、ＩＰＰ５から入力されるデータをＣＤＩＣ３に入力し、ＣＤＩＣ３内の変倍ブロックにて変倍された後の転送データを示す。この後、このデータが圧縮された後、パラレルバス４を介しＩＭＡＣ８に送られることになる。
【００１８】
図１８（ａ）では、第１のＭＥＭ２１へ原稿の５１ライン目のラインデータを書き込む際に、リード命令ＲＥＡＤ＿ＳＴＡＲＴを発行したときの例を示している。このとき第１のＭＥＭ２１には既に５０ライン分の画像データが格納されているため、リードは前ラインの転送が終了し次第、次々と実行される。この結果、第１のＭＥＭ２１への書き込み速度よりも読み出し速度が速くなる。転送速度を上げるにはこれでいいが、弊害も生じる。例えば、ＩＰＰ５へのラインデータ転送が早くなるとこのデータ処理を高速に行う必要があり、ＩＰＰ５として高性能の画像処理モジュールが必要となる。また、パラレルバス４上の画像データ転送が頻繁になり、例えばスキャナ原稿データをＣＤＩＣ３からＩＭＡＣ８へ送信しながら、ＩＭＡＣ８からＣＤＩＣ３へ転写紙データを並行して転送する必要がある場合、ＣＤＩＣ３からＩＭＡＣ８への画像転送速度が上がると、ＩＭＡＣ８からＣＤＩＣ３へのデータ転送が、ＣＤＩＣ３からＩＭＡＣ８への画像転送に邪魔され、間に合わなくなることが起こり得る。こうなると転写紙上に形成される画像は異常画像となってしまい、大きな問題となる。
【００１９】
また、エンジン側の第１のＭＥＭ２１に格納されるライン周期よりも、第１のＭＥＭ２１からの原稿画像のラインデータ読み出し周期が短く、すなわち読み出し速度が速いと、メモリリードがメモリライトを追い越してしまい、異常動作となってしまう。
【００２０】
図１８（ｂ）は拡大の場合で、ＲＥＡＤ＿ＳＴＡＲＴ信号、書き込み同期信号Ｗ＿ＬＤＳＹＮＣ、Ｗ＿ＤＡＴＡ、Ｒ＿ＤＡＴＡ、Ｔ＿ＤＡＴＡの意味は、図１８（ａ）の場合と同じである。図１８（ｂ）では、第１のＭＥＭ２１に５０ライン分の画像データが格納された時点で第１のＭＥＭ２１の読み出しを開始し、第１のＭＥＭ２１からＣＤＩＣ３、ＩＰＰ５、ＣＤＩＣ３と転送され、ＣＤＩＣ３内の変倍部２１５で拡大の変倍処理を行う。従って、ラインデータのメモリリードＲ＿ＤＡＴＡの転送速度よりも変倍部２１５のライン出力速度Ｔ＿ＤＡＴＡが大きくなってしまい、この拡大後のＴ＿ＤＡＴＡの最大転送速度により第１のＭＥＭ２１からのリード速度が決まってしまうことになる。この場合は、第１のＭＥＭ２１からのリードはＴ＿ＤＡＴＡの転送が終了し次第、次々と実行される。
この結果、図１８（ａ）に比べて、第１のＭＥＭ２１からの読み出し速度は第１のＭＥＭ２１への書き込み速度と大きな差はなくなり、従って、ＩＰＰ５へのラインデータ転送も同様でＩＰＰ５として大きな処理速度が必要ということにはならない。しかしながら、パラレルバス４上の画像データ転送は頻繁になり、パラレルバス４上でＣＤＩＣ３からＩＭＡＣ８への転送が混むことになり、図１８（ａ）で述べたことと同じような問題が生じる。
【００２１】
図１８（ｃ）では、第１のＭＥＭ２１に５０ライン分の画像データが格納された時点で第１のＭＥＭ２１の読み出しを開始し、第１のＭＥＭ２１からＣＤＩＣ３、ＩＰＰ５、ＣＤＩＣ３と転送され、ＣＤＩＣ３内の変倍部２１５で縮小の変倍処理を行う。従って、ラインデータのメモリリードＲ＿ＤＡＴＡの転送速度よりも変倍部２１５のライン出力速度Ｔ＿ＤＡＴＡが小さくなり、パラレルバス４上の転送は混むことはない。しかしながら第１のＭＥＭ２１からのリードは高速になってしまい、この後ＩＰＰ５にて処理するため、ＩＰＰ５として高性能な画像処理デバイスが必要となってしまう。この場合、ＩＰＰ５の処理速度となるＲ＿ＤＡＴＡの最大転送速度により第１のＭＥＭ２１からのリード速度が決まってしまうことになる。
【００２２】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、パラレルバス上の転送速度、すなわち混み具合を調整し、画像転送時の異常の発生を防止することができ、また、異常画像の発生を抑制することができる画像処理装置、この画像処理装置を備えた画像形成装置、画像転送時の異常の発生を防止することができ、また、異常画像の発生を抑制することができる画像処理方法、この画像処理方法をコンピュータで実現するためのコンピュータプログラム、及びこのコンピュータプログラムが記録された記録媒体を提供することにある。
【００２３】
【課題を解決するための手段】
前記目的を達成するため、第１の手段は、入力された画像情報を一時記憶する第１の記憶手段と、前記第１の記憶手段に記憶された画像情報を読み出し、第２の記憶手段に蓄積する制御手段とを備えた画像処理装置において、前記制御手段は、前記第１の記憶手段からのラインデータ読み出し周期を任意に設定（変更）し、この設定された周期間隔で前記第１の記憶手段から前記画像情報を読み出して前記第２の記憶手段にパラレルバスを介して送信することを特徴とする。
【００２４】
第２の手段は、第１の手段において、前記制御手段は、前記第１の記憶手段へのラインデータ書き込み周期と同一の周期に前記第１の記憶手段からのラインデータ読み出し周期を設定することを特徴とする。
【００２５】
第３の手段は、第１の手段において、前記制御手段は、前記第１の記憶手段へのラインデータ書き込み周期と異なる周期に前記第１の記憶手段からのラインデータ読み出し周期を設定することを特徴とする。
【００２６】
第４の手段は、第１ないし第３の手段において、前記制御手段は、読み出す画像のライン数が前記第１の記憶手段に書き込まれた画像情報のライン数以下になるように第１の記憶手段から画像情報を読み出すことを特徴とする。
【００２７】
第５の手段は、第１ないし第４の手段において、前記入力された画像情報が、読み取りユニットによって原稿を光学的に読み取った画像情報であることを特徴とする。
【００２８】
第６の手段は、第１ないし第５の手段に係る画像処理装置と、前記画像処理装置に蓄積された画像情報に基づいて画像を形成する画像形成手段とから画像形成装置を構成したことを特徴とする。
【００２９】
第７の手段は、第６の手段において、前記第１の記憶手段は、画像情報を処理し、記録媒体に画像を形成するエンジン部に設けられ、前記第２の記憶手段は、エンジン部を含む装置各部の制御を司るコントローラ部に設けられていることを特徴とする。
【００３０】
第８の手段は、入力された画像情報を第１の記憶手段に一時記憶し、前記第１の記憶手段に記憶された画像情報を読み出し、第２の記憶手段に蓄積するとともに、前記第１または第２の記憶手段に記憶する間に所定の画像処理を行う画像処理方法において、前記第１の記憶手段からのラインデータ読み出し周期を設定し、この設定された周期間隔で前記第１の記憶手段から前記画像情報を読み出して前記第２の記憶手段に送信し、当該第２の記憶手段に画像情報を蓄積させることを特徴とする。
【００３１】
第９の手段は、第８の手段において、前記第１の記憶手段へのラインデータ書き込み周期と同一の周期で前記第１の記憶手段からラインデータを読み出すことを特徴とする。
【００３２】
第１０の手段は、第８の手段において、前記第１の記憶手段へのラインデータ書き込み周期と異なる周期で前記第１の記憶手段からのラインデータを読み出すことを特徴とする。
【００３３】
第１１の手段は、第８ないし第１０の手段において、読み出す画像のライン数が前記第１の記憶手段に書き込まれた画像情報のライン数以下になるように第１の記憶手段から画像情報を読み出すことを特徴とする。
【００３４】
第１２の手段は、第８ないし第１１の手段に係るデータ蓄積方法をコンピュータプログラムによって構築したことを特徴とする。
【００３５】
第１３の手段は、第１２の手段に係るコンピュータプログラムがコンピュータによって読み出され、実行可能に記録媒体に記録されていることを特徴とする。
【００３６】
なお、以下の説明において、第１の記憶手段は第１のＭＥＭ２１に、第２の記憶手段は第２のＭＥＭ９に、制御手段はＣＤＩＣ３及びシステムコントローラ６に、パラレルバスはパラレルバス４に、エンジン部はＥＮＵに、コントローラ部はＣＴＲにそれぞれ対応する。
【００３７】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明で前述の従来例と同等な各部には同一の参照符号を付し、重複する説明は適宜省略する。
【００３８】
図１は本発明の実施形態に係る画像処理装置の全体構成を示すブロック図である。従来構成の図１５の場合は両面同時読み取りの場合の構成であったが、ここでは図１の片面読み取りのシステムにて示す。図１では、ＩＭＡＣ８、第２のＭＥＭ９、ＦＣＵ１３等のユニットを持つパラレルバス４に接続されたコントローラＣＴＲ側と、読み取りユニット１、ＳＢＵ２、ＣＤＩＣ３、第１のＭＥＭ２１、ＩＰＰ５、ＶＤＣ１１、作像ユニット１２からなるエンジン側ユニットＥＮＵとから構成される。
【００３９】
図２は図１におけるＩＰＰ５の画像処理の概略構成を示すブロック図である。読み取り画像はＳＢＵ２、ＣＤＩＣ３を介してＩＰＰ５の入力Ｉ／Ｆ１０１からスキャナ画像処理部１０２へ伝達される。スキャナ画像処理部１０２では、読み取り画像信号の劣化補正が目的で、シェーディング補正、スキャナγ補正、ＭＴＦ補正等を行う。読み取り画像データの補正処理終了後、出力Ｉ／Ｆ１０３を介してＣＤＩＣ３へ画像データを転送する。転写紙への出力はＣＤＩＣ３からの画像データを入力Ｉ／Ｆ１０４より受け、画質処理部１０５において面積階調処理を行う。画質処理後のデータは出力Ｉ／Ｆ１０６を介してＶＤＣ１１へ出力される。
【００４０】
面積階調処理には濃度変換、ディザ処理、誤差拡散処理等が有り、階調情報の面積近似を主な処理とする。一旦、スキャナ画像処理された画像データをメモリに蓄積しておけば、画質処理を変えることによって種々の再生画像を確認することができる。例えば再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりすることにより、再生画像の雰囲気を変更できる。この時処理を変更する度に画像を読み取りユニット１から読み込み直す必要はなく、第２のＭＥＭ９から格納画像を読み出せば同一データに対し、何度でも異なる処理を実施できる。
【００４１】
また、単体スキャナの場合、スキャナ画像処理と階調処理を合せて実施し、ＣＤＩＣ３へ出力する。処理内容はプログラマブルに変更する。処理の切り替え、処理手順の変更等はコマンド制御部１０７において管理する。
【００４２】
図３は図１におけるＣＤＩＣ３の概略構成を示すブロック図である。画像データ入出力制御部２０１にはＳＢＵ２からの画像データが入力され、ＩＰＰ５に対してデータを出力する。
【００４３】
画像データ入力制御部２０２では、ＩＰＰ５でスキャナ画像補正されたデータが入力される。入力データはパラレルバス４での転送効率を高めるためにデータ圧縮部２０３において、データ圧縮を行う。そしてパラレルデータＩ／Ｆ２０５を介してパラレルバス４へ送出される。
【００４４】
パラレルデータバス４からパラレルデータＩ／Ｆ２０５を介して入力される画像データは、バス転送のために圧縮されており、データ伸張部２０６で伸張される。伸張された画像データは画像データ出力制御部２０７からＩＰＰ５へ転送される。
【００４５】
このＣＤＩＣ３は、パラレルデータとシリアルデータの変換機能を併せ持つ。システムコントローラ６はパラレルバス４にデータを転送し、プロセスコントローラ７はシリアルバス２０にデーターを転送する。データ変換部２０４では、２つのコントローラ６，７の通信のためにデータ変換を行う。シリアルデータＩ／Ｆ２０８，２０９はＩＰＰ５用に更に１系統用意され、ＩＰＰ５ともインターフェースする。なお、処理の切り替え、処理手順の変更等はコマンド制御部２１０において管理する。
【００４６】
また、この実施形態では、ＳＢＵ２からの原稿画像データを画像データ入力制御部２０１で受取り、メモリライト制御部２１１でエンジン側の第１のＭＥＭ２１へのライト操作を制御する。しかる後に、メモリリード制御部２１２により第１のＭＥＭ２１から読み出された原稿データは、画像データ出力制御部２１３からＩＰＰ５へ送られる。その後、ＩＰＰ５で画像処理された画像データを画像データ入力制御部２０２から入力し、変倍部（変倍ブロック）２１５、データ圧縮部２０３、データ変換部２０４、パラレルデータＩ／Ｆ２０５を経てパラレルバス４上からＩＭＡＣ８へ送られることになる。
【００４７】
図４はＶＤＣ１１の概略構成を示すブロック図である。ＶＤＣ１１では、入力される画像データに対し作像ユニットの特性に応じて、追加の処理を行う。まず、エッジ平滑処理部３０１でドットの再配置処理、次いでパルス制御部３０２でドット形成のための画像信号のパルス制御を行い、画像データは作像ユニット１２を対象として出力される。ＶＤＣ１１では、画像データの変換とは別に、パラレルデータとシリアルデータのフォーマット変換機能を併せ持ち、ＶＤＣ１１単体でもシステムコントローラ６とプロセスコントローラ７の通信に対応できる。
このため、パラレルデータＩ／Ｆ３０３と、シリアルデータＩ／Ｆ３０４と、両者間でデータ変換を行うデータ変換部３０５とを備えている。
【００４８】
図５はＩＭＡＣ８の概略構成を示すブロック図である。ＩＭＡＣ８では、パラレルデータＩ／Ｆ部４０１において、パラレルバス４との画像データのインターフェースを管理する。構成的には第２のＭＥＭ９への画像データの格納／読み出しと、主に外部のＰＣ１０から入力されるコードデータの画像データへの展開を制御する。外部から入力されたコードデータはラインバッファ４０２において、ローカル領域でのデータの格納を行う。ラインバッファ４０２に格納されたコードデータは、システムコントローラＩ／Ｆ４０３を介して入力されたシステムコントローラ６からの展開処理命令に基づき、ビデオ制御部４０４において画像データに展開される。展開された画像データもしくは パラレルデータＩ／Ｆ４０１を介してパラレルバス４から入力された画像データは、第２のＭＥＭ９に格納される。この場合、データ変換部４０５において格納対象となる画像データを選択し、データ圧縮部４０６においてメモリ使用効率を上げるためにデータの２次圧縮を行い、メモリアクセス制御部４０７で第２のＭＥＭ９のアドレスを管理しながら第２のＭＥＭ９に画像データを格納する。第２のＭＥＭ９に格納された画像データは、メモリアクセス制御部４０７で読み出し先アドレスを制御し、読み出された画像データをデータ伸張部４０８にて伸張する。伸張された画像データをパラレルバス４へ転送する場合、パラレルデータＩ／Ｆ４０１を介してデータ転送を行う。
【００４９】
図６はＦＣＵ１３の概略構成を示すブロック図である。ＦＣＵ（Ｆａｘ Ｃｏｎｔｒｏｌ Ｕｎｉｔ−ＦＡＸ送受信部）１３は、画像データを通信形式に変換して外部回線ＰＮ１４に送信し、また、外部からのデータを画像データに戻して外部Ｉ／Ｆ部５０１及びパラレルバス４を介して作像ユニット１２から記録出力する。ＦＡＸ送受信部１３は、ＦＡＸ画像処理部５０２、画像メモリ５０３、メモリ制御部５０４、ファクシミリ制御部５０５、画像圧縮伸張部５０６、モデム５０７及び網制御装置５０８からなる。この内、ＦＡＸ画像処理に関し、受信画像に対する二値スムージング処理はＶＣＵ１１のエッジ平滑処理部３０１で行う。また、画像メモリ５０３に関しても、出力バッファ機能に関してはＩＭＡＣ８及び第２のＭＥＭ９にその機能の一部を移行する。
【００５０】
このように構成されたＦＡＸ送受信部１３では、画像情報の伝送を開始するとき、ファクシミリ制御部５０５がメモリ制御部５０４に指令し、画像メモリ５０３からこの画像メモリ５０３に蓄積されている画像情報を順次読み出させる。読み出された画像情報は、ＦＡＸ画像処理部５０２によって元の信号に復元されるとともに、密度変換処理及び変倍処理がなされ、ファクシミリ制御部５０５に加えられる。ファクシミリ制御部５０５に加えられた画像信号は、画像圧縮伸張部５０６によって符号圧縮され、モデム５０７によって変調された後、網制御装置５０８を介して宛先へと送出される。そして、送信が完了した画像情報は、画像メモリ５０３から削除される。
【００５１】
受信時には、受信画像は一旦画像メモリ５０３に蓄積され、その時に受信画像を記録出力可能であれば、１枚分の画像の受信を完了した時点で記録出力される。また、複写動作時に発呼されて受信を開始したときは、画像メモリ５０３の使用率が所定値、例えば８０％に達するまでは画像メモリ５０３に蓄積し、画像メモリ５０３の使用率が８０％に達した場合には、その時に実行している書き込み動作を強制的に中断し、受信画像を画像メモリ５０３から読み出し記録出力させる。このとき画像メモリ５０３から読み出した受信画像は画像メモリ５０３から削除し、画像メモリ５０３の使用率が所定値、例えば１０％まで低下した時点で中断していた書き込み動作を再開させ、その書き込み動作を全て終了した時点で、残りの受信画像を記録出力させる。また、書き込み動作を中断した後に、再開できるように中断時における書き込み動作のための各種パラメターを内部的に退避させ、再開時に、パラメターを内部的に復帰させる。
【００５２】
図７は、原稿画像を読み取り、コントローラＣＴＲ側の第２のＭＥＭ９に画像データを格納するまでの画像パスを示す。読み取りユニット１で読み取られた原稿画像データは、ＳＢＵ２、ＣＤＩＣ３を経由して、一旦エンジンＥＮＵ側の第１のＭＥＭ２１に格納される。しかる後にエンジン側の第１のＭＥＭ２１から画像データが読み出され、ＣＤＩＣ３、ＩＰＰ５、ＣＤＩＣ３、パラレルバス４、ＩＭＡＣ８を経由してコントローラＣＴＲ側の第２のＭＥＭ９に画像データが格納される。
【００５３】
図８は、ＦＡＸ送信の様子を示したもので、ＦＡＸ原稿を読み取り、ＦＡＸコントロールユニット（ＦＣＵ）１３にＦＡＸ送信データを格納するまでの画像パスを示す。ＦＣＵ１３に送られたＦＡＸ原稿画像は一旦ＦＣＵ１３内のバッファに格納後読み出され、外部通信回線ＰＮを経由して送信先に送信される。なお、図８のＦＡＸ送信の場合は、図７のコントローラ側の第２のＭＥＭ９への送信に比べ、通信回線の速度がパラレルバスの通信速度に比べ速くないため、遅く送信する必要がある。
【００５４】
図９（ａ）は、エンジン側の第１のＭＥＭ２１の読み出し速度を調整するためのシーケンサステート図、図９（ｂ）は読み出し速度調整用のカウンタブロック図である。エンジン側の第１のＭＥＭ２１の読み出し速度を調整する際には、図９（ａ）において第１のＭＥＭ２１のリードスタート信号ＲＥＡＤ＿ＳＴＡＲＴが入力されると、ステートＳ０からＳ１に遷移し、カウンタロード信号ＬＤ＿ＲＣＮＴを１サイクル出力した後、ステートＳ２に遷移する。
【００５５】
ステートＳ２では、カウンタのデクリメント信号ＤＥＣ＿ＲＣＮＴを出力し、カウンタの値が‘０’になるとその旨を示すＲＣＮＴ＿０が入力されるのでステートＳ３に遷移し、メモリリードのトリガ信号となるリード同期信号Ｒ＿ＬＤＳＹＮＣを出力後、ステートＳ１に戻る。ステートＳ１では、カウンタロード信号ＬＤ＿ＲＣＮＴを１サイクル出力した後、ステートＳ２に遷移という繰り返し動作となり、周期的にメモリリード同期信号Ｒ＿ＬＤＳＹＮＣを出力することになる。エンジン側の第１のＭＥＭ２１からは、この同期信号が発生するたびに１ライン読み出されることになる。
【００５６】
図９（ｂ）で、メモリリード間隔レジスタＲＰＥＲ６０１は、メモリリード間隔をクロックサイクル数として、データ制御を行うＣＰＵからそのロード信号ＬＤ＿ＲＰＥＲによりロードされ、格納する。メモリリードカウンタＲＣＮＴ６０２は、そのロード信号ＬＤ＿ＲＣＮＴでメモリリード間隔レジスタＲＰＥＲの値をロードし、そのデクリメント信号ＤＥＣ＿ＲＣＮＴでカウンタのデクリメントを実行する。そして、カウンタの値が’０’になるとコンパレータＣＭＰ６０３でその旨を検知し、ＲＣＮＴ＿０信号を出力する。
【００５７】
この図９に示す構成により、エンジン側の第１のＭＥＭ２１からのリード周期を任意に設定（変更）または調整することが可能となる。
【００５８】
図１０ないし図１２に、エンジン側の第１のＭＥＭ２１からのリード周期を任意に変更するとともに、第１のＭＥＭ２１からのリードライン数が、第１のＭＥＭ２１へのライトライン数を越えないようにするための回路を示す。
【００５９】
図１０は、第１のＭＥＭ２１に格納されたライン数をカウントするための回路を示す図である。
【００６０】
図１０（ａ）のシーケンサステート図で、第１のＭＥＭ２１へのライトスタート信号ＷＲＩＴＥ＿ＳＴＡＲＴが入力されると、ステートＳ０からＳ１に遷移し、ステートＳ１にてメモリライトカウンタＷＣＮＴ６１１のリセット信号ＲＥＳ＿ＷＣＮＴを出力する。原稿のスキャンが開始されるとＳＢＵ２からライン同期信号Ｗ＿ＬＤＳＹＮＣが入力され、これによりステートＳ１からＳ２に遷移し、メモリライトカウンタＷＣＮＴ６１１のインクリメント信号ＩＮＣ＿ＷＣＮＴを１サイクル出力した後、ステートＳ３に遷移する。ステートＳ３では、再びライン同期信号Ｗ＿ＬＤＳＹＮＣの入力を待ち、この信号が入力されるとステートＳ３からＳ２に遷移し、メモリライトカウンタＷＣＮＴ６１１のインクリメント信号ＩＮＣ＿ＷＣＮＴを１サイクル出力した後、ステートＳ３に遷移する。以後、原稿のラインデータが入力される毎にメモリライトカウンタＷＣＮＴ６１１のインクリメント信号ＩＮＣ＿ＷＣＮＴが出力されることになる。
【００６１】
図１０（ｂ）は、メモリライトカウンタＷＣＮＴ６１１で、そのリセット信号ＲＥＳ＿ＷＣＮＴでカウンタ値を初期値の‘０’にリセットし、その後、インクリメント信号ＩＮＣ＿ＷＣＮＴが入力される毎にメモリライトカウンタＷＣＮＴ６１１のインクリメントを実行する。このようにしてエンジン側の第１のＭＥＭ２１へのライトライン数がカウントされることになる。
【００６２】
図１１は、第１のＭＥＭ２１から読み出されたライン数をカウントするための回路を示す図である。
【００６３】
図１１（ａ）のシーケンサステート図で、第１のＭＥＭ２１からのリードスタート信号ＲＥＡＤ＿ＳＴＡＲＴが入力されるとステートＳ０からＳ１に遷移し、ステートＳ１でメモリリードカウンタＲＣＮＴ６２１のリセット信号ＲＥＳ＿ＲＣＮＴを出力する。メモリのリード同期信号Ｒ＿ＬＤＳＹＮＣが入力されるとこれによりステートＳ１からＳ２に遷移し、メモリリードカウンタＲＣＮＴ６２１のインクリメント信号ＩＮＣ＿ＲＣＮＴを１サイクル出力した後、ステートＳ３に遷移する。ステートＳ３では、再びラインリード同期信号Ｒ＿ＬＤＳＹＮＣの入力を待ち、この信号が入力されるとステートＳ３からＳ２に遷移し、メモリリードカウンタＲＣＮＴ６２１のインクリメント信号ＩＮＣ＿ＲＣＮＴを１サイクル出力した後、ステートＳ３に遷移する。以後、原稿のラインデータがメモリから読み出される毎にメモリリードカウンタＲＣＮＴ６２１のインクリメント信号ＩＮＣ＿ＲＣＮＴが出力されることになる。
【００６４】
図１１（ｂ）は、メモリリードカウンタＲＣＮＴ６２１で、そのリセット信号ＲＥＳ＿ＲＣＮＴでカウンタ値を初期値の‘０’にリセットし、その後インクリメント信号ＩＮＣ＿ＲＣＮＴが入力される毎にリードカウンタＲＣＮＴ６２１のインクリメントを実行する。このようにしてエンジン側の第１のＭＥＭ２１からのリードライン数がカウントされることになる。
【００６５】
図１２（ａ）は、エンジン側の第１のＭＥＭ２１の読み出し速度を調整するとともに、第１のＭＥＭ２１からのリードライン数が第１のＭＥＭ２１へのライトライン数を越えないように制御するためのシーケンサステート図で、主な動作は図９（ａ）と同様である。図９（ａ）と異なる点は、ステートＳ２からＳ３への遷移条件がリード周期カウンタＲＣＮＴ６０２が‘０’になったＲＣＮＴ＿０だけでなく、上記メモリライトラインカウンタＷＣＮＴ６１１の値がメモリリードカウンタＲＣＮＴ６０２の値以上（ＷＣＮＴ≧ＲＣＮＴ）という条件を付加したことである。図１２（ｂ）のメモリリード周期カウンタの機能は、図９（ｂ）で述べたものと全く同じである。
【００６６】
このように構成し、動作させることにより、エンジン側の第１のＭＥＭ２１の読み出し速度を任意に調整できるとともに、第１のＭＥＭ２１からのリードライン数が第１のＭＥＭ２１へのライトライン数を越えないように制御することが可能となる。
【００６７】
図１３は、エンジン側の第１のＭＥＭ２１からの原稿画像のラインデータリードタイミングを調整した場合の各データの転送タイミングを示すタイミングチャートである。
【００６８】
図１３（ａ）は等倍の場合で、ＲＥＡＤ＿ＳＴＡＲＴ信号は第１のＭＥＭ２１からのリード開始命令を示す。書き込み同期信号Ｗ＿ＬＤＳＹＮＣはＳＢＵ２からＣＤＩＣ３に原稿データが入力され、ＣＤＩＣ３から第１のＭＥＭ２１へラインデータを書込むための同期信号で、Ｗ＿ＤＡＴＡは書き込まれる画像のラインデータを示す。Ｗ＿ＬＤＳＹＮＣ及びＷ＿ＤＡＴＡともにＳＢＵ２から入力される。Ｒ＿ＬＤＳＹＮＣは前述の図９あるいは図１２のメモリリード周期生成回路にて生成されたラインデータリード同期信号で、この同期信号が入力されるごとに第１のＭＥＭ２１から原稿画像のラインデータが読み出される。このリード間隔は図９あるいは図１２のリード周期レジスタＲＰＥＲ６０１に設定する値を変えることにより任意に変更することが可能である。メモリリードデータＲ＿ＤＡＴＡは、第１のＭＥＭ２１から読み出されたラインデータを示し、第１のＭＥＭ２１からＣＤＩＣ３、ＩＰＰ５と転送される。Ｔ＿ＬＤＳＹＮＣとＴ＿ＤＡＴＡは、ＩＰＰ５から入力されるデータをＣＤＩＣ３に入力し、ＣＤＩＣ３内の変倍部２１５で変倍された後のライン転送同期信号と転送データを示す。この後、このデータが圧縮された後、パラレルバス４を介しＩＭＡＣ８に送られる。
【００６９】
図１３（ａ）では、第１のＭＥＭ２１へ原稿の５１ライン目のラインデータを書き込む際に、リード命令ＲＥＡＤ＿ＳＴＡＲＴを発行したときの例を示している。このとき第１のＭＥＭ２１には既に５０ライン分の画像データが格納されており、ラインデータリード同期信号Ｒ＿ＬＤＳＹＮＣが入力されるごとにラインデータＲ＿ＤＡＴＡが読み出される。今、等倍の場合であるため変倍器出力のライン転送同期信号Ｔ＿ＬＤＳＹＮＣもリード同期信号Ｒ＿ＬＤＳＹＮＣと同じとなる。これにより、第１のＭＥＭ２１からのリードデータをＩＰＰ５へ送信するライン周期も早くなりすぎることはなく、調整可能となる。従って、ラインデータを高速に処理する画像処理プロセッサＩＰＰを配置する必要もない。またパラレルバス４上のデータ転送速度、言い換えればラインデータの転送周期を最適な値に調整することが可能なため、例えばスキャナ原稿データをＣＤＩＣ３からＩＭＡＣ８へ送信しながら、ＩＭＡＣ８からＣＤＩＣ３へ転写紙データを並行して転送する必要がある場合、ＣＤＩＣ３からＩＭＡＣ８への画像転送速度があまり早くならないように調整することによって、ＩＭＡＣ８からＣＤＩＣ３へのデータ転送がＣＤＩＣ３からＩＭＡＣ８への画像転送に邪魔されることを防ぎ、ＩＭＡＣ８からＣＤＩＣ３へのデータ転送が間に合わなくなることを防ぐことができる。これにより転写紙上に形成される画像が異常画像となってしまうことを回避することが可能となる。
【００７０】
また、エンジン側の第１のＭＥＭ２１に格納されるライン周期、すなわちＷ＿ＬＤＳＹＮＣ間隔よりも第１のＭＥＭ２１からの原稿画像のラインデータ読み出し周期、すなわちＲ＿ＬＤＳＹＮＣ間隔を同じが大きくすることにより、メモリリードがメモリライトを追い越してしまい、異常動作となってしまうことを防ぐことも可能である。
【００７１】
もし、エンジン側の第１のＭＥＭ２１に格納されるライン周期、すなわちＷ＿ＬＤＳＹＮＣ間隔よりも第１のＭＥＭ２１からの原稿画像のラインデータ読み出し周期、すなわちＲ＿ＬＤＳＹＮＣ間隔が小さく設定されたとしても、図１２（ａ）に示すリード同期信号生成シーケンサであれば、メモリ第１のＭＥＭ２１にライトされたライン数ライトカウント値ＷＣＮＴと第１のＭＥＭ２１）から読み出されたライン数リードカウント値ＲＣＮＴを比較し、ライトされたライン数より多くは読み出さないように制御するため、メモリリードがメモリライトを追い越してしまうような不具合を避けることができる。
【００７２】
図１３（ｂ）は拡大の場合で、ＲＥＡＤ＿ＳＴＡＲＴ信号、書き込み同期信号Ｗ＿ＬＤＳＹＮＣ、Ｗ＿ＤＡＴＡ、Ｒ＿ＤＡＴＡ、Ｔ＿ＤＡＴＡの意味は、図１３（ａ）の場合と同じである。
【００７３】
図１３（ｂ）では、第１のＭＥＭ２１に５０ライン分の画像データが格納された時点で第１のＭＥＭ２１の読み出しを開始し、第１のＭＥＭ２１からＣＤＩＣ３、ＩＰＰ５、ＣＤＩＣ３と転送され、ＣＤＩＣ３内の変倍部２１５で拡大の変倍処理を行う。ここで、変倍器にて拡大前ラインデータＲ＿ＤＡＴＡのライン間隔を大きくすることにより拡大処理後のラインデータＴ＿ＤＡＴＡの間隔を小さくならないように制御できるため、パラレルバス４上の画像データ転送も頻繁ではなくなり、パラレルバス４上でＣＤＩＣ３からＩＭＡＣ８への転送が混むことを防ぐことができ、図１３（ａ）の等倍時の制御の場合と同じ効果を得ることができる。
【００７４】
図１３（ｃ）では、第１のＭＥＭ２１に５０ライン分の画像データが格納された時点で第１のＭＥＭ２１の読み出しを開始し、第１のＭＥＭ２１からＣＤＩＣ３、ＩＰＰ５、ＣＤＩＣ３と転送され、ＣＤＩＣ３内の変倍部２１５で縮小の変倍処理を行う。そこで、ラインデータのメモリリードＲ＿ＤＡＴＡの転送速度を画像処理プロセッサＩＰＰの処理能力の最大限まで速めることにより、変倍後のラインデータＴ＿ＤＡＴＡの速度が落ちることを防ぐことができる。
【００７５】
このようにして第１のＭＥＭ２１からのラインデータリード同期信号Ｒ＿ＬＤＳＹＮＣの周期を任意に変更することができるので、第１のＭＥＭ２１からのリードデータをＩＰＰ５へ送信するライン周期も早くなりすぎないように調整することが可能となる。従って、ラインデータを高速に処理する画像処理プロセッサＩＰＰを配置する必要もない。またパラレルバス４上のデータ転送速度、言い換えればラインデータの転送周期を最適な値に調整可能のため、例えばスキャナ原稿データをＣＤＩＣ３からＩＭＡＣ８へ送信しながら、ＩＭＡＣ８からＣＤＩＣ３へ転写紙データを並行して転送する必要がある場合、ＣＤＩＣ３からＩＭＡＣ８への画像転送速度があまり速くならないように調整することによって、ＩＭＡＣ８からＣＤＩＣ３へのデータ転送がＣＤＩＣ３からＩＭＡＣ８への画像転送に邪魔されることを防止し、ＩＭＡＣ８からＣＤＩＣ３へのデータ転送が間に合わなくなることを防ぐことができる。これにより転写紙上に形成される画像は異常画像となってしまうことを回避することが可能となる。
【００７６】
また、図８のＦＡＸ送信時のように、エンジン側の第１のＭＥＭ２１からパラレルバス４上のＦＣＵ１３へ、あまり高速に画像データを送ることができない場合には、第１のＭＥＭ２１のラインデータリードの周期を大きくし、リード速度を落とすことにより対応することができる。
【００７７】
また、高速処理可能な画像処理プロセッサを配置可能な場合は、第１のＭＥＭ２１からのラインリード間隔を短く設定することにより、画像処理プロセッサＩＰＰ５へのラインデータ出力速度を最大にし、パラレルバス４に空きがある場合、最大の処理能力でシステムを動作させることができる。また、縮小処理の場合、第１のＭＥＭ２１からのラインリード間隔を短く設定することにより、縮小後のラインデータ転送速度を落とすことなく動作させることが可能となる。
【００７８】
また、エンジン側の第１のＭＥＭ２１に格納されるライン周期、すなわちＷ＿ＬＤＳＹＮＣ間隔よりも第１のＭＥＭ２１からの原稿画像のラインデータ読み出し周期、すなわちＲ＿ＬＤＳＹＮＣ間隔を同じが大きくすることにより、メモリリードがメモリライトを追い越してしまい、異常動作となってしまうことを防ぐことが可能である。
【００７９】
更に、エンジン側の第１のＭＥＭ２１に格納されるライン周期、すなわちＷ＿ＬＤＳＹＮＣ間隔よりも第１のＭＥＭ２１からの原稿画像のラインデータ読み出し周期、すなわちＲ＿ＬＤＳＹＮＣ間隔が小さく設定されても、第１のＭＥＭ２１にライトされたライン数ＷＣＮＴとメモリから読み出されたライン数ＲＣＮＴを比較し、ライトされたライン数より多くは読み出さないように制御することにより、メモリリードがメモリライトを追い越してしまうような不具合を避けることができる。
【００８０】
なお、本実施形態では、システムコントローラ６、プロセスコントローラ７及びＣＤＩＣ３によって前記制御を実行しているが、この制御をコンピュータプログラムに置換し、コンピュータで実行させることも可能である。この場合、コンピュータプログラムは、ＦＤ、ＣＤ−ＲＯＭ、ＰＣメモリカードなどの公知の記録媒体からコンピュータにダウンロードし、あるいはネットワークを介してサーバからコンピュータにダウンロードして使用することができる。
【００８１】
以上のように、本実施形態によれば、
▲１▼ 第１のＭＥＭ２１からのラインデータリード同期信号Ｒ＿ＬＤＳＹＮＣの周期を任意に変更することができるので、メモリからのリードデータ転送速度を画像処理プロセッサＩＰＰの処理能力の最大限まで高めることが可能となる。
【００８２】
▲２▼ パラレルバス４上のデータ転送速度、言い換えればラインデータの転送周期を最適な値に調整できるので、例えばスキャナ原稿データをＣＤＩＣ３からＩＭＡＣ８へ送信しながら、ＩＭＡＣ８からＣＤＩＣ３へ転写紙データを並行して転送する必要がある場合、ＣＤＩＣ３からＩＭＡＣ８への画像転送速度があまり速くならないように調整することによって、ＩＭＡＣ９からＣＤＩＣ３へのデータ転送がＣＤＩＣ３からＩＭＡＣ８への画像転送に邪魔されることを防ぎ、ＩＭＡＣ８からＣＤＩＣ３へのデータ転送が間に合わなくなることを防止することができる。
【００８３】
▲３▼ ＩＭＡＣ８からＣＤＩＣ３へのデータ転送が間に合わなくなることを防止することができるので、転写紙上に異常画像が形成されることを防止することが可能になる。
【００８４】
▲４▼ 高速処理可能な画像処理プロセッサを配置可能な場合は、第１のＭＥＭ２１からのラインリード間隔を短く設定することにより、画像処理プロセッサへのラインデータ出力速度を最大にし、パラレルバス４に空きがある場合、最大の処理能力でシステムを動作させることができる。
【００８５】
▲５▼ 縮小処理の場合、第１のＭＥＭ２１からのラインリード間隔を短く設定することにより、縮小後のラインデータ転送速度を落とすことなく動作させることができる。
【００８６】
▲６▼ 第１のＭＥＭ２１に格納されるライン周期、すなわちＷ＿ＬＤＳＹＮＣ間隔よりも第１のＭＥＭ２１からの原稿画像のラインデータ読み出し周期、すなわちＲ＿ＬＤＳＹＮＣ間隔を同じか大きくすることにより、メモリリードがメモリライトを追い越してしまい、異常動作となってしまうことを防ぐことができる。
【００８７】
▲７▼ 第１のＭＥＭ２１へのラインデータライト周期を参照して、第１のＭＥＭ２１からのラインデータリード同期信号Ｒ＿ＬＤＳＹＮＣの周期をラインデータライト周期と同じ、あるいは速く、あるいは遅くと任意に変更することができるので、異常画像や異常動作の発生を防止することができる。
【００８８】
▲８▼ 第１のＭＥＭ２１に格納されるライン周期、すなわちＷ＿ＬＤＳＹＮＣ間隔よりもメモリ第１のＭＥＭからの原稿画像のラインデータ読み出し周期、すなわちＲ＿ＬＤＳＹＮＣ間隔が小さく設定されてもメモリ第１のＭＥＭ２１にライトされたライン数ＷＣＮＴとメモリから読み出されたライン数ＲＣＮＴを比較し、ライトされたライン数より多くは読み出さないように制御するため、メモリリードがメモリライトを追い越してしまうような不具合を避けることができる。
【００８９】
という効果を奏する。
【００９０】
【発明の効果】
このように本発明によれば、第１の記憶手段からのラインデータ読み出し周期を任意に設定し、設定された周期間隔で前記第１の記憶手段から前記画像情報を読み出して前記第２の記憶手段に送信するので、パラレルバス上の転送速度、すなわち混み具合を調整し、画像転送時の異常の発生を防止することができる。また、画像転送時の異常の発生を防止することができるので、異常画像の発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る画像処理装置の全体構成を示すブロック図である。
【図２】図１におけるＩＰＰの画像処理の概略構成を示すブロック図である。
【図３】図１のＣＤＩＣの内部構成の一例を示すブロック図である。
【図４】図１のＶＤＣの概略構成を示すブロック図である。
【図５】図１のＩＭＡＣの概略構成を示すブロック図である。
【図６】図１のＦＣＵ１３の概略構成を示すブロック図である。
【図７】原稿画像を読み取り、コントローラ側の第２のＭＥＭに画像データを格納するまでの画像パスを示す図である。
【図８】ＦＡＸ送信の様子を示したもので、ＦＡＸ原稿を読み取り、ＦＡＸコントロールユニットのＦＣＵにＦＡＸ送信データを格納するまでの画像パスを示す図である。
【図９】エンジン側の第１のＭＥＭの読み出し速度を調整するためのシーケンサステートと読み出し速度調整用のカウンタを示す図である。
【図１０】第１のＭＥＭへ格納されたライン数をカウントするための回路を示す図である。
【図１１】第１のＭＥＭから読み出されたライン数をカウントするための回路を示す図である。
【図１２】エンジン側の第１のＭＥＭの読み出し速度を調整するためのシーケンサステートと読み出し速度調整用のカウンタを示す図である。
【図１３】エンジン側メモリＭＥＭからの原稿画像のラインデータリードタイミングを調整した場合の各データの転送タイミングを示すタイミングチャートである。
【図１４】従来から実施されている画像処理装置のシステム構成を示すブロック図である。
【図１５】他の従来例に係る画像処理装置のシステム構成を示すブロック図である。
【図１６】図１５に示すＣＤＩＣの内部構成を示すブロック図である。
【図１７】コピー画像の原稿との関係を示す図である。
【図１８】従来例に係る原稿画像のラインデータ転送タイミングの状態を示すタイミングチャートである。
【符号の説明】
１ 読み取りユニット
２ ＳＢＵ
３ ＣＤＩＣ
４ パラレルバス
５ ＩＰＰ
６ システムコントローラ
７ プロセスコントローラ
８ ＩＭＡＣ
９ 第２のＭＥＭ
１０ ＰＣ
１１ ＶＤＣ
１２ 作像ユニット
１３ ＦＣＵ
２１ 第１のＭＥＭ

Claims (13)

1. 入力された画像情報を一時記憶する第１の記憶手段と、
   前記第１の記憶手段に記憶された画像情報を読み出し、第２の記憶手段に蓄積する制御手段と、
   前記画像情報を画像形成が可能なデータに処理する画像処理手段と、を備えた画像処理装置において、
   前記制御手段は、前記第１の記憶手段からのラインデータ読み出し周期を任意に設定し、この設定された周期間隔で前記第１の記憶手段から前記画像情報を読み出して前記第２の記憶手段にパラレルバスを介して送信することを特徴とする画像処理装置。
2. 前記制御手段は、前記第１の記憶手段へのラインデータ書き込み周期と同一の周期に前記第１の記憶手段からのラインデータ読み出し周期を設定することを特徴とする請求項１記載の画像処理装置。
3. 前記制御手段は、前記第１の記憶手段へのラインデータ書き込み周期と異なる周期に前記第１の記憶手段からのラインデータ読み出し周期を設定することを特徴とする請求項１記載の画像処理装置。
4. 前記制御手段は、読み出す画像のライン数が前記第１の記憶手段に書き込まれた画像情報のライン数以下になるように第１の記憶手段から画像情報を読み出すことを特徴とする請求項１ないし３のいずれか１項に記載の画像処理装置。
5. 前記入力された画像情報が、読み取りユニットによって原稿を光学的に読み取った画像情報であることを特徴とする請求項１ないし４のいずれか１項に記載の画像処理装置。
6. 請求項１ないし５のいずれか１項に記載の画像処理装置と、前記画像処理装置に蓄積された画像情報に基づいて画像を形成する画像形成手段と、を備えていることを特徴とする画像形成装置。
7. 前記第１の記憶手段は、画像情報を処理し、記録媒体に画像を形成するエンジン部に設けられ、
   前記第２の記憶手段は、エンジン部を含む装置各部の制御を司るコントローラ部に設けられていることを特徴とする請求項６記載の画像形成装置。
8. 入力された画像情報を第１の記憶手段に一時記憶し、前記第１の記憶手段に記憶された画像情報を読み出し、第２の記憶手段に蓄積するとともに、前記第１または第２の記憶手段に記憶する間に所定の画像処理を行う画像処理方法において、
   前記第１の記憶手段からのラインデータ読み出し周期を設定し、この設定された周期間隔で前記第１の記憶手段から前記画像情報を読み出して前記第２の記憶手段に送信し、当該第２の記憶手段に画像情報を蓄積させることを特徴とする画像処理方法。
9. 前記第１の記憶手段へのラインデータ書き込み周期と同一の周期で前記第１の記憶手段からラインデータを読み出すことを特徴とする請求項８記載の画像処理方法。
10. 前記第１の記憶手段へのラインデータ書き込み周期と異なる周期で前記第１の記憶手段からのラインデータを読み出すことを特徴とする請求項８記載の画像処理方法。
11. 読み出す画像のライン数が前記第１の記憶手段に書き込まれた画像情報のライン数以下になるように第１の記憶手段から画像情報を読み出すことを特徴とする請求項８ないし１０のいずれか１項に記載の画像処理方法。
12. 請求項８ないし１１のいずれか１項に記載の画像処理方法をコンピュータによって実行するためのコンピュータプログラム。
13. 請求項１２記載のコンピュータプログラムがコンピュータによって読み出され、実行可能に記録された記録媒体。

Images