JP2004343242A - 受信回路 - Google Patents
受信回路 Download PDFInfo
- Publication number
- JP2004343242A JP2004343242A JP2003134919A JP2003134919A JP2004343242A JP 2004343242 A JP2004343242 A JP 2004343242A JP 2003134919 A JP2003134919 A JP 2003134919A JP 2003134919 A JP2003134919 A JP 2003134919A JP 2004343242 A JP2004343242 A JP 2004343242A
- Authority
- JP
- Japan
- Prior art keywords
- mixer
- transistor
- received signal
- current
- noise amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
【課題】受信信号のレベルが大きくなった時にミキサに流す電流を自動的に増加してミキサで発生する歪みを押さえる。
【解決手段】受信信号を増幅する低雑音増幅回路2と、低雑音増幅回路2によって増幅された受信信号を周波数変換するミキサ7とを備え、ミキサ7にはミキサ7に流れるバイアス電流を切り替えるための電流切替手段7gを設け、低雑音増幅回路2に入力される受信信号が所定レベル以下の時にミキサ7のバイアス電流を少なくし、所定レベル以上の時にバイアス電流を多くした。
【選択図】 図1
【解決手段】受信信号を増幅する低雑音増幅回路2と、低雑音増幅回路2によって増幅された受信信号を周波数変換するミキサ7とを備え、ミキサ7にはミキサ7に流れるバイアス電流を切り替えるための電流切替手段7gを設け、低雑音増幅回路2に入力される受信信号が所定レベル以下の時にミキサ7のバイアス電流を少なくし、所定レベル以上の時にバイアス電流を多くした。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、低歪みで省電力化を図った受信回路に関する。
【0002】
【従来の技術】
従来の受信回路は図3に示すように、低雑音増幅器17によって増幅された高周波信号はダウンコンバータ18によってIF帯のの周波数に周波数変換され、受信IF可変増幅器19にて増幅された後、受信復調器20によって復調され、制御部16に送られる。この低雑音増幅器17には、歪み特性が必要な時に大きな電流を流して歪み特性を確保し、送信波が存在していない場合、もしくは送信電力が低い場合で歪み特性が必要でない場合には消費電流の低減を図るようにしている。そのため、送信状態に移行する場合に制御部16から送信変調器(図示せず)に電源を供給する送信IF変調部電源25を設け、この電源をもとに低雑音増幅器17の歪み特性制御端子17aに電圧を与えることにより、送信状態の時に歪み特性を確保するようにしている(例えば、特許文献1参照。)。
【0003】
【特許文献1】
特開2001−292037号公報(図3)
【0004】
【発明が解決しようとする課題】
この方式では、受信信号のレベルが大きくなったときの歪みを押さえることはできない。また、歪みは低雑音増幅器で発生するよりも、むしろ低雑音増幅器によって増幅された信号が入力されるダウンコンバータ(ミキサ)で発生するので、上記構成ではダウンコンバータでの歪み発生を押さえられないという問題がある。
【0005】
本発明は、受信信号のレベルが大きくなった時にミキサに流す電流を自動的に増加してミキサで発生する歪みを押さえることを目的とする。
【0006】
【課題を解決するための手段】
本発明では、受信信号を増幅する低雑音増幅回路と、前記低雑音増幅回路によって増幅された受信信号を周波数変換するミキサとを備え、前記ミキサには前記ミキサに流れるバイアス電流を切り替えるための電流切替手段を設け、前記低雑音増幅回路に入力される前記受信信号が所定レベル以下の時に前記ミキサのバイアス電流を少なくし、所定レベル以上の時に前記バイアス電流を多くした。
【0007】
また、前記低雑音増幅回路に電源電圧を供給するための第一の抵抗と、前記第一の抵抗に所定値以上の電流が流れたことを検出する電流検出手段とを設け、前記電流検出手段によって前記電流切替手段を制御した。
【0008】
また、前記電流検出手段はエミッタが前記第一の抵抗の一端にベースが他端に接続された第一のトランジスタからなり、前記ミキサはエミッタが第二の抵抗によって接地された第二のトランジスタからなり、前記電流切替手段はコレクタが前記第二のトランジスタのエミッタに接続され、エミッタが接地された第三のトランジスタからなり、前記第一のトランジスタのコレクタを前記第三のトランジスタのベースに接続した。
【0009】
【発明の実施の形態】
本発明の受信回路を図1に示す。バンドパスフィルタ1を介して入力された受信信号は低雑音増幅回路2によって増幅される。低雑音増幅回路2はエミッタ接地された増幅トランジスタ2aによって構成され、そのコレクタには電源端子3から第一の抵抗4とインダクタンス素子4との直列接続回路を介して給電される。第一の抵抗4の両端には電流検出手段を構成するための第一のトランジスタ6のエミッタ・ベースが接続される。すなわち、第一のトランジスタ6のエミッタは電源端子3に接続され、ベースは抵抗4とインダクタンス素子5との接続点に接続されている。第一のトランジスタ6は次に説明するミキサ7のバイアス電流を切り替えるためのものである。
【0010】
低雑音増幅回路2で増幅された信号は次段のミキサ7に入力される。ミキサ7には混合素子として第二のトランジスタ7aが使用され、そのベースに前段からの信号が入力されると共に、発振器8からの局部発振信号がバッファアンプ9を介して入力される。ベースのバイアス電圧は抵抗によって設定されている。第二のトランジスタ7aのコレクタには電源端子3からインダクタンス素子7bを介して給電される。インダクタンス素子7bには容量素子7cが並列接続され、インダクタンス素子7bと容量素子7cとによって並列同調回路を構成している。この並列同調回路は周波数変換された中間周波信号に同調する。
【0011】
また、エミッタは第二の抵抗7dとバイパスコンデンサ7eによって接地され、さらに、エミッタは第三の抵抗7f介して第三のトランジスタ7gのコレクタに接続される。第三のトランジスタ7gはそのオン・オフによって第二のトランジスタ7aのコレクタバイアス電流を切り替えるための電流切替手段となり、そのエミッタは接地され、ベースは第一のトランジスタ6のコレクタに接続されると共に、抵抗7hによって接地される。第二のトランジスタ7aのコレクタはSAWフィルタ10に結合される。
【0012】
以上の構成において、受信信号のレベルが−50dBm以下の範囲では歪み発生の観点から増幅トランジスタ2aにはおよそ8mA程度のコレクタバイアス電流が流れるように設計されている(図2のA)。この状態では第一の抵抗4に生じる電圧降下によっては第一のトランジスタ6がオンしないようになっている。また、この状態では、ミキサ7を構成する第二のトランジスタ7aには歪みの観点から4mA程度のコレクタバイアス電流を流している(図2のB)。この電流は第二の抵抗7dにのみ流れる。
【0013】
しかし、受信信号レベルが−30dBm以上になると、増幅トランジスタ2aのコレクタバイアス電流が増加し始め、およそ16mAを越えた当たりで第一のトランジスタ6がオンとなる。よってそのコレクタに出力された電圧が第三のトランジスタ7gのベースに印加されると第三のトランジスタ7gもオンとなる。この結果、第三の抵抗7fにも電流が流れて第二のトランジスタ7aのコレクタバイアス電流が15mA程度まで増加するので、入力される信号レベルが大きくなってもミキサ7で発生する歪みを低く押されられる。
【0014】
【発明の効果】
以上説明したように、本発明では受信信号を増幅する低雑音増幅回路と、低雑音増幅回路によって増幅された受信信号を周波数変換するミキサとを備え、ミキサにはミキサに流れるバイアス電流を切り替えるための電流切替手段を設け、低雑音増幅回路に入力される受信信号が所定レベル以下の時にミキサのバイアス電流を少なくし、所定レベル以上の時にバイアス電流を多くしたので、受信信号レベルが大きくなってもミキサで発生する歪みを押さえれる。
【0015】
また、低雑音増幅回路に電源電圧を供給するための第一の抵抗と、第一の抵抗に所定値以上の電流が流れたことを検出する電流検出手段とを設け、電流検出手段によって電流切替手段を制御したので、受信信号レベルが所定値以上になったことを自動的に検出してミキサのバイアス電流を増やすことができる。
【0016】
また、電流検出手段はエミッタが第一の抵抗の一端にベースが他端に接続された第一のトランジスタからなり、ミキサはエミッタが第二の抵抗によって接地された第二のトランジスタからなり、電流切替手段はコレクタが第二のトランジスタのエミッタに接続され、エミッタが接地された第三のトランジスタからなり、第一のトランジスタのコレクタを第三のトランジスタのベースに接続したので、ミキサのバイアス電流が自動的に切り替えられる。
【図面の簡単な説明】
【図1】本発明の受信回路の構成を示す回路図である。
【図2】本発明の受信回路における受信信号レベルと回路電流との関係図である。
【図3】従来の受信回路の構成を示す回路図である。
【符号の説明】
1 バンドパスフィルタ
2 低雑音増幅回路
2a 増幅トランジスタ
3 電源端子
4 第一の抵抗
5 インダクタンス素子
6 電流検出手段(第一のトランジスタ)
7 ミキサ
7a 第二のトランジスタ
7b インダクタンス素子
7c 容量素子
7d 第二の抵抗
7e バイパスコンデンサ
7f 第三の抵抗
7g 電流切替手段(第三のトランジスタ)
7h 抵抗
8 発振器
9 バッファアンプ
10 SAWフィルタ
【発明の属する技術分野】
この発明は、低歪みで省電力化を図った受信回路に関する。
【0002】
【従来の技術】
従来の受信回路は図3に示すように、低雑音増幅器17によって増幅された高周波信号はダウンコンバータ18によってIF帯のの周波数に周波数変換され、受信IF可変増幅器19にて増幅された後、受信復調器20によって復調され、制御部16に送られる。この低雑音増幅器17には、歪み特性が必要な時に大きな電流を流して歪み特性を確保し、送信波が存在していない場合、もしくは送信電力が低い場合で歪み特性が必要でない場合には消費電流の低減を図るようにしている。そのため、送信状態に移行する場合に制御部16から送信変調器(図示せず)に電源を供給する送信IF変調部電源25を設け、この電源をもとに低雑音増幅器17の歪み特性制御端子17aに電圧を与えることにより、送信状態の時に歪み特性を確保するようにしている(例えば、特許文献1参照。)。
【0003】
【特許文献1】
特開2001−292037号公報(図3)
【0004】
【発明が解決しようとする課題】
この方式では、受信信号のレベルが大きくなったときの歪みを押さえることはできない。また、歪みは低雑音増幅器で発生するよりも、むしろ低雑音増幅器によって増幅された信号が入力されるダウンコンバータ(ミキサ)で発生するので、上記構成ではダウンコンバータでの歪み発生を押さえられないという問題がある。
【0005】
本発明は、受信信号のレベルが大きくなった時にミキサに流す電流を自動的に増加してミキサで発生する歪みを押さえることを目的とする。
【0006】
【課題を解決するための手段】
本発明では、受信信号を増幅する低雑音増幅回路と、前記低雑音増幅回路によって増幅された受信信号を周波数変換するミキサとを備え、前記ミキサには前記ミキサに流れるバイアス電流を切り替えるための電流切替手段を設け、前記低雑音増幅回路に入力される前記受信信号が所定レベル以下の時に前記ミキサのバイアス電流を少なくし、所定レベル以上の時に前記バイアス電流を多くした。
【0007】
また、前記低雑音増幅回路に電源電圧を供給するための第一の抵抗と、前記第一の抵抗に所定値以上の電流が流れたことを検出する電流検出手段とを設け、前記電流検出手段によって前記電流切替手段を制御した。
【0008】
また、前記電流検出手段はエミッタが前記第一の抵抗の一端にベースが他端に接続された第一のトランジスタからなり、前記ミキサはエミッタが第二の抵抗によって接地された第二のトランジスタからなり、前記電流切替手段はコレクタが前記第二のトランジスタのエミッタに接続され、エミッタが接地された第三のトランジスタからなり、前記第一のトランジスタのコレクタを前記第三のトランジスタのベースに接続した。
【0009】
【発明の実施の形態】
本発明の受信回路を図1に示す。バンドパスフィルタ1を介して入力された受信信号は低雑音増幅回路2によって増幅される。低雑音増幅回路2はエミッタ接地された増幅トランジスタ2aによって構成され、そのコレクタには電源端子3から第一の抵抗4とインダクタンス素子4との直列接続回路を介して給電される。第一の抵抗4の両端には電流検出手段を構成するための第一のトランジスタ6のエミッタ・ベースが接続される。すなわち、第一のトランジスタ6のエミッタは電源端子3に接続され、ベースは抵抗4とインダクタンス素子5との接続点に接続されている。第一のトランジスタ6は次に説明するミキサ7のバイアス電流を切り替えるためのものである。
【0010】
低雑音増幅回路2で増幅された信号は次段のミキサ7に入力される。ミキサ7には混合素子として第二のトランジスタ7aが使用され、そのベースに前段からの信号が入力されると共に、発振器8からの局部発振信号がバッファアンプ9を介して入力される。ベースのバイアス電圧は抵抗によって設定されている。第二のトランジスタ7aのコレクタには電源端子3からインダクタンス素子7bを介して給電される。インダクタンス素子7bには容量素子7cが並列接続され、インダクタンス素子7bと容量素子7cとによって並列同調回路を構成している。この並列同調回路は周波数変換された中間周波信号に同調する。
【0011】
また、エミッタは第二の抵抗7dとバイパスコンデンサ7eによって接地され、さらに、エミッタは第三の抵抗7f介して第三のトランジスタ7gのコレクタに接続される。第三のトランジスタ7gはそのオン・オフによって第二のトランジスタ7aのコレクタバイアス電流を切り替えるための電流切替手段となり、そのエミッタは接地され、ベースは第一のトランジスタ6のコレクタに接続されると共に、抵抗7hによって接地される。第二のトランジスタ7aのコレクタはSAWフィルタ10に結合される。
【0012】
以上の構成において、受信信号のレベルが−50dBm以下の範囲では歪み発生の観点から増幅トランジスタ2aにはおよそ8mA程度のコレクタバイアス電流が流れるように設計されている(図2のA)。この状態では第一の抵抗4に生じる電圧降下によっては第一のトランジスタ6がオンしないようになっている。また、この状態では、ミキサ7を構成する第二のトランジスタ7aには歪みの観点から4mA程度のコレクタバイアス電流を流している(図2のB)。この電流は第二の抵抗7dにのみ流れる。
【0013】
しかし、受信信号レベルが−30dBm以上になると、増幅トランジスタ2aのコレクタバイアス電流が増加し始め、およそ16mAを越えた当たりで第一のトランジスタ6がオンとなる。よってそのコレクタに出力された電圧が第三のトランジスタ7gのベースに印加されると第三のトランジスタ7gもオンとなる。この結果、第三の抵抗7fにも電流が流れて第二のトランジスタ7aのコレクタバイアス電流が15mA程度まで増加するので、入力される信号レベルが大きくなってもミキサ7で発生する歪みを低く押されられる。
【0014】
【発明の効果】
以上説明したように、本発明では受信信号を増幅する低雑音増幅回路と、低雑音増幅回路によって増幅された受信信号を周波数変換するミキサとを備え、ミキサにはミキサに流れるバイアス電流を切り替えるための電流切替手段を設け、低雑音増幅回路に入力される受信信号が所定レベル以下の時にミキサのバイアス電流を少なくし、所定レベル以上の時にバイアス電流を多くしたので、受信信号レベルが大きくなってもミキサで発生する歪みを押さえれる。
【0015】
また、低雑音増幅回路に電源電圧を供給するための第一の抵抗と、第一の抵抗に所定値以上の電流が流れたことを検出する電流検出手段とを設け、電流検出手段によって電流切替手段を制御したので、受信信号レベルが所定値以上になったことを自動的に検出してミキサのバイアス電流を増やすことができる。
【0016】
また、電流検出手段はエミッタが第一の抵抗の一端にベースが他端に接続された第一のトランジスタからなり、ミキサはエミッタが第二の抵抗によって接地された第二のトランジスタからなり、電流切替手段はコレクタが第二のトランジスタのエミッタに接続され、エミッタが接地された第三のトランジスタからなり、第一のトランジスタのコレクタを第三のトランジスタのベースに接続したので、ミキサのバイアス電流が自動的に切り替えられる。
【図面の簡単な説明】
【図1】本発明の受信回路の構成を示す回路図である。
【図2】本発明の受信回路における受信信号レベルと回路電流との関係図である。
【図3】従来の受信回路の構成を示す回路図である。
【符号の説明】
1 バンドパスフィルタ
2 低雑音増幅回路
2a 増幅トランジスタ
3 電源端子
4 第一の抵抗
5 インダクタンス素子
6 電流検出手段(第一のトランジスタ)
7 ミキサ
7a 第二のトランジスタ
7b インダクタンス素子
7c 容量素子
7d 第二の抵抗
7e バイパスコンデンサ
7f 第三の抵抗
7g 電流切替手段(第三のトランジスタ)
7h 抵抗
8 発振器
9 バッファアンプ
10 SAWフィルタ
Claims (3)
- 受信信号を増幅する低雑音増幅回路と、前記低雑音増幅回路によって増幅された受信信号を周波数変換するミキサとを備え、前記ミキサには前記ミキサに流れるバイアス電流を切り替えるための電流切替手段を設け、前記低雑音増幅回路に入力される前記受信信号が所定レベル以下の時に前記ミキサのバイアス電流を少なくし、所定レベル以上の時に前記バイアス電流を多くしたことを特徴とする受信回路。
- 前記低雑音増幅回路に電源電圧を供給するための第一の抵抗と、前記第一の抵抗に所定値以上の電流が流れたことを検出する電流検出手段とを設け、前記電流検出手段によって前記電流切替手段を制御したことを特徴とする請求項1に記載の受信回路。
- 前記電流検出手段はエミッタが前記第一の抵抗の一端にベースが他端に接続された第一のトランジスタからなり、前記ミキサはエミッタが第二の抵抗によって接地された第二のトランジスタからなり、前記電流切替手段はコレクタが前記第二のトランジスタのエミッタに接続され、エミッタが接地された第三のトランジスタからなり、前記第一のトランジスタのコレクタを前記第三のトランジスタのベースに接続したことを特徴とする請求項2に記載の受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003134919A JP2004343242A (ja) | 2003-05-13 | 2003-05-13 | 受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003134919A JP2004343242A (ja) | 2003-05-13 | 2003-05-13 | 受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004343242A true JP2004343242A (ja) | 2004-12-02 |
Family
ID=33525346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003134919A Withdrawn JP2004343242A (ja) | 2003-05-13 | 2003-05-13 | 受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004343242A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8055223B2 (en) | 2005-10-13 | 2011-11-08 | Sharp Kabushiki Kaisha | Radio receiver |
-
2003
- 2003-05-13 JP JP2003134919A patent/JP2004343242A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8055223B2 (en) | 2005-10-13 | 2011-11-08 | Sharp Kabushiki Kaisha | Radio receiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002076805A (ja) | Agc増幅回路及びそれを用いた受信装置 | |
JP4931936B2 (ja) | 送信装置及び通信装置 | |
US5436931A (en) | FSK receiver | |
JP2002261542A (ja) | 発振器及びそれを用いた通信機 | |
JP2001016033A (ja) | 切替型発振回路 | |
JP2004343242A (ja) | 受信回路 | |
JP3589886B2 (ja) | 放送受信機 | |
JP3898447B2 (ja) | コンビネーションチューナ | |
KR101065874B1 (ko) | 주입동기식 발진기를 이용한 고효율 선형 전력증폭기 | |
JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
JP2004072451A (ja) | 電子チューナ | |
JP3122315B2 (ja) | 時分割複信方式通信機 | |
JP4223347B2 (ja) | 周波数変換器並びに受信機及び送信機 | |
JP2010034944A (ja) | 高周波増幅回路 | |
JPH08307302A (ja) | バイアス変更回路 | |
KR20070045827A (ko) | 저잡음증폭기의 스위칭 회로 | |
KR100311822B1 (ko) | 코드레스 전화기의 자동이득 조절회로 | |
JP3101450U (ja) | テレビジョンチューナ | |
JP3196875B2 (ja) | 超再生復調回路 | |
JP2993496B1 (ja) | リミッタ回路付きミキサ | |
JP2007266918A (ja) | ミキサー回路とこれを用いた無線回路、該無線回路を用いた通信システム | |
EP2222078B1 (en) | Intermediate frequency circuit | |
KR20000077156A (ko) | 고주파신호 증폭회로 및 수신기 | |
JP2006262251A (ja) | 送信ミキサ回路 | |
JP2004207874A (ja) | 周波数変換器及び無線通信端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |