JP2004342457A - 表示パネルの製造方法および表示パネル - Google Patents
表示パネルの製造方法および表示パネル Download PDFInfo
- Publication number
- JP2004342457A JP2004342457A JP2003137734A JP2003137734A JP2004342457A JP 2004342457 A JP2004342457 A JP 2004342457A JP 2003137734 A JP2003137734 A JP 2003137734A JP 2003137734 A JP2003137734 A JP 2003137734A JP 2004342457 A JP2004342457 A JP 2004342457A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring
- film transistor
- forming
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000002950 deficient Effects 0.000 claims abstract description 20
- 238000007689 inspection Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000012528 membrane Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 9
- 239000012044 organic layer Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 2
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/70—Testing, e.g. accelerated lifetime tests
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136268—Switch defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】画素の劣化を抑制しつつ、レーザを利用した欠陥画素の減光化を効果的に行う。
【解決手段】パネル形成の途中、例えば第２ＴＦＴ４０が完成し、有機ＥＬ素子の陽極が形成された段階で、アレイ検査を行う。そして、欠陥画素については、レーザによって配線を切断する。そして、このレーザによるリペアの後、第２平坦化絶縁膜６０を形成してレーザにより生じた穴を埋める。
【選択図】 図２
【解決手段】パネル形成の途中、例えば第２ＴＦＴ４０が完成し、有機ＥＬ素子の陽極が形成された段階で、アレイ検査を行う。そして、欠陥画素については、レーザによって配線を切断する。そして、このレーザによるリペアの後、第２平坦化絶縁膜６０を形成してレーザにより生じた穴を埋める。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタ（以下ＴＦＴという）とを画素毎に有するアクティブマトリクスタイプの表示パネルの製造、特に欠陥画素についての処理に関する。
【０００２】
【従来の技術】
従来より、フラットディスプレイパネルの１つとして、有機ＥＬディスプレイパネルが知られている。この有機ＥＬディスプレイパネルは、液晶ディスプレイパネル（ＬＣＤ）とは異なり、自発光であり、明るく見やすいフラットディスプレイパネルとしてその普及が期待されている。
【０００３】
この有機ＥＬディスプレイは、有機ＥＬ素子を画素として、これを多数マトリクス状に配置して構成される。また、この有機ＥＬ素子の駆動方法としては、ＬＣＤと同様にパッシブ方式とアクティブ方式があるが、ＬＣＤと同様にアクティブマトリクス方式が好ましいとされている。すなわち、画素毎にスイッチ用の素子を設け、そのスイッチ用の素子を制御して、各画素の表示をコントロールするアクティブマトリクス方式の方が、画素毎にスイッチ用の素子を有しないパッシブ方式より高精細の画面を実現でき好ましい。
【０００４】
なお、ＬＣＤの場合は、１つのスイッチング素子（ＴＦＴ）を用い、これを直接画素電極に接続するが、有機ＥＬパネルの場合には、２つのＴＦＴと、１つの容量を用いる。図３に、従来の薄膜トランジスタ（ＴＦＴ）を利用した有機ＥＬパネルにおける画素回路の構成例を示す。有機ＥＬパネルは、このような画素をマトリクス配置して構成される。
【０００５】
行方向に伸びるゲートラインには、ゲートラインによって選択されるｎチャンネル薄膜トランジスタである第１ＴＦＴ１０のゲートが接続されている。この第１ＴＦＴ１０のドレインには列方向に伸びるデータラインＤＬが接続されており、そのソースには他端が低電圧の電源である容量ラインＳＬに接続された保持容量ＣＳが接続されている。また、第１ＴＦＴ１０のソースと保持容量ＣＳの接続点は、ｐチャンネル薄膜トランジスタである第２ＴＦＴ４０のゲートに接続されている。そして、この第２ＴＦＴ４０のソースが電源ラインＶＬに接続され、ドレインが有機ＥＬ素子ＥＬに接続されている。なお、有機ＥＬ素子ＥＬの他端はカソード電源ＣＶに接続されている。
【０００６】
従って、ゲートラインＧＬがＨレベルの時に第１ＴＦＴ１０がオンとなり、そのときのデータラインＤＬのデータが保持容量ＣＳに保持される。そして、この保持容量ＣＳに維持されているデータ（電荷）に応じて第２ＴＦＴ４０の電流が制御され、この第２ＴＦＴ４０の電流に従って有機ＥＬ素子ＥＬに電流が流れ発光する。
【０００７】
そして、第１ＴＦＴ１０がオンしているときにデータラインＤＬに、その画素に対応するビデオ信号が供給される。従って、データラインＤＬに供給されるビデオ信号に応じて保持容量ＣＳが充電され、これによって第２ＴＦＴ４０が対応する電流を流し、有機ＥＬ素子ＥＬの輝度制御が行われる。すなわち、第２ＴＦＴ４０のゲート電位を制御して有機ＥＬ素子に流す電流を制御して各画素の階調表示が行われる。
【０００８】
このような有機ＥＬパネルにおいて、各画素毎に設けられたＴＦＴ１またはＴＦＴ２に欠陥が生じる場合がある。これらＴＦＴ１、ＴＦＴ２に欠陥があると、その画素が輝点や暗点になったり、また短絡の発生により接続されているデータラインＤＬに影響を与え、線欠陥が発生する場合もある。そこで、このような欠陥部分については、ＴＦＴ１、ＴＦＴ２等を欠陥部分をラインから切り離し、正常化するリペアが行われている。
【０００９】
このリペアによって、所定数の暗点が発生するが、有機ＥＬパネルは製品として問題がなく、輝点を暗点化することで歩留まりの大幅な向上が達成できる。
【００１０】
ここで、リペアは、欠陥部分に至る配線を断線することによって行える。すなわち、ＬＣＤの場合と同様に、ＹＡＧレーザなどのレーザ照射によって、ＴＦＴ２と電源ラインまたは画素電極との配線を切断することが考えられる。
【００１１】
これによって、欠陥部分を配線から切り離し、減点化することができ、全体の表示における問題を解決することができる。
【００１２】
【発明が解決しようとする課題】
しかし、このＹＡＧレーザによるリペア処理を行うと、深い穴があく。例えば、各画素のＴＦＴが形成された段階で、ＹＡＧレーザによる配線の切断を行うと、配線とともに、その下の層なども吹き飛ばされ、そこに深い穴が形成される。有機ＥＬパネルでは、その後有機層、カソードを形成するが、これらの層はかなり薄いため、穴をカバーすることができない。従って、有機ＥＬ素子の有機層もその側面が直接陰極の上方空間にさらされることになる。そこで、水分の浸水による有機層の劣化などが進みやすく、欠陥画素が広がるおそれもある。
【００１３】
また、ＬＣＤにおいても、レーザにより配線を切断した場合に、その部分は配線だけでなく、他の層もなくなり、穴となっている。従って、各層の側面が露出されることになり、劣化などの原因や微細画素デバイスにおける配向乱れの原因になる。
【００１４】
本発明は、上記課題に鑑みなれたのものであり、画素の劣化を抑制しつつ、レーザを利用した欠陥画素の減点化が効果的に行える表示パネルの減点化方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタとを画素毎に有するアクティブマトリクスタイプの表示パネルの製造方法であって、基板上に薄膜トランジスタを形成する工程と、この薄膜トランジスタ形成後に複数の層を積層して、表示素子を完成する工程と、を有し、前記複数の層を積層する工程には、層厚の厚い絶縁性の平坦化絶縁膜を形成する工程が少なくとも１つ含まれ、この少なくとも１つの平坦化絶縁膜を形成する工程の前の工程において、不良画素について、前記表示素子と電源ラインとの接続を切断する工程を設けることを特徴とする。
【００１６】
このように、本発明によれば、表示素子の完成前に、欠陥画素については配線切断を行い、その画素の暗点化が行われる。そこで、その後の絶縁層の形成工程で、配線切断によって生じた穴を修復することができ、完成した表示パネルにおいて、穴から水分などが侵入することを防止できる。
【００１７】
また、本発明は、表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタとを画素毎に有するアクティブマトリクスタイプの表示パネルの製造方法であって、基板状に前記薄膜トランジスタを構成する工程と、この薄膜トランジスタのゲート電極およびその配線を形成する工程と、前記薄膜トランジスタのソース・ドレイン電極およびこれらのうちの一方の電極と電源ラインとの接続のための配線を形成する工程と、前記電源ラインに電源を接続するとともに、前記薄膜トランジスタのゲート電極への信号印加を制御し、前記薄膜トランジスタのスイッチング動作に応じた前記電極の状態を検出して導通検査を行う工程と、この検査結果によって、欠陥有りと判定された画素について、前記薄膜トランジスタを介する前記表示素子と、前記電源ラインとの配線の切断する工程と、を有し、前記表示素子の完成前に前記導通検査および配線の切断を行うことを特徴とする。
【００１８】
このように、本発明によれば、表示素子の完成前に前記導通検査を行い、欠陥画素については例えばレーザによる配線切断を行い、その画素の暗点化が行われる。そこで、その後の絶縁層などの形成工程で、レーザ等によって生じた穴を修復することができ、完成した表示パネルにおいて、穴から水分などが侵入することを防止できる。
【００１９】
また、前記導通検査は、前記表示素子の１つの電極を形成した後に行うことが好適である。
【００２０】
また、前記導通検査および配線の切断の後に、平坦性のよい絶縁膜を形成する工程を含み、この絶縁膜によって配線を切断した際に生じた凹部を修復することが好適である。
【００２１】
また、前記配線の切断は、レーザの照射によって行うことが好適である。
【００２２】
また、前記表示素子は、有機ＥＬ素子であることが好適である。
【００２３】
また、本発明は、上述の方法によって、製造された表示パネルに関する。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２５】
図１は、本実施形態に係る表示装置の製造を説明する図である。まず、ガラス基板上３０にＴＦＴを形成する。すなわち、低温ポリシリコンによる能動層４０ａを形成し、その表面に酸化シリコンのゲート酸化膜を形成し、ゲート電極４０ｃを形成する。次に、ゲート電極４０ｃをマスクとして、能動領域４０ａに不純物を注入して、ソースドレイン領域を形成する。さらに、層間絶縁膜３４を形成し、ＴＦＴを覆った後、コンタクトホールを形成し、ソース電極４０ｄ、ドレイン電極４０ｅを形成する。次に、平坦化絶縁膜３６を形成し、この平坦化絶縁膜３６にソース電極４０ｄに接続するコンタクトホールを形成して、平坦化絶縁膜３６上にＩＴＯからなる陽極５０を形成する。
【００２６】
このようにして、有機ＥＬ素子ＥＬの陽極５０までの回路が形成される。そして、この段階でアレイテストを行う。このアレイテストは、電源ラインＶＬに所定の電源電圧を印加した状態で、ゲートラインＧＬ、データラインＤＬに所定の信号を供給して、その際に保持容量ＣＳおよび第２ＴＦＴ４０の寄生容量Ｃｄｔｒの蓄積電荷を検出することによって行う。すなわち、第２ＴＦＴ４０の寄生容量が所定の値であれば、第２ＴＦＴ４０が正常であることが分かる。そこで、第２ＴＦＴ４０に蓄積された電荷を計測することによって、第１ＴＦＴ１０および第２ＴＦＴ４０の両方の検査を行うことできる。
【００２７】
なお、第１ＴＦＴ、容量ＣＳや、周辺のドライブ回路も、第２ＴＦＴ４０と一緒に形成されており、これら回路を利用してテスト用信号の供給ができる。
【００２８】
そして、このアレイテストにより、欠陥画素が発見された場合には、その画素について、第２ＴＦＴ４０と電源ラインＶＬまたは陽極５０（例えば、コンタクトの周囲を切り離す）の接続を切り離す。すなわち、ＴＦＴの異常などによるショートの発生など欠陥があった場合には、その異常な部分を電気的に切り離し、正常化する。
【００２９】
すなわち、図２（ａ）に示すように、ＴＦＴが形成され、第１平坦化絶縁膜３６が形成され、その上に陽極５０（図示省略）が形成された段階で、アレイテストを行う。そして、欠陥画素については、レーザを照射して、配線を切断することで、マトリクス回路から各画素を切り離す。レーザの照射は、図における上方からでも、ガラス基板３０を介して下方からでもかまわない。これによって、図２（ｂ）に示すように、レーザによって、各層が除去され、穴が生じる。この例では、電源ラインＶＬと、駆動トランジスタ４０の間の配線を切断している。
【００３０】
そして、第２平坦化絶縁膜６０を形成することで、図２（ｃ）に示すように、レーザの照射によって形成された穴が、埋められる。
【００３１】
次に、第２平坦化絶縁膜６０の陽極５０の上方を除去した上で、正孔輸送層５２、有機発光層５４、電子輸送層５６、陰極５８を順次積層し、素子基板を完成する。また、その後周辺部分にシール材が付着形成された封止基板を素子基板に接着して有機ＥＬパネルが完成される。なお、図１においては、有機発光層５４が陽極５０上にのみ存在し、他の層は全面に存在するように記載したが、電子輸送層５６は、Ａｌｑ３など発光する材料を含む場合もあり、電子輸送層５６も有機発光層５４と同様に発光部のみに限定する場合も多い。
【００３２】
なお、レーザには、ＹＡＧレーザ等が用いられ、ＹＡＧレーザとしては、１０６４ｎｍや５３３ｎｍのレーザが通常利用される。このような波長であれば、ＴＦＴ能動層である多結晶シリコンなどを透過して、その上層の形成されている配線層を切断することができる。
【００３３】
このように、本実施形態によれば、陽極５０が形成された段階で、アレイテストを行い、欠陥画その配線をレーザによって、切除して、その画素の暗点化を行う。本有機ＥＬ表示装置では、陽極５０形成後にさらに厚い第２平坦化絶縁膜６０の形成工程が存在しており、レーザリペアにより生じた穴を、その後第２平坦化絶縁膜６０によって穴埋めすることが可能であり、レーザ照射による傷を効果的にリペアすることができる。
【００３４】
また、ドレイン／ソース両電極形成後に、レーザリペアを行い、第１平坦化膜以降の膜形成のプロセスでレーザで生じた穴を埋めることも可能である。
【００３５】
特に、有機ＥＬパネルの場合には、有機ＥＬ素子を形成する正孔輸送層５２、有機発光層５４、電子輸送層５６からなる有機層は、２００ｎｍ程度とかなり薄く、有機層によっては、レーザによって形成された穴を穴埋めすることができないが、本実施形態によれば第２平坦化絶縁膜によって、効果的な穴埋めができる。
【００３６】
従って、ＴＦＴの欠陥などに起因する配線の欠陥をリペアして、有機ＥＬパネルの歩留まりを大幅に向上するとともに、レーザ照射によって形成された穴を絶縁材によって埋めることができ、その後の使用によって、穴を介し、水分や酸素などが有機層に至り、有機層が劣化し、ダークスポットが形成されるのを効果的に防止することができる。
【００３７】
なお、アレイテストに用いるアレイテスタは、有機層形成前のＴＦＴ形成基板（素子基板）に対して実行するため、ＬＣＤのテストに用いられるものをそのまま利用することもできる。もちろん、有機ＥＬ専用のテスタによりテストを行ってもよい。さらに、レーザを照射して配線を切断するレーザリペア装置についてもＬＣＤの製造において使用されるものをそのまま利用することができる。
【００３８】
また、ＬＣＤにおいても、ＴＦＴ基板の電極を構成するまでのプロセスは、ほとんど同一である。すなわち、ガラス基板上に画素毎に第１ＴＦＴと補助容量が形成された後、画素電極が形成され、この段階で、アレイテストを行い、不良画素について、レーザを用いたリペアを行えばよい。
【００３９】
上述の例では、レーザ光を用い配線を切断したが、これに限らず、電子線、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）等を用いることもできる。
【００４０】
このように、本実施形態によれば、画素電極５０を形成した段階で、つまり後工程に比較的厚い絶縁膜（第２平坦化絶縁膜６０）の形成工程が存在する前の段階で検査を行い、欠陥画素については、レーザによる配線切断を行い、異常短絡個所の切断や、その画素の暗点化が行われる。そして、その後に第２平坦化絶縁膜６０を必要な領域に形成することで、レーザによって生じた穴を修復することができ、完成した表示パネルにおいて、穴から水分などが侵入することを防止できる。
【００４１】
ここで、第２平坦化絶縁膜６０は、画素電極（陽極）５０の中央では、開口し、その端部をカバーするようにパターニングされるが、レーザリペアされて生じた穴部に第２平坦化絶縁膜６０を残すパターンとすることで、特別な工程の追加なくリペア後の穴のカバーが可能である。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、表示素子の完成前に前記導通検査を行い、欠陥画素についてはレーザ等による配線切断を行い、その画素の暗点化が行われる。そこで、その後の絶縁層などの形成工程で、レーザ等によって生じた穴を修復することができ、完成した表示パネルにおいて、穴から水分などが侵入することを防止できる。
【図面の簡単な説明】
【図１】画素部の構成を示す図である。
【図２】レーザによるリペアを説明する図である。
【図３】画素回路の構成を示す図である。
【符号の説明】
３０ ガラス基板、４０ 第２ＴＦＴ、５０ 陽極、６０ 第２平坦化絶縁膜。
【発明の属する技術分野】
表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタ（以下ＴＦＴという）とを画素毎に有するアクティブマトリクスタイプの表示パネルの製造、特に欠陥画素についての処理に関する。
【０００２】
【従来の技術】
従来より、フラットディスプレイパネルの１つとして、有機ＥＬディスプレイパネルが知られている。この有機ＥＬディスプレイパネルは、液晶ディスプレイパネル（ＬＣＤ）とは異なり、自発光であり、明るく見やすいフラットディスプレイパネルとしてその普及が期待されている。
【０００３】
この有機ＥＬディスプレイは、有機ＥＬ素子を画素として、これを多数マトリクス状に配置して構成される。また、この有機ＥＬ素子の駆動方法としては、ＬＣＤと同様にパッシブ方式とアクティブ方式があるが、ＬＣＤと同様にアクティブマトリクス方式が好ましいとされている。すなわち、画素毎にスイッチ用の素子を設け、そのスイッチ用の素子を制御して、各画素の表示をコントロールするアクティブマトリクス方式の方が、画素毎にスイッチ用の素子を有しないパッシブ方式より高精細の画面を実現でき好ましい。
【０００４】
なお、ＬＣＤの場合は、１つのスイッチング素子（ＴＦＴ）を用い、これを直接画素電極に接続するが、有機ＥＬパネルの場合には、２つのＴＦＴと、１つの容量を用いる。図３に、従来の薄膜トランジスタ（ＴＦＴ）を利用した有機ＥＬパネルにおける画素回路の構成例を示す。有機ＥＬパネルは、このような画素をマトリクス配置して構成される。
【０００５】
行方向に伸びるゲートラインには、ゲートラインによって選択されるｎチャンネル薄膜トランジスタである第１ＴＦＴ１０のゲートが接続されている。この第１ＴＦＴ１０のドレインには列方向に伸びるデータラインＤＬが接続されており、そのソースには他端が低電圧の電源である容量ラインＳＬに接続された保持容量ＣＳが接続されている。また、第１ＴＦＴ１０のソースと保持容量ＣＳの接続点は、ｐチャンネル薄膜トランジスタである第２ＴＦＴ４０のゲートに接続されている。そして、この第２ＴＦＴ４０のソースが電源ラインＶＬに接続され、ドレインが有機ＥＬ素子ＥＬに接続されている。なお、有機ＥＬ素子ＥＬの他端はカソード電源ＣＶに接続されている。
【０００６】
従って、ゲートラインＧＬがＨレベルの時に第１ＴＦＴ１０がオンとなり、そのときのデータラインＤＬのデータが保持容量ＣＳに保持される。そして、この保持容量ＣＳに維持されているデータ（電荷）に応じて第２ＴＦＴ４０の電流が制御され、この第２ＴＦＴ４０の電流に従って有機ＥＬ素子ＥＬに電流が流れ発光する。
【０００７】
そして、第１ＴＦＴ１０がオンしているときにデータラインＤＬに、その画素に対応するビデオ信号が供給される。従って、データラインＤＬに供給されるビデオ信号に応じて保持容量ＣＳが充電され、これによって第２ＴＦＴ４０が対応する電流を流し、有機ＥＬ素子ＥＬの輝度制御が行われる。すなわち、第２ＴＦＴ４０のゲート電位を制御して有機ＥＬ素子に流す電流を制御して各画素の階調表示が行われる。
【０００８】
このような有機ＥＬパネルにおいて、各画素毎に設けられたＴＦＴ１またはＴＦＴ２に欠陥が生じる場合がある。これらＴＦＴ１、ＴＦＴ２に欠陥があると、その画素が輝点や暗点になったり、また短絡の発生により接続されているデータラインＤＬに影響を与え、線欠陥が発生する場合もある。そこで、このような欠陥部分については、ＴＦＴ１、ＴＦＴ２等を欠陥部分をラインから切り離し、正常化するリペアが行われている。
【０００９】
このリペアによって、所定数の暗点が発生するが、有機ＥＬパネルは製品として問題がなく、輝点を暗点化することで歩留まりの大幅な向上が達成できる。
【００１０】
ここで、リペアは、欠陥部分に至る配線を断線することによって行える。すなわち、ＬＣＤの場合と同様に、ＹＡＧレーザなどのレーザ照射によって、ＴＦＴ２と電源ラインまたは画素電極との配線を切断することが考えられる。
【００１１】
これによって、欠陥部分を配線から切り離し、減点化することができ、全体の表示における問題を解決することができる。
【００１２】
【発明が解決しようとする課題】
しかし、このＹＡＧレーザによるリペア処理を行うと、深い穴があく。例えば、各画素のＴＦＴが形成された段階で、ＹＡＧレーザによる配線の切断を行うと、配線とともに、その下の層なども吹き飛ばされ、そこに深い穴が形成される。有機ＥＬパネルでは、その後有機層、カソードを形成するが、これらの層はかなり薄いため、穴をカバーすることができない。従って、有機ＥＬ素子の有機層もその側面が直接陰極の上方空間にさらされることになる。そこで、水分の浸水による有機層の劣化などが進みやすく、欠陥画素が広がるおそれもある。
【００１３】
また、ＬＣＤにおいても、レーザにより配線を切断した場合に、その部分は配線だけでなく、他の層もなくなり、穴となっている。従って、各層の側面が露出されることになり、劣化などの原因や微細画素デバイスにおける配向乱れの原因になる。
【００１４】
本発明は、上記課題に鑑みなれたのものであり、画素の劣化を抑制しつつ、レーザを利用した欠陥画素の減点化が効果的に行える表示パネルの減点化方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタとを画素毎に有するアクティブマトリクスタイプの表示パネルの製造方法であって、基板上に薄膜トランジスタを形成する工程と、この薄膜トランジスタ形成後に複数の層を積層して、表示素子を完成する工程と、を有し、前記複数の層を積層する工程には、層厚の厚い絶縁性の平坦化絶縁膜を形成する工程が少なくとも１つ含まれ、この少なくとも１つの平坦化絶縁膜を形成する工程の前の工程において、不良画素について、前記表示素子と電源ラインとの接続を切断する工程を設けることを特徴とする。
【００１６】
このように、本発明によれば、表示素子の完成前に、欠陥画素については配線切断を行い、その画素の暗点化が行われる。そこで、その後の絶縁層の形成工程で、配線切断によって生じた穴を修復することができ、完成した表示パネルにおいて、穴から水分などが侵入することを防止できる。
【００１７】
また、本発明は、表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタとを画素毎に有するアクティブマトリクスタイプの表示パネルの製造方法であって、基板状に前記薄膜トランジスタを構成する工程と、この薄膜トランジスタのゲート電極およびその配線を形成する工程と、前記薄膜トランジスタのソース・ドレイン電極およびこれらのうちの一方の電極と電源ラインとの接続のための配線を形成する工程と、前記電源ラインに電源を接続するとともに、前記薄膜トランジスタのゲート電極への信号印加を制御し、前記薄膜トランジスタのスイッチング動作に応じた前記電極の状態を検出して導通検査を行う工程と、この検査結果によって、欠陥有りと判定された画素について、前記薄膜トランジスタを介する前記表示素子と、前記電源ラインとの配線の切断する工程と、を有し、前記表示素子の完成前に前記導通検査および配線の切断を行うことを特徴とする。
【００１８】
このように、本発明によれば、表示素子の完成前に前記導通検査を行い、欠陥画素については例えばレーザによる配線切断を行い、その画素の暗点化が行われる。そこで、その後の絶縁層などの形成工程で、レーザ等によって生じた穴を修復することができ、完成した表示パネルにおいて、穴から水分などが侵入することを防止できる。
【００１９】
また、前記導通検査は、前記表示素子の１つの電極を形成した後に行うことが好適である。
【００２０】
また、前記導通検査および配線の切断の後に、平坦性のよい絶縁膜を形成する工程を含み、この絶縁膜によって配線を切断した際に生じた凹部を修復することが好適である。
【００２１】
また、前記配線の切断は、レーザの照射によって行うことが好適である。
【００２２】
また、前記表示素子は、有機ＥＬ素子であることが好適である。
【００２３】
また、本発明は、上述の方法によって、製造された表示パネルに関する。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２５】
図１は、本実施形態に係る表示装置の製造を説明する図である。まず、ガラス基板上３０にＴＦＴを形成する。すなわち、低温ポリシリコンによる能動層４０ａを形成し、その表面に酸化シリコンのゲート酸化膜を形成し、ゲート電極４０ｃを形成する。次に、ゲート電極４０ｃをマスクとして、能動領域４０ａに不純物を注入して、ソースドレイン領域を形成する。さらに、層間絶縁膜３４を形成し、ＴＦＴを覆った後、コンタクトホールを形成し、ソース電極４０ｄ、ドレイン電極４０ｅを形成する。次に、平坦化絶縁膜３６を形成し、この平坦化絶縁膜３６にソース電極４０ｄに接続するコンタクトホールを形成して、平坦化絶縁膜３６上にＩＴＯからなる陽極５０を形成する。
【００２６】
このようにして、有機ＥＬ素子ＥＬの陽極５０までの回路が形成される。そして、この段階でアレイテストを行う。このアレイテストは、電源ラインＶＬに所定の電源電圧を印加した状態で、ゲートラインＧＬ、データラインＤＬに所定の信号を供給して、その際に保持容量ＣＳおよび第２ＴＦＴ４０の寄生容量Ｃｄｔｒの蓄積電荷を検出することによって行う。すなわち、第２ＴＦＴ４０の寄生容量が所定の値であれば、第２ＴＦＴ４０が正常であることが分かる。そこで、第２ＴＦＴ４０に蓄積された電荷を計測することによって、第１ＴＦＴ１０および第２ＴＦＴ４０の両方の検査を行うことできる。
【００２７】
なお、第１ＴＦＴ、容量ＣＳや、周辺のドライブ回路も、第２ＴＦＴ４０と一緒に形成されており、これら回路を利用してテスト用信号の供給ができる。
【００２８】
そして、このアレイテストにより、欠陥画素が発見された場合には、その画素について、第２ＴＦＴ４０と電源ラインＶＬまたは陽極５０（例えば、コンタクトの周囲を切り離す）の接続を切り離す。すなわち、ＴＦＴの異常などによるショートの発生など欠陥があった場合には、その異常な部分を電気的に切り離し、正常化する。
【００２９】
すなわち、図２（ａ）に示すように、ＴＦＴが形成され、第１平坦化絶縁膜３６が形成され、その上に陽極５０（図示省略）が形成された段階で、アレイテストを行う。そして、欠陥画素については、レーザを照射して、配線を切断することで、マトリクス回路から各画素を切り離す。レーザの照射は、図における上方からでも、ガラス基板３０を介して下方からでもかまわない。これによって、図２（ｂ）に示すように、レーザによって、各層が除去され、穴が生じる。この例では、電源ラインＶＬと、駆動トランジスタ４０の間の配線を切断している。
【００３０】
そして、第２平坦化絶縁膜６０を形成することで、図２（ｃ）に示すように、レーザの照射によって形成された穴が、埋められる。
【００３１】
次に、第２平坦化絶縁膜６０の陽極５０の上方を除去した上で、正孔輸送層５２、有機発光層５４、電子輸送層５６、陰極５８を順次積層し、素子基板を完成する。また、その後周辺部分にシール材が付着形成された封止基板を素子基板に接着して有機ＥＬパネルが完成される。なお、図１においては、有機発光層５４が陽極５０上にのみ存在し、他の層は全面に存在するように記載したが、電子輸送層５６は、Ａｌｑ３など発光する材料を含む場合もあり、電子輸送層５６も有機発光層５４と同様に発光部のみに限定する場合も多い。
【００３２】
なお、レーザには、ＹＡＧレーザ等が用いられ、ＹＡＧレーザとしては、１０６４ｎｍや５３３ｎｍのレーザが通常利用される。このような波長であれば、ＴＦＴ能動層である多結晶シリコンなどを透過して、その上層の形成されている配線層を切断することができる。
【００３３】
このように、本実施形態によれば、陽極５０が形成された段階で、アレイテストを行い、欠陥画その配線をレーザによって、切除して、その画素の暗点化を行う。本有機ＥＬ表示装置では、陽極５０形成後にさらに厚い第２平坦化絶縁膜６０の形成工程が存在しており、レーザリペアにより生じた穴を、その後第２平坦化絶縁膜６０によって穴埋めすることが可能であり、レーザ照射による傷を効果的にリペアすることができる。
【００３４】
また、ドレイン／ソース両電極形成後に、レーザリペアを行い、第１平坦化膜以降の膜形成のプロセスでレーザで生じた穴を埋めることも可能である。
【００３５】
特に、有機ＥＬパネルの場合には、有機ＥＬ素子を形成する正孔輸送層５２、有機発光層５４、電子輸送層５６からなる有機層は、２００ｎｍ程度とかなり薄く、有機層によっては、レーザによって形成された穴を穴埋めすることができないが、本実施形態によれば第２平坦化絶縁膜によって、効果的な穴埋めができる。
【００３６】
従って、ＴＦＴの欠陥などに起因する配線の欠陥をリペアして、有機ＥＬパネルの歩留まりを大幅に向上するとともに、レーザ照射によって形成された穴を絶縁材によって埋めることができ、その後の使用によって、穴を介し、水分や酸素などが有機層に至り、有機層が劣化し、ダークスポットが形成されるのを効果的に防止することができる。
【００３７】
なお、アレイテストに用いるアレイテスタは、有機層形成前のＴＦＴ形成基板（素子基板）に対して実行するため、ＬＣＤのテストに用いられるものをそのまま利用することもできる。もちろん、有機ＥＬ専用のテスタによりテストを行ってもよい。さらに、レーザを照射して配線を切断するレーザリペア装置についてもＬＣＤの製造において使用されるものをそのまま利用することができる。
【００３８】
また、ＬＣＤにおいても、ＴＦＴ基板の電極を構成するまでのプロセスは、ほとんど同一である。すなわち、ガラス基板上に画素毎に第１ＴＦＴと補助容量が形成された後、画素電極が形成され、この段階で、アレイテストを行い、不良画素について、レーザを用いたリペアを行えばよい。
【００３９】
上述の例では、レーザ光を用い配線を切断したが、これに限らず、電子線、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）等を用いることもできる。
【００４０】
このように、本実施形態によれば、画素電極５０を形成した段階で、つまり後工程に比較的厚い絶縁膜（第２平坦化絶縁膜６０）の形成工程が存在する前の段階で検査を行い、欠陥画素については、レーザによる配線切断を行い、異常短絡個所の切断や、その画素の暗点化が行われる。そして、その後に第２平坦化絶縁膜６０を必要な領域に形成することで、レーザによって生じた穴を修復することができ、完成した表示パネルにおいて、穴から水分などが侵入することを防止できる。
【００４１】
ここで、第２平坦化絶縁膜６０は、画素電極（陽極）５０の中央では、開口し、その端部をカバーするようにパターニングされるが、レーザリペアされて生じた穴部に第２平坦化絶縁膜６０を残すパターンとすることで、特別な工程の追加なくリペア後の穴のカバーが可能である。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、表示素子の完成前に前記導通検査を行い、欠陥画素についてはレーザ等による配線切断を行い、その画素の暗点化が行われる。そこで、その後の絶縁層などの形成工程で、レーザ等によって生じた穴を修復することができ、完成した表示パネルにおいて、穴から水分などが侵入することを防止できる。
【図面の簡単な説明】
【図１】画素部の構成を示す図である。
【図２】レーザによるリペアを説明する図である。
【図３】画素回路の構成を示す図である。
【符号の説明】
３０ ガラス基板、４０ 第２ＴＦＴ、５０ 陽極、６０ 第２平坦化絶縁膜。
Claims (7)
- 表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタとを画素毎に有するアクティブマトリクスタイプの表示パネルの製造方法であって、
基板上に薄膜トランジスタを形成する工程と、
この薄膜トランジスタ形成後に複数の層を積層して、表示素子を完成する工程と、
を有し、
前記複数の層を積層する工程には、層厚の厚い絶縁性の平坦化絶縁膜を形成する工程が少なくとも１つ含まれ、
この少なくとも１つの平坦化絶縁膜を形成する工程の前の工程において、不良画素について、前記表示素子と電源ラインとの接続を切断する工程を設ける表示パネルの製造方法。 - 表示素子と、この表示素子と電源ラインとの接続を制御する薄膜トランジスタとを画素毎に有するアクティブマトリクスタイプの表示パネルの製造方法であって、
基板上に前記薄膜トランジスタを構成する工程と、
この薄膜トランジスタのゲート電極およびその配線を形成する工程と、
前記薄膜トランジスタのソース・ドレイン電極およびこれらのうちの一方の電極と電源ラインとの接続のための配線を形成する工程と、
前記電源ラインに電源を接続するとともに、前記薄膜トランジスタのゲート電極への信号印加を制御し、前記薄膜トランジスタのスイッチング動作に応じた前記電極の状態を検出して導通検査を行う工程と、
この検査結果によって、欠陥ありと判定された画素について、前記薄膜トランジスタを介する前記表示素子と、前記電源ラインとの配線の切断する工程と、
を有し、
前記表示素子の完成前に前記導通検査および配線の切断を行う有機ＥＬパネルの製造方法。 - 請求項２に記載の方法において、
前記導通検査は、前記表示素子の１つの電極を形成した後に行う表示パネルの製造方法。 - 請求項２または３に記載の方法において、
前記導通検査および配線の切断の後に、平坦性のよい絶縁膜を形成する工程を含み、この絶縁膜によって配線を切断した際に生じた凹部を修復する表示パネルの製造方法。 - 請求項１〜４のいずれか１つに記載の方法において、
前記配線の切断は、レーザの照射によって行う表示パネルの製造方法。 - 請求項１〜５のいずれか１つに記載の方法において、
前記表示素子は、有機ＥＬ素子である表示パネルの製造方法。 - 請求項１〜６に記載の方法によって、製造された表示パネル。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003137734A JP2004342457A (ja) | 2003-05-15 | 2003-05-15 | 表示パネルの製造方法および表示パネル |
| TW093103454A TW200424717A (en) | 2003-05-15 | 2004-02-13 | Method for manufacturing display panel and display panel |
| US10/824,907 US7163833B2 (en) | 2003-05-15 | 2004-04-15 | Display panel and manufacturing method of display panel |
| KR1020040034369A KR100630982B1 (ko) | 2003-05-15 | 2004-05-14 | 표시 패널의 제조 방법 및 표시 패널 |
| CNA200410037989XA CN1551688A (zh) | 2003-05-15 | 2004-05-14 | 显示面板的制造方法及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003137734A JP2004342457A (ja) | 2003-05-15 | 2003-05-15 | 表示パネルの製造方法および表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004342457A true JP2004342457A (ja) | 2004-12-02 |
| JP2004342457A5 JP2004342457A5 (ja) | 2006-07-06 |
Family
ID=33410778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003137734A Withdrawn JP2004342457A (ja) | 2003-05-15 | 2003-05-15 | 表示パネルの製造方法および表示パネル |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7163833B2 (ja) |
| JP (1) | JP2004342457A (ja) |
| KR (1) | KR100630982B1 (ja) |
| CN (1) | CN1551688A (ja) |
| TW (1) | TW200424717A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006092900A1 (en) * | 2005-02-28 | 2006-09-08 | Toshiba Matsushita Display Technology Co., Ltd. | Display and method of manufacturing the same |
| JP2007279616A (ja) * | 2006-04-12 | 2007-10-25 | Sony Corp | 駆動基板の製造方法および駆動基板 |
| JP2008065200A (ja) * | 2006-09-11 | 2008-03-21 | Sony Corp | アクティブマトリクス表示装置 |
| KR100853346B1 (ko) * | 2005-02-28 | 2008-08-21 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 그 제조 방법 |
| US8002600B2 (en) | 2008-07-21 | 2011-08-23 | Samsung Mobile Display Co., Ltd. | Method for repairing defective line of organic light emitting display device |
| US8686409B2 (en) | 2012-06-08 | 2014-04-01 | Samsung Display Co., Ltd. | Method of repairing short circuit defect, and display apparatus and organic light emitting display apparatus manufactured according to the repairing method |
| JP2014197142A (ja) * | 2013-03-29 | 2014-10-16 | ソニー株式会社 | 表示装置およびその製造方法、並びに電子機器 |
| JP2019175724A (ja) * | 2018-03-29 | 2019-10-10 | パイオニア株式会社 | 発光装置の製造方法及び発光装置 |
| JP2021167961A (ja) * | 2007-12-21 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11374082B2 (en) | 2014-07-17 | 2022-06-28 | Sony Group Corporation | Electronic device and method of manufacturing electronic device, and electronic apparatus |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200707719A (en) * | 2005-06-30 | 2007-02-16 | Koninkl Philips Electronics Nv | Method for reducing occurrence of short-circuit failure in an organic functional device |
| KR100709196B1 (ko) * | 2005-11-22 | 2007-04-18 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR100720142B1 (ko) * | 2005-11-25 | 2007-05-18 | 삼성전자주식회사 | 표시 장치와 표시장치의 제조방법 |
| JP4498283B2 (ja) * | 2006-01-30 | 2010-07-07 | キヤノン株式会社 | 撮像装置、放射線撮像装置及びこれらの製造方法 |
| JP5133228B2 (ja) | 2008-12-04 | 2013-01-30 | 株式会社ジャパンディスプレイイースト | 有機ｅｌ表示装置の製造方法および有機ｅｌ表示装置 |
| KR101910113B1 (ko) | 2012-03-16 | 2018-10-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN104730790B (zh) * | 2015-03-25 | 2018-05-11 | 深圳市华星光电技术有限公司 | 液晶显示装置、液晶显示器及其制作方法和暗点作业方法 |
| US10615230B2 (en) * | 2017-11-08 | 2020-04-07 | Teradyne, Inc. | Identifying potentially-defective picture elements in an active-matrix display panel |
| CN111886929A (zh) * | 2018-03-29 | 2020-11-03 | 夏普株式会社 | 显示装置及其缺陷像素修复方法 |
| CN111682030A (zh) * | 2020-06-22 | 2020-09-18 | 成都中电熊猫显示科技有限公司 | 修补后的阵列基板及修补方法、显示面板 |
| CN113707694B (zh) * | 2021-08-13 | 2023-12-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的修复方法、阵列基板以及显示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW582011B (en) * | 2000-01-06 | 2004-04-01 | Toshiba Corp | Array substrate and method of inspecting the same |
| TW562984B (en) * | 2000-02-15 | 2003-11-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display device, method for correcting its pixels and method for driving the device |
-
2003
- 2003-05-15 JP JP2003137734A patent/JP2004342457A/ja not_active Withdrawn
-
2004
- 2004-02-13 TW TW093103454A patent/TW200424717A/zh unknown
- 2004-04-15 US US10/824,907 patent/US7163833B2/en active Active
- 2004-05-14 KR KR1020040034369A patent/KR100630982B1/ko not_active IP Right Cessation
- 2004-05-14 CN CNA200410037989XA patent/CN1551688A/zh active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853346B1 (ko) * | 2005-02-28 | 2008-08-21 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 그 제조 방법 |
| US7482187B2 (en) | 2005-02-28 | 2009-01-27 | Toshiba Matsushita Display Technology Co., Ltd. | Display and method of manufacturing the same |
| US7944413B2 (en) | 2005-02-28 | 2011-05-17 | Toshiba Matsushita Display Technology Co., Ltd. | Organic EL display |
| WO2006092900A1 (en) * | 2005-02-28 | 2006-09-08 | Toshiba Matsushita Display Technology Co., Ltd. | Display and method of manufacturing the same |
| JP2007279616A (ja) * | 2006-04-12 | 2007-10-25 | Sony Corp | 駆動基板の製造方法および駆動基板 |
| JP2008065200A (ja) * | 2006-09-11 | 2008-03-21 | Sony Corp | アクティブマトリクス表示装置 |
| JP2021167961A (ja) * | 2007-12-21 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2023017870A (ja) * | 2007-12-21 | 2023-02-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7214917B1 (ja) | 2007-12-21 | 2023-01-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7170095B2 (ja) | 2007-12-21 | 2022-11-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8002600B2 (en) | 2008-07-21 | 2011-08-23 | Samsung Mobile Display Co., Ltd. | Method for repairing defective line of organic light emitting display device |
| US8686409B2 (en) | 2012-06-08 | 2014-04-01 | Samsung Display Co., Ltd. | Method of repairing short circuit defect, and display apparatus and organic light emitting display apparatus manufactured according to the repairing method |
| JP2014197142A (ja) * | 2013-03-29 | 2014-10-16 | ソニー株式会社 | 表示装置およびその製造方法、並びに電子機器 |
| US11374082B2 (en) | 2014-07-17 | 2022-06-28 | Sony Group Corporation | Electronic device and method of manufacturing electronic device, and electronic apparatus |
| JP2019175724A (ja) * | 2018-03-29 | 2019-10-10 | パイオニア株式会社 | 発光装置の製造方法及び発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040229387A1 (en) | 2004-11-18 |
| TW200424717A (en) | 2004-11-16 |
| KR20040098603A (ko) | 2004-11-20 |
| US7163833B2 (en) | 2007-01-16 |
| CN1551688A (zh) | 2004-12-01 |
| KR100630982B1 (ko) | 2006-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100666639B1 (ko) | 더미 셀을 구비하는 평판표시장치 및 그의 제조방법 | |
| KR100630982B1 (ko) | 표시 패널의 제조 방법 및 표시 패널 | |
| KR101022156B1 (ko) | 유기전계발광 표시장치의 화소수리구조 및 그 수리방법 | |
| JP4274734B2 (ja) | トランジスタ回路 | |
| US7611745B2 (en) | Laser repairing method of electroluminescent display device | |
| US10152917B2 (en) | Organic light-emitting display apparatus, method of repairing the same using repair lines and dummy pixels, and method of driving the same | |
| KR20150059949A (ko) | 유기전계 발광소자 및 이의 리페어 방법 | |
| KR101924995B1 (ko) | 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치, 박막 트랜지스터 표시판의 단선 방법 | |
| US10867542B2 (en) | Electroluminescence display | |
| KR20140141373A (ko) | 유기발광 디스플레이 장치 및 그 제조방법 | |
| KR20030076376A (ko) | 유기 ｅｌ 패널의 결함 화소의 감광화 방법, 유기 ｅｌ패널 및 그의 레이저 처리 방법 | |
| JPWO2004068446A1 (ja) | 有機ｅｌディスプレイの製造方法 | |
| US20140002423A1 (en) | Driving circuit, flat panel display device having the same and method of repairing the driving circuit | |
| US11508763B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
| KR100543485B1 (ko) | Ｅｌ 패널의 감광화 방법 및 ｅｌ 패널 | |
| KR101286094B1 (ko) | 유기전계발광소자의 제조 방법 및 수리방법 | |
| US20050099550A1 (en) | Semiconductor device and display device | |
| US9153632B2 (en) | Organic light emitting device display and manufacturing method thereof | |
| US20050110736A1 (en) | Display device | |
| KR20180076159A (ko) | 표시장치 및 그 제조방법 | |
| JP2008203636A (ja) | アレイ基板の製造方法、表示装置の製造方法、アレイ基板及び表示装置 | |
| JP2004006339A (ja) | Ｅｌパネルの減光化方法およびｅｌパネル | |
| JP2018060743A (ja) | 表示装置 | |
| JP5792837B2 (ja) | Ｅｌ表示装置の製造方法 | |
| JP2011061184A (ja) | 有機発光表示装置及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060523 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090619 |