JP2004336985A - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP2004336985A JP2004336985A JP2004092640A JP2004092640A JP2004336985A JP 2004336985 A JP2004336985 A JP 2004336985A JP 2004092640 A JP2004092640 A JP 2004092640A JP 2004092640 A JP2004092640 A JP 2004092640A JP 2004336985 A JP2004336985 A JP 2004336985A
- Authority
- JP
- Japan
- Prior art keywords
- clock driver
- charge pump
- clock
- pump circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】チャージポンプ回路の動作開始時に発生する突入電流を低減し、他の回路への悪影響を防止する。
【解決手段】電荷転送用MOSトランジスタM1〜M4が直列に接続され、それらの各接続点に、結合コンデンサC1,C2,C3の一端が接続される。結合コンデンサC1,C2,C3の他端には、それぞれクロックドライバー70,80,90の出力が印加される。例えば、クロックドライバー70は、第1のクロックドライバー70Aと、この第1のクロックドライバー70Aより高い駆動能力を有する第2のクロックドライバー70Bとを有しており、まず第1のクロックドライバー70Aを動作させ、所定時間経過後に、第1のクロックドライバー70Aを停止すると共に、第2のクロックドライバー70Bを動作させるように切り換えるようにした。
【選択図】図1
【解決手段】電荷転送用MOSトランジスタM1〜M4が直列に接続され、それらの各接続点に、結合コンデンサC1,C2,C3の一端が接続される。結合コンデンサC1,C2,C3の他端には、それぞれクロックドライバー70,80,90の出力が印加される。例えば、クロックドライバー70は、第1のクロックドライバー70Aと、この第1のクロックドライバー70Aより高い駆動能力を有する第2のクロックドライバー70Bとを有しており、まず第1のクロックドライバー70Aを動作させ、所定時間経過後に、第1のクロックドライバー70Aを停止すると共に、第2のクロックドライバー70Bを動作させるように切り換えるようにした。
【選択図】図1
Description
本発明は、チャージポンプ回路に関し、特に、電源回路等に用いられる大電流出力のチャージポンプ回路に関する。
近年のビデオカメラ、デジタルスチールカメラ(DSC)、DSCフォーン等の映像機器は、その映像を取り込むためにCCD(Charge Coupled Devices)を使用している。CCDを駆動するためのCCD駆動回路は、プラス、マイナスの高電圧(十数V)で且つ大電流(数mA)の電源回路を必要とする。この高電圧はスイッチングレギュレータを用いて生成されていた。
スイッチングレギュレータは高性能、即ち高い電力効率(出力電力/入力電力)にて、高電圧を生成することができる。しかし、この回路は電流のスイッチング時に高調波ノイズを発生する欠点があり、電源回路をシールドして用いなければならない。更に外部部品としてコイルを必要とする。
そこで、近年携帯機器用の電源回路として、ディクソン・チャージポンプ回路が注目されている。この回路は、例えば技術文献「John F.Dickson On-chip High-Voltage Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載されている。
図11に、4段のディクソン・チャージポンプ装置の回路図を示す。ダイオードD1〜D5が直列接続されている。C1〜C4は各ダイオードD1〜D5の接続点に接続された結合コンデンサ(Coupling Capacitor)、CLは出力容量(Output Capacitor)、CLKとCLKBは互いに逆相の入力クロックパルスである。また、51はCLK及びCLKBが入力されたクロックドライバー、52は電流負荷である。クロックドライバー51には電源電圧Vddが供給されている。これによりクロックドライバー51から出力されるクロックパルスΦ1,Φ2の出力振幅は約Vddとなる。そして、クロックパルスΦ1はコンデンサC2,C4に供給され、クロックパルスΦ2はコンデンサC1,C3に供給される。
安定状態において、出力に定電流Ioutが流れる場合、チャージポンプ回路への入力電流は、入力電圧Vinからの電流とクロックドライバーから供給される電流となる。これらの電流は、寄生容量への充放電電流を無視すると次のようになる。Φ1= ハイ(High)、Φ2=ロウ(Low)の期間、図中の実線矢印の方向に各々2Ioutの平均電流が流れる。
また、Φ1=ロウ(Low)、Φ2= ハイ(High)の期間、図の破線矢印の方向に2Ioutの平均電流が流れる。クロックサイクルでのこれらの各平均電流は全てIoutとなる。安定状態におけるチャージポンプ装置の昇圧電圧Voutは以下のように表わされる。
Vout = Vin - Vd + n(Vφ’ - V1 - Vd)
ここで、Vφ’は各接続ノードにおいて、クロックパルスの変化に伴い結合容量によって生じる電圧振幅である。Vlは出力電流Ioutによって生じる電圧降下、Vinは入力電圧であり、通常プラス昇圧では電源電圧Vdd、マイナス昇圧では0Vとしている。Vdは順方向バイアスダイオード電圧(Forward bias diode voltage)nはポンピング段数である。更に、Vl とVφ’は次式で表される。
V1 = Iout / f(C + Cs) = (2 Iout T/2) / (C + Cs)
Vφ’= Vφ C / (C + Cs)
ここで、Cは結合コンデンサC1〜C4が有する容量値、CSは各接続ノードにおける寄生容量の容量値(stray capacitance at each node)、Vφはクロックパルスの振幅(clock pulse amplitude)、fはクロックパルスの周波数、Tはクロック周期(clock period)である。チャージポンプ装置の電力効率は、クロックドライバーから寄生容量に流れる充放電電流を無視し、Vin=Vddとすると以下の式で表される。
η = Vout Iout / ((n + 1) Vdd Iout) = Vout / ((n + 1) Vdd)
このように、ディクソン・チャージポンプ回路は、ダイオードを電荷転送素子(charge transfer device)として用いて電荷を次段へと次々に転送することにより昇圧を行っている。ディクソン・チャージポンプ回路は、コイルが不要で、ノイズが少ないという長所を持つが、効率が低く大きな出力電流が得られないという欠点を有していた。
ここで、Vφ’は各接続ノードにおいて、クロックパルスの変化に伴い結合容量によって生じる電圧振幅である。Vlは出力電流Ioutによって生じる電圧降下、Vinは入力電圧であり、通常プラス昇圧では電源電圧Vdd、マイナス昇圧では0Vとしている。Vdは順方向バイアスダイオード電圧(Forward bias diode voltage)nはポンピング段数である。更に、Vl とVφ’は次式で表される。
V1 = Iout / f(C + Cs) = (2 Iout T/2) / (C + Cs)
Vφ’= Vφ C / (C + Cs)
ここで、Cは結合コンデンサC1〜C4が有する容量値、CSは各接続ノードにおける寄生容量の容量値(stray capacitance at each node)、Vφはクロックパルスの振幅(clock pulse amplitude)、fはクロックパルスの周波数、Tはクロック周期(clock period)である。チャージポンプ装置の電力効率は、クロックドライバーから寄生容量に流れる充放電電流を無視し、Vin=Vddとすると以下の式で表される。
η = Vout Iout / ((n + 1) Vdd Iout) = Vout / ((n + 1) Vdd)
このように、ディクソン・チャージポンプ回路は、ダイオードを電荷転送素子(charge transfer device)として用いて電荷を次段へと次々に転送することにより昇圧を行っている。ディクソン・チャージポンプ回路は、コイルが不要で、ノイズが少ないという長所を持つが、効率が低く大きな出力電流が得られないという欠点を有していた。
そこで、本発明者はディクソン・チャージポンプ回路を改良し、高効率で大電流出力(数mA)を有するチャージポンプ回路を開発した。この改良されたチャージポンプ回路は、ダイオードの代わりに、電荷転送用MOSトランジスタを採用し、この電荷転送用MOSトランジスタのゲートに、高電圧にレベルシフトされたクロックを供給するレベルシフト回路を設け、電荷転送用MOSトランジスタのオン抵抗を低減したものである。
特開2001−286125号公報
しかしながら、そのチャージポンプ回路の実用化に際し、突入電流(Inrush Current)が問題となった。すなわち、チャージポンプ回路の動作開始時には各結合コンデンサに、電荷は必要な量だけ充電されていない。チャージポンプ回路の電荷転送素子への入力電源を与え、かつクロックドライバーを動作させ、所定時間後に、各結合コンデンサに必要量の電荷が充電される。このため、チャージポンプ回路を動作開始させてから、チャージポンプ回路の定常動作状態に達するまでの間の期間に、入力電源及びクロックドライバーの電源から100mA〜1Aという大きな突入電流が流れていた。一方、チャージポンプ回路の電源、すなわち入力電源及びクロックドライバーの電源としては、一般に安定化電源が用いられ、この安定化電源はシステムの他の回路にも電源を供給している。
このため、チャージポンプ回路にこのように過大な突入電流が流れると、安定化電源が不安定になり、他の回路が正常に動作しなくなったり、その安定化電源の保護回路が働いてしまい、電流供給がストップされるため、他の回路が動作しなくなってしまうという問題があった。
そこで、本発明者は上記の突入電流の原因を鋭意検討した結果、結合コンデンサの充放電電流が支配的であることが判明した。すなわち、チャージポンプ回路の電源は、(1)チャージポンプ回路の入力部である、初段の電荷転送用MOSトランジスタ、(2)コンデンサにクロックを供給するクロックドライバー、(3)レベルシフト回路、という3つの回路部分に供給されるが、この中で、クロックドライバーの電源に流れる電流が支配的であることが判明したのである。
そこで、本発明のチャージポンプ回路は、第1のクロックドライバーと、この第1のクロックドライバーより高い駆動能力を有する第2のクロックドライバーとを設け、まず第1のクロックドライバーを動作させ、所定時間経過後に、第2のクロックドライバーを動作させるように制御するクロックドライバー制御回路を設けたものである。これにより、動作開始時にクロックドライバーの電源に流れる突入電流が抑制されるため、チャージポンプ回路全体の突入電流を低減し、他の回路への悪影響を防止することができる。
本発明によれば、チャージポンプ回路の動作開始時に発生する突入電流を低減し、他の回路への悪影響を防止することができる。
次に、本発明の実施形態について図面を参照しながら詳細に説明する。図1は、本発明の実施形態に係るチャージポンプ回路の回路図である。
4つの電荷転送用MOSトランジスタM1〜M4は直列接続されている。前段のM1、M2はNチャネル型、後段のM3、M4はPチャネル型である。また、電荷転送用MOSトランジスタM1〜M4のゲート・基板間電圧Vgbはゲート・ドレイン間電圧Vgdと同一値となるように、ドレインと基板が同電位となるように接続し、バックゲートバイアス効果を抑制している。
また、チャージポンプ回路の初段を構成する電荷転送用MOSトランジスタM1のドレインには入力電圧Vinとして電源電圧Vddが供給されている。最終段の電荷転送用MOSトランジスタM4のドレインから昇圧電圧Voutが出力される。図中のCoutは電荷転送用MOSトランジスタM4のドレインに付加された寄生容量である。
そして、昇圧電圧Voutはレギュレータ10によって所望の電圧に調節された後、負荷デバイス20に供給される。レギュレータ10は、オペアンプを用いて構成され、その出力が抵抗によって抵抗分圧された電圧が一方の入力端子(−)に印加される。他方の入力端子(+)には、スイッチSW1,SW2によって第1の基準電圧Vref1又は接地電圧(0V)が切り換えられ、これに印加される。
C1、C2、C3は電荷転送用MOSトランジスタM1〜M4の接続点(ポンピングノード)に一端が接続された結合コンデンサである。結合コンデンサC1の他端には、クロックパルスCLKが、制御回路30及びクロックドライバー70を通して印加される。結合コンデンサC2の他端には、クロックパルスCLKと逆相のクロックパルスCLKBが制御回路40及びクロックドライバー80を通して印加される。また、結合コンデンサC3の他端には、クロックパルスCLKが制御回路50及びクロックドライバー90を通して印加される。
クロックドライバー70は、後述するように、低い駆動能力を有した第1のクロックドライバー70Aと、高い駆動能力を有した第2のクロックドライバー70Bとを備えており、チャージポンプ回路の動作開始時には、第1のクロックドライバー70Aが動作し、チャージポンプ回路が安定動作状態に入ると、第1のクロックドライバー70Aが停止すると共に、第2のクロックドライバー70Bが動作するように制御されている。クロックドライバー80,90についても全く同様である。
上記チャージポンプ回路の動作開始から安定動作状態に入るまでの所定時間を設定して、第1のクロックドライバー70Aと第2のクロックドライバー70Bの切り換え動作を行わせる方法は、チャージポンプ回路の昇圧電圧Voutが所定電圧に到達したことを検出し、そのタイミングでそのような切り換え制御を行っている。
具体的には、基準電圧Vref2と昇圧電圧Voutを抵抗R1〜R5で抵抗分圧した電圧Vaとを比較するコンパレータ60を設け、その出力であるモード切り換え信号MSにより、第1のクロックドライバー70Aと第2のクロックドライバー70Bの切り換えを行うようにした。
すなわち、チャージポンプ回路が動作開始すると昇圧電圧Voutは徐々に増加し、昇圧電圧Voutが抵抗分圧された電圧Vaも徐々に増加する。この過程で、Va<Vref2のときは、コンパレータ60の出力であるモード切り換え信号MSはハイレベルであり、これに応じて、制御回路30は第1のクロックドライバー70Aを動作させる。そして、所定時間が経過して、Va>Vref2になると、コンパレータ60の出力であるモード切り換え信号MSはロウレベルに変化し、これに応じて、制御回路30は第1のクロックドライバー70Aの動作を停止させ、第2のクロックドライバー70Aを動作させるように制御を行う。
ここで、コンパレータ60に入力される第2の基準電圧Vref2が一定電圧の場合には、コンパレータ60の出力は電源電圧Vddに依存して変化してしまう。そこで、そのような電源電圧依存性を抑制するために、第2の基準電圧Vref2として、電源電圧Vddを用いることが好ましい。また、チャージポンプ回路の出力である昇圧電圧Voutのリプルによる誤動作を防止するために、コンパレータ60としてヒステリシスを有した、ヒステリシスコンパレータを用いることが好ましい。
また、電荷転送用MOSトランジスタM1とM2の各ゲートにはそれぞれ反転レベルシフト回路S1,S2の出力が供給されている。また、電荷転送用MOSトランジスタM3,M4の各ゲートにはそれぞれ非反転レベルシフト回路S3,S4の出力が供給されている。反転レベルシフト回路S1,S2、非反転レベルシフト回路S3,S4の具体的な回路構成については後述する。
図2は、制御回路30及びクロックドライバー70の具体例を示す回路図である。他の制御回路40及びクロックドライバー80、制御回路50及びクロックドライバー90についても同様の構成である。このクロックドライバー70は、低い駆動能力を有した第1のクロックドライバー70A、高い駆動能力を有した第2のクロックドライバー70Bから成る。
第1のクロックドライバー70Aは、PチャネルMOSトランジスタMP1とNチャネルMOSトランジスタMN1とを電源電圧Vddと接地電圧(0V)の間に直列に接続して構成され、PチャネルMOSトランジスタMP1及びNチャネルMOSトランジスタMN1のゲートには、制御回路30の出力a,bが印加されている。第1のクロックドライバー70Aの駆動能力は、PチャネルMOSトランジスタMP1及びNチャネルMOSトランジスタMN1のオン抵抗によって決定される。回路設計上は、PチャネルMOSトランジスタMP1及びNチャネルMOSトランジスタMN1のGW/GLを小さくすれば、その駆動能力を下げることができる。GWはトランジスタのゲート幅、GLはトランジスタのゲート長である。
第2のクロックドライバー70Bは、PチャネルMOSトランジスタMP2とNチャネルMOSトランジスタMN2とを電源電圧Vddと接地電圧(0V)の間に直列に接続して構成され、PチャネルMOSトランジスタMP2及びNチャネルMOSトランジスタMN2のゲートには、制御回路30の出力c,dが印加されている。
そして、第1のクロックドライバー70Aと第2のクロックドライバー70Bの出力は出力端子35に共通接続され、この出力端子35が結合コンデンサC1の他端に接続される。
次に、この制御回路30及びクロックドライバー70の動作を説明する。いま、制御回路30に、その第1の入力端子33を介してクロックパルスCLKが入力されており、第2の入力端子34に、コンパレータ60からのモード切り換え信号MSが入力されるものとする。
モード切り換え信号MSがハイレベル(Va<Vref2)のとき、クロックパルスCLKは制御回路30を通して、出力端子a,bからそのまま出力され、第1のクロックドライバー70Aを構成しているPチャネルMOSトランジスタMP1とNチャネルMOSトランジスタMN1のゲートに印加される。これにより、第1のクロックドライバー70Aがインバータとして動作する。一方、制御回路30の出力端子cにはハイレベル、出力端子dにはロウレベルが出力されるため、第2のクロックドライバー70Bを構成しているPチャネルMOSトランジスタMP2とNチャネルMOSトランジスタMN2はいずれもオフ状態となり、第2のクロックドライバー70Bの動作は停止する。
従って、クロックパルスCLKは低い駆動能力を有した第1のクロックドライバー70Aを通して、結合キャパタC1に供給される。
次に、モード切り換え信号MSがロウレベル(Va>Vref2)のとき、クロックパルスCLKは制御回路30を通して、出力端子c,dからそのまま出力され、第2のクロックドライバー70Bを構成しているPチャネルMOSトランジスタMP2とNチャネルMOSトランジスタMN2のゲートに印加される。これにより、第2のクロックドライバー70Bが動作する。一方、制御回路30の出力端子aにはハイレベル、出力端子bにはロウレベルが出力されるため、第1のクロックドライバー70Aを構成しているPチャネルMOSトランジスタMP1とNチャネルMOSトランジスタMN1はいずれもオフ状態となり、第1のクロックドライバー70Aの動作は停止する。
従って、クロックパルスCLKは高い駆動能力を有した第2のクロックドライバー70Bを通して、結合コンデンサC1に供給される。
上記実施形態では、制御回路30はコンパレータ60の出力であるモード切り換え信号MSが、動作開始から所定時間経過後にハイレベルからロウレベルに変化し、これに応じて、第1のクロックドライバー70Aの動作を停止させ、第2のクロックドライバー70Bを動作させるように制御しているが、これには限られない。
すなわち、前記モード切り換え信号MSが、動作開始から所定時間経過後にハイレベルからロウレベルに変化すると、これに応じて、第1のクロックドライバー70Aの動作を停止させることなく、第2のクロックドライバー70Bを動作させるように制御してもよい。この場合は、所定時間経過後に、第1のクロックドライバー70A及び第2のクロックドライバー70Bが動作することになる。そのような制御を行うためには、制御回路30の論理回路を変更すればよい。
上記実施形態では、チャージポンプ回路が安定動作状態に入ったこと、即ち、チャージポンプ回路の昇圧電圧Voutが所定電圧に到達したことをコンパレータ60の出力を用いて検出して、第1及び第2のクロックドライバー70A,70Bの切り換えを行っているので時間的な無駄がない。
しかしながら、駆動能力が低い第1のクロックドライバー70Aを用いてチャージポンプ回路の動作を開始したとき、何らかの原因でチャージポンプ回路の昇圧電圧Voutが所定電圧に到達しなかった場合にはこのクロックドラバーの切り換えは行われない。第1のクロックドライバー70Aだけでは駆動能力が低いので、負荷電流が流れ始めるとチャージポンプ回路の昇圧電圧Voutが低下してしまう。このため、チャージポンプ回路は電源回路としての機能を果たせなくなるおそれがある。
そこで、カウンターの出力を用いて第1及び第2のクロックドライバー70A,70Bの切り換えを行うようにしたチャージポンプ回路を以下で説明する。図3は、このチャージポンプ回路の回路図である。このチャージポンプ回路は、カウンターの出力を用いているので、カウンターで設定された一定時間が経過すれば、必ず第1及び第2のクロックドライバー70A,70Bの切り換えが行われる。したがって、チャージポンプ回路が電源回路としての機能を果たせなくなるおそれがない。
図3に示すように、カウンター100は、入力されるクロックパルスCLKAの立ち上がり回数をカウントするカウンターである。また、カウンター100はリセット信号Rによってリセットされるように構成されている。カウンター100のある特定のビット出力(検出用ビット出力)はラッチ回路101に保持される。即ち、カウンター100のある特定のビット出力がデータ「0」からデータ「1」に反転すると、ラッチ回路101はこのデータ「1」を保持する。
このラッチ回路101の出力は、モード切り換え信号MS’として、制御回路30の入力端子34に入力される。また、ラッチ回路101の出力は、制御回路40,50にも同様に入力される。すなわち、ラッチ回路101の出力であるモード切り換え信号MS’は、カウンター100のカウント値が、予め設定された所定値に達するまでは、ハイレベルであり、それを超えると、ロウレベルに変化する。
これにより、カウンター100のカウント値が所定値に達するまでは、低い駆動能力を有する第1のクロックドライバー70Aが動作し、所定値以上になると、第1のクロックドライバー70Aの動作が停止し、第2のクロックドライバー70Bが動作するように制御が行われる。
あるいは、制御回路30の論理回路を変更することで、カウンター100のカウント数が所定値に達するまでは、低駆動能力を有する第1のクロックドライバー70Aが動作し、所定値以上になると、第1のクロックドライバー70Aに加えて、第2のクロックドライバー70Bが動作するように制御される。制御回路40、50についても同様に論理回路を変更する。
なお、上記所定回数は、低駆動能力を有する第1のクロックドライバー70Aで結合コンデンサC1を完全に充電できるだけの回数に設定される。結合コンデンサC2,C3も同様に完全に充電される。
次に、反転レベルシフト回路S1,S2の回路構成及び動作波形図を図4に示す。図4(a)に示すように、この反転レベルシフト回路S1,S2は入力インバータINV、差動入力MOSトランジスタM11とM12、クロス接続されたMOSトランジスタM13とM14とを備える。また、これらに加えてプルアップ接続されたMOSトランジスタM15、M16を備えている。そして、MOSトランジスタM15のゲートには電圧V12が印加されると共にソースには電位Aが印加されている。
また、MOSトランジスタM16のゲートにはV12と逆相の電圧V11が印加されると共にソースには電位Bが印加されている。ここで、電位A>電位Bである。M11、M12はNチャネル型、M13〜M16はPチャネル型であり、いずれも高耐圧MOSトランジスタである。
また、図4(b)に示すように、上述の構成のレベルシフト回路において、MOSトランジスタM15、M16をインバータ構成とするように変更してもよい。
上述した構成の反転レベルシフト回路の動作波形を図4(c)に示す。このレベルシフト回路は電位Aと中間電位B(A>B>0V)を交互に出力する。
次に、非反転レベルシフト回路S3,S4の回路構成及び動作波形図を図5に示す。反転レベルシフト回路S1,S2と異なる点は、電位AにプルアップされたMOSトランジスタM15のゲートに電圧V11が印加され、電位BにプルアップされたMOSトランジスタM16のゲートに電圧V12が印加されている点である(図5(a))。なお、図5(b)に示すように、MOSトランジスタM15、M16をインバータ構成にしてもよい。
図5(c)の動作波形図に示すように、この非反転レベルシフト回路S3,S4は入力電圧INに対して非反転のレベルシフト動作を行う。
反転レベルシフト回路S1,S2、非反転レベルシフト回路S3,S4とチャージポンプ回路との接続関係は以下の通りである。反転レベルシフト回路S1には、クロックドライバー110を通してクロックパルスCLK’が入力され、反転レベルシフト回路S2にはクロックドライバー111を通して、クロックパルスCLKB’が入力される。クロックパルスCLK’とCLKB’は夫々クロックパルスCLKとCLKBから作成されるが、電荷転送用MOSトランジスタM1〜M4に電流が逆流するのを防止するために、ロウ(Low)の期間が短くなっている。
すなわち、電荷転送用MOSトランジスタM1〜M4が完全にオフしてからクロックパルスCLKとCLKBの変化により各ポンピングノードの昇圧を行うようにしている。上記クロックパルスの位相関係は図6に示されている。
また、図1に示されているように、反転レベルシフト回路S1の高電位側の電源(電位A)としては、昇圧された1段後のポンピングノードの電圧V2を帰還して用いる。
同様に反転レベルシフト回路S2の高電位側の電源(電位A)として昇圧された1段後のポンピングノードの電圧V3を帰還して用いる。また、反転レベルシフト回路S1、S2の低電位側の電源(電位B)としては、各段の電圧であるVdd、V1が夫々印加されている。
一方、非反転レベルシフト回路S3の低電位側の電源(電位B)としては、1段前のポンピングノードの電圧V1が用いられ、同様に非反転レベルシフト回路S4の低電位側の電源(電位B)としては、1段前のポンピングノードの電圧V2が用いられる。また、非反転レベルシフト回路S3、S4の高電位側の電源(電位A)としては、各段の電圧であるV3、Voutが夫々印加されている。
これらの構成により、チャージポンプ回路の定常状態において、電荷転送用トランジスタM1〜M4のゲート・ドレイン間電圧Vgd(トランジスタがオン状態の時)は以下のとおり2Vddに揃えることが導かれる。
まず、次式の関係が成り立つ。
Vgd(M1)=V2(High)−Vdd
Vgd(M2)=V3(High)−V1(High)
Vgd(M3)=V1(Low)−V3(Low)
Vgd(M4)=V2(Low)−Vout
次に、定常状態のチャージポンプの昇圧動作から、さらに以下の関係が成り立つ。
V1(High)=2Vdd、V1(Low)=Vdd
V2(High)=3Vdd、V2(Low)=2Vdd
V3(High)=4Vdd、V3(Low)=3Vdd、Vout=4Vdd
これらの関係式から、全ての電荷転送用MOSトランジスタのオン時のVgdの絶対値は表1に示すように同一値2Vddとなることが導かれる。したがって、高いVgdにより電荷転送用MOSトランジスタM1〜M4のオン抵抗が下がり、高効率で大出力電流のチャージポンプ回路が実現できる。また、電荷転送用MOSトランジスタM1〜M4のゲート酸化膜厚(thickness of gate oxide)は一律に2Vddに耐える厚みに設計すれば良いので、電荷転送用MOSトランジスタのVgdが不均一である場合に比べて、オン抵抗(ON-state resistance)を低く設計でき効率が良い。
Vgd(M1)=V2(High)−Vdd
Vgd(M2)=V3(High)−V1(High)
Vgd(M3)=V1(Low)−V3(Low)
Vgd(M4)=V2(Low)−Vout
次に、定常状態のチャージポンプの昇圧動作から、さらに以下の関係が成り立つ。
V1(High)=2Vdd、V1(Low)=Vdd
V2(High)=3Vdd、V2(Low)=2Vdd
V3(High)=4Vdd、V3(Low)=3Vdd、Vout=4Vdd
これらの関係式から、全ての電荷転送用MOSトランジスタのオン時のVgdの絶対値は表1に示すように同一値2Vddとなることが導かれる。したがって、高いVgdにより電荷転送用MOSトランジスタM1〜M4のオン抵抗が下がり、高効率で大出力電流のチャージポンプ回路が実現できる。また、電荷転送用MOSトランジスタM1〜M4のゲート酸化膜厚(thickness of gate oxide)は一律に2Vddに耐える厚みに設計すれば良いので、電荷転送用MOSトランジスタのVgdが不均一である場合に比べて、オン抵抗(ON-state resistance)を低く設計でき効率が良い。
図6はチャージポンプ回路の動作を説明するためのタイミング図である。電荷転送用MOSトランジスタM1〜M4はクロックパルスに応じて交互にオン・オフを繰り返す。ここで、反転レベルシフト回路S1とS2、非反転レベルシフト回路S3とS4に印加されるクロックパルスCLK’、CLKB’はデューティが50%ではない。すなわち、図に示すようにロウ(Low)の期間が短く設定されている。このため、電荷転送用MOSトランジスタM1〜M4のオンの期間は短くなる。この理由は以下の通りである。
電荷転送用MOSトランジスタM1〜M4はダイオード接続されていないので逆方向電流が流れる危険があり、これは電力効率を悪化させる。そこで、この逆方向電流を防ぐため、電荷転送用MOSトランジスタM1〜M4のオンの期間は短くして、オフの期間に、結合コンデンサC1〜C3に印加されるクロックパルスCLK、CLKBを変化させてポンピングを行っている。また、図7は各ポンピングノードの電圧波形V1、V2、V3を示す図である。図中、VφはクロックパルスCLK’、CLKB’の振幅、ΔVdsはMOSトランジスタM1〜M4のドレイン・ソース間電圧である。
次に、本実施形態に係るチャージポンプ回路の突入電流の改善効果を確認するためのシミュレーションについて説明する。図8は、そのSPICEシミュレーションの結果を示す図であり、横軸は時間、縦軸は突入電流(チャージポンプ回路の電源電流)を表している。
図において、Time1は、低駆動能力を有した第1のクロックドライバー70Aが動作している期間を示しており、この例では1.5msec程度である。また、Time2は、高駆動能力を有した第2のクロックドライバー70Bが動作している期間を示している。この結果、最大突入電流は、70mA程度に低減されていることがわかる。
ここで、peak1を抑えたい場合には、第1のクロックドライバー70Aの駆動能力をより低くすることで対応可能である。また、peak2を抑えたい場合には、Time1の期間を長くとることで対応可能である。
上述のチャージポンプ回路は、1つのチャージポンプ回路の突入電流を低減するものであるが、次に、他の実施形態のチャージポンプ回路について説明する。図9はこのチャージポンプ回路の回路図であり、図10はこのチャージポンプ回路の動作タイミング図である。この実施形態では、2つのチャージポンプ回路を有するシステムの突入電流を低減したものである。
図9に示すように、このチャージポンプ回路は、第1の昇圧電圧Vout1を出力する第1のチャージポンプ回路200と、第2の昇圧電圧Vout2を出力する第2のチャージポンプ回路300を有している。第1のチャージポンプ回路200は、上述のチャージポンプ回路のように正の昇圧電圧を出力し、第2のチャージポンプ回路300は、負の昇圧電圧を出力するように構成されている。第1及び第2のチャージポンプ回路200は、図1,図3の回路と同様に、クロックドライバー70,80,90、制御回路30,40,50を有している。また、カウンター100についても図3の回路と同様に構成されており、その出力は第1のラッチ回路101a、第2のラッチ回路101bにそれぞれ入力されている。
そして、第1のラッチ回路101aの出力である第1のモード切り換え信号MS1が第1のチャージポンプ回路200に入力され、これにより第1のチャージポンプ回路のクロックドライバーの駆動能力を切り換えられる。一方、第2のラッチ回路101bの出力である第2のモード切り換え信号MS2が第2のチャージポンプ回路300に入力され、これにより第2のチャージポンプ回路のクロックドライバーの駆動能力を切り換えられる。
ここで、第1のラッチ回路101aは、カウンター100の出力ビットB0〜B3の中、例えばB0,B2がいずれもデータ「1」になった時に、第1のモード切り換え信号MS1をロウレベルに切り換え、これを保持するように構成されている。また、同様に、第2のラッチ回路101bは、カウンター100の出力ビットB0〜B3の中、例えばB0,B3がいずれもデータ「1」になった時に、第2のモード切り換え信号MS2をロウレベルに切り換え、これを保持するように構成されている。これにより、第1及び第2のチャージポンプ回路のクロックドライバーの動作の切り換え時期を独立に制御できる。
次に、このチャージポンプ回路の動作制御例について図10を参照して説明する。まず、時刻t1で第1のチャージポンプが動作を開始し、低駆動能力を有した第1のクロックドライバー70Aが動作する。そして、時刻T2でカウンター100のカウント値が第1の所定値に達すると第1のラッチ回路101aの出力である第1のモード切り換え信号MS1がロウレベルに変化し、これを受けて高駆動能力を有した第2のクロックドライバー70Bが動作を開始する。次に、時刻t3で第2のチャージポンプが動作を開始し、低駆動能力を有した第3のクロックドライバー(第1のクロックドライバー70Aに相当する)が動作する。そして、時刻t4でカウンター100のカウント値が第2の所定値に達すると第2のラッチ回路101b出力である第2のモード切り換え信号MS2がロウレベルに変化し、これを受けて高駆動能力を有した第4のクロックドライバー(第2のクロックドライバー70Bに相当する)が動作を開始する。
したがって、本実施形態によれば、1つのカウンター100を用いて、2つのチャージポンプ回路のクロックドライバーの駆動能力を独立に制御することができる。これにより、1つ1つのチャージポンプ回路の突入電流を低減できるとともに、2つのチャージポンプ回路の突入電流の発生時期をずらし、システム全体の突入電流のピーク値を下げることができる。
なお、本実施形態では、2つのチャージポンプ回路を有するシステムを例に説明したが、3つ以上のチャージポンプ回路を有するシステムも全く同様に構成することができる。また、1つ1つのチャージポンプ回路は、正の昇圧電圧を出力するタイプのものでもよいし、負の昇圧電圧を出力するタイプのものでもよい。
また、上述の全ての実施形態において、低駆動能力を有した第1のクロックドライバー70Aと高駆動能力を有した第2のクロックドライバー70Bに加えて、それらの中間の駆動能力を有する1つ以上のクロックドライバーを設けて、駆動能力の低いクロックドライバーから駆動能力の高いクロックドライバーへ順次切り換えていくことで、順次クロックドライバーの駆動能力を上げるようにしてもよい。
10 レギュレータ 20 負荷デバイス
30,40,50 制御回路 60 コンパレータ
70,80,90 クロックドライバー 100 カウンター
30,40,50 制御回路 60 コンパレータ
70,80,90 クロックドライバー 100 カウンター
Claims (9)
- 直列接続された複数の電荷転送用トランジスタと、
前記複数の電荷転送用トランジスタの各接続点に一端が接続された複数のコンデンサと、
前記コンデンサの他端にクロックパルスを供給する第1のクロックドライバーと、
前記コンデンサの他端にクロックパルスを供給し、前記第1のクロックドライバーより高い駆動能力を有する第2のクロックドライバーと、
最初に前記第1のクロックドライバーを動作させ、所定時間経過後に、前記第2のクロックドライバーを動作させるように制御するクロックドライバー制御回路と、を有することを特徴とするチャージポンプ回路。 - 前記クロックドライバー制御回路は、前記所定時間経過後に前記第1のクロックドライバーの動作を停止させることを特徴とする請求項1記載のチャージポンプ回路。
- 前記クロックドライバー制御回路は、前記出力電圧に応じた電圧と所定の基準電圧とを比較するコンパレータと、前記コンパレータの出力信号に応じて、前記第1のクロックドライバーと第2のクロックドライバーの動作を制御する制御回路と、を有することを特徴とする請求項1又は請求項2記載のチャージポンプ回路。
- 前記所定の基準電圧は、前記入力電源の電源電圧と等しいことを特徴とする請求項3記載のチャージポンプ回路。
- 前記コンパレータは、ヒステリシスコンパレータであることを特徴とする請求項3記載のチャージポンプ回路。
- 前記出力電圧に応じた電圧は、前記出力電圧を抵抗で分圧して得られる電圧であることを特徴とする請求項3記載のチャージポンプ回路。
- 前記クロックドライバー制御回路は、クロックパルスをカウントするカウンターと、このカウンターの出力信号に応じて、前記第1のクロックドライバーと第2のクロックドライバーの動作を制御する制御回路と、を有することを特徴とする請求項1又は請求項2記載のチャージポンプ回路。
- 第1のクロックドライバーとこの第1のクロックドライバーより高い駆動能力を有する第2のクロックドライバーとを有する第1のチャージポンプ回路と、第3のクロックドライバーとこの第3のクロックドライバーより高い駆動能力を有する第4のクロックドライバーとを有する第2のチャージポンプ回路と、
最初に前記第1のチャージポンプ回路の前記第1のクロックドライバーを動作させ、第1の所定時間経過後に、前記第2のクロックドライバーを動作させ、次に、前記第2のチャージポンプ回路の前記第3のクロックドライバーを動作させ、第2の所定時間経過後に、前記第4のクロックドライバーを動作させるように制御するクロックドライバー制御回路と、を備えることを特徴とするチャージポンプ回路。 - 前記クロックドライバー制御回路は、クロックパルスをカウントするカウンターと、このカウンターの出力信号に応じて、前記第1乃至第4のクロックドライバーの動作を制御する制御回路と、を有することを特徴とする請求項8記載のチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092640A JP2004336985A (ja) | 2003-04-14 | 2004-03-26 | チャージポンプ回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003108757 | 2003-04-14 | ||
JP2004092640A JP2004336985A (ja) | 2003-04-14 | 2004-03-26 | チャージポンプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004336985A true JP2004336985A (ja) | 2004-11-25 |
Family
ID=33513115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004092640A Withdrawn JP2004336985A (ja) | 2003-04-14 | 2004-03-26 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004336985A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007236157A (ja) * | 2006-03-03 | 2007-09-13 | Seiko Instruments Inc | 昇圧回路及び該昇圧回路を有する半導体装置 |
US7612412B2 (en) | 2005-03-22 | 2009-11-03 | Seiko Epson Corporation | Semiconductor device and boost circuit |
JP2011123172A (ja) * | 2009-12-09 | 2011-06-23 | Ricoh Co Ltd | 電源装置、画像形成装置および電源制御方法 |
US7995363B2 (en) | 2007-11-30 | 2011-08-09 | Samsung Electronics Co., Ltd. | DC-DC converter |
KR101105805B1 (ko) * | 2006-12-27 | 2012-01-17 | 주식회사 하이닉스반도체 | 차지 펌프 회로 |
JP2012220242A (ja) * | 2011-04-05 | 2012-11-12 | Yokogawa Electric Corp | 短絡検出装置付電子機器 |
CN111258446A (zh) * | 2018-11-30 | 2020-06-09 | 意法半导体亚太私人有限公司 | 与触摸屏***一起使用的同步电荷泵的自动可调驱动*** |
-
2004
- 2004-03-26 JP JP2004092640A patent/JP2004336985A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7612412B2 (en) | 2005-03-22 | 2009-11-03 | Seiko Epson Corporation | Semiconductor device and boost circuit |
JP2007236157A (ja) * | 2006-03-03 | 2007-09-13 | Seiko Instruments Inc | 昇圧回路及び該昇圧回路を有する半導体装置 |
KR101105805B1 (ko) * | 2006-12-27 | 2012-01-17 | 주식회사 하이닉스반도체 | 차지 펌프 회로 |
US7995363B2 (en) | 2007-11-30 | 2011-08-09 | Samsung Electronics Co., Ltd. | DC-DC converter |
JP2011123172A (ja) * | 2009-12-09 | 2011-06-23 | Ricoh Co Ltd | 電源装置、画像形成装置および電源制御方法 |
JP2012220242A (ja) * | 2011-04-05 | 2012-11-12 | Yokogawa Electric Corp | 短絡検出装置付電子機器 |
CN111258446A (zh) * | 2018-11-30 | 2020-06-09 | 意法半导体亚太私人有限公司 | 与触摸屏***一起使用的同步电荷泵的自动可调驱动*** |
CN111258446B (zh) * | 2018-11-30 | 2023-08-04 | 意法半导体亚太私人有限公司 | 与触摸屏***一起使用的同步电荷泵的自动可调驱动*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100674553B1 (ko) | 차지 펌프 회로 | |
CN109478843B (zh) | 用于驱动开关电容器转换器的***和方法 | |
JP4849907B2 (ja) | チャージポンプ回路 | |
KR100429337B1 (ko) | 차지 펌프 회로 | |
KR100407100B1 (ko) | 차지 펌프 회로 | |
US7940031B2 (en) | Switching power supply circuitry | |
JP4209878B2 (ja) | チャージポンプ回路とこれを利用した直流変換装置 | |
JP2017530669A (ja) | 多相バックコンバータ回路及び方法のための共用ブートストラップキャパシタ | |
KR100463619B1 (ko) | 차지펌프 회로의 제어 방법 | |
JP2003111386A (ja) | Dc−dcコンバータの制御方法 | |
JP2018521622A (ja) | インダクタ電流に基づいてブーストスイッチングレギュレータを制御するための回路および方法 | |
JP7236293B2 (ja) | ハイサイドドライバ、スイッチング回路、モータドライバ | |
US20220263406A1 (en) | Converter and method for starting a switching power supply | |
JP2008253031A (ja) | チャージポンプ回路 | |
JP2004336985A (ja) | チャージポンプ回路 | |
JP2003033006A (ja) | チャージポンプ回路 | |
JP3548161B2 (ja) | チャージポンプ回路 | |
US7683699B2 (en) | Charge pump | |
JP3475178B2 (ja) | チャージポンプ回路 | |
JP2002233134A (ja) | チャージポンプ回路 | |
JP2002084740A (ja) | チャージポンプ回路 | |
JP3524845B2 (ja) | チャージポンプ回路 | |
JP2009027919A (ja) | チャージポンプ回路 | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP3475164B2 (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090706 |