JP2004320613A - アナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法 - Google Patents
アナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法 Download PDFInfo
- Publication number
- JP2004320613A JP2004320613A JP2003114235A JP2003114235A JP2004320613A JP 2004320613 A JP2004320613 A JP 2004320613A JP 2003114235 A JP2003114235 A JP 2003114235A JP 2003114235 A JP2003114235 A JP 2003114235A JP 2004320613 A JP2004320613 A JP 2004320613A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- converter
- under test
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measuring Phase Differences (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】試験対象の変換器及び基準の変換器に対し、ナイキスト周波数まではフラットな周波数特性を有する同一のホワイトノイズを入力して、アナログ信号及びデジタル信号間の変換を実行させる。そして、変換後の両信号の相互相関を求め、相互相関の時系列に対して、FFTなどの周波数分析を行うことにより、変換器のサンプル位相誤差の情報を得る。
【選択図】 図2
Description
【発明の属する技術分野】
本発明はアナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法に関し、例えば、アナログ/デジタル変換器(以下、ADコンバータと呼ぶ)やデジタル/アナログ変換器(以下、DAコンバータと呼ぶ)のサンプル位相誤差(アパーチャジッタ)の測定に適用し得るものである。
【0002】
【従来の技術】
ADコンバータは、図1に示すように、入力アナログ信号AINをサンプリングクロックに従って、サンプリングクロックの周期T毎に、デジタル信号に変換する。
【0003】
しかしながら、ADコンバータによる入力アナログ信号AINに対するサンプリング点間の間隔は、必ずしも意図した周期Tに安定しておらず、厳密に見れば、時間と共に変動している。すなわち、サンプル位相誤差(アパーチャジッタ)が生じている。このようなサンプル位相誤差は、サンプリングクロック自体の揺れにも起因するが、また、ADコンバータの回路素子の温度特性などの影響を受けても生じている。
【0004】
【発明が解決しようとする課題】
ところで、今日では、ADコンバータが取り扱うアナログ信号の周波数はより高くなる傾向にある。例えば、通信系では、GHz帯での通信なども検討、開発されている。
【0005】
このような状況下では、サンプリング周期Tはより短くなる一方、高周波数を処理する回路素子を高精度に作成し難い。そのため、ADコンバータのサンプル位相誤差を評価しておく必要性が高まっている。例えば、2個のADコンバータからのデジタル信号のサンプル単位の積和演算の場合、両者の位相誤差が異なっていると、1回の積でも同期していない誤差成分が生じ、その誤差成分が積和のために積算され、得られた積和値は大きな誤差を持ったものとなる。
【0006】
ADコンバータの提供メーカーでは、恐らく、サンプル位相誤差の測定を行って、個々のADコンバータの評価に用いていると推測されるが、その方法は外部に公表されていない。
【0007】
そのため、従来においては、ADコンバータのサンプル位相誤差を測定する方法はないということができる。
【0008】
DAコンバータにおいても、サンプリングクロックに従って、その内部にデジタル信号を取り込んでアナログ信号に変換することが行われるが、その取り込みタイミングにも時間軸上での変動(この明細書ではサンプル位相誤差と読んでいる)は生じ、上記と同様な課題がある。
【0009】
そのため、アナログ信号をデジタル信号に変換する場合や、デジタル信号をアナログ信号に変換する場合において、その変換器の時間軸変動性能などを測定し得る性能測定システムや性能測定方法が望まれている。
【0010】
【課題を解決するための手段】
第1の本発明は、アナログ信号をデジタル信号に変換するアナログ/デジタル変換器のサンプル位相誤差の情報を得るアナログ/デジタル変換器の性能測定システムであって、(1)試験対象の被試験アナログ/デジタル変換器と、(2)性能が既知の基準アナログ/デジタル変換器と、(3)上記被試験アナログ/デジタル変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験アナログ/デジタル変換器及び上記基準アナログ/デジタル変換器に与えるホワイトノイズ供給手段と、(4)上記被試験アナログ/デジタル変換器からの出力デジタル信号と、上記基準アナログ/デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算手段と、(5)上記相互相関演算手段による相互相関の時系列に対して周波数分析を行って、上記被試験アナログ/デジタル変換器のサンプル位相誤差の情報を得る相関/位相誤差変換手段とを有することを特徴とする。
【0011】
第2の本発明は、アナログ信号をデジタル信号に変換するアナログ/デジタル変換器のサンプル位相誤差の情報を得るアナログ/デジタル変換器の性能測定方法であって、(1)試験対象の被試験アナログ/デジタル変換器と、性能が既知の基準アナログ/デジタル変換器とに対し、上記被試験アナログ/デジタル変換器に係るナイキスト周波数以下でフラットな周波数特性を有する同一のホワイトノイズを入力させるホワイトノイズ供給処理と、(2)上記被試験アナログ/デジタル変換器からの出力デジタル信号と、上記基準アナログ/デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算処理と、(3)上記相互相関演算処理による相互相関の時系列に対して周波数分析を行って、上記被試験アナログ/デジタル変換器のサンプル位相誤差の情報を得る相関/位相誤差変換処理とを有することを特徴とする。
【0012】
第3の本発明は、デジタル信号をアナログ信号に変換するデジタル/アナログ変換器のサンプル位相誤差の情報を得るデジタル/アナログ変換器の性能測定システムであって、(1)試験対象の被試験デジタル/アナログ変換器と、(2)性能が既知の基準デジタル/アナログ変換器と、(3)上記被試験デジタル/アナログ変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験デジタル/アナログ変換器及び上記基準デジタル/アナログ変換器に与えるホワイトノイズ供給手段と、(4)上記被試験デジタル/アナログ変換器からの出力アナログ信号をデジタル信号に変換する性能が既知の第1の基準アナログ/デジタル変換器と、(5)上記基準デジタル/アナログ変換器からの出力アナログ信号をデジタル信号に変換する性能が既知の第2の基準アナログ/デジタル変換器と、(6)上記第1の基準アナログ/デジタル変換器からの出力デジタル信号と、上記第2の基準アナログ/デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算手段と、(7)上記相互相関演算手段による相互相関の時系列に対して周波数分析を行って、上記被試験デジタル/アナログ変換器のサンプル位相誤差の情報を得る相関/位相誤差変換手段とを有することを特徴とする。
【0013】
第4の本発明は、デジタル信号をアナログ信号に変換するデジタル/アナログ変換器のサンプル位相誤差の情報を得るデジタル/アナログ変換器の性能測定方法であって、(1)試験対象の被試験デジタル/アナログ変換器と、性能が既知の基準デジタル/アナログ変換器とに対し、上記被試験デジタル/アナログ変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験デジタル/アナログ変換器及び上記基準デジタル/アナログ変換器に与えるホワイトノイズ供給処理と、(2)上記被試験デジタル/アナログ変換器からの出力アナログ信号を、性能が既知の第1の基準アナログ/デジタル変換器によって、デジタル信号に変換すると共に、上記基準デジタル/アナログ変換器からの出力アナログ信号を、性能が既知の第2の基準アナログ/デジタル変換器によって、デジタル信号に変換するデジタル化処理と、(3)上記第1の基準アナログ/デジタル変換器からの出力デジタル信号と、上記第2の基準アナログ/デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算処理と、(4)上記相互相関演算処理による相互相関の時系列に対して周波数分析を行って、上記被試験デジタル/アナログ変換器のサンプル位相誤差の情報を得る相関/位相誤差変換処理とを有することを特徴とする。
【0014】
【発明の実施の形態】
(A)第1の実施形態
以下、本発明の第1の実施形態を図面を参照しながら詳述する。第1の実施形態は、アナログ/デジタル変換器(ADコンバータ)の性能測定システム及び性能測定方法に、本発明の技術思想を適用したものである。
【0015】
図2は、第1の実施形態のADコンバータの性能測定システムの全体構成を示すブロック図である。
【0016】
図2において、この実施形態の性能測定システム1は、ホワイトノイズ発生器2、ローパスフィルタ3、2分岐器4、サンプリングクロック発生器5、基準ADコンバータ6、2個のインタフェース部(I/F)7及び8、基準デジタル信号蓄積部9、並びに、データ処理部10を備え、測定対象のADコンバータ(以下、被試験ADコンバータと呼ぶ)20の性能を測定するものである。
【0017】
ホワイトノイズ発生器2は、少なくとも被試験ADコンバータ20が処理するアナログ信号の帯域から定まるナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズ(白色雑音)を発生するものである。例えば、被試験ADコンバータ20が処理するアナログ信号が、500MHz以下の帯域のものであれば、ホワイトノイズ発生器2は、1GHzまではフラットな周波数特性を有するホワイトノイズを発生する。
【0018】
ローパスフィルタ3は、ホワイトノイズ発生器2が発生したホワイトノイズに対し、不要な高周波数の成分(ナイキスト周波数より大きい周波数成分)を除去するものである。
【0019】
2分岐器4は、ローパスフィルタ3からのホワイトノイズを2分岐し、それぞれを、基準ADコンバータ6及び被試験ADコンバータ20に与えるものである。
【0020】
サンプリングクロック発生器5は、ナイキスト周波数より高い周波数のサンプリングクロックを発生するものであり、発生したサンプリングクロックは、基準ADコンバータ6及び被試験ADコンバータ20に与えられる。
【0021】
基準ADコンバータ6は、被試験ADコンバータ20と同種のものであり、性能が既に分かっているものである。
【0022】
基準ADコンバータ6及び被試験ADコンバータ20はそれぞれ、入力されたホワイトノイズを、サンプリングクロックに従って、デジタル信号(データ系列)に変換する。
【0023】
ここで、図示は省略しているが、サンプリングクロック発生器5及び基準ADコンバータ6は恒温筐体(例えば20°C)に収容されており、被試験ADコンバータ20は、温度を制御可能な筐体に収容されている。
【0024】
2個のインタフェース部(I/F)7及び8はそれぞれ、対応する基準デジタル信号蓄積部9、データ処理部10がデジタル信号(データ)を取り込めるデータ形式にし、変換されたデジタル信号を基準デジタル信号蓄積部9、データ処理部10に転送させるものである。
【0025】
基準デジタル信号蓄積部9は、例えば、パソコンでなり、基準ADコンバータ6によるデジタル信号(以下、基準デジタル信号と呼ぶ)を蓄積しつつ、データ処理部10に転送するものである。
【0026】
データ処理部10は、例えば、パソコンでなり、被試験ADコンバータ20によるデジタル信号(以下、被試験デジタル信号と呼ぶ)を蓄積しつつ、被試験デジタル信号と基準デジタル信号とを処理し、被試験ADコンバータ20に関するサンプル位相誤差に関する性能特性を得るものである。
【0027】
データ処理部10は、例えば、ソフトウェア処理によって性能特性を得るものである。
【0028】
図3は、データ処理部10による性能特性を得るデータ処理の概要を示すフローチャートである。
【0029】
まず、デジタル信号における処理に供するビットの桁情報や測定で特に結果を求める周波数成分などの測定属性を測定者から取り込む(S1)。
【0030】
例えば、被試験ADコンバータ20が8ビットのデジタル信号へ変換するものである場合、測定者は、8ビット全体を指定することもでき、また、上位から任意のビット数を指定することもでき、さらに、下位から任意のビット数を指定することもでき、さらにまた、中間の任意のビット数を指定することもできる。最上位ビットだけを処理ビット数と指定した場合は、あたかも、被試験ADコンバータ20を1ビットのADコンバータとして動作させた場合に相当する。また、ビット単位で測定ビットを指定できることは、被試験ADコンバータ20の各ビット値を形成する構成要素間の相違などの分析を行うことも可能であることを表している。
【0031】
また例えば、被試験ADコンバータ20の用途は、変調信号のアナログ/デジタル変換であれば、変調信号の中心周波数を、サンプル位相誤差の測定中心の周波数に指定する。
【0032】
その後、被試験デジタル信号及び基準デジタル信号の指定されたビット位置(複数ビットのこともあり得る)のデータの相互相関(相互相関の算出に供するサンプル数は固定(例えば100サンプル)であっても良く、測定者が指定できるようにしても良い)を演算する(S2)。ここでの相互相関は、一方のデジタル信号(以下では基準デジタル信号とする)の時間軸を固定させ、他方のデジタル信号(以下では被試験デジタル信号とする)の時間軸を単位量ずつ変化させ、変化させたそれぞれの時間軸に対して求める。
【0033】
図4(A)は、デジタル信号における全ビットが指定された場合における相互相関結果のイメージ例を示すものである。図4(A)において、横軸は時間軸の変化量を示し、縦軸は相互相関値を示している。図4(A)では、被試験デジタル信号の時間軸をτ1だけ変化させたときに相互相関が最も大きくなっていることを表している。
【0034】
図5に示すように、サンプリングクロックが共通であっても、両ADコンバータ6及び20の性能の違いにより、基準ADコンバータ6によるサンプリング点tr1、tr2、…と、被試験ADコンバータ20によるサンプリング点tt1、tt2、…とは一致せず、サンプリング位相にずれを生じ、そのずれ量も一定ではない。上述した相互相関処理により、被試験デジタル信号の時間軸の変化量が、サンプリング位相のずれ量に最も一致したときに相互相関値のピークが得られる。
【0035】
図4(A)は、時間軸を固定させた基準デジタル信号のある時点での結果を示しているが、基準デジタル信号の各時点についてそれぞれ、相互相関値を演算する。
【0036】
次に、相互相関値の時系列に対してフーリエ変換などの周波数分析手法を適用し、ホワイトノイズの各周波数成分に対するサンプル位相誤差(位相勾配)を求める(S3)。
【0037】
図4(B)は、ホワイトノイズの各周波数成分に対するサンプル位相誤差の結果のイメージ例を示すものである。図4(B)において、横軸は周波数成分を表し、縦軸はサンプル位相誤差を表している。図4(B)に示す位相勾配の例では、周波数成分が高いほど、サンプル位相誤差が大きくなっていることを表している。なお、図4(B)に示すような情報に対し、重回帰分析などを適用し、1次又は2次以上の回帰式(位相勾配の近似式)をも求めるようにしても良い。
【0038】
実際上、ホワイトノイズ発生器2として、ごく低域を発生できないものもあり、ホワイトノイズ発生器2が発生し得ない帯域についても、回帰式を求めることにより、その発生し得ない周波数成分に対するサンプル位相誤差を捉えることができる。
【0039】
図4(B)は、ある時点での位相勾配を示しているが、各時点についてそれぞれ、位相勾配を演算する。
【0040】
その後、図4(B)に示すような位相勾配の時間変化から、指定された周波数成分についてのサンプル位相誤差の時系列結果を得る(S4)。サンプル位相誤差の時系列結果を得る際には、又は、上述した位相勾配を得る際には、内部に予め用意している基準ADコンバータ6についての特性に基づき、基準ADコンバータ6についての特性の影響を排除する処理を行う。例えば、得られた位相勾配から、基準ADコンバータ6に係る位相勾配を除去する処理を行う。
【0041】
図4(C)は、指定された周波数成分についてのサンプル位相誤差の時系列結果のイメージ例を示しており、横軸は時間、縦軸はサンプル位相誤差の大きさである。
【0042】
以上の処理により、被試験ADコンバータ20のサンプル位相誤差に係る情報を得ることができる。
【0043】
以上のような処理を、被試験ADコンバータ20の周囲温度を変化させて行うことにより、温度とサンプル位相誤差との関係を得ることができる。また、相互相関の演算に供するデジタル信号のビット位置を、任意に指定することにより、より詳細なサンプル位相誤差に対する分析を行うことができる。
【0044】
サンプル位相誤差の測定値は、例えば、以下のように利用することができる。温度毎のサンプル位相誤差から、温度を入力とし、サンプリングクロックの発生器(例えばPLL回路でなる)に対する周波数の補正データを出力するテーブルを形成し、温度センサの検出結果に応じて補正データを読み出してサンプリングクロック発生器の周波数を補正させ、温度によらずに、良好なデジタル信号が得られるADコンバータを実現する。
【0045】
以上のように、第1の実施形態によれば、ADコンバータのサンプル位相誤差の性能情報を得ることができる。しかも、ソフトウェア演算による単純な処理であるので、その情報を高速(ほぼリアルタイム)に得ることも期待できる。
【0046】
例えば、1nsのサンプリング周期用の被試験ADコンバータに対し、本装置はおよそ測定分解能30fsで測定を行い、被試験ADコンバータが300fs程度のサンプリング誤差にとどめる使用条件を得た。
【0047】
また、被試験ADコンバータからのデジタル信号の任意のビット位置のデータに対して、サンプル位相誤差を求めることができ、より詳細なサンプル位相誤差の分析を行うことができる。
【0048】
さらに、被試験ADコンバータにおける温度とサンプル位相誤差との関係をも測定することができる。
【0049】
さらにまた、第1の実施形態では相互相関を利用して測定しているため、デジタル信号のビット数が1ビットや2ビット程度の少ないADコンバータに対してもサンプル位相誤差の情報を得ることができる。
【0050】
(B)第2の実施形態
次に、本発明の第2の実施形態を図面を参照しながら説明する。第2の実施形態は、デジタル/アナログ変換器(DAコンバータ)の性能測定システム及び性能測定方法に、本発明の技術思想を適用したものである。
【0051】
図6は、第2の実施形態のDAコンバータの性能測定システム1Aの全体構成を示すブロック図であり、第1の実施形態に係る上述した図2との同一、対応部分には同一符号を付して示している。
【0052】
図6に示すように、試験対象のDAコンバータ(以下、被試験DAコンバータと呼ぶ)30の試験に際しても、ホワイトノイズ発生器2、ローパスフィルタ3及び2分岐器4を介して、同一のホワイトノイズを、被試験DAコンバータ30が介在する経路と、性能特性が既知である基準のDAコンバータ(以下、基準DAコンバータと呼ぶ)11が介在する経路とに供給するようになされている。
【0053】
第2の実施形態の場合、ホワイトノイズ発生器2、ローパスフィルタ3及び2分岐器4はデジタル信号用のものである。なお、ホワイトノイズ発生器2として、任意波形発生器を適用して帯域が制限された白色雑音を発生させるようにした場合には、ローパスフィルタ3を省略することができる。
【0054】
被試験DAコンバータ30及び基準DAコンバータ11の後段にはそれぞれ、性能特性が既知である基準ADコンバータ6−1、6−2が設けられており、これら基準ADコンバータ6−1、6−2の後段側は、第1の実施形態と同様になされている。
【0055】
第2の実施形態の場合、データ処理部10による上述した各種の演算結果は、被試験DAコンバータ30の特性が反映されたものとなっており、図4(B)に示したような位相勾配や、図4(C)に示したような位相変動は、サンプリングクロック発生器5からのサンプリングクロックに応じて、被試験DAコンバータがデジタル信号をアナログ信号に変換するタイミング(位相)の変動(すなわち、ADコンバータでのサンプル位相誤差に相当;以下ではサンプル位相誤差と呼ぶ)の情報となっている。
【0056】
なお、DAコンバータの性能の測定では、ビット位置単位での測定は認めていない。また、データ処理部10においては、基準DAコンバータ11や、基準ADコンバータ6−1、6−2の既知の性能特性に応じた演算結果に対する校正も実行される。
【0057】
第2の実施形態によれば、DAコンバータのサンプル位相誤差の性能情報を得ることができる。しかも、ソフトウェア演算による単純な処理であるので、その情報を高速(ほぼリアルタイム)に得ることも期待できる。
【0058】
(C)他の実施形態
上記各実施形態では、図4(C)に示すような結果を最終的な測定結果とするものを示したが、図4(B)に示すような位相勾配を最終的な測定結果としても良く、また、測定者が出力形式を任意に選択できるようにしても良い。
【0059】
また、上記各実施形態では、測定結果をほぼリアルタイムで得る場合を想定しているが、被試験ADコンバータや基準ADコンバータの出力を記憶媒体に記憶し、異なる位置に設けられているデータ処理部10で解析するようにしても良い。また、通信回線などを通じて、被試験ADコンバータや基準ADコンバータからの出力デジタル信号を転送させ、転送先でデータ処理して測定結果を得るようにしても良い。
【0060】
なお、被試験ADコンバータや被試験DAコンバータの規定されているサンプリング周期やデジタル信号のビット数は任意であり、すなわち、本発明では、ADコンバータやDAコンバータの種類は問われない。
【0061】
【発明の効果】
以上のように、本発明によれば、アナログ信号をデジタル信号に変換する場合や、デジタル信号をアナログ信号に変換する場合において、その変換器の時間軸変動性能などを測定できる性能測定システムや性能測定方法を実現できる。
【図面の簡単な説明】
【図1】ADコンバータにおけるサンプル位相誤差の説明図である。
【図2】第1の実施形態の性能測定システムの構成を示すブロック図である。
【図3】第1の実施形態の性能測定システムにおけるデータ処理の流れを示すフローチャートである。
【図4】第1の実施形態の性能測定システムによるデータ処理の各段階での処理結果を示す説明図である。
【図5】第1の実施形態の性能測定システムにおける相互相関のピークが生じる理由の説明図である。
【図6】第2の実施形態の性能測定システムの構成を示すブロック図である。
【符号の説明】
1…ADコンバータの性能測定システム、1A…DAコンバータの性能測定システム、2…ホワイトノイズ発生器、4…2分岐器、5…サンプリングクロック発生器、6、6−1、6−2…基準ADコンバータ、10…データ処理部、11…基準DAコンバータ、20…被試験ADコンバータ、30…被試験DAコンバータ。
Claims (6)
- アナログ信号をデジタル信号に変換するアナログ/デジタル変換器のサンプル位相誤差の情報を得るアナログ/デジタル変換器の性能測定システムであって、
試験対象の被試験アナログ/デジタル変換器と、
性能が既知の基準アナログ/デジタル変換器と、
上記被試験アナログ/デジタル変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験アナログ/デジタル変換器及び上記基準アナログ/デジタル変換器に与えるホワイトノイズ供給手段と、
上記被試験アナログ/デジタル変換器からの出力デジタル信号と、上記基準アナログ/デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算手段と、
上記相互相関演算手段による相互相関の時系列に対して周波数分析を行って、上記被試験アナログ/デジタル変換器のサンプル位相誤差の情報を得る相関/位相誤差変換手段とを有することを特徴とするアナログ/デジタル変換器の性能測定システム。 - 相互相関の演算に供するデジタル信号のビット位置を設定させるビット位置設定手段をさらに有し、
上記相互相関演算手段は、上記被試験アナログ/デジタル変換器からの出力デジタル信号における設定されたビット位置のデータと、上記被試験アナログ/デジタル変換器からの出力デジタル信号における設定されたビット位置のデータとの相互相関を演算することを特徴とする請求項1に記載のアナログ/デジタル変換器の性能測定システム。 - アナログ信号をデジタル信号に変換するアナログ/デジタル変換器のサンプル位相誤差の情報を得るアナログ/デジタル変換器の性能測定方法であって、
試験対象の被試験アナログ/デジタル変換器と、性能が既知の基準アナログ/デジタル変換器とに対し、上記被試験アナログ/デジタル変換器に係るナイキスト周波数以下でフラットな周波数特性を有する同一のホワイトノイズを入力させるホワイトノイズ供給処理と、
上記被試験アナログ/デジタル変換器からの出力デジタル信号と、上記基準アナログ/デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算処理と、
上記相互相関演算処理による相互相関の時系列に対して周波数分析を行って、上記被試験アナログ/デジタル変換器のサンプル位相誤差の情報を得る相関/位相誤差変換処理とを有することを特徴とするアナログ/デジタル変換器の性能測定方法。 - 相互相関の演算に供するデジタル信号のビット位置を設定させるビット位置設定処理をさらに有し、
上記相互相関演算処理では、上記被試験アナログ/デジタル変換器からの出力デジタル信号における設定されたビット位置のデータと、上記被試験アナログ/デジタル変換器からの出力デジタル信号における設定されたビット位置のデータとの相互相関を演算することを特徴とする請求項3に記載のアナログ/デジタル変換器の性能測定方法。 - デジタル信号をアナログ信号に変換するデジタル/アナログ変換器のサンプル位相誤差の情報を得るデジタル/アナログ変換器の性能測定システムであって、
試験対象の被試験デジタル/アナログ変換器と、
性能が既知の基準デジタル/アナログ変換器と、
上記被試験デジタル/アナログ変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験デジタル/アナログ変換器及び上記基準デジタル/アナログ変換器に与えるホワイトノイズ供給手段と、
上記被試験デジタル/アナログ変換器からの出力アナログ信号をデジタル信号に変換する性能が既知の第1の基準アナログ/デジタル変換器と、
上記基準デジタル/アナログ変換器からの出力アナログ信号をデジタル信号に変換する性能が既知の第2の基準アナログ/デジタル変換器と、
上記第1の基準アナログ/デジタル変換器からの出力デジタル信号と、上記第2の基準アナログ/デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算手段と、
上記相互相関演算手段による相互相関の時系列に対して周波数分析を行って、上記被試験デジタル/アナログ変換器のサンプル位相誤差の情報を得る相関/位相誤差変換手段とを有することを特徴とするデジタル/アナログ変換器の性能測定システム。 - デジタル信号をアナログ信号に変換するデジタル/アナログ変換器のサンプル位相誤差の情報を得るデジタル/アナログ変換器の性能測定方法であって、
試験対象の被試験デジタル/アナログ変換器と、性能が既知の基準デジタル/アナログ変換器とに対し、上記被試験デジタル/アナログ変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験デジタル/アナログ変換器及び上記基準デジタル/アナログ変換器に与えるホワイトノイズ供給処理と、
上記被試験デジタル/アナログ変換器からの出力アナログ信号を、性能が既知の第1の基準アナログ/デジタル変換器によって、デジタル信号に変換すると共に、上記基準デジタル/アナログ変換器からの出力アナログ信号を、性能が既知の第2の基準アナログ/デジタル変換器によって、デジタル信号に変換するデジタル化処理と、
上記第1の基準アナログ/デジタル変換器からの出力デジタル信号と、上記第2の基準アナログ/デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算処理と、
上記相互相関演算処理による相互相関の時系列に対して周波数分析を行って、上記被試験デジタル/アナログ変換器のサンプル位相誤差の情報を得る相関/位相誤差変換処理とを有することを特徴とするデジタル/アナログ変換器の性能測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003114235A JP3692405B2 (ja) | 2003-04-18 | 2003-04-18 | アナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003114235A JP3692405B2 (ja) | 2003-04-18 | 2003-04-18 | アナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004320613A true JP2004320613A (ja) | 2004-11-11 |
JP3692405B2 JP3692405B2 (ja) | 2005-09-07 |
Family
ID=33473895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003114235A Expired - Lifetime JP3692405B2 (ja) | 2003-04-18 | 2003-04-18 | アナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3692405B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114700A1 (ja) * | 2007-03-13 | 2008-09-25 | Advantest Corporation | 測定装置、測定方法、試験装置、電子デバイス、および、プログラム |
JP2013055598A (ja) * | 2011-09-06 | 2013-03-21 | Hitachi Ltd | アナログデジタル変換器及び無線受信機 |
JPWO2021075351A1 (ja) * | 2019-10-15 | 2021-04-22 | ||
JP2022080163A (ja) * | 2020-11-17 | 2022-05-27 | 本田技研工業株式会社 | センサシステム、及び、センサシステムの故障検知方法 |
-
2003
- 2003-04-18 JP JP2003114235A patent/JP3692405B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114700A1 (ja) * | 2007-03-13 | 2008-09-25 | Advantest Corporation | 測定装置、測定方法、試験装置、電子デバイス、および、プログラム |
JP2013055598A (ja) * | 2011-09-06 | 2013-03-21 | Hitachi Ltd | アナログデジタル変換器及び無線受信機 |
JPWO2021075351A1 (ja) * | 2019-10-15 | 2021-04-22 | ||
JP7291206B2 (ja) | 2019-10-15 | 2023-06-14 | 日本特殊陶業株式会社 | センサシステム、及び、センサシステムの故障検知方法 |
JP2022080163A (ja) * | 2020-11-17 | 2022-05-27 | 本田技研工業株式会社 | センサシステム、及び、センサシステムの故障検知方法 |
JP7224326B2 (ja) | 2020-11-17 | 2023-02-17 | 本田技研工業株式会社 | センサシステム、及び、センサシステムの故障検知方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3692405B2 (ja) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8290032B2 (en) | Distortion identification apparatus, test system, recording medium and distortion identification method | |
KR100341130B1 (ko) | 아날로그-디지털 변환장치, 및 교정장치와 교정방법 | |
KR101407354B1 (ko) | 기기 채널 내의 하모닉 왜곡에 대한 보상 | |
US8280667B2 (en) | Test apparatus, performance board and calibration board | |
JP3745962B2 (ja) | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 | |
US6836235B2 (en) | Interleaving AD conversion type waveform digitizer | |
KR960008338A (ko) | 반도체 시험 장치의 측정 신호의 타이밍 교정 방법 및 그 회로 | |
JP2004093345A (ja) | ジッタ測定回路 | |
JP2009290885A (ja) | A/d変換装置およびキャリブレーション装置 | |
US8358682B2 (en) | Signal processing apparatus, test system, distortion detecting apparatus, signal compensation apparatus, analytic signal generating apparatus, recording medium and analytic signal generating method | |
TWI344005B (en) | Calibrating signals by time adjustment | |
JP3692405B2 (ja) | アナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法 | |
JP3960858B2 (ja) | アナログ/ディジタル信号変換方法 | |
JP2003124810A (ja) | 時変基準信号を用いアナログ−ディジタル変換する方法及び装置 | |
JP2006504960A (ja) | 非正弦波測定信号を用いるマルチポート・ネットワーク・アナライザを使用してテスト対象のマルチポート・デバイスの散乱パラメータを測定する方法 | |
TW200832926A (en) | Delta-sigma data converter and method for monitoring a delta-sigma data converter | |
JPH06506057A (ja) | 電気導線の伝送特性を求めるための方法 | |
JP2010096606A (ja) | 電圧印加電流測定回路とそれを用いた半導体試験装置 | |
JP2004239754A (ja) | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 | |
JP2009270895A (ja) | サンプリング装置および試験装置 | |
JP2000284008A (ja) | 周波数測定方法及び周波数測定装置 | |
US20230105908A1 (en) | Calibration device, conversion device, calibration method, and non-transitory computer-readable medium having recorded thereon calibration program | |
WO2011033691A1 (ja) | 測定回路および電子デバイス | |
Angrisani et al. | Programmable power spectral density noise source | |
US20030233599A1 (en) | Method and apparatus for measuring group delay of a device under test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3692405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |