JP2004239754A - 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 - Google Patents
複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 Download PDFInfo
- Publication number
- JP2004239754A JP2004239754A JP2003029329A JP2003029329A JP2004239754A JP 2004239754 A JP2004239754 A JP 2004239754A JP 2003029329 A JP2003029329 A JP 2003029329A JP 2003029329 A JP2003029329 A JP 2003029329A JP 2004239754 A JP2004239754 A JP 2004239754A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- skew
- clock
- measurement
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】同一タイミングのM分配クロック供給手段と、スキュー測定手段とを備え、M分配クロック供給手段は、DUTを載置するパフォーマンスボード上においてDUTから出力される複数Mの被測定信号を各々切り離して割り込んで、複数Mのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、スキュー測定手段は、複数Mのサンプリングヘッド部へ校正用のクロックを供給して、各サンプリングヘッド部でサンプリング測定して取得した測定データ群に基づいてチャンネル間スキューΔTを特定するものである複数サンプリングデジタイザのチャンネル間スキュー補正装置。
【選択図】 図4
Description
【発明の属する技術分野】
この発明は、複数サンプリングデジタイザのチャンネル間スキュー補正装置に関する。特に、システムに組み込んだ状態で複数のサンプリングデジタイザ間のチャンネル間スキューを随時補正可能な、複数サンプリングデジタイザのチャンネル間スキュー補正装置に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開2002−139550号公報(第6図)
特開2002−189036号公報(第7図)
【0004】
特開2002−139550号公報では、短時間でクロック信号のタイミングをジッタ測定点に合致させることができるサンプリングデジタイザの提供である。 これによれば、取り込みたい入力信号波形の所望の点にクロック信号のタイミングを短時間で合致させることができ、試験時間を短縮することができる。
特開2002−189036号公報では、PLL回路構成を適用してジッタ成分を増大させることなくクロック信号の印加タイミングを制御することができるサンプリングデジタイザの提供である。 これによれば、サンプリングクロックの位相をPLL回路構成の位相を変更制御することで、所望のタイミング(位相)でサンプリングできる。
【0005】
次に、図1は従来の半導体試験装置に備える2チャンネルのサンプリングデジタイザの概念構成図である。ここで、パフォーマンスボードPB上の被試験デバイス(DUT)の2つの出力端子からは高速の繰り返し信号である測定信号S1a、S2aが出力されるものとし、また、2チャンネルのサンプリングデジタイザは1枚のサンプラボード20に収納されている場合と仮定する。
この要部構成要素はパフォーマンスボードPBと、伝送ケーブルCB1、CB2と、クロック源40と、サンプラボード20内にCH1用のサンプリングヘッド部101と、CH2用のサンプリングヘッド部102と、クロック分配器42とを備え、デジタイザ部150内にはAD変換器31、32と、取得メモリ51、52と、その他の後段回路(図示なし)を備える。
【0006】
前記両サンプリングヘッド部101、102の内部構成の一例としては図2に示すように、サンプリングヘッドSHと、パルサー14と、可変遅延手段(位相シフト手段)16とを備える。可変遅延手段16は上記クロック分配器42からの分配クロック42clkを受けて外部からの遅延制御信号16cに基づいて所望の位相位置へ遅延させた遅延クロック16clkを出力する。尚、遅延分解能としては例えば5ピコ秒程度の微小な遅延が可能である。
【0007】
パルサー14は前記遅延クロック16clkを受けて所定の狭パルスに変換した正負のサンプリングパルスSP+、SP−を出力する。サンプリングヘッドSHでは前記正負のサンプリングパルスを受けて、等価サンプリング方法(特開2002−139550号公報の図2参照)により、入力される高速の繰り返し発生する測定信号S1bを受けて一瞬間サンプリングして低速な周波数に変換した低速サンプリング波形S11として出力する。
ここで、可変遅延手段16の分配クロック42clkの入力端からパルサー14の出力端迄の遅延時間t9は、実装部品のばらつきで異なり、更に遅延制御信号16cで同一遅延量状態であっても、温度変化によって変動し、また経時変化によっても変動してくる。
【0008】
図1のデジタイザ部150では、上記低速サンプリング波形S11、S12を受けて、対応するAD変換器31、32で各々量子化変換した測定データ31d、32dを連続的に出力し、対応する取得メモリ51、52へ順次格納していく。その後、取得された測定データ群を読み出してデータ処理することにより、タイミング、位相、群遅延量等の各種項目を算出することができる。
【0009】
ところで、両測定信号S1a、S2aの間でタイミング測定、位相、群遅延測定等を行う為には、予め、両サンプリングデジタイザ間において、チャンネル間スキューを無くしておくことが重要である。ここで、チャンネル間スキューの発生要因としては、第1にサンプリングデジタイザ間の実装部品のばらつき等に伴うスキューと、第2にDUTの出力端からサンプラボード20の入力端の区間における伝送線路の誤差に伴うスキューと、環境温度の変動や経時変化に伴うスキューとがある。
【0010】
次に、図3は従来のサンプラボード20内の2チャンネルの回路間のスキューを取り除く調整方法を説明する原理構成図である。この調整方法を説明する。
調整は、サンプラボード20単体に対して図3に示す外部に備える専用の調整治具を接続して行う。
先ず、パルス発生器PGから発生する高速の校正クロックPGclkは、パワースプリッタPSで2分配し、同一遅延量の伝送線路CB3を介してサンプラボード20の入力端TM1、TM2へ供給する。従って、サンプラボード20の両入力端TM1、TM2では同一タイミングで同一振幅の校正用の測定信号S1b、S2bが供給されることになる。
一方、パルス発生器PGから発生する高速の校正クロックPGclkは1/N分周器で分周した低速クロックに変換した後、サンプラボード20側のクロック分配器42へ供給する。
【0011】
次に、サンプラボード20側の両サンプリングヘッド部101、102は上記校正用の測定信号S1b、S2bを各々入力として受けて、上記低速クロックに基づいてサンプリングする。すると、1/Nにダウンコンバートされた階段状の低速サンプリング波形S11、S12が出力される。前記両低速サンプリング波形S11、S12をオシロスコープ等で測定状態にして、両波形間のスキューΔTがゼロとなるように可変遅延手段16の遅延量を調整制御する。前記により得られた校正用の遅延量設定データを保存する。これにより、サンプラボード20内の2チャンネルのサンプリングデジタイザ間の部品ばらつき等に伴うスキューは取り除くことができる。
【0012】
【発明が解決しようとする課題】
一方で、DUTの出力端からサンプラボード20の入力端の区間における伝送線路間のスキューは、等長配線で接続されて同一伝搬遅延量であるものと見なしている。しかしながら、パフォーマンスボードPB上の同軸配線や線路端の半田付け処理等はユーザーが個別に配線するので、伝搬遅延量の変動要因となる場合がある。従って、半導体試験装置に組み込んだ状態で実際のDUTを試験実施すると、チャンネル間スキューに伴って実用上の支障となる場合があり、この点において従来の校正手法は実用上の難点がある。
また、サンプリングデジタイザの回路要素は環境温度の変動や経時変化に伴ってチャンネル間スキューの変動が生じる。この場合も半導体試験装置で実際のDUTを試験実施すると、チャンネル間スキューに伴って、両者のタイミング測定、位相、群遅延測定等において実用上の支障となる場合があり、この点においても実用上の難点がある。
【0013】
そこで、本発明が解決しようとする課題は、システムに組み込んだ状態で複数のサンプリングデジタイザ間のチャンネル間スキューを随時補正可能な、複数サンプリングデジタイザのチャンネル間スキュー補正装置を提供することである。
【0014】
【課題を解決するための手段】
第1の解決手段を示す。ここで第4図は、本発明に係る解決手段を示している。
上記課題を解決するために、複数M(Mは2以上の整数)チャンネルのサンプリングデジタイザは、パフォーマンスボードPB上の被試験デバイス(DUT)から出力される複数Mの高速の繰り返し信号(被測定信号)を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形S11、S12、…、に変換する複数Mのサンプリングヘッド部101、102、…、を具備し、
上記サンプリングヘッド部へサンプリング用の基準クロックRclkを発生して供給するクロック源40を具備し、
前記低速サンプリング波形を受けて量子化変換して対応する取得メモリ51、52、…、へ順次格納するデジタイザ部150を具備し、
以上を備えてDUTから複数Mの被測定信号を受けてサンプリング測定する複数Mチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正装置であって、
同一タイミングのM分配クロック供給手段と、スキュー測定手段80とを備え、
上記M分配クロック供給手段は、DUTを載置する当該パフォーマンスボードPB上においてDUTから出力される複数Mの被測定信号を各々切り離して割り込んで、複数Mのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
上記スキュー測定手段80は、複数Mのサンプリングヘッド部へ上記校正用のクロックを供給して、各サンプリングヘッド部でサンプリング測定して取得した測定データ群に基づいてチャンネル間スキューΔTを特定するものであり、
以上を具備することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正装置である。
【0015】
次に、第2の解決手段を示す。ここで第4図は、本発明に係る解決手段を示している。
上述M分配クロック供給手段の一態様は、校正用のパルス発生器PGと、ケーブルCB5とパワースプリッタPSとM個のスイッチSW1、SW2、…、とを備え、
上記校正用のパルス発生器PGと上記ケーブルCB5は、上記パフォーマンスボードPBの外に配設されて校正用の校正クロックPGclkを発生し、上記ケーブルCB5を介して上記パフォーマンスボードPB上のパワースプリッタPSへ供給するものであり、
上記パワースプリッタPSは少なくともM分配が可能な分配器であって、上記パルス発生器PGからの校正クロックPGclkを受けてM分配した同一タイミングの分配校正クロックPSclk1、PSclk2、…、をM個の上記スイッチへ供給するものであり、
上記スイッチSW1、SW2、…、の各々は2入力1出力型の高周波リレーであって、校正実行時にはDUTの被測定信号を切り離し、代わりに上記分配校正クロックを対応するサンプリングヘッド部101、102、…、へ供給するものである、ことを特徴とする上述複数サンプリングデジタイザのチャンネル間スキュー補正装置がある。
【0016】
次に、第3の解決手段を示す。ここで第4図と第5図(a)は、本発明に係る解決手段を示している。
上記課題を解決するために、上記スキュー測定手段80は、複数Mのサンプリングデジタイザ間におけるチャンネル間スキュー量を測定して補正量を求めるものであって、
上記校正用のパルス発生器PGから所定周波数の校正クロックPGclkを発生させ、上記複数Mのスイッチを切替制御してM分配した同一タイミングの分配校正クロックPSclk1、PSclk2、…、を対応する複数Mのサンプリングヘッド部へ供給する手段を具備し、
複数Mのサンプリングヘッド部で上記分配校正クロックを入力信号として受けて各々サンプリングして量子化変換し、入力信号の波形が特定できるように一群の測定データとして対応する取得メモリへ格納する手段を具備し、
格納された複数Mの測定データ群を読み出して入力信号である分配校正クロックの波形を特定し、前記波形から各サンプリングデジタイザのチャンネル間スキューΔTを求める手段と、を具備することを特徴とする上述複数サンプリングデジタイザのチャンネル間スキュー補正装置がある。
【0017】
次に、第4の解決手段を示す。ここで第4図と第5図(a)は、本発明に係る解決手段を示している。
上述複数M(Mは2以上の整数)チャンネルのサンプリングデジタイザの一態様は、パフォーマンスボードPB上の被試験デバイス(DUT)から出力される複数Mの高速の繰り返し信号(被測定信号)を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形S11、S12、…、に変換する複数Mのサンプリングヘッド部101、102、…、を具備し、
上記サンプリングヘッド部へサンプリング用の基準クロックRclkを発生して供給するクロック源40を具備し、
前記低速サンプリング波形を受けて量子化変換して対応する取得メモリ51、52、…、へ順次格納するデジタイザ部150を具備し、
同一タイミングのM分配クロック供給手段と、スキュー測定手段80とを備え、
上記M分配クロック供給手段は、DUTを載置する当該パフォーマンスボードPB上においてDUTから出力される複数Mの被測定信号を切り離して各々割り込んで、複数Mのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
上記スキュー測定手段80は、複数Mのサンプリングヘッド部へ上記校正用のクロックを供給させ、各サンプリングヘッド部で取得した上記校正用のクロックの波形データに基づいてチャンネル間スキューΔTを特定するものであり、
上記構成を備えてDUTから複数Mの被測定信号を受けてサンプリング測定する複数Mチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正方法であって、
実際のDUTの測定実施に先だって、複数Mチャンネルのサンプリングデジタイザ間のチャンネル間スキューΔTを求めるスキュー測定手順を具備し、
実際のDUTの測定実施において、前記スキュー測定手順で求めたチャンネル間スキューΔTに基づいて複数Mチャンネルのサンプリングデジタイザの上記サンプリングヘッド部に内蔵するサンプリングクロックを遅延する可変遅延手段16に対して、上記で特定したチャンネル間スキューΔTが相殺されるように前記可変遅延手段16へ設定する遅延設定値(遅延制御信号16c)に対して各々所定量を減算付与若しくは加算付与して、DUTから出力される複数Mの被測定信号を各々サンプリング測定して取得メモリへ格納する手順を具備し、
前記サンプリング測定で取得メモリへ取得した複数チャンネルの測定データ列を読み出して後段のデータ処理部(図示なし)へ供給する読出し処理手順を具備し、
以上を具備してチャンネル間スキューを相殺することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正方法がある。
【0018】
次に、第5の解決手段を示す。ここで第4図と第5図(a)は、本発明に係る解決手段を示している。
上述複数M(Mは2以上の整数)チャンネルのサンプリングデジタイザの一態様は、パフォーマンスボードPB上の被試験デバイス(DUT)から出力される複数Mの高速の繰り返し信号(被測定信号)を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形S11、S12、…、に変換する複数Mのサンプリングヘッド部101、102、…、を具備し、
上記サンプリングヘッド部へサンプリング用の基準クロックRclkを発生して供給するクロック源40を具備し、
前記低速サンプリング波形を受けて量子化変換して対応する取得メモリ51、52、…、へ順次格納するデジタイザ部150を具備し、
同一タイミングのM分配クロック供給手段と、スキュー測定手段80とを備え、
上記M分配クロック供給手段は、DUTを載置する当該パフォーマンスボードPB上においてDUTから出力される複数Mの被測定信号を切り離して各々割り込んで、複数Mのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
上記スキュー測定手段80は、複数Mのサンプリングヘッド部へ上記校正用のクロックを供給させ、各サンプリングヘッド部で取得した上記校正用のクロックの波形データに基づいてチャンネル間スキューΔTを特定するものであり、
上記構成を備えてDUTから複数Mの被測定信号を受けてサンプリング測定する複数Mチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正方法であって、
実際のDUTの測定実施に先だって、複数Mチャンネルのサンプリングデジタイザ間のチャンネル間スキューΔTを求めるスキュー測定手順を具備し、
実際のDUTの測定実施において、前記スキュー測定手順で求めたチャンネル間スキューΔTに基づいて複数Mチャンネルのサンプリングデジタイザの上記サンプリングヘッド部に内蔵するサンプリングクロックを遅延する可変遅延手段16に対して、上記で特定したチャンネル間スキューΔTが相殺されるように前記可変遅延手段16へ設定する遅延設定値(遅延制御信号16c)に対して各々所定量を減算付与若しくは加算付与して、DUTから出力される複数Mの被測定信号を各々サンプリング測定して取得メモリへ格納する手順を具備し、
前記サンプリング測定で取得メモリへ取得した複数チャンネルの測定データ列を読み出して、チャンネル間スキューΔTが等価的に相殺されるようにソフト的に取得メモリの時間軸上の測定データ列を前後に移動させた測定データ列に変換し、変換した測定データ列を後段のデータ処理部(図示なし)へ供給する読出し処理手順を具備し、
以上を具備してチャンネル間スキューを相殺することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正方法がある。
【0019】
尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、実用可能な他の均等物を適用した構成手段としても良い。
【0020】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係等が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係等の形容/形態は、一例でありその形容/形態内容のみに限定するものではない。
【0021】
本発明について、図4と図5とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また必要がない限り同一符合の要素は説明を省略する。
【0022】
図4は本発明の半導体試験装置に備える2チャンネルのサンプリングデジタイザの概念構成図である。この構成要素は図1の従来構成に対して、パルス発生器PGと、ケーブルCB5と、パワースプリッタPSと、スイッチSW1、SW2と、スキュー測定手段80とを追加して備える構成である。
【0023】
パルス発生器PGはクロック源40から基準クロックRclkと同期関係にある同期クロックを受けて、所望の整数N倍に逓倍した結果の高周波の校正クロックPGclkをケーブルCB5を介してパワースプリッタPSへ供給する。尚、逓倍する整数Nの値は可変にし、当該DUTの出力周波数付近のクロック周波数が発生させるNの値としても良いし、又は、固定したNの値を適用しても良い。
【0024】
パワースプリッタPSは2分配器であって、パフォーマンスボードPB上に配設し、上記校正クロックPGclkを受けて2分配した同一タイミングで同一振幅の分配校正クロックPSclk1、PSclk2として、対応するスイッチSW1、SW2へ等長で接続して供給する。
【0025】
スイッチSW1、SW2は2入力1出力型の高周波リレーであってパフォーマンスボードPB上の空き領域へ配設する。スイッチSW1、SW2の各B接点はDUTの対応するICピンへ等長で配線し、スイッチSW1、SW2の各A接点は分配校正クロックPSclk1、PSclk2に等長で配線する。従って、サンプラボード20のサンプリングヘッド部101、102の入力端へは、パフォーマンスボードPB上において同一タイミングで同一振幅の分配校正クロックPSclk1、PSclk2が供給できることになる。従って、伝送ケーブルCB1、CB2を含むサンプラボード20とデジタイザ部150に対するサンプリング系の全体を対象として校正可能となる。
この結果、校正時にはスキュー測定手段80に基づいて、現時点における校正を行うことができる。
【0026】
スキュー測定手段80は現時点における両サンプリングデジタイザ間におけるチャンネル間スキュー量を測定して補正量を求めるものである。この測定手順を説明する。
先ず、スイッチSW1、SW2を切替制御して、パルス発生器PGから所望周波数の校正クロックPGclkを発生させて両伝送ケーブルCB1、CB2へ同一タイミングで同一振幅の分配校正クロックPSclk1、PSclk2を供給した状態にしておく。
また、図2に示すサンプリングヘッド部101、102内の両可変遅延手段16へ供給する遅延制御信号16cは同一の遅延設定値を与えておく。例えば遅延量として”0”を与えておく。
次に、上記の状態でクロック源40から所望の基準クロックRclkを発生してサンプリングを実施し、両AD変換器31、32で量子化変換して得られる連続的な測定データ31d、32dを各々の取得メモリ51、52へ格納する。
【0027】
図5(a)は測定された両測定データ31d、32dの時系列データをプロットした波形であり、図5(b)は遅延設定値に対するチャンネル間スキューΔTの変化の一例である。
図5(a)のように取得された両波形において、1/2の電圧レベルにおける立ち上がり位置(図5A、B参照)を特定し、特定した両者間のチャンネル間スキューΔTをスキュー補正量として求める。得られたスキュー補正量は当該遅延設定値におけるスキュー補正量としてシステムに保存する。
図5(b)は遅延設定値が例えば0nsから10ns迄順次設定変更しながら各々測定して求めたチャンネル間スキューΔTをプロットした図である。各遅延設定値毎に上述と同様にしてスキュー補正量を各々求め、各遅延設定値に対応するスキュー補正量としてシステムに保存しておく。
【0028】
このスキュー補正量の更新は、システムが必要とするときに何時でも実施可能であるからして、両サンプリングデジタイザ間の回路要素の変動要因、例えば環境温度の変動や経時変化、ボード交換等に伴うチャンネル間スキューの変動(図5Cから図5Dに変動)が発生しても、現時点におけるスキュー補正量を更新することにより、チャンネル間スキューは実用的に解消できる。例えば、従来ではチャンネル間スキューが100ps前後発生してたものが、本発明では10ps以下に低減できる。従って、最良の状態でDUTの特性評価や判定処理ができる大きな利点が得られることとなる。
【0029】
ここで、実際のDUTの測定実施とスキュー補正量を適用する2形態の補正方法を説明する。
第1の補正方法は一方の可変遅延手段16へ与える遅延設定値(遅延制御信号16c)に対して、スキュー補正量を減算付与してハード的に補正する方法である。即ち、実際のDUTの測定実施のときに、一方の可変遅延手段16へ与える遅延設定値に対応するスキュー補正量を減算し、前記減算結果を遅延制御信号16cとして供給する。
これによれば、チャンネル間スキューΔTが解消された状態でサンプリングできることとなる。
【0030】
第2の補正方法はソフト的に時間軸上のスキュー補正となるようにデータ列を移動させる方法である。即ち、ハード的な補正無しの同一遅延設定値の条件により両測定信号S1a、S1bを測定して取得メモリ51、52へ格納する。測定完了後において格納された測定データを読み出し、一方の測定データに対して上記校正で求めた当該遅延設定値に対応するスキュー補正量の時系列データとなるように、測定データのデータ列を時間軸上で移動させる。又は取得メモリ51、52から読出しするアドレスにおいて、スキュー補正量に対応するアドレス量のオフセットを付与してアクセスするように読出し制御を行う。
これによれば、後段のデータ処理部(図示なし)が使用する両測定データ列はスキュー補正された測定データ列となる。従って、実質的にチャンネル間スキューが相殺されたデータ処理が実現される。
【0031】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、上述図4の構成例では、サンプリングヘッド部101、102が2チャンネルとした具体構成例で説明していたが、2チャンネル以上の多数チャンネルの場合、又は複数枚のサンプラボード20の構成においても上述したように同様にして適用可能である。
【0032】
また、上述図4の構成例では、専用のパルス発生器PGを備える具体例であったが、当該パルス発生器PGを削除し、代わりに多数チャンネルのクロック信号源を備えるクロック源40から校正クロックPGclkを供給するように構成しても良い。
【0033】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、システムが必要とするときに何時でもスキュー補正量の更新が可能であるからして、両サンプリングデジタイザ間の回路要素の変動要因、例えば環境温度の変動や経時変化、ボード交換等に伴うチャンネル間スキューの変動に伴って生じるチャンネル間スキューは実用的に解消できる。即ち、システムに組み込んだ状態で複数のサンプリングデジタイザ間のチャンネル間スキューを随時補正可能な、複数サンプリングデジタイザのチャンネル間スキュー補正装置が実現できることとなる。
この結果、両測定信号S1a、S2aの間でのタイミング測定、位相、群遅延等のデバイス試験の特性評価や判定処理を、常に安定した品質で良好に行うことができる大きな利点が得られる。従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図1】従来の半導体試験装置に備える2チャンネルのサンプリングデジタイザの概念構成図である。
【図2】サンプリングヘッド部の内部構成の一例である。
【図3】従来のサンプラボード内の2チャンネルの回路間のスキューを取り除く調整方法を説明する原理構成図である。
【図4】本発明の半導体試験装置に備える2チャンネルのサンプリングデジタイザの概念構成図である。
【図5】測定された両測定データの時系列データをプロットした波形とスキュー量を説明する図と、遅延設定値が例えば0nsから10ns迄順次設定変更しながら各々測定して求めたチャンネル間スキューΔTをプロットした図である。
【符号の説明】
CB1,CB2 伝送ケーブル
SW1,SW2 スイッチ
TM1,TM2 入力端
CB3 同一遅延量の伝送線路
CB5 ケーブル
14 パルサー
16 可変遅延手段(位相シフト手段)
20 サンプラボード
31,32 AD変換器
40 クロック源
42 クロック分配器
51,52 取得メモリ
80 スキュー測定手段
101,102 サンプリングヘッド部
150 デジタイザ部
DUT 被試験デバイス
PB パフォーマンスボード
PG パルス発生器
PS パワースプリッタ
SH サンプリングヘッド
Claims (5)
- 複数M(Mは2以上の整数)チャンネルのサンプリングデジタイザは、パフォーマンスボード上の被試験デバイス(DUT)から出力される複数Mの高速の繰り返し信号(被測定信号)を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形に変換する複数Mのサンプリングヘッド部と、
該サンプリングヘッド部へサンプリング用の基準クロックRclkを発生して供給するクロック源と、
該低速サンプリング波形を受けて量子化変換して対応する取得メモリへ順次格納するデジタイザ部と、
を備えてDUTから複数Mの被測定信号を受けてサンプリング測定する複数Mチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正装置であって、
同一タイミングのM分配クロック供給手段と、スキュー測定手段とを備え、
該M分配クロック供給手段は、DUTを載置する当該パフォーマンスボード上においてDUTから出力される複数Mの被測定信号を各々切り離して割り込んで、複数Mのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
該スキュー測定手段は、複数Mのサンプリングヘッド部へ該校正用のクロックを供給して、各サンプリングヘッド部でサンプリング測定して取得した測定データ群に基づいてチャンネル間スキューΔTを特定するものであり、
以上を具備することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正装置。 - 該M分配クロック供給手段は、校正用のパルス発生器と、ケーブルとパワースプリッタとM個のスイッチとを備え、
該校正用のパルス発生器と該ケーブルは、該パフォーマンスボードの外に配設されて校正用の校正クロックを発生し、該ケーブルを介して該パフォーマンスボード上のパワースプリッタへ供給するものであり、
該パワースプリッタは少なくともM分配が可能な分配器であって、該パルス発生器からの校正クロックを受けてM分配した同一タイミングの分配校正クロックをM個の該スイッチへ供給するものであり、
該スイッチの各々は2入力1出力型の高周波リレーであって、校正実行時にはDUTの被測定信号を切り離し、該分配校正クロックを対応するサンプリングヘッド部へ供給するものである、ことを特徴とする請求項1記載の複数サンプリングデジタイザのチャンネル間スキュー補正装置。 - 該スキュー測定手段は、複数Mのサンプリングデジタイザ間におけるチャンネル間スキュー量を測定して補正量を求めるものであって、
該校正用のパルス発生器から所定周波数の校正クロックを発生させ、該複数Mのスイッチを切替制御してM分配した同一タイミングの分配校正クロックを対応する複数Mのサンプリングヘッド部へ供給する手段と、
複数Mのサンプリングヘッド部で該分配校正クロックを入力信号として受けて各々サンプリングして量子化変換し、入力信号の波形が特定できるように一群の測定データとして対応する取得メモリへ格納する手段と、
格納された複数Mの測定データ群を読み出して入力信号である分配校正クロックの波形を特定し、前記波形から各サンプリングデジタイザのチャンネル間スキューΔTを求める手段と、を具備することを特徴とする請求項2記載の複数サンプリングデジタイザのチャンネル間スキュー補正装置。 - 複数Mチャンネルのサンプリングデジタイザは、パフォーマンスボード上の被試験デバイス(DUT)から出力される複数Mの高速の繰り返し信号(被測定信号)を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形に変換する複数Mのサンプリングヘッド部と、
該サンプリングヘッド部へサンプリング用の基準クロックRclkを発生して供給するクロック源と、
該低速サンプリング波形を受けて量子化変換して対応する取得メモリへ順次格納するデジタイザ部と、
同一タイミングのM分配クロック供給手段と、スキュー測定手段とを備え、
該M分配クロック供給手段は、DUTを載置する当該パフォーマンスボード上においてDUTから出力される複数Mの被測定信号を切り離して各々割り込んで、複数Mのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
該スキュー測定手段は、複数Mのサンプリングヘッド部へ該校正用のクロックを供給させ、各サンプリングヘッド部で取得した該校正用のクロックの波形データに基づいてチャンネル間スキューΔTを特定するものであり、
上記構成を備えてDUTから複数Mの被測定信号を受けてサンプリング測定する複数Mチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正方法であって、
実際のDUTの測定実施に先だって、複数Mチャンネルのサンプリングデジタイザ間のチャンネル間スキューΔTを求めるスキュー測定手順と、
実際のDUTの測定実施において、前記スキュー測定手順で求めたチャンネル間スキューΔTに基づいて複数Mチャンネルのサンプリングデジタイザの該サンプリングヘッド部に内蔵するサンプリングクロックを遅延する可変遅延手段に対して、上記で特定したチャンネル間スキューΔTが相殺されるように該可変遅延手段へ設定する遅延設定値に対して各々所定量を減算付与若しくは加算付与して各々サンプリング測定して取得メモリへ格納する手順と、
前記サンプリング測定で取得メモリへ取得した複数チャンネルの測定データ列を読み出して後段のデータ処理部へ供給する読出し処理手順と、
を具備することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正方法。 - 複数Mチャンネルのサンプリングデジタイザは、パフォーマンスボード上の被試験デバイス(DUT)から出力される複数Mの高速の繰り返し信号(被測定信号)を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形に変換する複数Mのサンプリングヘッド部と、
該サンプリングヘッド部へサンプリング用の基準クロックRclkを発生して供給するクロック源と、
該低速サンプリング波形を受けて量子化変換して対応する取得メモリへ順次格納するデジタイザ部と、
同一タイミングのM分配クロック供給手段と、スキュー測定手段とを備え、
該M分配クロック供給手段は、DUTを載置する当該パフォーマンスボード上においてDUTから出力される複数Mの被測定信号を切り離して各々割り込んで、複数Mのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
該スキュー測定手段は、複数Mのサンプリングヘッド部へ該校正用のクロックを供給させ、各サンプリングヘッド部で取得した該校正用のクロックの波形データに基づいてチャンネル間スキューΔTを特定するものであり、
上記構成を備えてDUTから複数Mの被測定信号を受けてサンプリング測定する複数Mチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正方法であって、
実際のDUTの測定実施に先だって、複数Mチャンネルのサンプリングデジタイザ間のチャンネル間スキューΔTを求めるスキュー測定手順と、
実際のDUTの測定実施において、前記スキュー測定手順で求めたチャンネル間スキューΔTに基づいて複数Mチャンネルのサンプリングデジタイザの該サンプリングヘッド部に内蔵するサンプリングクロックを遅延する可変遅延手段に対して、上記で特定したチャンネル間スキューΔTが相殺されるように該可変遅延手段へ設定する遅延設定値に対して各々所定量を減算付与若しくは加算付与して各々サンプリング測定して取得メモリへ格納する手順と、
前記サンプリング測定で取得メモリへ取得した複数チャンネルの測定データ列を読み出して、チャンネル間スキューΔTが等価的に相殺されるように取得メモリの時間軸上の測定データ列を前後に移動させた測定データ列に変換し、変換した測定データ列を後段のデータ処理部へ供給する読出し処理手順と、
を具備することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003029329A JP4156941B2 (ja) | 2003-02-06 | 2003-02-06 | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003029329A JP4156941B2 (ja) | 2003-02-06 | 2003-02-06 | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004239754A true JP2004239754A (ja) | 2004-08-26 |
JP4156941B2 JP4156941B2 (ja) | 2008-09-24 |
Family
ID=32956532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003029329A Expired - Fee Related JP4156941B2 (ja) | 2003-02-06 | 2003-02-06 | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4156941B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007064869A (ja) * | 2005-09-01 | 2007-03-15 | Matsushita Electric Ind Co Ltd | データサンプリングチャンネル間のスキュー補正方法及びスキュー補正装置 |
WO2007043480A1 (ja) * | 2005-10-11 | 2007-04-19 | Advantest Corporation | 試験装置、プログラム、及び記録媒体 |
JP2008267996A (ja) * | 2007-04-20 | 2008-11-06 | Yokogawa Electric Corp | 半導体検査装置 |
WO2008149990A1 (ja) * | 2007-06-06 | 2008-12-11 | Advantest Corporation | 位相測定装置、スキュー測定装置、位相測定方法、およびスキュー測定方法 |
CN112698262A (zh) * | 2020-11-27 | 2021-04-23 | 国网湖北省电力有限公司营销服务中心(计量中心) | 数字化电能集中计量装置的自动化检测装置及其检测方法 |
CN116879855A (zh) * | 2023-09-05 | 2023-10-13 | 成都梓峡信息技术有限公司 | 一种雷达电子对抗信号处理***及方法 |
-
2003
- 2003-02-06 JP JP2003029329A patent/JP4156941B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007064869A (ja) * | 2005-09-01 | 2007-03-15 | Matsushita Electric Ind Co Ltd | データサンプリングチャンネル間のスキュー補正方法及びスキュー補正装置 |
WO2007043480A1 (ja) * | 2005-10-11 | 2007-04-19 | Advantest Corporation | 試験装置、プログラム、及び記録媒体 |
US7296203B2 (en) | 2005-10-11 | 2007-11-13 | Advantest Corporation | Test apparatus, program and recording medium |
TWI382192B (zh) * | 2005-10-11 | 2013-01-11 | Advantest Corp | 測試裝置、程式以及記錄媒體 |
JP5274016B2 (ja) * | 2005-10-11 | 2013-08-28 | 株式会社アドバンテスト | 試験装置、プログラム、及び記録媒体 |
JP2008267996A (ja) * | 2007-04-20 | 2008-11-06 | Yokogawa Electric Corp | 半導体検査装置 |
WO2008149990A1 (ja) * | 2007-06-06 | 2008-12-11 | Advantest Corporation | 位相測定装置、スキュー測定装置、位相測定方法、およびスキュー測定方法 |
JPWO2008149990A1 (ja) * | 2007-06-06 | 2010-08-26 | 株式会社アドバンテスト | 位相測定装置、スキュー測定装置、位相測定方法、およびスキュー測定方法 |
CN112698262A (zh) * | 2020-11-27 | 2021-04-23 | 国网湖北省电力有限公司营销服务中心(计量中心) | 数字化电能集中计量装置的自动化检测装置及其检测方法 |
CN112698262B (zh) * | 2020-11-27 | 2022-09-13 | 国网湖北省电力有限公司营销服务中心(计量中心) | 数字化电能集中计量装置的自动化检测装置及其检测方法 |
CN116879855A (zh) * | 2023-09-05 | 2023-10-13 | 成都梓峡信息技术有限公司 | 一种雷达电子对抗信号处理***及方法 |
CN116879855B (zh) * | 2023-09-05 | 2023-11-28 | 成都梓峡信息技术有限公司 | 一种雷达电子对抗信号处理***及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4156941B2 (ja) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100341130B1 (ko) | 아날로그-디지털 변환장치, 및 교정장치와 교정방법 | |
US7161514B2 (en) | Calibration method for interleaving an A/D converter | |
US6105157A (en) | Salphasic timing calibration system for an integrated circuit tester | |
US8290032B2 (en) | Distortion identification apparatus, test system, recording medium and distortion identification method | |
JP5137844B2 (ja) | 試験装置及び試験モジュール | |
US20130106632A1 (en) | Calibration of interleaved adc | |
JP3745962B2 (ja) | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 | |
JPH0862308A (ja) | 半導体試験装置の測定信号のタイミング校正方法及びその回路 | |
JP2002246910A (ja) | インターリーブad変換方式波形ディジタイザ装置 | |
US10218373B1 (en) | Analog-to-digital converter calibration system | |
JP4032421B2 (ja) | 測定データ同期システム | |
KR20110095121A (ko) | 출력 장치 및 시험 장치 | |
JP2012088308A (ja) | インターリーブ・デジタイザ・チャネルの校正方法 | |
CN113252958A (zh) | 一种数字示波器及其通道间延迟差的自动校准方法 | |
US6809668B2 (en) | Interleaving A/D conversion type waveform digitizer module and a test apparatus | |
JP4156941B2 (ja) | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 | |
JP2001223585A (ja) | 任意波形発生装置及びこの任意波形発生装置を備えた試験装置 | |
CN110658715B (zh) | 一种基于抽头动态可调进位链细时间内插延时线的tdc电路 | |
TWI647919B (zh) | 類比數位轉換器校準系統 | |
JP2000035461A (ja) | 半導体試験装置 | |
JP2011242350A (ja) | 半導体試験装置 | |
CN118300579A (zh) | 一种触发式信号源、信号发生器和多信号源同步方法 | |
JP2001183432A (ja) | タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法 | |
JPH03177110A (ja) | テスト装置 | |
JP4900031B2 (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |