JP2004319928A - Circuit substrate for rapid signal transmission - Google Patents
Circuit substrate for rapid signal transmission Download PDFInfo
- Publication number
- JP2004319928A JP2004319928A JP2003115277A JP2003115277A JP2004319928A JP 2004319928 A JP2004319928 A JP 2004319928A JP 2003115277 A JP2003115277 A JP 2003115277A JP 2003115277 A JP2003115277 A JP 2003115277A JP 2004319928 A JP2004319928 A JP 2004319928A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- signal transmission
- opening
- area
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は回路基板に係り、特に特性インピーダンス整合がなされた高速信号伝送用の回路基板に関する。
【0002】
【従来の技術】
【特許文献1】特開平5−29772号公報
【特許文献2】特開平7−307578号公報
超高速LSIを形成した半導体チップを搭載するための高速信号伝送用の回路基板では、回路基板内部の信号伝送の特性インピーダンスを整合させ、信号の反射や波形歪等の伝送損失をできるだけ防止することが重要である。
高速信号伝送用の回路基板は、一般に誘電体層の多層構造となっており、表層および内層に信号伝送線が形成され、各誘電体層間面にグランド導体、電源導体が形成されている。また、回路基板の信号伝送線の端点には、接続用パッドや半導体チップ搭載用パッドが形成されている。このような回路基板では、誘電体層の厚みと、信号伝送線の幅を均一なものとすることにより、特性インピーダンスの整合がなされ、高速信号の伝送を可能としている。
【0003】
接続用パッドや搭載用パッドには、図4に示されるように、信号伝送線(図示せず)の末端に位置するパッド51が誘電体層50上に形成され、このパッド51を含む誘電体層50の所定部位を露出するような開口部52aを有する絶縁層52が誘電体層50上に形成され、ハンダボールSがパッド51を覆うように開口部52a内に形成されるようなNSMD(Non−Solder Mask Defined)構造のパッドが知られている。また、図5に示されるように、信号伝送線(図示せず)の末端に位置するパッド61が誘電体層60上に形成され、このパッド61の中心部の所定部位を露出するような開口部62aを有する絶縁層62が誘電体層60上に形成され、ハンダボールSが開口部62a内(パッド61上)に形成されるようなSMD(Solder Mask Defined)構造のパッドも知られている。
【0004】
しかし、接続用パッドや搭載用パッドは、信号伝送線より幅の大きい形状(例えば円形や長方形)であり、静電容量が大きいため特性インピーダンスが小さくなり、信号伝送線との特性インピーダンスの不整合による電気信号の反射が生じていた。このような特性インピーダンスの不整合を軽減するには、パッド部の面積を小さくして静電容量を小さくし特性インピーダンスを大きくすることが考えられる。しかし、パッド部の形状は、接続するハンダボールの大きさや、部品の電極(例えば、チップ部品)の形状によって決まるため、自由に変更することはできず、特性インピーダンスの整合は困難であった。
【0005】
【発明が解決しようとする課題】
上記のパッド部における特性インピーダンス整合を行った回路基板として、多層構造であり、パッド部の下方に位置する下層のグランド導体、電源導体にくり抜き部を設け、その更に下層である信号伝送線からなる導体層では、パッド部直下に配線禁止領域を設け、この信号伝送線の更に下層に位置するグランド導体、電源導体と、表面に存在するパッド部との特性インピーダンス整合をとる回路基板が提案されている(特許文献1、2)。
しかしながら、このような構造の回路基板では、下層の導体層に設けられる配線禁止領域の存在により、配線の高密度化が制限されるという問題があった。
【0006】
また、上述のNSMD構造のパッドでは、ハンダボールSがパッド51の上面と側面とに密着しているので、両者の接合強度は大きいものとなるが、絶縁層52の開口部52aの位置精度のバラツキを考慮した場合、2個のパッド51間に他の信号伝送線を配設する場合の設計上の制限(配線高密度化の制限)が大きいという問題があった。一方、SMD構造のパッドでは、パッド61上に絶縁層62の開口部62aが位置するので、この開口部62aの位置精度のバラツキを考慮する必要なく、2個のパッド61間に他の信号伝送線を配設する場合の設計上の制限は小さいものの、ハンダボールSとパッド61とが一平面でのみ密着しているので、両者の接合強度が小さいという問題があった。
本発明は、このような実情に鑑みてなされたものであり、特性インピーダンス整合が図られるとともに、ハンダボールとの接合強度が高いパッドを備えた高速信号伝送用の回路基板を提供することを目的とする。
【0007】
【課題を解決するための手段】
このような目的を達成するために、本発明は、少なくとも信号伝送線とパッドとを有する導電層を半導体チップ搭載面およびボード接続面に備えた高速信号伝送用の回路基板において、パッドは開口部を有し、該開口部の面積S1は、開口部を含むパッド全体の面積S2の15〜65%の範囲内であり、前記パッドの周縁部が絶縁層で被覆されたような構成とした。
【0008】
本発明の好ましい態様として、前記面積S1は、前記絶縁層で被覆された周縁部を除く開口部を含むパッドの露出部全体の面積S3の25〜80%の範囲内であるような構成とした。
本発明の好ましい態様として、前記パッドは、周縁部形状および開口部形状が円形である環形状であるような構成とした。
本発明の好ましい態様として、前記パッドの厚みは7〜23μmの範囲であるような構成とした。
上記の本発明では、パッドの開口部の面積とパッド全体の面積とが特定の関係となることにより、パッド部における特性インピーダンス整合が可能となり、また、絶縁層から露出するパッド形状が開口部を有するので、この部位に形成されるハンダボールとの接合強度を向上させる作用をなす。
【0009】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の回路基板の一実施形態を示す部分平面図であり、図2は図1に示される回路基板のA−A線矢視断面図である。図1および図2において、本発明の回路基板1は、誘電体層2の表面(端子接続面)2aに複数(図示例では1本)の信号伝送線3と、この信号伝送線3の端部に配設されたパッド5とを有し、誘電体層2の裏面2bにはグランド導体8が配設されている。バッド5の形状は、中央に開口部6を有する環形状であり、開口部6と、パッド5の開口縁5aの外側に位置する上面5bが露出するように、パッド5の周縁部5cが絶縁層7で被覆されている。
【0010】
パッド5が有する開口部6の面積S1(図3(A)に斜線で示した部位)は、開口部6を含むパッド5全体の面積S2(図3(B)に斜線で示した部位)の15〜65%、好ましくは15〜50%の範囲内である。面積S1が面積S2の15%未満であると、パッド5における特性インピーダンスが小さく、信号伝送線3との特性インピーダンス整合が困難となり、また、パッド5に形成されるハンダボール11(図2に仮想線で示す)とパッド5との密着強度が低いものとなる。一方、面積S1が面積S2の65%を超えると、パッド5における特性インピーダンスが大きく、信号伝送線3との特性インピーダンス整合が良好なものとなるが、パッド5とハンダボール11との接合強度が低いものとなる。
【0011】
図示例では、開口部6の形状が円形であり、パッド5の周縁部5cも円形であるような環形状のパッド5であるが、本発明はこれに限定されるものではない。例えば、開口部6の形状が楕円形であり、パッド5の周縁部5cの形状も開口部6と相似の楕円形状であるもの、あるいは、開口部6の形状が方形であり、パッド5の周縁部5cの形状も方形である回廊形状のパッド5であってもよい。
また、絶縁層7で被覆された周縁部5cを除くパッド5の上面5bの面積は、上記の開口部6の面積S1が、上面5bと開口部を含むパッドの露出部全体の面積S3(図3(C)に斜線で示した部位)の25〜80%、好ましくは25〜50%の範囲内となるように設定することができる。面積S1と面積S3とが上記の関係を満足することにより、パッド5とハンダボール11との接合強度が高いものとなる。
【0012】
信号伝送線3の線幅Wは25〜200μmの範囲で設定することできる。また、信号伝送線3、パッド5の厚みは7〜23μmの範囲で設定することできる。
上述のように、開口部6の面積S1と、開口部6を含むパッド5全体の面積S2とが上記の関係を満足することにより、誘電体層2の厚みが均一であっても、パッド5において特性インピーダンス整合がなされる。これにより、信号の反射や波形歪等の伝送損失の低減が可能となる。
また、絶縁層7から露出するパッド5の形状が、パッド5の開口縁5aおよびこの開口縁5a近傍のパッド上面5bであるため、この部位に形成されるハンダボール11とパッド5との接触面が複雑となる。これにより、本発明では、パッド5がSMD(Solder Mask Defined)構造のパッドでありながら、ハンダボール11とパッド5との接合強度が大きいものとなる。
【0013】
本発明の回路基板は、上述の例の誘電体層2の裏面2b側に複数の誘電体層を積層し、各誘電体層間面にグランド導体、電源導体が形成されたものであってもよい。また、誘電体層間面に中層の信号伝送線を設けてもよい。このような多層構造とする場合、各誘電体層の厚みは、例えば、30〜70μmの範囲で適宜設定することができる。
【0014】
尚、本発明の回路基板を構成する誘電体層の材料は特に限定されないが、例えば、エポキシ樹脂、シアネート樹脂、ポリイミド、フェノール樹脂、アラミド、ポリオレフィン、フッ素樹脂、ポリエステル、液晶ポリマー、BTレジン、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルフォン、ポリエーテルサルフォン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、ポリエーテルサルフォン等を単独で、または2種以上を混合して使用できる。また、上記の材料にガラス、タルク、マイカ、シリカ、アルミナ等の無機フィラーを併用することもできる。さらに、上記の材料と、補強材としてガラス、アラミド、フッ素、ポリベンゾオキサゾール、液晶ポリマー等の織布、不織布、編物等の強化繊維とを組み合わせても使用できる。また、信号伝送線、パッドの材料は、銅を使用することができる。
本発明は上述の実施形態に限定されるものではない。例えば、パッドの開口部6内に誘電体層を盛り上げるように突出(高さはパッド5の厚みと略同程度)させて、パッド5の特性インピーダンスを高くしてもよい。
【0015】
【実施例】
次に、より具体的な実施例を示して本発明を更に詳細に説明する。
厚み約1mmの半導体パッケージ基板の一方の面に、電解銅めっきによって、線幅60μm、厚み15μmの信号伝送線を長さ20mmで形成し、この信号伝送線の両端部にパッド(厚み15μm)を形成して導電層とした。このパッドは、周縁部が円形であり、その中央に円形の開口部を備えた環形状であり、パッドの周縁部の直径は650μmであった。また、開口部は、開口部の面積S1と、開口部を含むパッド全体(直径650μm)の面積S2との関係[(S1/S2)×100]が下記の表1に示される数値(%)である5種の寸法とした。
【0016】
次に、直径500μmの円形の開口を有する絶縁層(厚み20μm)を、パッドの周縁部を被覆し、かつ、開口の中心が上記のパッドの開口部の中心と一致するように形成した。この絶縁層は、ソルダーレジスト(日立化成(株)製SR7000)によって形成した。これにより、パッドの開口部、および、パッドの開口縁近傍のパッド上面が露出した回路基板(試料1〜5)を得た。また、パッドに開口部を設けない他は、上記と同様にして、回路基板(試料6)を得た。
【0017】
このような各回路基板(試料1〜6)について、下記の方法によりパッドの特性インピーダンス値を求め、下記の表1に示した。
(特性インピーダンスの算出方法)
2D伝送線路解析シミュレータ(アプライドシミュレーションテクノロジー(株)製APSIM RLGC)を使用して計測する。
【0018】
また、各回路基板(試料1〜6)について、絶縁層の直径500μmの円形の開口内にハンダボールを形成することにより、パッド上にハンダボールを設けた。このハンダボールは、Sn/Pb=63/37の共晶ハンダを使用し、リフロー炉にて150℃(90秒間)+220℃(10秒間)を1回通すことによって形成した。次いで、ハンダボールとパッドとの接合強度を下記の測定方法により測定して、結果を下記表1に示した。
(ハンダボール接合強度の測定方法)
デイジ社製の万能型ボンドテスター「シリーズ4000」を使用し、下記の条件で加熱式バンププルテストを行い、ハンダボールが接合面から剥離(界面剥離)するのに必要な強度(N)を測定して接合強度とする。7.5N以上を実用強度とする。
テストスピード:300μm/秒
設定温度 :270℃
テスト開始温度:40℃
【0019】
さらに、各回路基板(試料1〜6)について、TDR(Time domain reflectmetry)波形を下記の測定方法により測定し、特性インピーダンスの不整合による特性インピーダンスの最下点の値(Ω)を読み取って下記表1に示した。特性インピーダンスの最下点の値は、28Ωを超える範囲を実用レベルとする。
(TDR波形の測定方法)
アジレントテクノロジー社製HP54750Aを使用し、TDR測定法により下記の条件で測定する。
TDR波形ライズタイム:70p秒
使用プローブ:カスケードマイクロテック社製マイクロプローブ
(ACP40 GSタイプ、 GS間ピッチ250μm)
【0020】
【表1】
【0021】
表1に示されるように、本発明の回路基板である試料1〜3は、高いハンダボール接合強度を有しながら、パッド近辺の配線の特性インピーダンスを大きい値に上げることが可能であり、TDR波形における特性インピーダンスの最下点の値(Ω)も、実用レベルに抑えられることが確認された。
これに対して、パッドの開口部の大きさが不十分な試料4は、特性インピーダンスが小さく、TDR波形における特性インピーダンスの最下点の値(Ω)も低いものであった。
【0022】
一方、パッドの開口部が過大である試料5は、ハンダボール接合強度が不十分なものであった。
さらに、パッドに開口部を備えていない試料6では、ハンダボール接合強度が不十分なものであり、かつ、特性インピーダンスも小さく、TDR波形における特性インピーダンスの最下点の値(Ω)が低いものであった。
【0023】
【発明の効果】
以上詳述したように、本発明によればパッドを開口部を有する形状とし、この開口部の面積とパッド全体の面積とが特定の関係を満足することにより、パッドにおける特性インピーダンス整合が図られ、信号の反射や波形歪等の伝送損失低減が可能となり、また、絶縁層から露出するパッド形状が、パッドの開口縁およびパッド上面であり、この部位に形成されるハンダボールとパッドとの接触面が複雑となるので、両者の接合強度が向上するという効果が奏される。
【図面の簡単な説明】
【図1】本発明の回路基板の一実施形態を示す部分平面図である。
【図2】図1に示される回路基板のA−A線矢視断面図である。
【図3】パッドにおける各部の面積を説明するための図であり、(A)はパッドの開口部の面積S1を示し、(B)は開口部を含むパッド全体の面積S2を示し、(C)は開口部を含むパッドの露出部全体の面積S3を示す。
【図4】信号伝送線の末端に位置する従来のパッドの構造を説明するための断面図である。
【図5】信号伝送線の末端に位置する従来のパッドの構造を説明するための断面図である。
【符号の説明】
1…回路基板
2…誘電体層
3…信号伝送線
5…パッド
5a…パッドの開口縁
5b…パッドの露出している上面
5c…パッドの周縁部
6…開口部
7…絶縁層
11…ハンダボール[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit board, and more particularly to a circuit board for high-speed signal transmission with characteristic impedance matching.
[0002]
[Prior art]
[Patent Document 1] Japanese Unexamined Patent Publication No. Hei 5-29772 [Patent Document 2] Japanese Unexamined Patent Publication No. Hei 7-307578 In a circuit board for high-speed signal transmission for mounting a semiconductor chip on which an ultra-high-speed LSI is formed, there is an internal circuit board. It is important to match the characteristic impedance of signal transmission so as to prevent transmission loss such as signal reflection and waveform distortion as much as possible.
A circuit board for high-speed signal transmission generally has a multilayer structure of dielectric layers, in which signal transmission lines are formed on a surface layer and an inner layer, and a ground conductor and a power supply conductor are formed on each dielectric interlayer. In addition, connection pads and semiconductor chip mounting pads are formed at the end points of the signal transmission lines on the circuit board. In such a circuit board, the characteristic impedance is matched by making the thickness of the dielectric layer and the width of the signal transmission line uniform, thereby enabling high-speed signal transmission.
[0003]
As shown in FIG. 4, a
[0004]
However, connection pads and mounting pads are wider (for example, circular or rectangular) than signal transmission lines, and have large capacitance, resulting in low characteristic impedance and mismatching of characteristic impedance with signal transmission lines. The reflection of the electric signal due to was caused. In order to reduce such characteristic impedance mismatch, it is conceivable to reduce the area of the pad portion to reduce the capacitance and increase the characteristic impedance. However, since the shape of the pad portion is determined by the size of the solder ball to be connected and the shape of the component electrode (for example, chip component), it cannot be changed freely, and it has been difficult to match the characteristic impedance.
[0005]
[Problems to be solved by the invention]
The circuit board having the characteristic impedance matching in the pad section has a multilayer structure, and has a hollow section in a lower layer ground conductor and power supply conductor located below the pad section, and further includes a signal transmission line as a lower layer. In the conductor layer, a circuit board is provided that provides a wiring prohibited area immediately below the pad section and matches the characteristic impedance of the ground conductor and power supply conductor located further below this signal transmission line with the pad section existing on the surface. (
However, in the circuit board having such a structure, there is a problem that the density of the wiring is limited due to the existence of the wiring prohibited area provided in the lower conductive layer.
[0006]
Further, in the above-mentioned pad of the NSMD structure, since the solder ball S is in close contact with the upper surface and the side surface of the
The present invention has been made in view of such circumstances, and has as its object to provide a circuit board for high-speed signal transmission, which has a characteristic impedance matching and a pad having a high bonding strength with a solder ball. And
[0007]
[Means for Solving the Problems]
In order to achieve such an object, the present invention provides a circuit board for high-speed signal transmission in which a conductive layer having at least a signal transmission line and a pad is provided on a semiconductor chip mounting surface and a board connection surface. The area S1 of the opening is in the range of 15 to 65% of the area S2 of the entire pad including the opening, and the periphery of the pad is covered with an insulating layer.
[0008]
As a preferred embodiment of the present invention, the area S1 is configured to be in the range of 25 to 80% of the area S3 of the entire exposed portion of the pad including the opening except the peripheral portion covered with the insulating layer. .
In a preferred aspect of the present invention, the pad has a configuration in which the peripheral edge shape and the opening shape are ring-shaped, which are circular.
In a preferred embodiment of the present invention, the thickness of the pad is in the range of 7 to 23 μm.
In the present invention described above, since the area of the opening of the pad and the area of the entire pad have a specific relationship, characteristic impedance matching in the pad can be performed, and the shape of the pad exposed from the insulating layer defines the opening. As a result, it has the effect of improving the bonding strength with the solder ball formed at this site.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a partial plan view showing an embodiment of a circuit board of the present invention, and FIG. 2 is a cross-sectional view of the circuit board shown in FIG. 1 and 2, a
[0010]
The area S1 of the opening 6 of the pad 5 (the area indicated by oblique lines in FIG. 3A) is equal to the area S2 of the
[0011]
In the illustrated example, the shape of the
The area of the
[0012]
The line width W of the
As described above, since the area S1 of the
Further, since the shape of the
[0013]
The circuit board of the present invention may be one in which a plurality of dielectric layers are stacked on the back surface 2b side of the
[0014]
In addition, the material of the dielectric layer constituting the circuit board of the present invention is not particularly limited. , Polybutylene terephthalate, syndiotactic polystyrene, polyphenylene sulfide, polyetheretherketone, polyethernitrile, polycarbonate, polyphenyleneetherpolysulfone, polyethersulfone, polyarylate, polyamideimide, polyetherimide, thermoplastic polyimide, benzocyclo Butene, polybenzoxazole, polyethersulfone and the like can be used alone or as a mixture of two or more. In addition, inorganic fillers such as glass, talc, mica, silica, and alumina can be used in combination with the above materials. Further, a combination of the above materials and reinforcing fibers such as woven fabric, nonwoven fabric, and knitted fabric such as glass, aramid, fluorine, polybenzoxazole, and liquid crystal polymer as a reinforcing material can also be used. Further, copper can be used as a material of the signal transmission line and the pad.
The present invention is not limited to the above embodiment. For example, the characteristic impedance of the
[0015]
【Example】
Next, the present invention will be described in more detail with reference to more specific examples.
On one surface of a semiconductor package substrate having a thickness of about 1 mm, a signal transmission line having a line width of 60 μm and a thickness of 15 μm is formed with a length of 20 mm by electrolytic copper plating, and pads (thickness: 15 μm) are provided at both ends of the signal transmission line. The conductive layer was formed. This pad had an annular shape with a circular edge and a circular opening in the center, and the diameter of the edge of the pad was 650 μm. The relationship between the area S1 of the opening and the area S2 of the entire pad (650 μm in diameter) including the opening [(S1 / S2) × 100] is a numerical value (%) shown in Table 1 below. 5 dimensions.
[0016]
Next, an insulating layer (thickness: 20 μm) having a circular opening having a diameter of 500 μm was formed so as to cover the peripheral portion of the pad and the center of the opening coincided with the center of the opening of the pad. This insulating layer was formed by a solder resist (SR7000, manufactured by Hitachi Chemical Co., Ltd.). As a result, a circuit board (
[0017]
The characteristic impedance value of each of the circuit boards (
(Method of calculating characteristic impedance)
The measurement is performed using a 2D transmission line analysis simulator (APSIM RLGC manufactured by Applied Simulation Technology Co., Ltd.).
[0018]
Further, for each of the circuit boards (
(Method of measuring solder ball bonding strength)
Using a versatile bond tester “Series 4000” manufactured by Daige Co., Ltd., a heating bump pull test is performed under the following conditions to measure the strength (N) required for the solder ball to separate from the joint surface (interface separation). To obtain the bonding strength. The practical strength is 7.5 N or more.
Test speed: 300 μm / sec Set temperature: 270 ° C
Test start temperature: 40 ° C
[0019]
Further, for each of the circuit boards (
(Method of measuring TDR waveform)
It is measured under the following conditions by TDR measurement using HP54750A manufactured by Agilent Technologies.
TDR waveform rise time: 70 ps Probe used: Cascade Microtech Microprobe (ACP40 GS type, pitch between GS 250 μm)
[0020]
[Table 1]
[0021]
As shown in Table 1,
On the other hand, the sample 4 having an insufficient pad opening had a small characteristic impedance and a low value (Ω) of the lowest point of the characteristic impedance in the TDR waveform.
[0022]
On the other hand,
Further, in
[0023]
【The invention's effect】
As described above in detail, according to the present invention, the pad is formed into a shape having an opening, and the characteristic impedance matching in the pad is achieved by satisfying a specific relationship between the area of the opening and the area of the entire pad. In addition, the transmission loss such as signal reflection and waveform distortion can be reduced, and the pad shape exposed from the insulating layer is the opening edge of the pad and the upper surface of the pad. Since the surfaces are complicated, the effect of improving the joining strength between the two is achieved.
[Brief description of the drawings]
FIG. 1 is a partial plan view showing one embodiment of a circuit board of the present invention.
FIG. 2 is a cross-sectional view of the circuit board shown in FIG.
FIGS. 3A and 3B are diagrams for explaining the area of each part of the pad; FIG. 3A shows the area S1 of the opening of the pad; FIG. 3B shows the area S2 of the entire pad including the opening; ) Indicates the area S3 of the entire exposed portion of the pad including the opening.
FIG. 4 is a cross-sectional view illustrating a structure of a conventional pad located at an end of a signal transmission line.
FIG. 5 is a cross-sectional view illustrating a structure of a conventional pad located at an end of a signal transmission line.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
パッドは開口部を有し、該開口部の面積S1は、開口部を含むパッド全体の面積S2の15〜65%の範囲内であり、前記パッドの周縁部が絶縁層で被覆されたことを特徴とする高速信号伝送用の回路基板。A circuit board for high-speed signal transmission provided with a conductive layer having at least a signal transmission line and a pad on a semiconductor chip mounting surface and a board connection surface,
The pad has an opening, and the area S1 of the opening is in the range of 15 to 65% of the area S2 of the entire pad including the opening, and the peripheral edge of the pad is covered with an insulating layer. Characteristic circuit board for high-speed signal transmission.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003115277A JP2004319928A (en) | 2003-04-21 | 2003-04-21 | Circuit substrate for rapid signal transmission |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003115277A JP2004319928A (en) | 2003-04-21 | 2003-04-21 | Circuit substrate for rapid signal transmission |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004319928A true JP2004319928A (en) | 2004-11-11 |
Family
ID=33474522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003115277A Pending JP2004319928A (en) | 2003-04-21 | 2003-04-21 | Circuit substrate for rapid signal transmission |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004319928A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006228997A (en) * | 2005-02-18 | 2006-08-31 | Fujitsu Ltd | Printed circuit board |
JP2009182236A (en) * | 2008-01-31 | 2009-08-13 | Elpida Memory Inc | Wiring board of semiconductor device, semiconductor device, electronic device, and mother board |
JP2014022640A (en) * | 2012-07-20 | 2014-02-03 | Fujitsu Ltd | Wiring board, method of manufacturing the same, electronic apparatus, and method of manufacturing the same |
KR101540365B1 (en) * | 2014-01-02 | 2015-07-29 | 한국해양대학교 산학협력단 | Transmission line structure on pes substrate |
KR20180057152A (en) * | 2016-11-22 | 2018-05-30 | 엘지이노텍 주식회사 | Printed circuit board and package substrate |
JP2018163927A (en) * | 2017-03-24 | 2018-10-18 | 大日本印刷株式会社 | Connection terminal and wiring board with connection terminal |
-
2003
- 2003-04-21 JP JP2003115277A patent/JP2004319928A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006228997A (en) * | 2005-02-18 | 2006-08-31 | Fujitsu Ltd | Printed circuit board |
JP2009182236A (en) * | 2008-01-31 | 2009-08-13 | Elpida Memory Inc | Wiring board of semiconductor device, semiconductor device, electronic device, and mother board |
JP2014022640A (en) * | 2012-07-20 | 2014-02-03 | Fujitsu Ltd | Wiring board, method of manufacturing the same, electronic apparatus, and method of manufacturing the same |
US9754830B2 (en) | 2012-07-20 | 2017-09-05 | Fujitsu Limited | Wiring substrate, method for manufacturing wiring substrate, electronic device and method for manufacturing electronic device |
KR101540365B1 (en) * | 2014-01-02 | 2015-07-29 | 한국해양대학교 산학협력단 | Transmission line structure on pes substrate |
KR20180057152A (en) * | 2016-11-22 | 2018-05-30 | 엘지이노텍 주식회사 | Printed circuit board and package substrate |
KR102570727B1 (en) * | 2016-11-22 | 2023-08-25 | 엘지이노텍 주식회사 | Printed circuit board and package substrate |
JP2018163927A (en) * | 2017-03-24 | 2018-10-18 | 大日本印刷株式会社 | Connection terminal and wiring board with connection terminal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4450844B2 (en) | Measuring board for electronic component testing equipment | |
CN1653340A (en) | High peformance probe system for testing semiconductor wafers | |
JP3376731B2 (en) | High frequency printed circuit board and probe card using the same | |
TWI444625B (en) | High frequency probe card | |
TWI495406B (en) | In-circuit test structure for printed circuit board | |
US5806178A (en) | Circuit board with enhanced rework configuration | |
JP2004319928A (en) | Circuit substrate for rapid signal transmission | |
JP6889672B2 (en) | Wiring board for inspection equipment | |
TWI224677B (en) | Probe card and method for manufacturing probe card | |
TWM472195U (en) | Testing apparatus for semiconductor chip | |
TWI601456B (en) | A printing circuit board and the application | |
JP2005079144A (en) | Multilayer wiring board and probe card | |
US20150351229A1 (en) | Printed circuit board comprising co-planar surface pads and insulating dielectric | |
KR20110115005A (en) | Mvp probe card board manufacturing method for wafer level test | |
TW201506408A (en) | Probe card | |
KR20120076266A (en) | Ceramic substrate for probe card and fabricating method thereof | |
JP2006275579A (en) | Test substrate and test device | |
JP7049975B2 (en) | Wiring board and wiring board inspection method | |
JP2004214586A (en) | Multilayer wiring board | |
JPS63263738A (en) | Probe card | |
JP4045841B2 (en) | Probe card | |
JP4418883B2 (en) | Integrated circuit chip test and inspection apparatus, integrated circuit chip test and inspection contact structure, and mesh contact | |
TWI647467B (en) | Chip test module capable of suppressing impedances of different frequency bands of a power source | |
JP2010139479A (en) | Probe card | |
JP2814722B2 (en) | Printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |