JP2004304925A

JP2004304925A - Inverter device

Info

Publication number: JP2004304925A
Application number: JP2003095143A
Authority: JP
Inventors: Soichi Sekihara; 聡一関原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-03-31
Filing date: 2003-03-31
Publication date: 2004-10-28

Abstract

<P>PROBLEM TO BE SOLVED: To always obtain an output current of an inverter circuit based on a current that flows in a DC power source line. <P>SOLUTION: A current detector 7 is provided that detects a current Ir that flows in the power source line 15. A processor 17 calculates currents Iu, Iv, Iw based on the current Ir and corrected PWM signals Cup-Cwn. In this case, the corrected PWM signals Cup-Cwn are generated by correcting the signals in such a way that a period of time corresponding to a fundamental vector within each PWM period becomes equal to or larger than a prescribed period of time Td, and they are used as drive signals Gup-Gwn for IGBTs Q1-Q6. In the PWM periods when the fundamental vector of only one kind exists, the periods are provided that correspond to other fundamental vectors that do not hold the relation of the same phase or anti-phase with the only one fundamental vector. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、直流電源線に流れる電流を用いてインバータ回路の出力電流を検出可能なインバータ装置に関する。
【０００２】
【従来の技術】
特許文献１には、インバータ装置の順変換部と逆変換部間に電流検出手段を備え、この電流検出手段で発生する電圧を、モータに印加する各相の端子電圧の組み合わせ信号を発生する論理回路の信号でサンプルホールドし、モータ電流を検出するインバータ装置の電流検出装置が記載されている。
【０００３】
特許文献２には、インバータの下アーム側のスイッチング素子と直流電源との間にシャント抵抗を設け、このシャント抵抗に生じる電圧に基づいて電流を検出する電流検出装置（３シャント抵抗方式）が記載されている。
【０００４】
この他、インバータ回路の出力端子とモータ巻線との間にＤＣＣＴ（ＤｉｒｅｃｔＣｕｒｒｅｎｔＣｕｒｒｅｎｔＴｒａｎｓｆｏｒｍｅｒ）素子を配置して、モータ巻線に流れる電流を直接的に検出する方式などがある。
【０００５】
【特許文献１】
特許第２７１２４７０号公報
【０００６】
【特許文献２】
特開平９−２２９９７２号公報
【０００７】
【発明が解決しようとする課題】
例えば負荷としてモータが接続されたインバータ装置において、モータの駆動制御に用いるため、あるいはインバータ装置やモータの過電流保護に用いるため、モータ巻線に流れる電流を検出することが必要となる。引用文献２に記載された３シャント方式による電流検出装置は、３つの抵抗とそれぞれの端子電圧を増幅するための３つの増幅回路が必要となり、回路構成が複雑化してしまう。また、上記ＤＣＣＴ素子は高価であり、インバータ装置全体としてのコストが高くなる問題がある。
【０００８】
これに対し、特許文献１に記載された電流検出装置は、電流検出手段として直流電源線に抵抗を設けた構成とすれば、従来から提案されている種々の電流検出方式に比べて構成が簡素となり、コスト的にも有利となる。この電流検出装置は、三相ブリッジインバータ回路のＵ相、Ｖ相、Ｗ相の各アームを構成するスイッチング素子のオンオフ状態つまり各相の出力電圧をベクトルとして表した場合に、そのベクトルと直流電源線に流れる電流との間に存在する一定の対応関係に基づいてモータ電流を検出するようになっている。
【０００９】
しかしながら、この電流検出装置を実際にインバータ回路に適用する場合、駆動回路やスイッチング素子の遅延時間、抵抗の両端電圧をディジタルデータに変換して取り込むためのＡ／Ｄ変換器の変換時間などが存在するために、ＰＷＭ周期によっては電流を検出できない場合がある。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、直流電源線に流れる電流に基づいて常にインバータ回路の出力電流を得ることができるインバータ装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載したインバータ装置は、直流電源線を通して直流電圧を入力し、駆動信号に基づいて複数のスイッチング素子を通断電することによりゼロベクトルに対応した電圧と基本ベクトルに対応した電圧とからなる交流電圧を出力するインバータ回路と、各ＰＷＭ周期がゼロベクトルに対応した駆動期間と基本ベクトルに対応した駆動期間とから構成されるＰＷＭ信号を生成するＰＷＭ信号生成手段と、各ＰＷＭ周期について基本ベクトルに対応した駆動期間が所定時間以上継続するように前記ＰＷＭ信号を補正した補正ＰＷＭ信号を出力する補正手段と、補正ＰＷＭ信号に基づいてスイッチング素子の駆動信号を生成する駆動信号生成手段とを備えて構成されていることを特徴としている。
【００１２】
この構成によれば、ＰＷＭ信号生成手段において種々の変調方式（例えば搬送波比較方式（２相変調、３相変調）、空間ベクトル法など）により生成されたＰＷＭ信号は、補正手段において、各ＰＷＭ周期について基本ベクトルに対応した駆動期間が所定時間以上継続するように補正され、この補正ＰＷＭ信号に基づく駆動信号によりインバータ回路のスイッチング素子が駆動される。
【００１３】
インバータ回路の各相のスイッチング素子のオンオフ状態つまり各相の出力電圧をベクトルとして表した場合、インバータ回路が出力するベクトルと直流電源線に流れる電流との間には一定の関係がある。すなわち、ベクトルは、ゼロ電圧に対応したゼロベクトルと、特定の位相を持つ電圧に対応した基本ベクトルとからなり、基本ベクトルが出力されている期間では、直流電源線に流れる電流は何れかの相の電流に等しくなる。
【００１４】
本手段によれば基本ベクトルは所定時間以上継続するので、Ａ／Ｄ変換器の変換時間、駆動信号生成手段やスイッチング素子の遅延時間などによる制約を受けることなく、直流電源線に流れる電流すなわちインバータ回路が出力する各相の電流を確実に検出することができる。電流を検出する具体的な構成としては、例えば、直流電源線に流れる電流を検出する直流電流検出手段と、補正ＰＷＭ信号と検出電流とに基づいてインバータ回路の出力電流を得る交流電流検出手段とを備えた構成が考えられる。
【００１５】
請求項２、３に記載したインバータ装置によれば、補正手段は、ＰＷＭ周期について、所定時間に満たない基本ベクトルの駆動期間を延長して所定時間以上継続させるとともに、その延長した時間だけ基本ベクトルに対し逆位相となる逆ベクトルに対応した駆動期間を設けるので、インバータ回路が出力する実効的な電圧値が補償され、補正の前後で電圧値が変化することを防止できる。
【００１６】
請求項４、５に記載したインバータ装置によれば、補正手段は、ゼロベクトルに対応した駆動期間と１種類の基本ベクトルに対応した駆動期間とからなるＰＷＭ周期について、基本ベクトルと同位相または逆位相とならない異なる種類の基本ベクトルに対応した所定時間以上の駆動期間を設けるとともに、その設けた時間だけ異なる種類の基本ベクトルに対し逆位相となる逆ベクトルに対応した駆動期間を設けるので、当該ＰＷＭ周期について異なる２つの相の電流を検出することができ、三相の場合には全相の電流を得ることができる。
【００１７】
請求項６、７に記載したインバータ装置によれば、インバータ回路の駆動に供するプロセッサが出力するＰＷＭ信号の何れかのＰＷＭ周期が、所定時間以上継続し第１の基本ベクトルに対応した第１の駆動期間と、所定時間以上であって且つ第１の駆動期間よりも短い時間継続し第２の基本ベクトルに対応した第２の駆動期間と、第２の駆動期間よりも短い時間または同じ時間継続し第２の基本ベクトルに対し逆位相となる逆ベクトルに対応した第３の駆動期間と、ゼロベクトルに対応した第４の駆動期間とを備えて構成されている。
【００１８】
このようなプロセッサを用いることにより、各ＰＷＭ周期について基本ベクトルに対応した駆動期間が所定時間以上継続するように補正され且つその補正によって出力電圧が変化しないように電圧補償が行われる（請求項６）。また、異なる２つの相の電流を検出することができる（請求項７）。
【００１９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図９を参照しながら説明する。
図１は、インバータ装置の電気的構成を示している。このインバータ装置１は、負荷として接続されたブラシレスモータ２を駆動するものであって、直流電源回路３、インバータ回路４、制御部５、ゲート駆動回路６および電流検出部７から構成されている。
【００２０】
このうち直流電源回路３は、ダイオードブリッジ９とコンデンサ１０、１１とから構成される倍電圧整流回路であり、その入力端子にはリアクトル１２を介して単相交流電源１３が接続されるようになっている。この直流電源回路３は、電源線１４、１５（直流電源線に相当）に対し直流電圧を出力するようになっており、電源線１４と１５との間にはインバータ回路４が接続されている。電源線１５には検出用抵抗８が介在しており、その直流電源回路３側の端子は制御部５と共通のグランドに接続されている。
【００２１】
インバータ回路４は、電源線１４と１５との間にＩＧＢＴＱ１〜Ｑ６を三相ブリッジ接続して構成されている。ＩＧＢＴＱ１〜Ｑ３は上アーム側のスイッチング素子に相当し、ＩＧＢＴＱ４〜Ｑ６は下アーム側のスイッチング素子に相当する。ＩＧＢＴＱ１〜Ｑ６には、それぞれ図示極性の還流用のダイオードＤ１〜Ｄ６が接続されている。このインバータ回路４のＵ相、Ｖ相、Ｗ相の各出力端子４ｕ、４ｖ、４ｗには、それぞれブラシレスモータ２の巻線２ｕ、２ｖ、２ｗが接続されるようになっている。
【００２２】
電流検出部７（直流電流検出手段に相当）は、検出用抵抗８の両端電圧をレベルシフトして正の電圧とした後に増幅する増幅回路１６と、後述するプロセッサ１７に内蔵されたＡ／Ｄ変換器１８とから構成されている。Ａ／Ｄ変換器１８は、例えば１０ビットの分解能を有している。
【００２３】
制御部５は、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）などの高速演算可能なプロセッサ１７により構成されている。このプロセッサ１７は、上記Ａ／Ｄ変換器１８、ＣＰＵ１９、ブラシレスモータ２を制御する実行プログラムが格納された書き換え可能な不揮発性メモリ２０、一時的なデータが格納される揮発性メモリ２１などを備えている。
【００２４】
図２は、プロセッサ１７の機能を表すブロック図である。すなわち、プロセッサ１７は、そのハードウェア回路および不揮発性メモリ２０に記憶されているプログラムやデータなどにより、Ａ／Ｄ変換部２２、電流演算部２３、電圧指令信号生成部２４、ＰＷＭ信号生成部２５およびＰＷＭ補正部２６としての機能を実現するようになっている。
【００２５】
ここで、Ａ／Ｄ変換部２２は、Ａ／Ｄ変換器１８に対応する機能で、増幅回路１６から入力されるアナログ信号をディジタル信号に変換するものである。また、電流演算部２３（交流電流検出手段に相当）は、変換して得られたディジタル信号と後述する補正ＰＷＭ信号Ｃｕｐ〜Ｃｗｎとを用いてブラシレスモータ２の巻線に流れる電流Ｉｕ、Ｉｖ、Ｉｗを演算するものである。
【００２６】
電圧指令信号生成部２４は、演算した電流Ｉｕ、Ｉｖ、Ｉｗを用いて各相の出力電圧に応じた電圧指令信号Ｖｕ、Ｖｖ、Ｖｗを演算するもので、ＰＷＭ信号生成部２５（ＰＷＭ信号生成手段に相当）は、この電圧指令信号Ｖｕ、Ｖｖ、Ｖｗと三角波信号Ｓｃとの比較に基づいてＰＷＭ信号Ｄｕｐ、Ｄｕｎ、Ｄｖｐ、Ｄｖｎ、Ｄｗｐ、Ｄｗｎを生成するものである。ＰＷＭ補正部２６（補正手段に相当）は、このＰＷＭ信号Ｄｕｐ、Ｄｕｎ、Ｄｖｐ、Ｄｖｎ、Ｄｗｐ、Ｄｗｎを補正して、補正ＰＷＭ信号Ｃｕｐ、Ｃｕｎ、Ｃｖｐ、Ｃｖｎ、Ｃｗｐ、Ｃｗｎを生成するものである。
【００２７】
ゲート駆動回路６（駆動信号生成手段に相当）は、プロセッサ１７から補正ＰＷＭ信号Ｃｕｐ〜Ｃｗｎを入力してレベル変換を行い、ＩＧＢＴＱ１〜Ｑ６のゲートに与える駆動信号Ｇｕｐ〜Ｇｗｎを生成するようになっている。なお、ブラシレスモータ２のロータ近傍には、ホールＩＣなどから構成される位置検出器２７が取り付けられており、電圧指令信号生成部２４は、この位置検出器２７からの位置信号に基づいて上記電圧指令信号Ｖｕ、Ｖｖ、Ｖｗの位相を決定するようになっている。
【００２８】
次に、本実施形態の作用について図３ないし図９も参照しながら説明する。ＩＧＢＴＱ１〜Ｑ６は、それぞれプロセッサ１７から出力される補正ＰＷＭ信号Ｃｕｐ〜ＣｗｎがＨレベルのときにオン駆動され、Ｌレベルのときにオフ駆動される。各相について、上アーム側の補正ＰＷＭ信号と下アーム側の補正ＰＷＭ信号が同時にＨレベルとなることはなく、デッドタイム期間を除けば上アーム側の補正ＰＷＭ信号と下アーム側の補正ＰＷＭ信号の何れか一方がＨレベルとなっている。
【００２９】
そこで、補正ＰＷＭ信号Ｃｕｐ〜Ｃｗｎに基づいて、各相ごとに上アーム側のＩＧＢＴＱ１〜Ｑ３がオンしている駆動状態を１で表し、下アーム側のＩＧＢＴＱ４〜Ｑ６がオンしている駆動状態を０で表し、それをＵ相、Ｖ相、Ｗ相の順に一組として表記することとする。この表記によれば、（０００）、（００１）、（０１０）、（０１１）、（１００）、（１０１）、（１１０）、（１１１）の８通りの駆動状態の組み合わせが生じる。この組み合わせは、図３に示すようにインバータ回路４が出力する電圧ベクトルに対応している。
【００３０】
ここで、駆動状態（０００）、駆動状態（１１１）は、それぞれ下アーム側のＩＧＢＴＱ４〜Ｑ６が全てオンした状態、上アーム側のＩＧＢＴＱ１〜Ｑ３が全てオンした状態であって、インバータ回路４が出力する電圧はゼロとなる。これに対し、状態（００１）、（０１０）、（０１１）、（１００）、（１０１）、（１１０）は、それぞれ異なる位相を持つ電圧となる。そこで、以下の説明においては、状態（０００）と（１１１）をゼロベクトルと称し、状態（００１）、（０１０）、（０１１）、（１００）、（１０１）、（１１０）を基本ベクトルと称す。
【００３１】
図４は、一例として（ａ）ゼロベクトル（１１１）の駆動状態、（ｂ）基本ベクトル（１０１）の駆動状態、（ｃ）基本ベクトル（１００）の駆動状態において検出用抵抗８に流れる電流を示している。この検出用抵抗８に流れる電流をＩｒとし図示した方向を正とすれば、上記各ベクトルにおける電流Ｉｒは次の表に示すようになる。
【００３２】
【表１】

【００３３】
この表から明らかなように、ＩＧＢＴＱ１〜Ｑ６のオンとオフとの組み合わせに応じて決まる８つの駆動状態のうち基本ベクトルに対応した駆動状態のときには、検出用抵抗８に＋Ｉｕ、−Ｉｕ、＋Ｉｖ、−Ｉｖ、＋Ｉｗ、−Ｉｗの何れかに等しい電流Ｉｒが流れる。従って、プロセッサ１７の電流演算部２３は、電流検出部７で検出した電流Ｉｒと、現在のインバータ回路４の駆動状態とから表１に示された電流を得ることができる。
【００３４】
図５は、補正ＰＷＭ信号Ｃｕ、Ｃｖ、Ｃｗ（後述）と、そのときの電流Ｉｒおよび電流演算部２３により得られたＷ相の電流Ｉｗの波形を示している。この図５では、電流演算部２３はＰＷＭ１周期ごとに電流Ｉｕ、Ｉｖ、Ｉｗを演算しているが、半周期ごとに演算してもよい。
【００３５】
さて、ＰＷＭ１周期（またはＰＷＭ半周期）ごとに全相の電流Ｉｕ、Ｉｖ、Ｉｗを得るためには、当該周期中に同位相または逆位相の関係とならない２種以上の基本ベクトルに対応した駆動期間が存在することが必要となる。これにより、各基本ベクトルに対応して異なる２相以上の電流を検出でき、残る相の電流はＩｕ＋Ｉｖ＋Ｉｗ＝０の関係式から演算により求めることができる。
【００３６】
図７と図８は、ＰＷＭ半周期における（ａ）ＰＷＭ信号Ｄｕ、Ｄｖ、Ｄｗおよび（ｂ）補正ＰＷＭ信号Ｃｕ、Ｃｖ、Ｃｗを示している。これらＰＷＭ信号Ｄｕ、Ｄｖ、Ｄｗおよび補正ＰＷＭ信号Ｃｕ、Ｃｖ、Ｃｗは、上述したベクトルの表記と同様に、上アーム側のＩＧＢＴＱ１〜Ｑ３がオンする状態を１で表し、下アーム側のＩＧＢＴＱ４〜Ｑ６がオンする状態を０で表したものであり、それぞれＰＷＭ信号Ｄｕｐ〜Ｄｗｎおよび補正ＰＷＭ信号Ｃｕｐ〜Ｃｗｎと等価な信号である。
【００３７】
本実施形態においてＰＷＭ信号Ｄｕ、Ｄｖ、Ｄｗは、互いに１２０°（電気角）の位相差を持つ電圧指令信号Ｖｕ、Ｖｖ、Ｖｗと三角波信号Ｓｃとの比較による周知の三角波比較方式（２相変調）によって生成されている。図６は、２相変調の場合の電圧指令信号Ｖｕ、Ｖｖ、Ｖｗの波形を示している。２相変調により生成されたＰＷＭ信号Ｄｕ、Ｄｖ、ＤｗのＰＷＭ半周期（以下、単にＰＷＭ周期と称す）には、一般的に次の２つの構成がある。
【００３８】
▲１▼２種類の基本ベクトルに相当する期間Ｔ１、Ｔ２と１つのゼロベクトルに相当する期間Ｔ３とから構成される場合（図７（ａ）参照）
▲２▼１種類の基本ベクトルに相当する期間Ｔ１と１つのゼロベクトルに相当する期間Ｔ３とから構成される場合（図８（ａ）参照）
【００３９】
ＰＷＭ周期が▲１▼の構成となるのは、電圧指令信号Ｖｕ、Ｖｖ、Ｖｗが互いに異なっている時であり、図６においては例えばＰ１点に対応している。また、ＰＷＭ周期が▲２▼の構成となるのは、電圧指令信号Ｖｕ、Ｖｖ、Ｖｗのうちの２つ（ここではＶｖとＶｗ）が等しい時であり、図６においては例えばＰ２点に対応している。
【００４０】
図７（ａ）は、基本ベクトル（０１１）→基本ベクトル（００１）→ゼロベクトル（０００）の順に駆動状態が変化する場合を示している。上述したように、基本ベクトル（０１１）の駆動状態では電流Ｉｒを検出することによりＵ相の電流−Ｉｕを検出でき、基本ベクトル（００１）の駆動状態ではＷ相の電流＋Ｉｗを検出できる。残るＶ相の電流Ｉｖは演算により得られるため、結局、全相の電流Ｉｕ、Ｉｖ、Ｉｗを検出できることになる。
【００４１】
しかしながら、プロセッサ１７が補正ＰＷＭ信号Ｃｕｐ〜Ｃｗｎを出力した後ＩＧＢＴＱ１〜Ｑ６の通電状態が実際に変化するまでには、デッドタイム、ゲート駆動回路６の遅延時間、ＩＧＢＴＱ１〜Ｑ６のターンオン時間またはターンオフ時間などの要素が介在することによって遅れが生じる。さらに、ＩＧＢＴＱ１〜Ｑ６の通電状態が変化しても、検出用抵抗８に流れる電流が安定するまでに若干の時間を要し、その後Ａ／Ｄ変換器１８がＡ／Ｄ変換を開始してディジタルデータが出力されるまでに所定の変換時間が必要となる。こうした種々の遅延要素に起因する全遅延時間をＴｄとすれば、電流検出部７が電流Ｉｒを検出するためには、基本ベクトルに対応した期間が少なくとも時間Ｔｄ以上であることが必要となる。
【００４２】
基本ベクトルに対応した期間の幅は、その時々の電圧指令信号Ｖｕ、Ｖｖ、Ｖｗの値、三角波信号Ｓｃの振幅に対する電圧指令信号Ｖｕ、Ｖｖ、Ｖｗの振幅などによって変化する。一般的には、電圧指令信号Ｖｕ、Ｖｖ、Ｖｗのうちの２つが互いに近い値となった時、または始動時や低速時などのように電圧指令信号Ｖｕ、Ｖｖ、Ｖｗの振幅が小さい時に、基本ベクトルの期間幅が狭小化する傾向を示す。
【００４３】
図７（ｂ）は、ＰＷＭ信号Ｄｕ、Ｄｖ、Ｄｗに対し、基本ベクトルに対応した期間の幅がＴｄ以上となるように補正した後の補正ＰＷＭ信号Ｃｕ、Ｃｖ、Ｃｗを示している。補正前の基本ベクトル（００１）に対応した期間Ｔ２はＴｄよりも短いため、この期間Ｔ２をＴｄまで延長してＴ２′（＝Ｔｄ）としている。さらに、その延長した時間Ｔ４（＝Ｔ２′−Ｔ２）だけ、基本ベクトル（００１）と逆位相の基本ベクトル（１１０）に対応した期間Ｔ４を追加している。これは、インバータ回路４が出力する実効的な電圧が変化しないように補償するためである。ＰＷＭ周期における期間Ｔ４の挿入位置は任意であるが、ＩＧＢＴＱ１〜Ｑ６のスイッチング回数が極力少なくなるように挿入することが好ましい。
【００４４】
結局、このような補正が施されたＰＷＭ周期は、Ｔｄ以上継続する第１の基本ベクトルに対応した第１の駆動期間Ｔ１と、Ｔｄ以上で且つ駆動期間Ｔ１よりも短い時間継続し第２の基本ベクトルに対応した第２の駆動期間Ｔ２′と、駆動期間Ｔ２′よりも短い時間継続し第２の基本ベクトルに対し逆位相となる逆ベクトルに対応した第３の駆動期間Ｔ４と、ゼロベクトルに対応した第４の駆動期間Ｔ３′とから構成されている。また、補正されないＰＷＭ周期は、Ｔｄ以上継続する第１の基本ベクトルに対応した第１の駆動期間Ｔ１と、Ｔｄ以上継続する第２の基本ベクトルに対応した第２の駆動期間Ｔ２と、ゼロベクトルに対応した第３の駆動期間Ｔ３とから構成されている。
【００４５】
一方、図８（ａ）は、基本ベクトル（０１１）→ゼロベクトル（０００）の順に駆動状態が変化する場合を示している。この場合には、当該ＰＷＭ周期に基本ベクトルが１種類しか存在しないため、１相分の電流しか検出できない。そこで、図８（ｂ）に示すように、当該周期中に当該基本ベクトル（０１１）と同位相または逆位相の関係とならない他の基本ベクトル例えば（００１）に対応した駆動期間Ｔ２を設けることが必要となる。この追加する駆動期間Ｔ２は、上述した理由によりＴｄ（もしくはそれ以上）とする。
【００４６】
また、新たな基本ベクトル（００１）を追加しても、インバータ回路４が出力する実効的な電圧が変化しないように、追加した基本ベクトル（００１）と逆位相の基本ベクトル（１１０）に対応した期間Ｔ４を追加している。ＰＷＭ期間における各期間の配列は任意であるが、ＩＧＢＴＱ１〜Ｑ６のスイッチング回数が極力少なくなるように設定することが好ましい。その結果、補正前のＰＷＭ周期に基本ベクトルが１種類しか存在しない場合であっても、全相分の電流を検出することが可能となる。
【００４７】
このような補正が施されたＰＷＭ周期は、Ｔｄ以上継続する第１の基本ベクトルに対応した第１の駆動期間Ｔ１と、Ｔｄ以上で且つ駆動期間Ｔ１よりも短い時間継続し第２の基本ベクトルに対応した第２の駆動期間Ｔ２と、駆動期間Ｔ２と同じ時間継続し第２の基本ベクトルに対し逆位相となる逆ベクトルに対応した第３の駆動期間Ｔ４と、ゼロベクトルに対応した第４の駆動期間Ｔ３′とから構成されている。
【００４８】
図９は、不揮発性メモリ２０に記憶されているプログラムに基づいて、プロセッサ１７がＰＷＭ補正部２６の機能として実行する各ＰＷＭ周期の補正方法のフローチャートである。ＰＷＭ補正部２６は、現時点で次に実行することとなるＰＷＭ周期におけるＰＷＭ信号Ｄｕ、Ｄｖ、Ｄｗを生成した後、そのＰＷＭ周期内の基本ベクトルについて以下の処理を行う。
【００４９】
まず、ステップＳ１において、基本ベクトルに対応した期間がＴｄ以上か否かを判断し、Ｔｄ以上であれば「ＹＥＳ」と判断してステップＳ４に移行する。これに対し、Ｔｄよりも短い場合には「ＮＯ」と判断してステップＳ２に移行し、当該基本ベクトルに対応した期間をＴｄに延長する。そして、ステップＳ３において、この基本ベクトルに対し逆位相となる逆ベクトルを追加し、その期間の幅を（Ｔｄ−延長前の期間幅）に設定する。ＰＷＭ補正部２６は、ステップＳ４において、当該ＰＷＭ周期に含まれる全ての基本ベクトルの補正が終了したか否かを判断し、終了していない場合には「ＮＯ」と判断してステップＳ１に戻り、終了した場合には「ＹＥＳ」と判断してステップＳ５に移行する。
【００５０】
ＰＷＭ補正部２６は、ステップＳ５において、当該ＰＷＭ周期に基本ベクトルが１種類のみ含まれるかどうかを判断する。ここで、基本ベクトルが２種類以上存在する場合には「ＮＯ」と判断してステップＳ８に移行し、１種類のみ存在する場合には「ＹＥＳ」と判断してステップＳ６に移行する。ステップＳ６では、唯一存在する基本ベクトルと同位相または逆位相の関係とならない他の基本ベクトルを追加し、その期間の幅をＴｄに設定する。さらに、ステップＳ７では、この追加した基本ベクトルに対し逆位相となる逆ベクトルを追加し、その期間の幅をＴｄに設定する。
【００５１】
その後、ＰＷＭ補正部２６は、ステップＳ８において、ＰＷＭの半周期Ｔから上記各基本ベクトルに対応した期間の幅を減じて、ゼロベクトルに対応した期間の幅を設定する。このときに、ＩＧＢＴＱ１〜Ｑ６のスイッチング回数が極力少なくなるように、当該ＰＷＭ周期における各期間の配置を変えてもよい。
【００５２】
以上説明した本実施形態によれば、電源線１５に流れる電流Ｉｒを検出する電流検出部７を設け、プロセッサ１７は、その電流演算部２３の機能として、電流Ｉｒと補正ＰＷＭ信号Ｃｕｐ〜Ｃｗｎとに基づいて電流Ｉｕ、Ｉｖ、Ｉｗを求めることができるので、各相（少なくとも２相分）の電流を検出するためのセンサおよび増幅回路を設けることなく比較的簡易な構成によってモータ電流を検出することができる。
【００５３】
この場合、ＰＷＭ補正部２６を設け、ＰＷＭ信号生成部２５から出力されたＰＷＭ信号Ｄｕｐ〜Ｄｗｎについて、各ＰＷＭ周期内の基本ベクトルに対応した期間が所定の時間Ｔｄ以上となるように補正して補正ＰＷＭ信号Ｃｕｐ〜Ｃｗｎを生成し、それをＩＧＢＴＱ１〜Ｑ６の駆動信号Ｇｕｐ〜Ｇｗｎとしている。これにより、デッドタイム、ゲート駆動回路６の遅延時間、ＩＧＢＴＱ１〜Ｑ６のスイッチング時間、スイッチング後の電流Ｉｒの安定時間、Ａ／Ｄ変換器１８の変換時間などの遅れ要素が存在しても、電流Ｉｒすなわち各相の電流Ｉｕ、Ｉｖ、Ｉｗを確実に検出することができる。その結果、変換時間が長い安価なＡ／Ｄ変換器１８を用いることができる。また、補正した時間だけ、その補正した基本ベクトルに対し逆位相となる逆ベクトルに対応した期間を設けているので、インバータ回路４が出力する実効的な電圧は変化しない。
【００５４】
基本ベクトルが１種類しか存在しないＰＷＭ周期では、当該唯一の基本ベクトルと同位相または逆位相の関係とならない他の基本ベクトルに対応した期間を設けるように補正したので、全相の電流Ｉｕ、Ｉｖ、Ｉｗを検出することができる。この場合も、追加した上記期間に等しい時間だけ、その追加した基本ベクトルに対し逆位相となる逆ベクトルに対応した期間を設けているので、インバータ回路４が出力する実効的な電圧は変化しない。
【００５５】
さらに、各ＰＷＭ期間において、補正により新たに追加した基本ベクトルまたは逆ベクトルを含め、ＩＧＢＴＱ１〜Ｑ６のスイッチング回数が極力少なくなるように、各ベクトルの対応した期間の配列を調整しているので、本検出方法によるスイッチング損失の増加を極力抑えることができる。
【００５６】
ブラシレスモータ２の回転速度や負荷状態にかかわらず常に電流Ｉｕ、Ｉｖ、Ｉｗを検出することができるので、安定したモータ制御を実現できる。ベクトル制御と組み合わせれば、さらに高精度のモータ制御が可能となる。また、こうした特徴により、インバータ装置１は、エアコンや冷蔵庫などのコンプレッサモータ、家電機器や産業機器等に組み込まれたモータなどであって回転速度範囲が広いものに対しても適用可能である。
【００５７】
（第２の実施形態）
次に、本発明の第２の実施形態について図１０、図１１を参照しながら説明する。本実施形態に係るインバータ装置は、第１の実施形態に係るインバータ装置１と同じ電気的構成を備えているが、電圧指令生成部の機能として、ＰＷＭ信号Ｄｕ、Ｄｖ、Ｄｗを３相変調により生成している点が異なっている。
【００５８】
図１０と図１１は、ＰＷＭ半周期における（ａ）ＰＷＭ信号Ｄｕ、Ｄｖ、Ｄｗおよび（ｂ）補正ＰＷＭ信号Ｃｕ、Ｃｖ、Ｃｗを示している。３相変調により生成されたＰＷＭ信号Ｄｕ、Ｄｖ、ＤｗのＰＷＭ周期には、一般的に次の２つの構成がある。
【００５９】
▲１▼２種類の基本ベクトルに相当する期間Ｔ１、Ｔ２と２つのゼロベクトルに相当する期間Ｔ３ａ、Ｔ３ｂとから構成される場合（図１０（ａ）参照）
▲２▼１種類の基本ベクトルに相当する期間Ｔ１と２つのゼロベクトルに相当する期間Ｔ３ａ、Ｔ３ｂとから構成される場合（図１１（ａ）参照）
【００６０】
ＰＷＭ周期が▲１▼の構成となるのは、電圧指令信号Ｖｕ、Ｖｖ、Ｖｗが互いに異なっている時であり、ＰＷＭ周期が▲２▼の構成となるのは、電圧指令信号Ｖｕ、Ｖｖ、Ｖｗのうちの２つ（ここではＶｖとＶｗ）が等しい時である。変調方式が異なっていても、図９に示すフローチャートに従って各ＰＷＭ周期に対し補正を行えばよい。
【００６１】
図１０（ａ）は、ゼロベクトル（１１１）→基本ベクトル（０１１）→基本ベクトル（００１）→ゼロベクトル（０００）の順に駆動状態が変化する場合を示している。この補正前の期間Ｔ２は、遅延要素に応じた時間Ｔｄよりも短い。そこで、図１０（ｂ）に示すように、この期間Ｔ２をＴｄまで延長してＴ２′（＝Ｔｄ）としている。さらに、その延長した時間Ｔ４（＝Ｔ２′−Ｔ２）だけ、基本ベクトル（００１）と逆位相の基本ベクトル（１１０）に対応した期間Ｔ４を追加している。これに伴って、ゼロベクトルに対応した期間Ｔ３ｂ′は、補正前の期間Ｔ３ｂに対し２・Ｔ４だけ短くなっている。新たに追加する期間Ｔ４は、ＩＧＢＴＱ１〜Ｑ６のスイッチング回数が極力少なくなるように、期間Ｔ３ａと期間Ｔ１との間に挿入されている。なお、期間Ｔ１、Ｔ２′、Ｔ４はそれぞれ第１、第２、第３の駆動期間に相当し、期間Ｔ３ａとＴ３ｂ′は第４の駆動期間に相当する。
【００６２】
一方、図１１（ａ）は、ゼロベクトル（１１１）→基本ベクトル（０１１）→ゼロベクトル（０００）の順に駆動状態が変化する場合を示している。この場合には、当該ＰＷＭ周期に基本ベクトルが１種類しか存在しないため、１相分の電流しか検出できない。そこで、図１１（ｂ）に示すように、当該周期中に当該基本ベクトル（０１１）と同位相または逆位相の関係とならない他の基本ベクトル例えば（００１）に対応した駆動期間Ｔ２（＝Ｔｄ）と、その基本ベクトル（００１）と逆位相の基本ベクトル（１１０）に対応した期間Ｔ４（＝Ｔ２）を設ける。この場合にも、ＩＧＢＴＱ１〜Ｑ６のスイッチング回数が極力少なくなるように各期間を配列する。期間Ｔ１、Ｔ２、Ｔ４はそれぞれ第１、第２、第３の駆動期間に相当し、期間Ｔ３ａとＴ３ｂ′は第４の駆動期間に相当する。
【００６３】
以上説明したように、本発明は変調方式が異なっても同じ手段によって電流Ｉｕ、Ｉｖ、Ｉｗを検出することができ、３相変調を採用する本実施形態によっても２相変調を採用する第１の実施形態と同様の作用、効果を得られる。
【００６４】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
基本ベクトルに対応した期間の幅が時間Ｔｄよりも短い場合に当該期間をＴｄまで延長したが、Ｔｄを超えて延長してもよい。同様に、基本ベクトルが１種類しか存在しない場合に、ＰＷＭ周期に追加する他の基本ベクトルに対応した期間の幅はＴｄを超えていてもよい。
本発明は、ＰＷＭ周期に含まれる基本ベクトルに対応した期間が時間Ｔｄ以上継続するように補正することであり、基本ベクトルが１種類しか存在しない場合の補正処理は、必要に応じて行うようにしてもよい。
【００６５】
ＰＷＭ信号生成部２５は、三角波比較方式に限らず、空間ベクトル法などを用いてＰＷＭ信号Ｄｕ、Ｄｖ、Ｄｗを生成してもよい。また、搬送波信号は三角波信号Ｓｃに限らず、鋸波信号であってもよい。
検出した電流Ｉｕ、Ｉｖ、Ｉｗに基づいてロータ位置を推定することにより、位置検出器２７を省略した構成としてもよい。また、モータはブラシレスモータに限らず、誘導電動機や同期電動機などであってもよい。さらに、インバータ装置１の負荷はモータに限られない。
【００６６】
【発明の効果】
本発明のインバータ装置は、各ＰＷＭ周期について基本ベクトルに対応した駆動期間が所定時間以上継続するようにＰＷＭ信号を補正するので、Ａ／Ｄ変換器の変換時間、駆動信号生成手段やスイッチング素子の遅延時間などによる制約を受けることなく、インバータ回路の出力電流を確実に検出することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すインバータ装置の電気的構成図
【図２】プロセッサの機能を示すブロック図
【図３】インバータ回路が出力する電圧ベクトルを示す図
【図４】各ベクトルに対応した駆動状態において検出用抵抗に流れる電流を示す図
【図５】補正ＰＷＭ信号Ｃｕ、Ｃｖ、Ｃｗと電流Ｉｒ、Ｉｗを示す図
【図６】２相変調の場合の電圧指令信号Ｖｕ、Ｖｖ、Ｖｗの波形を示す図
【図７】２種類の基本ベクトルを含むＰＷＭ半周期における補正前後のＰＷＭ信号を示す図
【図８】１種類の基本ベクトルを含むＰＷＭ半周期における補正前後のＰＷＭ信号を示す図
【図９】ＰＷＭ信号の補正方法を示すフローチャート
【図１０】本発明の第２の実施形態を示す図７相当図
【図１１】図８相当図
【符号の説明】
１はインバータ装置、４はインバータ回路、６はゲート駆動回路（駆動信号生成手段）、７は電流検出部（直流電流検出手段）、１４、１５は電源線（直流電源線）、１７はプロセッサ、２３は電流演算部（交流電流検出手段）、２５はＰＷＭ信号生成部（ＰＷＭ信号生成手段）、２６はＰＷＭ補正部（補正手段）、Ｑ１〜Ｑ６はＩＧＢＴ（スイッチング素子）である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an inverter device capable of detecting an output current of an inverter circuit using a current flowing in a DC power supply line.
[0002]
[Prior art]
Patent Literature 1 discloses a logic that includes a current detection unit between a forward conversion unit and an inverse conversion unit of an inverter device, and generates a combination signal of a terminal voltage of each phase applied to a motor by a voltage generated by the current detection unit. A current detection device of an inverter device that samples and holds a signal of a circuit and detects a motor current is described.
[0003]
Patent Literature 2 describes a current detection device (3 shunt resistance type) that provides a shunt resistor between a switching element on the lower arm side of an inverter and a DC power supply and detects a current based on a voltage generated at the shunt resistor. Have been.
[0004]
In addition, there is a method in which a DCCT (Direct Current Current Transformer) element is disposed between the output terminal of the inverter circuit and the motor winding to directly detect a current flowing through the motor winding.
[0005]
[Patent Document 1]
Japanese Patent No. 271470
[0006]
[Patent Document 2]
JP-A-9-229772
[0007]
[Problems to be solved by the invention]
For example, in an inverter device to which a motor is connected as a load, it is necessary to detect a current flowing through a motor winding in order to use it for drive control of the motor or to use it for overcurrent protection of the inverter device and the motor. The current detection device based on the three-shunt method described in Patent Document 2 requires three resistors and three amplifier circuits for amplifying the respective terminal voltages, which complicates the circuit configuration. Further, the DCCT element is expensive, and there is a problem that the cost of the entire inverter device is increased.
[0008]
On the other hand, the current detection device described in Patent Document 1 has a simpler configuration than a variety of current detection methods conventionally proposed, if the DC power supply line is provided with a resistor as current detection means. This is advantageous in terms of cost. This current detection device is configured such that when the on / off state of the switching elements constituting each arm of the U-phase, V-phase, and W-phase of the three-phase bridge inverter circuit, that is, when the output voltage of each phase is expressed as a vector, the vector and the DC power The motor current is detected based on a certain correspondence between the current flowing through the line and the current.
[0009]
However, when this current detection device is actually applied to an inverter circuit, there are a delay time of a drive circuit and a switching element, a conversion time of an A / D converter for converting a voltage between both ends of a resistor into digital data and taking it in, and the like. Therefore, current may not be detected depending on the PWM cycle.
[0010]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an inverter device that can always obtain an output current of an inverter circuit based on a current flowing in a DC power supply line.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, the inverter device according to claim 1 inputs a DC voltage through a DC power supply line, and cuts off a plurality of switching elements based on a drive signal, thereby generating a voltage corresponding to a zero vector. An inverter circuit that outputs an AC voltage composed of a voltage corresponding to a basic vector, and a PWM signal generation that generates a PWM signal in which each PWM cycle is composed of a driving period corresponding to a zero vector and a driving period corresponding to a basic vector. Means, a correction means for outputting a corrected PWM signal obtained by correcting the PWM signal such that a driving period corresponding to the basic vector for each PWM cycle continues for a predetermined time or more, and a driving signal for the switching element based on the corrected PWM signal. And a driving signal generating means for generating the driving signal.
[0012]
According to this configuration, the PWM signal generated by the PWM signal generating means by various modulation methods (for example, the carrier comparison method (two-phase modulation, three-phase modulation), the space vector method, etc.) Is corrected so that the driving period corresponding to the basic vector continues for a predetermined time or more, and the switching element of the inverter circuit is driven by the driving signal based on the corrected PWM signal.
[0013]
When the on / off state of the switching element of each phase of the inverter circuit, that is, the output voltage of each phase is represented as a vector, there is a certain relationship between the vector output by the inverter circuit and the current flowing through the DC power supply line. That is, the vector is composed of a zero vector corresponding to a zero voltage and a basic vector corresponding to a voltage having a specific phase. During a period in which the basic vector is output, the current flowing through the DC power supply line is in any phase. Current.
[0014]
According to this means, since the basic vector continues for a predetermined time or more, the current flowing through the DC power supply line, that is, the inverter, is not restricted by the conversion time of the A / D converter, the delay time of the drive signal generation means or the switching element, and the like. The current of each phase output from the circuit can be reliably detected. As a specific configuration for detecting a current, for example, a DC current detecting unit that detects a current flowing in a DC power supply line, an AC current detecting unit that obtains an output current of an inverter circuit based on a corrected PWM signal and a detected current, A configuration including
[0015]
According to the inverter device described in

claims

2 and 3, the correction unit extends the drive period of the basic vector that is shorter than the predetermined time for the PWM cycle and continues the drive period for the predetermined period or more, and also performs the basic vector for the extended time. Since the driving period corresponding to the inverse vector having the opposite phase is provided, the effective voltage value output from the inverter circuit is compensated, and the voltage value can be prevented from changing before and after the correction.
[0016]
According to the inverter device described in

claims

4 and 5, the correction unit is in phase with or opposite to the basic vector for the PWM cycle including the driving period corresponding to the zero vector and the driving period corresponding to one type of basic vector. Since a drive period corresponding to a predetermined time or more corresponding to a different type of basic vector having no phase is provided and a drive period corresponding to an inverse vector having an opposite phase to the basic vector of a different type for the provided time is provided, It is possible to detect currents of two phases different from each other with respect to the period. In the case of three phases, currents of all phases can be obtained.
[0017]
According to the inverter device described in any one of

claims

6 and 7, any one of the PWM cycles of the PWM signal output by the processor for driving the inverter circuit continues for a predetermined time or more and corresponds to the first basic vector corresponding to the first basic vector. A drive period, a second drive period longer than a predetermined time and shorter than the first drive period and corresponding to the second basic vector, and a shorter time or the same time longer than the second drive period Further, a third driving period corresponding to an inverse vector having a phase opposite to that of the second basic vector and a fourth driving period corresponding to a zero vector are provided.
[0018]
The use of such a processor corrects the driving period corresponding to the basic vector for each PWM cycle so as to continue for a predetermined time or more, and performs voltage compensation such that the output voltage does not change due to the correction. ). Further, currents of two different phases can be detected (claim 7).
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 shows an electrical configuration of the inverter device. The inverter device 1 drives a brushless motor 2 connected as a load, and includes a DC power supply circuit 3, an inverter circuit 4, a control unit 5, a gate drive circuit 6, and a current detection unit 7.
[0020]
The DC power supply circuit 3 is a voltage doubler rectifier circuit composed of a diode bridge 9 and capacitors 10 and 11, and a single-phase AC power supply 13 is connected to an input terminal of the DC power supply circuit 3 via a reactor 12. ing. The DC power supply circuit 3 outputs a DC voltage to power supply lines 14 and 15 (corresponding to DC power supply lines), and an inverter circuit 4 is connected between the power supply lines 14 and 15. . A detection resistor 8 is interposed in the power supply line 15, and a terminal on the DC power supply circuit 3 side is connected to a common ground with the control unit 5.
[0021]
Inverter circuit 4 is configured by connecting IGBTs Q1 to Q6 in a three-phase bridge between power supply lines 14 and 15. IGBTs Q1-Q3 correspond to upper-arm switching elements, and IGBTs Q4-Q6 correspond to lower-arm switching elements. IGBTs Q1 to Q6 are connected to reflux diodes D1 to D6 having the illustrated polarities, respectively. The

windings

2u, 2v, 2w of the brushless motor 2 are connected to the U-phase, V-phase, and W-phase output terminals 4u, 4v, 4w of the inverter circuit 4, respectively.
[0022]
The current detection unit 7 (corresponding to DC current detection means) includes an amplification circuit 16 for level-shifting the voltage across the detection resistor 8 to a positive voltage and then amplifying the voltage, and an A / D incorporated in a processor 17 described later. And a converter 18. The A / D converter 18 has a resolution of, for example, 10 bits.
[0023]
The control unit 5 includes a processor 17 such as a DSP (Digital Signal Processor) that can perform high-speed operations. The processor 17 includes an A / D converter 18, a CPU 19, a rewritable nonvolatile memory 20 storing an execution program for controlling the brushless motor 2, a volatile memory 21 storing temporary data, and the like. ing.
[0024]
FIG. 2 is a block diagram illustrating functions of the processor 17. That is, the processor 17 uses the A / D converter 22, the current calculator 23, the voltage command signal generator 24, and the PWM signal generator 25 according to the hardware circuit and the programs and data stored in the nonvolatile memory 20. And a function as the PWM correction unit 26 is realized.
[0025]
Here, the A / D converter 22 has a function corresponding to the A / D converter 18 and converts an analog signal input from the amplifier circuit 16 into a digital signal. The current calculation unit 23 (corresponding to an alternating current detection unit) uses the digital signal obtained by the conversion and corrected PWM signals Cup to Cwn to be described later to output currents Iu, Iv, Iw is calculated.
[0026]
The voltage command signal generation unit 24 calculates voltage command signals Vu, Vv, Vw corresponding to the output voltage of each phase using the calculated currents Iu, Iv, Iw, and generates a PWM signal generation unit 25 (PWM signal generation). ) Generates the PWM signals Dup, Dun, Dvp, Dvn, Dwp, Dwn based on a comparison between the voltage command signals Vu, Vv, Vw and the triangular wave signal Sc. The PWM correction unit 26 (corresponding to a correction unit) corrects the PWM signals Dup, Dun, Dvp, Dvn, Dwp, Dwn, and generates corrected PWM signals Cup, Cun, Cvp, Cvn, Cwp, Cwn. is there.
[0027]
The gate drive circuit 6 (corresponding to a drive signal generation means) receives the corrected PWM signals Cup to Cwn from the processor 17 and performs level conversion to generate drive signals Gup to Gwn to be applied to the gates of the IGBTs Q1 to Q6. ing. A position detector 27 composed of a Hall IC or the like is attached near the rotor of the brushless motor 2, and the voltage command signal generation unit 24 generates the voltage based on the position signal from the position detector 27. The phases of the command signals Vu, Vv, Vw are determined.
[0028]
Next, the operation of the present embodiment will be described with reference to FIGS. The IGBTs Q1 to Q6 are turned on when the corrected PWM signals Cup to Cwn output from the processor 17 are at H level, and are turned off when they are at L level. For each phase, the upper arm-side corrected PWM signal and the lower arm-side corrected PWM signal do not go to the H level at the same time, and the upper-arm-side corrected PWM signal and the lower-arm-side corrected PWM signal except for the dead time period. Is at H level.
[0029]
Therefore, based on the corrected PWM signals Cup to Cwn, the driving state in which the upper arm IGBTs Q1 to Q3 are on for each phase is represented by 1, and the driving state in which the lower arm IGBTs Q4 to Q6 are on. It is represented by 0, and is represented as a set in the order of U phase, V phase, and W phase. According to this notation, eight combinations of driving states of (000), (001), (010), (011), (100), (101), (110), and (111) occur. This combination corresponds to the voltage vector output from the inverter circuit 4 as shown in FIG.
[0030]
Here, the drive state (000) and the drive state (111) are a state in which all of the lower arm IGBTs Q4 to Q6 are turned on, and a state in which all of the upper arm IGBTs Q1 to Q3 are turned on. The output voltage becomes zero. In contrast, the states (001), (010), (011), (100), (101), and (110) are voltages having different phases. Therefore, in the following description, the states (000) and (111) are referred to as a zero vector, and the states (001), (010), (011), (100), (101), and (110) are defined as basic vectors. Call it.
[0031]
FIG. 4 shows the current flowing through the detection resistor 8 in (a) the driving state of the zero vector (111), (b) the driving state of the basic vector (101), and (c) the driving state of the basic vector (100). Is shown. Assuming that the current flowing through the detection resistor 8 is Ir and the direction shown is positive, the current Ir in each of the above vectors is as shown in the following table.
[0032]
[Table 1]

[0033]
As is apparent from this table, among the eight driving states determined according to the combination of ON and OFF of the IGBTs Q1 to Q6, when the driving state corresponds to the basic vector, + Iu, -Iu, + Iv, A current Ir equal to any one of -Iv, + Iw, and -Iw flows. Therefore, the current calculation unit 23 of the processor 17 can obtain the current shown in Table 1 from the current Ir detected by the current detection unit 7 and the current driving state of the inverter circuit 4.
[0034]
FIG. 5 shows the corrected PWM signals Cu, Cv, and Cw (described later), the current Ir at that time, and the waveforms of the W-phase current Iw obtained by the current calculation unit 23. In FIG. 5, the current calculator 23 calculates the currents Iu, Iv, and Iw for each PWM cycle, but may calculate the current for each half cycle.
[0035]
Now, in order to obtain the currents Iu, Iv, Iw of all phases for each PWM cycle (or PWM half cycle), the drive corresponding to two or more types of basic vectors that do not have the same phase or the opposite phase during the cycle. There needs to be a period. As a result, currents of two or more different phases corresponding to each basic vector can be detected, and the currents of the remaining phases can be obtained by calculation from the relational expression of Iu + Iv + Iw = 0.
[0036]
7 and 8 show (a) the PWM signals Du, Dv, and Dw and (b) the corrected PWM signals Cu, Cv, and Cw in the PWM half cycle. These PWM signals Du, Dv, Dw and the corrected PWM signals Cu, Cv, Cw represent the state in which the upper arm IGBTs Q1 to Q3 are turned on, and represent the lower arm IGBTs Q4 to The ON state of Q6 is represented by 0, and is a signal equivalent to the PWM signals Dup to Dwn and the corrected PWM signals Cup to Cwn, respectively.
[0037]
In the present embodiment, the PWM signals Du, Dv, and Dw are a well-known triangular wave comparison method (two-phase modulation) by comparing voltage command signals Vu, Vv, Vw having a phase difference of 120 ° (electrical angle) with the triangular wave signal Sc. ). FIG. 6 shows waveforms of the voltage command signals Vu, Vv, and Vw in the case of two-phase modulation. A PWM half cycle (hereinafter, simply referred to as a PWM cycle) of the PWM signals Du, Dv, and Dw generated by the two-phase modulation generally has the following two configurations.
[0038]
{Circle around (1)} A case in which periods T1 and T2 corresponding to two types of basic vectors and a period T3 corresponding to one zero vector (see FIG. 7A)
{Circle around (2)} A case where the period T1 corresponds to one type of basic vector and the period T3 corresponds to one zero vector (see FIG. 8A)
[0039]
The PWM cycle becomes (1) when the voltage command signals Vu, Vv, Vw are different from each other, and corresponds to, for example, the point P1 in FIG. Further, the PWM cycle becomes (2) when two of the voltage command signals Vu, Vv, and Vw (here, Vv and Vw) are equal, and in FIG. are doing.
[0040]
FIG. 7A shows a case where the driving state changes in the order of basic vector (011) → basic vector (001) → zero vector (000). As described above, the U-phase current −Iu can be detected by detecting the current Ir in the driving state of the basic vector (011), and the W-phase current + Iw can be detected in the driving state of the basic vector (001). Since the remaining V-phase current Iv is obtained by the calculation, the currents Iu, Iv, and Iw of all the phases can be eventually detected.
[0041]
However, after the processor 17 outputs the corrected PWM signals Cup to Cwn, the dead time, the delay time of the gate drive circuit 6, the turn-on time or the turn-off time of the IGBTs Q1 to Q6 before the energization state of the IGBTs Q1 to Q6 actually changes. The delay is caused by the presence of such elements. Further, even if the energization state of the IGBTs Q1 to Q6 changes, it takes some time for the current flowing through the detection resistor 8 to stabilize, and then the A / D converter 18 starts A / D conversion and performs digital conversion. A predetermined conversion time is required until data is output. If the total delay time caused by these various delay elements is Td, the period corresponding to the basic vector needs to be at least the time Td in order for the current detection unit 7 to detect the current Ir.
[0042]
The width of the period corresponding to the basic vector varies depending on the value of the voltage command signals Vu, Vv, Vw at each time, the amplitude of the voltage command signals Vu, Vv, Vw with respect to the amplitude of the triangular wave signal Sc, and the like. Generally, when two of the voltage command signals Vu, Vv, Vw are close to each other, or when the amplitude of the voltage command signals Vu, Vv, Vw is small, such as at the time of starting or at a low speed, The period width of the basic vector tends to be narrowed.
[0043]
FIG. 7B shows corrected PWM signals Cu, Cv, and Cw after correcting the PWM signals Du, Dv, and Dw such that the width of the period corresponding to the basic vector is equal to or larger than Td. Since the period T2 corresponding to the basic vector (001) before correction is shorter than Td, this period T2 is extended to Td to be T2 '(= Td). Further, a period T4 corresponding to the basic vector (001) and the basic vector (110) having the opposite phase to the basic vector (001) is added for the extended time T4 (= T2'-T2). This is to compensate so that the effective voltage output from the inverter circuit 4 does not change. Although the insertion position of the period T4 in the PWM cycle is arbitrary, it is preferable to insert the IGBTs Q1 to Q6 so that the number of switching times is as small as possible.
[0044]
As a result, the PWM cycle to which such correction is applied is the first driving period T1 corresponding to the first basic vector that continues for Td or more, and the second driving period T1 that is equal to or more than Td and shorter than the driving period T1. A second driving period T2 'corresponding to the basic vector, a third driving period T4 corresponding to an inverse vector which lasts for a shorter time than the driving period T2' and has an opposite phase to the second basic vector, and a zero vector And a fourth drive period T3 'corresponding to The PWM cycle that is not corrected includes a first driving period T1 corresponding to a first basic vector continuing for more than Td, a second driving period T2 corresponding to a second basic vector continuing for more than Td, and a zero vector. And a third drive period T3 corresponding to
[0045]
On the other hand, FIG. 8A shows a case where the driving state changes in the order of the basic vector (011) → the zero vector (000). In this case, since only one type of basic vector exists in the PWM cycle, only one phase current can be detected. Therefore, as shown in FIG. 8B, a driving period T2 corresponding to another basic vector that does not have the same or opposite phase to the basic vector (011), for example, (001) is provided in the cycle. Required. The additional driving period T2 is set to Td (or longer) for the above-described reason.
[0046]
In addition, even if a new basic vector (001) is added, the basic vector (110) having a phase opposite to that of the added basic vector (001) is used so that the effective voltage output from the inverter circuit 4 does not change. A period T4 is added. The arrangement of each period in the PWM period is arbitrary, but it is preferable to set so that the number of times of switching of the IGBTs Q1 to Q6 is minimized. As a result, even when only one type of basic vector exists in the PWM cycle before correction, it is possible to detect the current for all phases.
[0047]
The PWM cycle to which such correction has been performed is a first driving period T1 corresponding to a first basic vector that continues for Td or more, and a second basic vector that lasts for more than Td and shorter than the driving period T1. , A third driving period T4 corresponding to an inverse vector that continues for the same time as the driving period T2 and has an opposite phase to the second basic vector, and a fourth driving period T4 corresponding to the zero vector. And the driving period T3 ′.
[0048]
FIG. 9 is a flowchart of a method of correcting each PWM cycle executed by the processor 17 as a function of the PWM correction unit 26 based on a program stored in the nonvolatile memory 20. After generating the PWM signals Du, Dv, and Dw in the PWM cycle to be executed next at the present time, the PWM correction unit 26 performs the following processing on the basic vector in the PWM cycle.
[0049]
First, in step S1, it is determined whether or not the period corresponding to the basic vector is equal to or longer than Td, and if it is equal to or longer than Td, “YES” is determined and the process proceeds to step S4. On the other hand, if it is shorter than Td, “NO” is determined and the process proceeds to step S2, where the period corresponding to the basic vector is extended to Td. Then, in step S3, an inverse vector having an opposite phase to the basic vector is added, and the width of the period is set to (Td-period width before extension). In step S4, the PWM correction unit 26 determines whether or not the correction of all the basic vectors included in the PWM cycle has been completed. If the correction has not been completed, the PWM correction unit 26 determines “NO” and returns to step S1. On the other hand, if the processing has been completed, "YES" is determined, and the routine goes to Step S5.
[0050]
In step S5, the PWM correction unit 26 determines whether only one type of basic vector is included in the PWM cycle. Here, if there are two or more types of basic vectors, “NO” is determined and the process proceeds to step S8. If only one type is present, “YES” is determined and the process proceeds to step S6. In step S6, another basic vector that does not have the same or opposite phase as the only existing basic vector is added, and the width of the period is set to Td. Further, in step S7, an inverse vector having an opposite phase to the added basic vector is added, and the width of the period is set to Td.
[0051]
Thereafter, in step S8, the PWM correction unit 26 sets the width of the period corresponding to the zero vector by subtracting the width of the period corresponding to each of the basic vectors from the PWM half cycle T. At this time, the arrangement of each period in the PWM cycle may be changed so that the number of switching of the IGBTs Q1 to Q6 is reduced as much as possible.
[0052]
According to the present embodiment described above, the current detection unit 7 that detects the current Ir flowing through the power supply line 15 is provided, and the processor 17 includes the current Ir and the corrected PWM signals Cup to Cwn as functions of the current calculation unit 23. , The currents Iu, Iv, Iw can be obtained based on the motor current, so that the motor current is detected by a relatively simple configuration without providing a sensor and an amplifier circuit for detecting the current of each phase (at least two phases). be able to.
[0053]
In this case, a PWM correction unit 26 is provided, and the PWM signals Dup to Dwn output from the PWM signal generation unit 25 are corrected so that the period corresponding to the basic vector in each PWM cycle is equal to or longer than a predetermined time Td. Corrected PWM signals Cup to Cwn are generated and used as drive signals Gup to Gwn for IGBTs Q1 to Q6. Accordingly, even if there are delay elements such as a dead time, a delay time of the gate drive circuit 6, a switching time of the IGBTs Q1 to Q6, a stabilization time of the current Ir after switching, and a conversion time of the A / D converter 18, the current can be reduced. Ir, that is, the currents Iu, Iv, and Iw of each phase can be reliably detected. As a result, an inexpensive A / D converter 18 having a long conversion time can be used. Further, since the period corresponding to the inverse vector having the opposite phase to the corrected basic vector is provided for the corrected time, the effective voltage output from the inverter circuit 4 does not change.
[0054]
In a PWM cycle in which there is only one type of basic vector, correction has been made so as to provide a period corresponding to another basic vector that does not have the same or opposite phase relationship with the only basic vector. , Iw can be detected. Also in this case, since the period corresponding to the inverse vector having the opposite phase to the added basic vector is provided for the time equal to the added period, the effective voltage output from the inverter circuit 4 does not change.
[0055]
Further, in each PWM period, the arrangement of the corresponding period of each vector is adjusted so that the number of switching of the IGBTs Q1 to Q6 is minimized, including the base vector or the inverse vector newly added by the correction. An increase in switching loss due to the detection method can be suppressed as much as possible.
[0056]
Since the currents Iu, Iv, Iw can be always detected regardless of the rotation speed and the load state of the brushless motor 2, stable motor control can be realized. When combined with vector control, motor control with even higher precision is possible. In addition, due to such features, the inverter device 1 can be applied to compressor motors such as air conditioners and refrigerators, motors incorporated in home electric appliances and industrial equipment, and the like, which have a wide rotation speed range.
[0057]
(Second embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. The inverter device according to the present embodiment has the same electrical configuration as the inverter device 1 according to the first embodiment, but as a function of the voltage command generation unit, the PWM signals Du, Dv, and Dw are subjected to three-phase modulation. The difference is that they are generated.
[0058]
10 and 11 show (a) PWM signals Du, Dv, Dw and (b) corrected PWM signals Cu, Cv, Cw in the PWM half cycle. The PWM cycle of the PWM signals Du, Dv, and Dw generated by the three-phase modulation generally has the following two configurations.
[0059]
{Circle around (1)} A case in which periods T1 and T2 corresponding to two types of basic vectors and periods T3a and T3b corresponding to two zero vectors (see FIG. 10A)
{Circle around (2)} A case where the period T1 corresponds to one type of basic vector and the periods T3a and T3b correspond to two zero vectors (see FIG. 11A).
[0060]
The PWM cycle becomes (1) when the voltage command signals Vu, Vv and Vw are different from each other, and the PWM cycle becomes (2) when the voltage command signals Vu, Vv, It is when two of Vw (here, Vv and Vw) are equal. Even if the modulation method is different, correction may be performed for each PWM cycle according to the flowchart shown in FIG.
[0061]
FIG. 10A shows a case where the driving state changes in the order of zero vector (111) → basic vector (011) → basic vector (001) → zero vector (000). The period T2 before the correction is shorter than the time Td corresponding to the delay element. Therefore, as shown in FIG. 10B, this period T2 is extended to Td to be T2 '(= Td). Further, a period T4 corresponding to the basic vector (001) and the basic vector (110) having the opposite phase to the basic vector (001) is added for the extended time T4 (= T2'-T2). Accordingly, the period T3b ′ corresponding to the zero vector is shorter by 2 · T4 than the period T3b before correction. The newly added period T4 is inserted between the period T3a and the period T1 so that the number of switching times of the IGBTs Q1 to Q6 is reduced as much as possible. Note that the periods T1, T2 ', and T4 correspond to first, second, and third driving periods, respectively, and the periods T3a and T3b' correspond to a fourth driving period.
[0062]
On the other hand, FIG. 11A shows a case where the driving state changes in the order of zero vector (111) → basic vector (011) → zero vector (000). In this case, since only one type of basic vector exists in the PWM cycle, only one phase current can be detected. Therefore, as shown in FIG. 11B, a drive period T2 (= Td) corresponding to another basic vector that does not have the same or opposite phase relationship with the basic vector (011) during the period, for example, (001). And a period T4 (= T2) corresponding to the basic vector (110) having the opposite phase to the basic vector (001). Also in this case, the periods are arranged so that the number of times of switching of the IGBTs Q1 to Q6 is minimized. The periods T1, T2, and T4 correspond to first, second, and third driving periods, respectively, and the periods T3a and T3b 'correspond to a fourth driving period.
[0063]
As described above, according to the present invention, the currents Iu, Iv, Iw can be detected by the same means even if the modulation schemes are different, and the first embodiment employing the two-phase modulation can also be employed in the present embodiment employing the three-phase modulation. The same operation and effect as those of the embodiment can be obtained.
[0064]
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings. For example, the present invention can be modified or expanded as follows.
When the width of the period corresponding to the basic vector is shorter than the time Td, the period is extended to Td, but may be extended beyond Td. Similarly, when there is only one type of basic vector, the width of the period corresponding to another basic vector added to the PWM cycle may exceed Td.
The present invention is to correct so that the period corresponding to the basic vector included in the PWM cycle continues for the time Td or more, and the correction process when only one type of basic vector exists is performed as necessary. You may.
[0065]
The PWM signal generation unit 25 may generate the PWM signals Du, Dv, and Dw using not only the triangular wave comparison method but also a space vector method or the like. Further, the carrier signal is not limited to the triangular wave signal Sc, and may be a sawtooth signal.
The position detector 27 may be omitted by estimating the rotor position based on the detected currents Iu, Iv, Iw. The motor is not limited to a brushless motor, but may be an induction motor or a synchronous motor. Further, the load of the inverter device 1 is not limited to a motor.
[0066]
【The invention's effect】
The inverter device of the present invention corrects the PWM signal so that the drive period corresponding to the basic vector lasts for a predetermined period or more for each PWM cycle, so that the conversion time of the A / D converter, the drive signal generation means, and the switching element The output current of the inverter circuit can be reliably detected without being restricted by a delay time or the like.
[Brief description of the drawings]
FIG. 1 is an electrical configuration diagram of an inverter device according to a first embodiment of the present invention.
FIG. 2 is a block diagram illustrating functions of a processor.
FIG. 3 is a diagram showing a voltage vector output by an inverter circuit.
FIG. 4 is a diagram showing a current flowing through a detection resistor in a driving state corresponding to each vector.
FIG. 5 is a diagram showing corrected PWM signals Cu, Cv, Cw and currents Ir, Iw.
FIG. 6 is a diagram showing waveforms of voltage command signals Vu, Vv, and Vw in the case of two-phase modulation.
FIG. 7 is a diagram showing PWM signals before and after correction in a PWM half cycle including two types of basic vectors.
FIG. 8 is a diagram showing PWM signals before and after correction in a PWM half cycle including one type of basic vector.
FIG. 9 is a flowchart showing a method of correcting a PWM signal.
FIG. 10 is a diagram corresponding to FIG. 7, showing a second embodiment of the present invention;
FIG. 11 is a diagram corresponding to FIG. 8;
[Explanation of symbols]
1 is an inverter device, 4 is an inverter circuit, 6 is a gate drive circuit (drive signal generation means), 7 is a current detection unit (DC current detection means), 14 and 15 are power supply lines (DC power supply lines), 17 is a processor, Reference numeral 23 denotes a current calculation unit (AC current detection unit), 25 denotes a PWM signal generation unit (PWM signal generation unit), 26 denotes a PWM correction unit (correction unit), and Q1 to Q6 denote IGBTs (switching elements).

Claims

直流電源線を通して直流電圧を入力し、駆動信号に基づいて複数のスイッチング素子を通断電することによりゼロベクトルに対応した電圧と基本ベクトルに対応した電圧とからなる交流電圧を出力するインバータ回路と、
各ＰＷＭ周期が前記ゼロベクトルに対応した駆動期間と前記基本ベクトルに対応した駆動期間とから構成されるＰＷＭ信号を生成するＰＷＭ信号生成手段と、
各ＰＷＭ周期について前記基本ベクトルに対応した駆動期間が所定時間以上継続するように前記ＰＷＭ信号を補正した補正ＰＷＭ信号を出力する補正手段と、
前記補正ＰＷＭ信号に基づいて前記スイッチング素子の駆動信号を生成する駆動信号生成手段とを備えて構成されていることを特徴とするインバータ装置。An inverter circuit that inputs a DC voltage through a DC power supply line, and outputs an AC voltage composed of a voltage corresponding to a zero vector and a voltage corresponding to a basic vector by cutting off a plurality of switching elements based on a drive signal; ,
PWM signal generating means for generating a PWM signal in which each PWM cycle includes a driving period corresponding to the zero vector and a driving period corresponding to the basic vector;
Correcting means for outputting a corrected PWM signal obtained by correcting the PWM signal so that a driving period corresponding to the basic vector continues for a predetermined time or more for each PWM cycle;
A drive signal generating unit configured to generate a drive signal for the switching element based on the corrected PWM signal.

前記補正手段は、各ＰＷＭ周期について、所定時間に満たない基本ベクトルの駆動期間を延長して所定時間以上継続させるとともに、その延長した時間だけ前記基本ベクトルに対し逆位相となる逆ベクトルに対応した駆動期間を設けることを特徴とする請求項１記載のインバータ装置。For each PWM cycle, the correction means extends the drive period of the basic vector that is shorter than the predetermined time and continues it for a predetermined time or more, and corresponds to the inverse vector having the opposite phase to the basic vector for the extended time. The inverter device according to claim 1, wherein a driving period is provided.

前記補正手段は、前記スイッチング素子のスイッチング回数が少なくなるように前記逆ベクトルに対応した駆動期間を設けることを特徴とする請求項２記載のインバータ装置。3. The inverter device according to claim 2, wherein the correction unit provides a driving period corresponding to the inverse vector so that the number of times of switching of the switching element is reduced.

前記補正手段は、ゼロベクトルに対応した駆動期間と１種類の基本ベクトルに対応した駆動期間とからなるＰＷＭ周期について、前記基本ベクトルと同位相または逆位相とならない他の基本ベクトルに対応した所定時間以上の駆動期間を設けるとともに、その設けた時間だけ前記他の基本ベクトルに対し逆位相となる逆ベクトルに対応した駆動期間を設けることを特徴とする請求項１ないし３の何れかに記載のインバータ装置。The correction means may determine, for a PWM cycle composed of a driving period corresponding to a zero vector and a driving period corresponding to one type of basic vector, a predetermined time corresponding to another basic vector that is not in phase or opposite phase with the basic vector. 4. The inverter according to claim 1, wherein the driving period is provided, and a driving period corresponding to an inverse vector having an opposite phase to the other basic vector is provided for the provided time. apparatus.

前記補正手段は、前記スイッチング素子のスイッチング回数が少なくなるように前記他の基本ベクトルに対応した駆動期間およびその逆ベクトルに対応した駆動期間を設けることを特徴とする請求項４記載のインバータ装置。5. The inverter device according to claim 4, wherein the correction unit provides a driving period corresponding to the other basic vector and a driving period corresponding to an inverse vector thereof so that the number of times of switching of the switching element is reduced.

ＰＷＭ信号を出力するプロセッサと、スイッチング素子を有し該スイッチング素子が前記ＰＷＭ信号に基づいて駆動されることによりゼロベクトルに対応した電圧と複数の基本ベクトルに対応した電圧を出力可能なインバータ回路とを備え、
前記プロセッサが出力するＰＷＭ信号の何れかのＰＷＭ周期が、
所定時間以上継続し第１の基本ベクトルに対応した第１の駆動期間と、
所定時間以上で且つ前記第１の駆動期間よりも短い時間継続し第２の基本ベクトルに対応した第２の駆動期間と、
前記第２の駆動期間よりも短い時間継続し前記第２の基本ベクトルに対し逆位相となる逆ベクトルに対応した第３の駆動期間と、
ゼロベクトルに対応した第４の駆動期間とを備えて構成されていることを特徴とするインバータ装置。A processor that outputs a PWM signal, and an inverter circuit that has a switching element and that can output a voltage corresponding to a zero vector and a voltage corresponding to a plurality of basic vectors by driving the switching element based on the PWM signal. With
Any one of the PWM periods of the PWM signal output by the processor is:
A first driving period that continues for a predetermined time or more and corresponds to the first basic vector;
A second driving period that is longer than a predetermined time and shorter than the first driving period and corresponds to a second basic vector;
A third driving period corresponding to an inverse vector that lasts for a shorter time than the second driving period and has an opposite phase to the second basic vector;
An inverter device comprising: a fourth driving period corresponding to a zero vector.

ＰＷＭ信号を出力するプロセッサと、スイッチング素子を有し該スイッチング素子が前記ＰＷＭ信号に基づいて駆動されることによりゼロベクトルに対応した電圧と複数の基本ベクトルに対応した電圧を出力可能なインバータ回路とを備え、
前記プロセッサが出力するＰＷＭ信号の何れかのＰＷＭ周期が、
所定時間以上継続し第１の基本ベクトルに対応した第１の駆動期間と、
所定時間以上で且つ前記第１の駆動期間よりも短い時間継続し第２の基本ベクトルに対応した第２の駆動期間と、
前記第２の駆動期間と同じ時間継続し前記第２の基本ベクトルに対し逆位相となる逆ベクトルに対応した第３の駆動期間と、
ゼロベクトルに対応した第４の駆動期間とを備えて構成されていることを特徴とするインバータ装置。A processor that outputs a PWM signal, and an inverter circuit that has a switching element and that can output a voltage corresponding to a zero vector and a voltage corresponding to a plurality of basic vectors by driving the switching element based on the PWM signal. With
Any one of the PWM periods of the PWM signal output by the processor is:
A first driving period that continues for a predetermined time or more and corresponds to the first basic vector;
A second driving period that is longer than a predetermined time and shorter than the first driving period and corresponds to a second basic vector;
A third driving period corresponding to an inverse vector having the same time as the second driving period and having an opposite phase to the second basic vector;
An inverter device comprising: a fourth driving period corresponding to a zero vector.

前記インバータ回路は、２つのスイッチング素子を直列接続してなるアームを２つ以上有し、前記ゼロベクトルに対応した駆動期間において全ての上アーム側のスイッチング素子または全ての下アーム側のスイッチング素子をオン駆動するように構成されていることを特徴とする請求項６または７記載のインバータ装置。The inverter circuit has two or more arms in which two switching elements are connected in series, and all the upper-arm switching elements or all the lower-arm switching elements are driven in a driving period corresponding to the zero vector. The inverter device according to claim 6, wherein the inverter device is configured to be turned on.

前記インバータ回路は、２つのスイッチング素子を直列接続してなるアームを２つ以上有し、前記基本ベクトルに対応した駆動期間において、１つ以上の上アーム側のスイッチング素子をオン駆動し、且つ、１つ以上の下アーム側のスイッチング素子をオン駆動するように構成されていることを特徴とする請求項６または７記載のインバータ装置。The inverter circuit has two or more arms formed by connecting two switching elements in series, and in a driving period corresponding to the basic vector, turns on one or more switching elements on the upper arm side, and 8. The inverter device according to claim 6, wherein one or more lower-arm switching elements are turned on.