JP2006238637A - Inverter apparatus - Google Patents
Inverter apparatus Download PDFInfo
- Publication number
- JP2006238637A JP2006238637A JP2005050895A JP2005050895A JP2006238637A JP 2006238637 A JP2006238637 A JP 2006238637A JP 2005050895 A JP2005050895 A JP 2005050895A JP 2005050895 A JP2005050895 A JP 2005050895A JP 2006238637 A JP2006238637 A JP 2006238637A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- basic
- pwm
- pwm signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、インバータ回路への入力電流を用いて当該インバータ回路の出力電流を検出可能なインバータ装置に関する。 The present invention relates to an inverter device that can detect an output current of an inverter circuit using an input current to the inverter circuit.
インバータの出力電流を検出するには、従来から以下のような手段が用いられている。
特許文献１に記載された電流検出装置は、インバータ装置の順変換部と逆変換部との間に電流検出手段を備え、この電流検出手段で発生する電圧を、各相の端子電圧の組み合わせ信号を発生する論理回路の信号でサンプルホールドして電流を検出するようになっている。
Conventionally, the following means are used to detect the output current of the inverter.
The current detection device described in
特許文献２に記載された電流検出装置は、インバータの下アーム側の各スイッチング素子と直流電源線との間にそれぞれシャント抵抗を備え、これらシャント抵抗に生じる電圧に基づいて電流を検出するようになっている（３シャント抵抗方式）。 The current detection device described in Patent Document 2 includes shunt resistors between each switching element on the lower arm side of the inverter and the DC power supply line, and detects current based on voltages generated in these shunt resistors. (3 shunt resistance method).
特許文献３に記載された電流推定器は、特許文献１記載の電流検出装置と同様にインバータに入力される電流に基づいて相電流を測定するものである。この電流推定器は、複数のＰＷＭ周期からなる制御サイクル期間を設定し、この中の１つのＰＷＭ周期において電流測定に必要な時間だけスイッチング状態を継続させ、制御サイクル期間におけるその他の全てのＰＷＭ周期においてスイッチング状態の継続時間を均等に短縮するようになっている。
この他にも、インバータ回路の出力端子とモータ巻線との間に２個または３個のＤＣＣＴ（Direct Current Current Transformer）素子を配置して、インバータ回路の出力電流を直接的に検出する方式がある。
In addition, there is a method for directly detecting the output current of the inverter circuit by arranging two or three DCCT (Direct Current Current Transformer) elements between the output terminal of the inverter circuit and the motor winding. is there.
モータなどの負荷が接続されたインバータ装置において、モータの駆動制御に用いるため、あるいはインバータ装置やモータの過電流保護に用いるため、モータ巻線に流れる電流を検出することが必要となる。引用文献２に記載された３シャント方式による電流検出装置は、３つの抵抗とそれぞれの端子電圧を増幅するための３つの増幅回路が必要となり、回路構成が複雑化してしまう。また、上記ＤＣＣＴ素子は高価であり、インバータ装置全体としてのコストが高くなる問題がある。 In an inverter device to which a load such as a motor is connected, it is necessary to detect the current flowing in the motor winding in order to use it for motor drive control or to use for overcurrent protection of the inverter device and the motor. The current detection device based on the 3-shunt method described in the cited document 2 requires three resistors and three amplifier circuits for amplifying the respective terminal voltages, which complicates the circuit configuration. Further, the DCCT element is expensive, and there is a problem that the cost of the entire inverter device is increased.
これに対し、特許文献１に記載された電流検出装置は、直流電源線に抵抗（電流検出手段）を設けることにより、従来から提案されている種々の電流検出方式に比べて構成が簡素となり、コスト的にも有利となる。この電流検出装置は、三相ブリッジインバータ回路のＵ相、Ｖ相、Ｗ相の各アームを構成するスイッチング素子のオンオフ状態と直流電源線に流れる電流との間に存在する一定の対応関係に基づいてモータ電流を検出するようになっている。図１３は、２相変調を用いた場合のＰＷＭ信号Ｃup、Ｃvp、Ｃwp、直流電源線の抵抗に流れる電流ＩｒおよびＷ相の電流Ｉｗを示している。
On the other hand, the current detection device described in
しかしながら、この電流検出装置を実際にインバータ回路に適用する場合、駆動回路やスイッチング素子の遅延時間、抵抗の両端電圧をディジタルデータに変換して取り込むためのＡ／Ｄ変換器の変換時間などが存在するために、ＰＷＭ周期によっては電流を検出できない場合がある。 However, when this current detection device is actually applied to an inverter circuit, there are a delay time of a drive circuit and a switching element, a conversion time of an A / D converter for converting a voltage across a resistor into digital data, and the like. Therefore, the current may not be detected depending on the PWM cycle.
これに対し、特許文献３に記載された電流推定器は、複数のＰＷＭ周期からなる制御サイクル期間のうち少なくとも１つのＰＷＭ周期において電流検出に必要な時間を確保することができる。しかし、この電流推定器を用いると電圧波形や電流波形が歪むことが考えられる。そして、ＰＷＭ周期における単純な時間調整だけでは、特に電圧利用率が低い場合に電流検出に必要な時間を確保することができない状態が続くため、より深刻な波形歪みが継続的に生じてしまう。 On the other hand, the current estimator described in Patent Document 3 can secure the time required for current detection in at least one PWM cycle among control cycle periods composed of a plurality of PWM cycles. However, when this current estimator is used, the voltage waveform or current waveform may be distorted. Further, since only a simple time adjustment in the PWM cycle can keep a time required for current detection particularly when the voltage utilization rate is low, more serious waveform distortion continuously occurs.
本発明は上記事情に鑑みてなされたもので、その目的は、波形歪みの発生を抑えつつインバータ回路への入力電流に基づいて当該インバータ回路の出力電流を得ることができるインバータ装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to provide an inverter device capable of obtaining the output current of the inverter circuit based on the input current to the inverter circuit while suppressing the occurrence of waveform distortion. It is in.
上記目的を達成するため、本発明のインバータ装置は、
駆動信号に基づいて複数のスイッチング素子を通断電することによりゼロベクトルに対応した電圧と互いに６０°の位相差を持つ基本ベクトルに対応した電圧とを出力可能なインバータ回路と、
前記インバータ回路の出力電圧を指令する電圧指令ベクトルに基づいてＰＷＭ信号を生成するＰＷＭ信号生成手段と、
前記ＰＷＭ信号に基づいて前記スイッチング素子の駆動信号を生成する駆動信号生成手段と、
前記インバータ回路への入力電流を検出する入力電流検出手段と、
前記ＰＷＭ信号と前記検出電流とに基づいて前記インバータ回路の各相の出力電流を得る出力電流検出手段とを備え、
前記ＰＷＭ信号生成手段は、ＰＷＭ周期ごとに、前記電圧指令ベクトルを挟むように位置し且つ互いに１２０°の位相差を持つ２つの基本ベクトルとゼロベクトルとを選択的に組み合わせることによりＰＷＭ信号を生成し、その組み合わせた各基本ベクトルの継続時間が前記電流検出に必要な下限値よりも短い場合には、当該基本ベクトルの継続時間を前記下限値以上に設定するとともに、他のＰＷＭ周期において当該基本ベクトルの継続時間を短縮補正するように構成されていることを特徴とする。
In order to achieve the above object, an inverter device according to the present invention provides:
An inverter circuit capable of outputting a voltage corresponding to a zero vector and a voltage corresponding to a basic vector having a phase difference of 60 ° from each other by cutting off a plurality of switching elements based on a drive signal;
PWM signal generating means for generating a PWM signal based on a voltage command vector that commands the output voltage of the inverter circuit;
Drive signal generating means for generating a drive signal for the switching element based on the PWM signal;
Input current detecting means for detecting an input current to the inverter circuit;
An output current detecting means for obtaining an output current of each phase of the inverter circuit based on the PWM signal and the detected current;
The PWM signal generation means generates a PWM signal by selectively combining two basic vectors and a zero vector, which are positioned so as to sandwich the voltage command vector and have a phase difference of 120 ° with respect to each other, every PWM period. If the duration of each of the combined basic vectors is shorter than the lower limit value necessary for the current detection, the duration of the basic vector is set to be equal to or greater than the lower limit value, and the basic vector is set in another PWM cycle A feature is that the duration of the vector is shortened and corrected.
このように互いに１２０°の位相差を持つ一対の基本ベクトルを選択して電圧指令ベクトルを構成すると、互いに６０°の位相差を持つ一対の基本ベクトルを選択して電圧指令ベクトルを構成する場合に比べ、何れか一方の基本ベクトルの大きさが増大する。基本ベクトルの大きさは、当該基本ベクトルに対応したスイッチング状態の継続時間（通電時間）に対応する。この基本ベクトルの選択の下で、各基本ベクトルの継続時間が電流検出に必要な下限値以上となるように当該基本ベクトルの継続時間を増大補正して延長し、その補償として他のＰＷＭ周期において当該基本ベクトルの継続時間を短縮補正する。 When a voltage command vector is configured by selecting a pair of basic vectors having a phase difference of 120 ° from each other in this way, a voltage command vector is configured by selecting a pair of basic vectors having a phase difference of 60 ° from each other. In comparison, the magnitude of either one of the basic vectors increases. The magnitude of the basic vector corresponds to the duration (energization time) of the switching state corresponding to the basic vector. Under the selection of this basic vector, the duration of each basic vector is increased and extended so that the duration of each basic vector is equal to or greater than the lower limit required for current detection. The duration of the basic vector is shortened and corrected.
本発明のインバータ装置によれば、従来のインバータ装置と比べて基本ベクトルの継続時間の補正が必要となるＰＷＭ周期の発生頻度を低減することができるので、波形歪みの発生を抑えつつインバータ回路の出力電流を検出することができる。 According to the inverter device of the present invention, it is possible to reduce the occurrence frequency of the PWM cycle that requires correction of the duration of the basic vector as compared with the conventional inverter device. The output current can be detected.
（第１の実施形態）
以下、本発明の一実施形態について図１ないし図１１を参照しながら説明する。
図１は、インバータ装置の電気的構成を示している。このインバータ装置１は、負荷として接続されたブラシレスモータ２（以下、単にモータ２と称す）を駆動するものであって、直流電源回路３、インバータ回路４、制御部５、ゲート駆動回路６および電流検出部７から構成されている。
(First embodiment)
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
FIG. 1 shows an electrical configuration of the inverter device. The
このうち直流電源回路３は、ダイオードブリッジ９とコンデンサ１０、１１とから構成される倍電圧整流回路であり、その入力端子にはリアクトル１２を介して単相交流電源１３が接続されるようになっている。この直流電源回路３は、直流電源線１４、１５に対し直流電圧を出力するようになっており、直流電源線１４と１５の間にはインバータ回路４が接続されている。直流電源線１５には電流検出部７の一部をなす検出用抵抗８が介挿されており、その直流電源回路３側の端子は制御部５と共通のグランドに接続されている。
Among these, the DC power supply circuit 3 is a voltage doubler rectifier circuit composed of a diode bridge 9 and
インバータ回路４は、直流電源線１４と１５の間にＩＧＢＴＱ１〜Ｑ６が三相ブリッジ接続された構成を有している。ＩＧＢＴＱ１〜Ｑ３は上アーム側のスイッチング素子であり、ＩＧＢＴＱ４〜Ｑ６は下アーム側のスイッチング素子である。ＩＧＢＴＱ１〜Ｑ６には、それぞれ図示極性の還流用のダイオードＤ１〜Ｄ６が接続されている。このインバータ回路４のＵ相、Ｖ相、Ｗ相の各出力端子４ｕ、４ｖ、４ｗには、それぞれモータ２の巻線２ｕ、２ｖ、２ｗが接続されるようになっている。
The
電流検出部７（入力電流検出手段に相当）は、検出用抵抗８と、この検出用抵抗８の端子間をレベルシフトして正の電圧とした後に増幅する増幅回路１６と、後述するプロセッサ１７に内蔵されたＡ／Ｄ変換器１８とから構成されている。Ａ／Ｄ変換器１８は、例えば１０ビットの分解能を有している。
The current detection unit 7 (corresponding to input current detection means) includes a
制御部５は、ＤＳＰ（Digital Signal Processor）などの高速演算可能なプロセッサ１７により構成されている。このプロセッサ１７は、上記Ａ／Ｄ変換器１８、ＣＰＵ１９、モータ２を制御するための実行プログラムが格納された書き換え可能な不揮発性メモリ２０、一時的なデータが格納される揮発性メモリ２１などを備えている。
The control unit 5 is configured by a
図２は、プロセッサ１７の機能を表すブロック図である。プロセッサ１７は、そのハードウェア回路および不揮発性メモリ２０に記憶されているプログラムとデータにより、Ａ／Ｄ変換器１８、電流演算部２２、電圧指令信号生成部２３およびＰＷＭ信号生成部２４としての機能を実現するようになっている。
FIG. 2 is a block diagram showing functions of the
ここで、Ａ／Ｄ変換器１８は、増幅回路１６から入力されるアナログ信号をディジタル信号に変換するものである。また、電流演算部２２（出力電流検出手段に相当）は、Ａ／Ｄ変換して得られたディジタル信号と後述するＰＷＭ信号Ｃup〜Ｃwnとを用いてモータ２の巻線に流れる相電流Ｉｕ、Ｉｖ、Ｉｗを演算するものである。
Here, the A /
電圧指令信号生成部２３は、モータ２の回転速度指令値、回転速度検出値、ロータ位置、演算した電流Ｉｕ、Ｉｖ、Ｉｗなどに基づいて、ＰＷＭ周期Ｔごとにインバータ回路４が出力すべき電圧指令ベクトルＶｒを演算するものである。また、ＰＷＭ信号生成部２４（ＰＷＭ信号生成手段に相当）は、いわゆる空間ベクトル法によりＰＷＭ周期Ｔごとに上記電圧指令ベクトルＶｒを構成する基本ベクトルとゼロベクトルとを選択し、さらに後述する補正処理を実行してＰＷＭ信号Ｃup、Ｃun、Ｃvp、Ｃvn、Ｃwp、Ｃwnを生成するものである。
The voltage
ゲート駆動回路６（駆動信号生成手段に相当）は、プロセッサ１７からＰＷＭ信号Ｃup〜Ｃwnを入力してレベル変換を行い、ＩＧＢＴＱ１〜Ｑ６の各ゲートに与える駆動信号Ｇup〜Ｇwnを生成するようになっている。なお、モータ２のロータ近傍には、ホールＩＣなどから構成される位置検出器２５が取り付けられており、電圧指令信号生成部２３は、この位置検出器２５からの位置信号に基づいてロータ位置および回転速度を検出するようになっている。
The gate drive circuit 6 (corresponding to drive signal generation means) receives the PWM signals Cup to Cwn from the
次に、本実施形態の作用について図３ないし図１１も参照しながら説明する。
インバータ回路４を構成するＩＧＢＴＱ１〜Ｑ６は、それぞれプロセッサ１７から出力されるＰＷＭ信号Ｃup〜ＣwnがＨレベルのときにオン駆動され、Ｌレベルのときにオフ駆動される。各相について、上アーム側のＰＷＭ信号と下アーム側のＰＷＭ信号が同時にＨレベルとなることはなく、デッドタイム期間を除けば上アーム側のＰＷＭ信号と下アーム側のＰＷＭ信号の何れか一方がＨレベルとなっている。
Next, the operation of this embodiment will be described with reference to FIGS.
The IGBTs Q1 to Q6 constituting the
そこで、各相ごとに上アーム側のＩＧＢＴＱ１〜Ｑ３がオンしている駆動状態を１で表し、下アーム側のＩＧＢＴＱ４〜Ｑ６がオンしている駆動状態を０で表し、それをＵ相、Ｖ相、Ｗ相の順に並べることにより、インバータ回路４が出力可能なゼロベクトルＶ０、Ｖ７と６つの基本電圧ベクトルＶ１〜Ｖ６を表す。この表記によれば、Ｖ０＝（０００）、Ｖ１＝（１００）、Ｖ２＝（１１０）、Ｖ３＝（０１０）、Ｖ４＝（０１１）、Ｖ５＝（００１）、Ｖ６＝（１０１）、Ｖ７＝（１１１）となる。図３に示すように、基本ベクトルＶ１〜Ｖ６は、αβ座標において互いに６０°の位相差を有している。
Therefore, for each phase, the driving state in which the upper arm side IGBTs Q1 to Q3 are turned on is represented by 1, and the driving state in which the lower arm side IGBTs Q4 to Q6 are turned on is represented by 0. By arranging them in the order of phase and phase W, zero vectors V0 and V7 and six basic voltage vectors V1 to V6 that can be output by the
図４は、一例として（ａ）ゼロベクトルＶ７（１１１）の駆動状態、（ｂ）基本ベクトルＶ６（１０１）の駆動状態、（ｃ）基本ベクトルＶ１（１００）の駆動状態において検出用抵抗８に流れる電流を示している。この検出用抵抗８に流れる電流をＩｒとし、図示した方向を正とすれば、上記各ベクトルに対応した通電時おける電流Ｉｒは次の表に示すようになる。
As an example, FIG. 4 shows the
この表から明らかとなるように、ＩＧＢＴＱ１〜Ｑ６のオンとオフとの組み合わせに応じて決まる８つの駆動状態のうち基本ベクトルＶ１〜Ｖ６に対応した駆動状態のときには、検出用抵抗８に＋Ｉｕ、−Ｉｗ、＋Ｉｖ、−Ｉｕ、＋Ｉｗ、−Ｉｖの何れかに等しい電流Ｉｒが流れる。従って、プロセッサ１７の電流演算部２２は、電流検出部７で検出した電流Ｉｒと現在のインバータ回路４の駆動状態とに基づいて、表１に示された相電流を検出することができる。
As is apparent from this table, in the driving state corresponding to the basic vectors V1 to V6 among the eight driving states determined according to the combination of ON and OFF of the IGBTs Q1 to Q6, + Iu, − A current Ir equal to any of Iw, + Iv, -Iu, + Iw, and -Iv flows. Therefore, the
ＰＷＭ信号生成部２４は、空間ベクトル法によりＰＷＭ周期Ｔごとに電圧指令ベクトルＶｒを構成する２つの基本ベクトルと１つのゼロベクトルとを選択し、それらをスイッチング回数が少なくなるように組み合わせてＰＷＭ信号Ｃup〜Ｃwnを生成する。あるＰＷＭ周期において全相の電流Ｉｕ、Ｉｖ、Ｉｗを検出するためには、当該周期中に、同位相または逆位相の関係とならない２種類の基本ベクトルに対応した駆動期間が存在することが必要となる。これにより、各基本ベクトルに対応して異なる２相の電流を検出でき、残る１相の電流はＩｕ＋Ｉｖ＋Ｉｗ＝０の関係式から演算により求めることができる。
The PWM
そこで、この基本ベクトルの選択について説明する。
図５は、αβ座標における電圧指令ベクトルＶｒと基本ベクトルとの関係を示している。ここでは、電圧指令ベクトルＶｒが、基本ベクトルＶ１とＶ２の間に存在し、且つ基本ベクトルＶ２との位相差が小さい場合を例示している。（ａ）〜（ｃ）は、基本ベクトルを用いて電圧指令ベクトルＶｒを得るための３つのベクトル構成を示している。
Therefore, selection of this basic vector will be described.
FIG. 5 shows the relationship between the voltage command vector Vr and the basic vector in the αβ coordinates. Here, a case where the voltage command vector Vr exists between the basic vectors V1 and V2 and the phase difference from the basic vector V2 is small is illustrated. (A)-(c) has shown three vector configurations for obtaining voltage command vector Vr using a basic vector.
図５（ａ）は、従来と同様に６０°の位相差を持つ２つの基本ベクトルＶ１とＶ２を用いる場合である。電圧指令ベクトルＶｒと基本ベクトルＶ２との位相差が小さいことから、基本ベクトルＶ２の成分（大きさ）は電圧指令ベクトルＶｒとほぼ同じであるが、基本ベクトルＶ１の成分（大きさ）は極端に小さくなる。電圧指令ベクトルＶｒの形成に関与する基本ベクトルの大きさ（以下、単に基本ベクトルの大きさと言う）は、基本ベクトルに対応した駆動状態（スイッチング状態）の継続時間に対応する。従って、図５（ａ）に示すように基本ベクトルＶ１の大きさが小さいと、当該ＰＷＭ周期において基本ベクトルＶ１に対応した駆動状態の継続時間（基本ベクトルＶ１に対応した期間）が短くなる。 FIG. 5A shows a case where two basic vectors V1 and V2 having a phase difference of 60 ° are used as in the conventional case. Since the phase difference between the voltage command vector Vr and the basic vector V2 is small, the component (magnitude) of the basic vector V2 is almost the same as the voltage command vector Vr, but the component (magnitude) of the basic vector V1 is extremely large. Get smaller. The magnitude of the basic vector involved in the formation of the voltage command vector Vr (hereinafter simply referred to as the magnitude of the basic vector) corresponds to the duration of the driving state (switching state) corresponding to the basic vector. Therefore, as shown in FIG. 5A, when the magnitude of the basic vector V1 is small, the driving state duration (period corresponding to the basic vector V1) corresponding to the basic vector V1 in the PWM cycle is shortened.
ところで、プロセッサ１７がＰＷＭ信号Ｃup〜Ｃwnを出力した後ＩＧＢＴＱ１〜Ｑ６の通電状態が実際に変化するまでには、デッドタイム、ゲート駆動回路６の遅延時間、ＩＧＢＴＱ１〜Ｑ６のターンオン時間またはターンオフ時間などの要素が介在することによって遅れが生じる。さらに、ＩＧＢＴＱ１〜Ｑ６の通電状態が変化しても、検出用抵抗８に流れる電流が安定するまでに若干の時間を要し、その後Ａ／Ｄ変換器１８がＡ／Ｄ変換を開始してディジタルデータが出力されるまでに所定の変換時間が必要となる。こうした種々の遅延要素に起因する全遅延時間をＴｄとすれば、電流検出部７が電流Ｉｒを検出するためには、基本ベクトルに対応した期間が少なくとも時間Ｔｄ（下限値に相当）以上であることが必要となる。
By the way, after the
図６は、６０°の位相差を持つ２つの基本ベクトルとゼロベクトルを用いて電圧指令ベクトルＶｒを構成する従来方式の場合に、基本ベクトルに対応した期間が上述した時間Ｔｄ未満となり電流検出ができない領域を示している。αβ座標の原点を中心とする円内は、モータ２の回転速度が低いためあるいは軽負荷のためにインバータ回路４の出力電圧が低い領域であり、基本ベクトルに沿った領域内は、電圧指令ベクトルＶｒが一方の基本ベクトルに接近するために他方の基本ベクトルの大きさが小さくなる領域である。
FIG. 6 shows that in the case of the conventional method in which the voltage command vector Vr is configured using two basic vectors having a phase difference of 60 ° and a zero vector, the period corresponding to the basic vector is less than the above-described time Td and current detection is performed. Indicates an area that cannot be performed. A circle centered at the origin of the αβ coordinate is a region where the output voltage of the
そこで、ＰＷＭ信号生成部２４は、電圧指令ベクトルＶｒを挟むように位置し且つ互いに１２０°の位相差を持つ２つの基本ベクトルとゼロベクトルとを選択的に組み合わせることによりＰＷＭ信号Ｃup〜Ｃwnを生成する。これに対応する図５（ｂ）、（ｃ）は、それぞれ１２０°の位相差を持つ２つの基本ベクトルＶ１とＶ３、Ｖ６とＶ２を用いた場合を示している。
Therefore, the PWM
図５（ｂ）では、電圧指令ベクトルＶｒを挟むように位置し且つ６０°の位相差を持つ２つの基本ベクトルＶ１とＶ２のうち電圧指令ベクトルＶｒとの位相差が大きい方の基本ベクトルＶ１と、この基本ベクトルＶ１に対し電圧指令ベクトルＶｒを挟んで１２０°の位相差を持つ基本ベクトルＶ３とを用いている。このようにすると、図５（ａ）に示す場合と比べて電圧指令ベクトルＶｒの形成に関与する基本ベクトルＶ１の大きさを増大することができ、基本ベクトルＶ１とＶ３に対応した期間をともに時間Ｔｄ以上にすることができる。 In FIG. 5 (b), the basic vector V1 having a larger phase difference from the voltage command vector Vr out of the two basic vectors V1 and V2 positioned so as to sandwich the voltage command vector Vr and having a phase difference of 60 ° A basic vector V3 having a phase difference of 120 ° across the voltage command vector Vr is used with respect to the basic vector V1. In this way, the magnitude of the basic vector V1 involved in the formation of the voltage command vector Vr can be increased as compared with the case shown in FIG. 5A, and both the periods corresponding to the basic vectors V1 and V3 are timed. It can be Td or more.
一方、図５（ｃ）では、基本ベクトルＶ１とＶ２のうち電圧指令ベクトルＶｒとの位相差が小さい方の基本ベクトルＶ２と、この基本ベクトルＶ２に対し電圧指令ベクトルＶｒを挟んで１２０°の位相差を持つ基本ベクトルＶ６とを用いている。この場合には、本来増大させたい基本ベクトルＶ６の大きさを増大させることはできず、元々十分な大きさを持つ基本ベクトルＶ２の大きさを若干増大させるだけである。ただし、この場合でも全く効果がない訳ではなく、例えば回転速度が低い場合であって電圧指令ベクトルＶｒが小さいときには、基本ベクトルＶ２に対応した期間を上記時間Ｔｄ以上にすることができる場合もある。 On the other hand, in FIG. 5C, the basic vector V2 having a smaller phase difference from the voltage command vector Vr out of the basic vectors V1 and V2, and a position of 120 ° with respect to the basic vector V2 with the voltage command vector Vr interposed therebetween. A basic vector V6 having a phase difference is used. In this case, the size of the basic vector V6 that is originally desired to be increased cannot be increased, and the size of the basic vector V2 that is originally sufficiently large is only slightly increased. However, even in this case, there is no effect at all. For example, when the rotation speed is low and the voltage command vector Vr is small, the period corresponding to the basic vector V2 may be longer than the time Td. .
以上の説明から明らかとなるように、検出用抵抗８に流れる電流Ｉｒに基づいて相電流Ｉｕ、Ｉｖ、Ｉｗを検出する場合、電圧指令ベクトルＶｒに対する基本ベクトルの最適な選択は図７および下表に示すようになる。すなわち、２相のαβ座標において、各基本ベクトルＶ１〜Ｖ６を中心として±３０°の角度範囲をそれぞれ領域Ｐ１〜Ｐ６とすると、電圧指令ベクトルＶｒが領域Ｐｎ（ｎ＝１〜６）に存在する場合、最も近い基本ベクトルＶｎを避けて基本ベクトルＶn-1とＶn+1（ただし、ｎ−１＜１の場合にはｎ＋５、ｎ＋１＞６の場合にはｎ―５）とを選択する。
As is clear from the above description, when the phase currents Iu, Iv, Iw are detected based on the current Ir flowing through the
この選択に関するデータは、例えば不揮発性メモリ２０に記憶されており、ＰＷＭ信号生成部２４は、このデータを参照することにより電圧指令ベクトルＶｒを構成する基本ベクトルとゼロベクトルとを選択する。これにより、インバータ回路４の出力電圧が小さい場合（本実施形態では回転速度が低い場合）を除いて、各ＰＷＭ周期において２つの基本ベクトルに対応した期間をともに時間Ｔｄ以上にすることができ、これら基本ベクトルとゼロベクトルに基づくＰＷＭ信号Ｃup〜Ｃwnをそのまま用いてＩＧＢＴＱ１〜Ｑ６を駆動し、相電流Ｉｕ、Ｉｖ、Ｉｗを検出することが可能となる。
Data related to this selection is stored in, for example, the
図８は、不揮発性メモリ２０に記憶されているプログラムに基づいて、プロセッサ１７がＰＷＭ信号生成部２４の機能として実行する各ＰＷＭ周期におけるＰＷＭ信号の生成方法を示すフローチャートである。上述したように、ステップＳ１において電圧指令ベクトルＶｒの存在領域を判定し、ステップＳ２において１２０°の位相差を持つ一対の基本ベクトルとゼロベクトルとを選択する。
FIG. 8 is a flowchart showing a PWM signal generation method in each PWM cycle executed by the
さて、インバータ回路４の出力電圧が低くなる低速運転時には、電圧指令ベクトルＶｒの大きさ自体が小さいため、上述した選択基準により基本ベクトルを選択しても基本ベクトルに対応した期間が時間Ｔｄに満たない場合が生じる。そこで、次なる手段として、このような基本ベクトルの大きさを増大して当該期間の継続時間をＴｄ以上に補正する。
Now, at the time of low speed operation where the output voltage of the
図９は、低速運転時における電圧指令ベクトルＶｒを例示している。電圧指令ベクトルＶｒは領域Ｐ２に存在しており、ＰＷＭ信号生成部２４は、基本ベクトルＶ１とＶ３を選択する。その結果、基本ベクトルＶ１に対応した期間は時間Ｔｄ以上となるが、基本ベクトルＶ３に対応した期間は時間Ｔｄよりも短い。図１０は、このときのＰＷＭ信号Ｃup、Ｃvp、Ｃwpの波形である。各ＰＷＭ周期においては、スイッチング回数が少なくなるように基本ベクトルＶ１（１００）→ゼロベクトルＶ０（０００）→基本ベクトルＶ３（０１０）の順またはこの逆の順に通電状態を変化させている。
FIG. 9 exemplifies the voltage command vector Vr during low speed operation. The voltage command vector Vr exists in the region P2, and the PWM
ＰＷＭ信号生成部２４は、ＰＷＭ周期において基本ベクトルＶ３に対応した期間（基本ベクトルＶ３の継続時間）を時間Ｔｄに増分補正するとともに、その増やした分だけ電圧を補償するため次のＰＷＭ周期において基本ベクトルＶ３の継続時間を短縮補正する。この補正処理を図８に示すフローチャートで説明する。
The PWM
プロセッサ１７は、ステップＳ３において、選択した何れかの基本ベクトルに対応した期間が時間Ｔｄ以上であるか否かを判断し、Ｔｄ未満（ＮＯ）と判断すると直前のＰＷＭ周期で増分補正をしたか否かを判断する（ステップＳ４）。ここで、直前のＰＷＭ周期で増分補正をしていない（ＮＯ）と判断すると、ステップＳ５に移行して当該基本ベクトルを増分補正し、直前のＰＷＭ周期で増分補正をした（ＹＥＳ）と判断すると、ステップＳ６に移行してそれに対応した短縮補正をする。その後、ステップＳ７に移行してＰＷＭ信号Ｃup〜Ｃwnを生成する。
In step S3, the
図１１は、この補正処理を行なった後のＰＷＭ信号Ｃup、Ｃvp、Ｃwpの波形である。ＰＷＭ周期１では基本ベクトルＶ３に対応した期間を時間Ｔｄに増やし、次のＰＷＭ周期２では、直前のＰＷＭ周期１において増やした時間だけ基本ベクトルＶ３に対応した期間を短縮補正する。これ以降も、増分補正するＰＷＭ周期と短縮補正するＰＷＭ周期とが順に繰り返される。
FIG. 11 shows waveforms of the PWM signals Cup, Cvp, and Cwp after this correction processing is performed. In the
この補正を行うと、ＰＷＭ周期１、３、５、…において、同位相または逆位相の関係とならない２種以上の基本ベクトルについて時間Ｔｄ以上の駆動期間が得られる。これにより、各基本ベクトルに対応して異なる２相の電流を検出でき、残る１相の電流も当該２相の電流から演算により求めることができる。
When this correction is performed, a drive period of time Td or more is obtained for two or more basic vectors that do not have the same phase or opposite phase relationship in the
以上説明したように、本実施形態のインバータ装置１によれば、直流電源線１５に流れる電流Ｉｒを検出する電流検出部７を備え、プロセッサ１７は、その電流演算部２２の機能として、電流ＩｒとＰＷＭ信号Ｃup〜Ｃwnとに基づいて相電流Ｉｕ、Ｉｖ、Ｉｗを求めることができる。従って、各相（少なくとも２相分）の電流を検出するためのセンサおよび増幅回路を設けることなく比較的簡易な構成によってモータ電流Ｉｕ、Ｉｖ、Ｉｗを検出することができる。
As described above, according to the
この場合、ＰＷＭ信号生成部２４は、電圧指令ベクトルＶｒを挟むように位置し且つ互いに１２０°の位相差を持つ２つの基本ベクトルとゼロベクトルとを選択的に組み合わせることによりＰＷＭ信号Ｃup〜Ｃwnを生成する。これにより、互いに６０°の位相差を持つ一対の基本ベクトルを用いて電圧指令ベクトルＶｒを構成する従来のものと比べて、一方の基本ベクトルの大きさを増やすことができる。ここで、電圧指令ベクトルＶｒに最も近い（位相差が最小の）基本ベクトルを選択しないようにすれば、従来の選択方法において小さい方の基本ベクトルの大きさを増大させることができる。
In this case, the PWM
こうした基本ベクトルの選択により、インバータ回路４の出力電圧が低い場合を除いて、各ＰＷＭ周期において２つの基本ベクトルに対応した通電期間をともに電流検出に必要な時間Ｔｄ以上にすることができ、各ＰＷＭ周期ごとに相電流Ｉｕ、Ｉｖ、Ｉｗを検出することができる。その結果、電流測定ができないＰＷＭ周期が存在することに起因する電圧・電流の波形歪みが発生しない。また、ＰＷＭ信号Ｃup〜Ｃwnの補正も不要であるため、補正に伴う波形歪みも発生しない。
By selecting such a basic vector, the energization periods corresponding to the two basic vectors in each PWM cycle can be made equal to or longer than the time Td necessary for current detection, except when the output voltage of the
低速運転等によりインバータ回路４の出力電圧が低い場合には、上記基本ベクトルの選択によっても電流測定ができないＰＷＭ期間が継続する場合も生じる。これに対しては、時間Ｔｄに満たない基本ベクトルに対応した期間を時間Ｔｄに増やし、その増分補正をしたＰＷＭ周期の次のＰＷＭ期間において短縮補正をする。これにより、少なくとも２・Ｔ（Ｔ：ＰＷＭ周期）ごとに相電流Ｉｕ、Ｉｖ、Ｉｗを検出することが可能となり、継続的に電流検出が不能となる事態を回避できるので、電圧・電流の波形歪みや電流を検出できないことによる制御上の不安定状態の発生を防止することができる。また、ＰＷＭ信号において、増分補正を行うＰＷＭ周期と短縮補正を行うＰＷＭ周期とが１つおきに順に配置されるので、補正に伴う波形歪みも最小限に抑えることができる。
When the output voltage of the
デッドタイム、ゲート駆動回路６の遅延時間、ＩＧＢＴＱ１〜Ｑ６のスイッチング時間、スイッチング後の電流Ｉｒの安定時間、Ａ／Ｄ変換器１８の変換時間などの遅れ要素が存在しても、電流Ｉｒひいては各相の電流Ｉｕ、Ｉｖ、Ｉｗを確実に検出することができる。その結果、変換時間が長い安価なＡ／Ｄ変換器１８を用いることができる。
Even if there are delay factors such as dead time, delay time of the
さらに、各ＰＷＭ期間において、ＩＧＢＴＱ１〜Ｑ６のスイッチング回数が極力少なくなるように、基本ベクトルとゼロベクトルに対応した期間の配列を決定しているので、スイッチング損失の増加を極力抑えることができる。 Furthermore, since the arrangement of periods corresponding to the basic vector and the zero vector is determined so that the number of switching times of the IGBTs Q1 to Q6 is minimized in each PWM period, an increase in switching loss can be suppressed as much as possible.
モータ２の回転速度や負荷状態にかかわらず常に電流Ｉｕ、Ｉｖ、Ｉｗを検出することができるので、安定したモータ制御を実現できる。ベクトル制御と組み合わせれば、さらに高精度のモータ制御が可能となる。また、こうした特徴により、インバータ装置１は、エアコンや冷蔵庫などのコンプレッサモータ、家電機器や産業機器等に組み込まれたモータなどであって回転速度範囲が広いものに対しても適用可能である。
Since the currents Iu, Iv, and Iw can always be detected regardless of the rotation speed and load state of the motor 2, stable motor control can be realized. When combined with vector control, higher-precision motor control becomes possible. In addition, due to these characteristics, the
（第２の実施形態）
次に、本発明の第２の実施形態について図１２を参照しながら説明する。本実施形態に係るインバータ装置は、第１の実施形態に係るインバータ装置１と同じ電気的構成を備えているが、プロセッサ１７がＰＷＭ信号生成部の機能として実行する処理内容が一部異なっている。図１２は、その処理内容を示すフローチャートであり、図８に示す各ステップと同一の処理を行うステップには同一のステップ番号を付している。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. The inverter device according to the present embodiment has the same electrical configuration as that of the
一般に、モータ２の回転速度が高いほど、あるいは負荷トルクが大きいほど電圧利用率Ｒｖが高くなる。電圧利用率Ｒｖとは、インバータ装置が出力し得る最大電圧（２相換算）に対する電圧指令ベクトルＶｒの大きさの比率である。電圧利用率Ｒｖが高い場合には、急激な負荷変動がない限り、モータ電流を検出できない期間が若干存在してもモータ２を回転し続けることができる。従って、この場合には第１の実施形態で説明したＰＷＭ信号Ｃup〜Ｃwnを用いずとも、従来から用いられているＰＷＭ信号すなわち電圧指令ベクトルＶｒを挟むように位置し且つ６０°の位相差を持つ２つの基本ベクトルとゼロベクトルとを組み合わせてなるＰＷＭ信号Ｃup〜Ｃwnを用いてモータ制御が可能となる。 Generally, the higher the rotational speed of the motor 2 or the larger the load torque, the higher the voltage utilization rate Rv. The voltage utilization rate Rv is the ratio of the magnitude of the voltage command vector Vr to the maximum voltage (two-phase conversion) that can be output by the inverter device. When the voltage utilization rate Rv is high, the motor 2 can continue to rotate even if there is a period during which the motor current cannot be detected unless there is a sudden load fluctuation. Therefore, in this case, the PWM signal Cup to Cwn described in the first embodiment is not used, but the conventional PWM signal, that is, the voltage command vector Vr is sandwiched and the phase difference of 60 ° is set. Motor control can be performed using PWM signals Cup to Cwn formed by combining two basic vectors and zero vectors.
そこで、本実施形態のインバータ装置は、電圧利用率Ｒｖが高い場合と低い場合とで上記２種類のＰＷＭ信号Ｃup〜Ｃwnを切り換えている。すなわち、図１２のステップＳ１１において、電圧指令ベクトルＶｒと直流電源線１４、１５間の直流電圧ＶDC（単相交流電源１３の電圧でもよい）とから電圧利用率Ｒｖを演算し、ステップＳ１２において電圧利用率Ｒｖが所定のしきい値Ｒvth以上か否かを判断する。この所定のしきい値Ｒvthは、上述したように従来のＰＷＭ信号Ｃup〜Ｃwnを用いてもモータ制御が可能となる下限値である。
Therefore, the inverter device of the present embodiment switches the two types of PWM signals Cup to Cwn depending on whether the voltage utilization rate Rv is high or low. That is, in step S11 of FIG. 12, the voltage utilization rate Rv is calculated from the voltage command vector Vr and the DC voltage VDC between the DC
ここで、電圧利用率Ｒｖがしきい値Ｒvth未満である（ＮＯ）と判断すると、既に説明したステップＳ１以下の処理を実行して１２０°の位相差を持つ基本ベクトルとゼロベクトルを選択してＰＷＭ信号Ｃup〜Ｃwnを生成する。これに対し、電圧利用率Ｒｖがしきい値Ｒvth以上（ＹＥＳ）と判断すると、ステップＳ１３に移行して上述した６０°の位相差を持つ基本ベクトルとゼロベクトルを選択し、ステップＳ７においてＰＷＭ信号Ｃup〜Ｃwnを生成する。 Here, if it is determined that the voltage utilization rate Rv is less than the threshold value Rvth (NO), the basic vector having a phase difference of 120 ° and the zero vector are selected by executing the processing from step S1 described above. PWM signals Cup to Cwn are generated. On the other hand, when it is determined that the voltage utilization rate Rv is equal to or greater than the threshold value Rvth (YES), the process proceeds to step S13 to select the basic vector and the zero vector having the phase difference of 60 ° described above, and the PWM signal in step S7. Cup to Cwn are generated.
本実施形態によれば、電圧利用率Ｒｖがしきい値Ｒvth未満となる低速運転時を除いて、電圧指令ベクトルＶｒを構成する基本ベクトルの大きさが不必要に増大することを防止でき、ゼロベクトルに対応した期間が増えてインバータ装置の主回路における電力損失を低減することができる。 According to the present embodiment, the magnitude of the basic vector constituting the voltage command vector Vr can be prevented from increasing unnecessarily except during low-speed operation where the voltage utilization rate Rv is less than the threshold value Rvth. The period corresponding to the vector is increased, and power loss in the main circuit of the inverter device can be reduced.
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１の実施形態において、２つの基本ベクトルがともに時間Ｔｄに満たない場合には、これら２つの基本ベクトルに対し増分補正をすればよい。
第１の実施形態において、電圧指令ベクトルＶｒを構成する基本ベクトルの大きさが非常に小さい場合には、基本ベクトルの増分補正を行ったＰＷＭ周期の次のＰＷＭ周期だけでは短縮補正しきれない場合もある。この場合には、増分補正を行ったＰＷＭ周期に続く複数のＰＷＭ周期に亘って短縮補正をすればよい。
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
In the first embodiment, when both of the two basic vectors are less than the time Td, the two basic vectors may be incrementally corrected.
In the first embodiment, when the size of the basic vector constituting the voltage command vector Vr is very small, the shortening correction cannot be performed only by the PWM cycle next to the PWM cycle in which the basic vector is incrementally corrected. There is also. In this case, the shortening correction may be performed over a plurality of PWM periods following the PWM period in which the incremental correction is performed.
増分補正による電圧変化を補償する短縮補正を行うＰＷＭ周期は、必ずしも増分補正を行ったＰＷＭ周期の次に配置する必要はない。しかしながら、波形歪みを低減する上では、第１の実施形態に示したように増分補正を行ったＰＷＭ周期の次に配置することが好ましい。 The PWM period for performing the shortening correction for compensating for the voltage change due to the incremental correction does not necessarily need to be arranged next to the PWM period for which the incremental correction has been performed. However, in order to reduce the waveform distortion, it is preferable to arrange it next to the PWM cycle in which the incremental correction is performed as shown in the first embodiment.
第２の実施形態において、ＰＷＭ信号生成手段は、電圧指令ベクトルＶｒが図６に示した電流検出不能領域内に位置する場合に、第１の実施形態と同様にして１２０°の位相差を持つ２つの基本ベクトルとゼロベクトルとを選択してＰＷＭ信号Ｃup〜Ｃwnを生成し、電流検出不能領域外に位置する場合に、６０°の位相差を持つ２つの基本ベクトルとゼロベクトルとを選択してＰＷＭ信号Ｃup〜Ｃwnを生成するようにしてもよい。 In the second embodiment, the PWM signal generating means has a phase difference of 120 ° as in the first embodiment when the voltage command vector Vr is located in the current undetectable region shown in FIG. Select two basic vectors and zero vectors to generate PWM signals Cup to Cwn, and select two basic vectors and zero vectors having a phase difference of 60 ° when located outside the current undetectable region. Thus, the PWM signals Cup to Cwn may be generated.
また、第２の実施形態で説明した図１２のステップＳ１２において、電圧利用率Ｒｖに替えて、回転速度、電圧指令ベクトルＶｒの大きさ、インバータ回路の出力電圧または出力電流に基づいて上記２種類のＰＷＭ信号Ｃup〜Ｃwnを切り換えるようにしてもよい。 Further, in step S12 of FIG. 12 described in the second embodiment, the above two types are based on the rotation speed, the magnitude of the voltage command vector Vr, the output voltage or the output current of the inverter circuit, instead of the voltage utilization rate Rv. The PWM signals Cup to Cwn may be switched.
検出した電流Ｉｕ、Ｉｖ、Ｉｗに基づいてロータ位置を推定することにより、位置検出器２５を省略した構成としてもよい。また、モータはブラシレスモータに限らず、誘導電動機や同期電動機などであってもよい。さらに、インバータ装置１の負荷はモータに限られない。
The
１はインバータ装置、４はインバータ回路、６はゲート駆動回路（駆動信号生成手段）、７は電流検出部（入力電流検出手段）、２２は電流演算部（出力電流検出手段）、２４はＰＷＭ信号生成部（ＰＷＭ信号生成手段）、Ｑ１〜Ｑ６はＩＧＢＴ（スイッチング素子）である。
1 is an inverter device, 4 is an inverter circuit, 6 is a gate drive circuit (drive signal generator), 7 is a current detector (input current detector), 22 is a current calculator (output current detector), and 24 is a PWM signal. A generation unit (PWM signal generation means), Q1 to Q6 are IGBTs (switching elements).
Claims (6)
前記インバータ回路の出力電圧を指令する電圧指令ベクトルに基づいてＰＷＭ信号を生成するＰＷＭ信号生成手段と、
前記ＰＷＭ信号に基づいて前記スイッチング素子の駆動信号を生成する駆動信号生成手段と、
前記インバータ回路への入力電流を検出する入力電流検出手段と、
前記ＰＷＭ信号と前記検出電流とに基づいて前記インバータ回路の各相の出力電流を得る出力電流検出手段とを備え、
前記ＰＷＭ信号生成手段は、ＰＷＭ周期ごとに、前記電圧指令ベクトルを挟むように位置し且つ互いに１２０°の位相差を持つ２つの基本ベクトルとゼロベクトルとを選択的に組み合わせることによりＰＷＭ信号を生成し、その組み合わせた各基本ベクトルの継続時間が前記電流検出に必要な下限値よりも短い場合には、当該基本ベクトルの継続時間を前記下限値以上に設定するとともに、他のＰＷＭ周期において当該基本ベクトルの継続時間を短縮補正するように構成されていることを特徴とするインバータ装置。 An inverter circuit capable of outputting a voltage corresponding to a zero vector and a voltage corresponding to a basic vector having a phase difference of 60 ° from each other by cutting off a plurality of switching elements based on a drive signal;
PWM signal generating means for generating a PWM signal based on a voltage command vector that commands the output voltage of the inverter circuit;
Drive signal generating means for generating a drive signal for the switching element based on the PWM signal;
Input current detecting means for detecting an input current to the inverter circuit;
An output current detecting means for obtaining an output current of each phase of the inverter circuit based on the PWM signal and the detected current;
The PWM signal generation means generates a PWM signal by selectively combining two basic vectors and a zero vector, which are positioned so as to sandwich the voltage command vector and have a phase difference of 120 ° with respect to each other, every PWM period. If the duration of each of the combined basic vectors is shorter than the lower limit value necessary for the current detection, the duration of the basic vector is set to be equal to or greater than the lower limit value, and the basic vector is set in another PWM cycle An inverter device configured to correct and shorten a vector duration.
6. The PWM signal generating means arranges a period corresponding to a basic vector and a period corresponding to a zero vector in the PWM period so that the number of times of switching of the switching element is reduced. The inverter apparatus in any one.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005050895A JP4672392B2 (en) | 2005-02-25 | 2005-02-25 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005050895A JP4672392B2 (en) | 2005-02-25 | 2005-02-25 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006238637A true JP2006238637A (en) | 2006-09-07 |
| JP4672392B2 JP4672392B2 (en) | 2011-04-20 |
Family
ID=37045681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005050895A Active JP4672392B2 (en) | 2005-02-25 | 2005-02-25 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4672392B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008067556A (en) * | 2006-09-11 | 2008-03-21 | Sanyo Electric Co Ltd | Motor controller |
| JP2009521200A (en) * | 2005-12-22 | 2009-05-28 | ヴァレオ エキプマン エレクトリク モトゥール | Driving method and device for multiphase voltage inverter |
| JP2009183076A (en) * | 2008-01-31 | 2009-08-13 | Ricoh Co Ltd | Switching power supply circuit |
| US7728537B2 (en) | 2006-09-11 | 2010-06-01 | Sanyo Electric Co., Ltd. | Motor control device and current detecting unit |
| US7898197B2 (en) | 2007-07-27 | 2011-03-01 | Sanyo Electric Co., Ltd. | Motor control device |
| JP2014099997A (en) * | 2012-11-14 | 2014-05-29 | Fuji Electric Co Ltd | Three-phase pwm inverter device and electric motor controller using the same |
| WO2023243451A1 (en) * | 2022-06-17 | 2023-12-21 | 株式会社日立製作所 | Power converter control device and control method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07298631A (en) * | 1994-04-21 | 1995-11-10 | Toshiba Corp | Three-phase pwm voltage generating circuit |
| JP2004304925A (en) * | 2003-03-31 | 2004-10-28 | Toshiba Corp | Inverter device |
| JP2005020816A (en) * | 2003-06-23 | 2005-01-20 | Yaskawa Electric Corp | Output current detecting method of three-phase pwm inverter, and three-phase pwm inverter device using the same |
-
2005
- 2005-02-25 JP JP2005050895A patent/JP4672392B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07298631A (en) * | 1994-04-21 | 1995-11-10 | Toshiba Corp | Three-phase pwm voltage generating circuit |
| JP2004304925A (en) * | 2003-03-31 | 2004-10-28 | Toshiba Corp | Inverter device |
| JP2005020816A (en) * | 2003-06-23 | 2005-01-20 | Yaskawa Electric Corp | Output current detecting method of three-phase pwm inverter, and three-phase pwm inverter device using the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521200A (en) * | 2005-12-22 | 2009-05-28 | ヴァレオ エキプマン エレクトリク モトゥール | Driving method and device for multiphase voltage inverter |
| JP2008067556A (en) * | 2006-09-11 | 2008-03-21 | Sanyo Electric Co Ltd | Motor controller |
| US7728537B2 (en) | 2006-09-11 | 2010-06-01 | Sanyo Electric Co., Ltd. | Motor control device and current detecting unit |
| US7898197B2 (en) | 2007-07-27 | 2011-03-01 | Sanyo Electric Co., Ltd. | Motor control device |
| JP2009183076A (en) * | 2008-01-31 | 2009-08-13 | Ricoh Co Ltd | Switching power supply circuit |
| JP2014099997A (en) * | 2012-11-14 | 2014-05-29 | Fuji Electric Co Ltd | Three-phase pwm inverter device and electric motor controller using the same |
| WO2023243451A1 (en) * | 2022-06-17 | 2023-12-21 | 株式会社日立製作所 | Power converter control device and control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4672392B2 (en) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4672392B2 (en) | Inverter device | |
| US9130481B2 (en) | Power converting appartatus | |
| JP6138276B2 (en) | Power conversion apparatus, motor drive apparatus including the same, blower including the same, compressor, air conditioner including them, refrigerator, and refrigerator | |
| EP3089346A1 (en) | Power conversion device and power conversion device control method | |
| JP6419361B2 (en) | Power conversion device and rotating electrical machine drive device | |
| JP2006246649A (en) | Inverter device | |
| JP2010098820A (en) | Power conversion apparatus | |
| JPWO2014024460A1 (en) | Motor control device | |
| JP6826928B2 (en) | Inverter device, air conditioner, control method and program of inverter device | |
| JP4529113B2 (en) | Voltage source inverter and control method thereof | |
| WO2014167625A1 (en) | Power conversion device, motor drive device comprising same, ventilator comprising same, compressor, and air conditioner, refrigerator, and freezer comprising these | |
| JP2019080465A (en) | Current detector | |
| JP2004304925A (en) | Inverter device | |
| JP5104083B2 (en) | Power conversion device and power conversion method | |
| JP2007166749A (en) | Controller of ac-ac direct converter | |
| JP6407175B2 (en) | Power converter control device | |
| JP2020058230A (en) | Current detection device | |
| JP2010154726A (en) | Method of controlling power converter | |
| JPH10243664A (en) | Method of discriminating direction of output current, and inverter using the method | |
| JP6157599B2 (en) | Power conversion apparatus, motor drive apparatus including the same, blower including the same, compressor, air conditioner including them, refrigerator, and refrigerator | |
| JP2006109541A (en) | Controller for power converter | |
| JP5012311B2 (en) | Switching pattern switching method for AC-AC direct conversion device | |
| JP2004357358A (en) | Inverter | |
| JP2005012934A (en) | Three-phase voltage type pwm inverter device | |
| JP5471498B2 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4672392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |