JP2004288893A - ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置 - Google Patents

３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置 Download PDF

Info

Publication number
JP2004288893A
JP2004288893A JP2003079387A JP2003079387A JP2004288893A JP 2004288893 A JP2004288893 A JP 2004288893A JP 2003079387 A JP2003079387 A JP 2003079387A JP 2003079387 A JP2003079387 A JP 2003079387A JP 2004288893 A JP2004288893 A JP 2004288893A
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
temperature
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003079387A
Other languages
English (en)
Other versions
JP2004288893A5 (ja
JP4377600B2 (ja
Inventor
Hideto Sugawara
秀人 菅原
Tsunenori Hiratsuka
恒則 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003079387A priority Critical patent/JP4377600B2/ja
Priority to US10/806,681 priority patent/US7148518B2/en
Publication of JP2004288893A publication Critical patent/JP2004288893A/ja
Publication of JP2004288893A5 publication Critical patent/JP2004288893A5/ja
Priority to US11/439,579 priority patent/US7550368B2/en
Application granted granted Critical
Publication of JP4377600B2 publication Critical patent/JP4377600B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】一回の結晶成長工程で、表面が平坦で、膜厚が制御され、再現性良く結晶欠陥の低減を実現できる３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置を提供することにある。
【解決手段】単結晶基板（サファイア基板１１）と、この単結晶基板の主面上に形成された３族窒化物バッファ層１２と、この３族窒化物バッファ層上に形成された第１の３族窒化物層（アンドープＧａＮ層１３）と、この３族窒化物層上に形成され、且つ３族元素組成が連続的に変化された窒化物からなるグレーディッド低温堆積層１４と、このグレーディッド低温堆積層上に形成された第２の３族窒化物層（アンドープＧａＮ層１５）とを有することを特徴とする３族窒化物半導体の積層構造を形成する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、特に、結晶欠陥密度が低減された３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置に関する。
【０００２】
【従来の技術】
３族窒化物半導体を用いた半導体素子は、可視から紫外に至る領域の光に対して発光・受光能力を有しており、近年、その一部は実用化されている。
【０００３】
３族窒化物半導体は、光学遷移が直接遷移型であるため、高効率発光再結合が可能であり、また、その遷移エネルギーが２〜６．２ｅＶと広く、半導体レ−ザ（ＬＤ）あるいは高輝度可視発光素子（ＬＥＤ）などの高効率発光素子材料としてその開発が行われている。そして、窒化ガリウム（ＧａＮ）系半導体は、３−５族化合物半導体として紫外域波長における発光が可能であり、既存の紫外光源に置き換えられることも可能と考えられている。
【０００４】
３族窒化物半導体は、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一般式で表される。その中には、ＩｎＮ、ＡｌＮ、ＧａＮ、Ｉｎ１−ｙＧａｙＮ、ＡｌｘＧａ１−ｘＮ等が含まれる。なお、組成比（ｘ、ｙ等）を省略して、化合物の構成元素のみを示す場合は、その構成元素からなる系を示している。例えば、ＩｎＧａＮは、一般的にＩｎ１−ｙＧａｙＮと記載される系を表す。
【０００５】
３族窒化物半導体のひとつであるＩｎｘＧａ１−ｘＮは、Ｉｎ組成ｘを変化させることによりバンドギャップエネルギーをＧａＮの３．４ｅＶからＩｎＮの２ｅＶまで変えることができ、可視ＬＥＤの活性層として用いることができる。
【０００６】
現在のところ、このＩｎＧａＮ混晶を発光層としたＬＥＤが実現され、またＬＤにおいても電流注入においてレーザ発振が実現されている。しかしながら、Ｉｎ組成ｘの小さい（〜０．０５以下）結晶を活性層としたＬＥＤでは、発光機構が異なることから高効率化が難しいという現象がある。
【０００７】
一方、ＡｌｙＧａ１−ｙＮ半導体は、Ａｌ組成ｙを変化させることにより３．４から６．２ｅＶの間でバンドギャップエネルギーを変えることができ、紫外発光材料として有望であるが、ＩｎＧａＮ半導体のようにＩｎに関係する特異な発光機構を持たないことから高効率の発光を得ることが難しいという現象がある。
【０００８】
これら可視から紫外発光材料の３族窒化物半導体は、共通して、結晶中に多く存在する結晶欠陥の影響を大きく受けることが問題である。つまり注入されたキャリアが結晶欠陥において発光を伴わない再結合を起こし、これが発光効率低下に結びつくという問題である。
【０００９】
ところで、このような３族窒化物半導体の結晶成長には、有機金属気相成長法（ＭＯＣＶＤ法、または、ＭＯＶＰＥ法ともいう）、分子線エピタキシー法（ＭＢＥ法）が一般に使われている。
【００１０】
以下、ＭＯＣＶＤ法を用いた従来の代表的な３族窒化物半導体の成長方法について説明する。
【００１１】
基板としては、３族窒化物半導体と格子定数差や熱膨張係数差の小さな、エピタキシャル成長に都合の良い、基板材料が得にくい状況にあるため、結晶成長雰囲気中での安定性や価格などの観点から便宜上単結晶のサファイアが多く使用される。このサファイア基板を反応炉内に載置し、サファイア基板の温度を４００〜６００℃の低温に保った状態で、有機金属のトリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ３）を、水素をキャリアガスとしてサファイア基板上に供給して、ＧａＮバッファ層を成長する。その後、ＬＥＤ等の素子構造に必要な結晶層、例えば、ＧａＮ単結晶層を成長する場合には、サファイア基板温度を１０００〜１１００℃に上げて、ＧａＮバッファ層上に、アンモンニアとＴＭＧを供給して成長する。Ａｌを成分元素に持つ、例えば、ＡｌＧａＮ系単結晶を成長する場合には、更にトリメチルアルミニウム（ＴＭＡ）を原料に加えて成長する。
【００１２】
しかしながら、この３族窒化物半導体の成長方法では、サファイア基板上に成長したＧａＮ結晶中には多くの結晶欠陥が存在するという問題がある。
【００１３】
その一つは、格子定数差に起因する歪により導入されるものであり、他の一つは、成長温度から室温まで冷却する過程において、サファイア基板と成長層の熱膨張差に起因する歪により導入されるものである。発光効率の高い発光素子を作製するには、この結晶欠陥を低減する必要がある。特に、紫外発光素子においては、結晶欠陥を低減することが重要な課題となっている。
【００１４】
これまで、結晶欠陥の低減、すなわち、基板側からその上に成長した半導体層への転位の伝播を防ぐ目的で、パターニングマスクと横方向（積層方向に対して垂直方向）成長を組み合わせた成長法が多く用いられている。
【００１５】
しかしながら、この方法では、マスクを形成する工程と、その前後、合計二回のＭＯＣＶＤ結晶成長（一回の結晶成長とは、ＭＯＣＶＤ装置内への基板の装着から始まり、結晶成長後、ＭＯＣＶＤ装置から外へ取り出す一連の操作をいう）が必要であり、成長工程時間の延長は避けられず、発光素子のコスト上昇につながる問題があった。
【００１６】
また、この改善策として、一回成長での結晶欠陥を低減するための技術として、図１０に示すように、サファイア基板５１の上に、４００℃〜５００℃の低温でバッファ層５２を成長し、その上に、アンドープＧａＮ層５３を１０００℃〜１１００℃でエピタキシャル成長する方法が採られているが、この成長方法では、結晶欠陥の低減が不十分であった。
【００１７】
近年、このような問題を解決するために、１回の成長で、しかも結晶欠陥を低減する技術として、低温堆積層によって転移の上層への伝播を防ぐようにする方法が提案されている（例えば、非特許文献１参照。）。
【００１８】
この非特許文献１に開示された半導体の積層構造は、図１１（ａ）に示すように、サファイア基板６１上に低温（４００℃）でＡｌＮからなる第１の低温堆積層であるバッファ層６２を成長させ、その上に高温（１０５０℃）でアンドープＧａＮ層６３を成長させ、次に低温（４００℃）でＡｌＮからなる第２の低温堆積層６４を成長させ、その上に高温（１０５０℃）でアンドープＧａＮ層６５を成長させている。この積層構造は、高温成長による２層のアンドープＧａＮ層６３、６５の間に、第２の低温堆積層６４を挟んだ構造と見ることができる。
【００１９】
そして、この非特許文献１には、第１および第２の低温堆積層６２、６４は、ＡｌＮあるいはＧａＮのどちらでもその上層のＧａＮ層６３の結晶欠陥の低減に効果があると報告されており、ＡｌかＧａかという組成より、結晶欠陥の低減には、第２の低温堆積層６４を新たに設けたことが重要と考えられている。
【００２０】
この非特許文献１の積層構造とその積層方法を更に詳しく見るために、図１１（ａ）に積層構造を示し、図１１（ｂ）に原料ガスの供給状態及び基板温度を、図１１（ａ）の積層構造に対応させて示す。なお、図中、成長中断と示したところでは、下側の層の成長終了とその上の層の成長開始までに時間的な隔たりがあることを示している。
【００２１】
すなわち、図１１（ａ）のサファイア基板主面上の各層の成長においては、その前に成長中断を伴っている。この第２の低温堆積層６４の成長方法は、下地のアンドープＧａＮ層６３を基板温度１０５０℃で成長後に、Ｇａ原料の供給を一旦停止、つまり、成長中断し、基板温度を第２の低温堆積層６４の成長温度４００℃に下げて、安定させた後、再びＧａ原料（ＡｌＮ成長のときはＡｌ原料）を供給して成長を行う。
【００２２】
次に、低温堆積層６４を成長し、その後、成長原料であるＧａ原料（ＡｌＮ成長のときはＡｌ原料）の供給を一旦停止、つまり、成長中断し、基板温度をアンドープＧａＮ層の成長温度１０５０℃に上げて安定させた後、再びＧａ原料を供給して成長を行う。
【００２３】
しかしながら、この方法では、この一連の結晶成長工程で、成長中断している降温途中に、アンドープＧａＮ層６３の露出した表面では、３族のＧａのトランスポートや、５族のＮの抜けが発生して表面の変質が起こる。
【００２４】
そして、この変質したアンドープＧａＮ層６３上に第２の低温堆積層６４を成長し、再び成長中断にて基板温度の昇温を行うと、第２の低温堆積層６４からのＮ抜けやＧａトランスポート等の表面の変質がより顕著に起こり、第２の低温堆積層６４の膜厚を均一、かつ平坦に成長することが困難である。
【００２５】
その上、Ｎの抜けやＧａトランスポート等は偶発的に起こるために、ロット毎の再現性が乏しくなる。従って、信頼性がよく、且つ結晶欠陥が低減されたアンドープＧａＮ層を形成するという目的を達成することができないことが分かった。
【００２６】
【非特許文献１】
Ｍｏｔｏａｋｉ Ｉｗａｙａ， ｅｔ ａｌ．， Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３７（１９９８）ｐｐ．Ｌ３１６−Ｌ３１８
【００２７】
【発明が解決しようとする課題】
上述したように、従来の成長方法では、サファイア基板上に成長したＧａＮ結晶中には多くの結晶欠陥が存在する。
【００２８】
また、非特許文献１には、結晶欠陥の低減対策として、サファイア基板の直上に低温のバッファ層を成長、その上に順に、高温成長のアンドープＧａＮ層、低温堆積層、高温成長のアンドープＧａＮ層を形成する方法が開示されている。しかしながら、本発明者らの実験によれば、この低温堆積層を形成する一連の工程では、成長中断のため、低温堆積層の平坦性や膜厚の均一性の制御、及び実験ロット毎の再現性を確保することが困難で、低温堆積層上のアンドープＧａＮ層の再現性及び結晶欠陥の低減化が難しいことが分かった。
【００２９】
本発明は、一回の結晶成長工程で、表面が平坦で、膜厚が制御され、再現性が良く、結晶欠陥が低減された３族窒化物半導体の積層構造、その製造方法、及び高発光効率を有する３族窒化物半導体装置を提供することを目的とする。
【００３０】
【課題を解決するための手段】
上記目的を達成するために、本発明の３族窒化物半導体の積層構造は、単結晶基板と、この単結晶基板の主面上に形成された３族窒化物バッファ層と、この３族窒化物バッファ層上に形成された第１の３族窒化物層と、この第１の３族窒化物層上に形成され、且つ３族元素組成が連続的に変化された窒化物からなるグレーディッド低温堆積層と、このグレーディッド低温堆積層上に形成された第２の３族窒化物層とを有することを特徴とする。
【００３１】
また、本発明の３族窒化物半導体の積層構造の製造方法は、単結晶基板の主面上に３族窒化物バッファ層を形成する工程と、この３族窒化物バッファ層上に第１の３族窒化物層を形成する工程と、この第１の３族窒化物層上に成長を中断させることなく３族元素組成を連続的に変化させたグレーディッド低温堆積層を形成する工程と、このグレーディッド低温堆積層上に成長を中断させることなく第２の３族窒化物層を形成する工程とを有することを特徴とする。
【００３２】
本発明によれば、一回の結晶成長工程で、表面が平坦で、膜厚が制御され、再現性が良く、結晶欠陥が低減された３族窒化物半導体の積層構造が得られる。
【００３３】
また、本発明の３族窒化物半導体装置は、単結晶基板と、この単結晶基板の主面上に形成された３族窒化物バッファ層と、この３族窒化物半導体バッファ層上に形成されたアンドープ３族窒化物層と、このアンドープ３族窒化物層上に形成され、且つ３族元素組成が連続的に変化されたグレーディッド低温堆積層と、このグレーディッド低温堆積層上に形成されたｎ型３族窒化物コンタクト／クラッド層と、このｎ型３族窒化物コンタクト／クラッド層上に形成された３族窒化物ＭＱＷ活性層と、この３族窒化物ＭＱＷ活性層上に形成されたｐ型３族窒化物クラッド層と、このｐ型３族窒化物クラッド層上に形成されたｐ型３族窒化物コンタクト層とを有することを特徴とする。
【００３４】
本発明によれば、高発光効率の３族窒化物半導体装置を得るができる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３６】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係る３族窒化物半導体の積層構造、およびその製造方法について、図１乃至図３を参照して説明する。
【００３７】
図１（ａ）は第１の実施の形態の３族窒化物半導体の積層構造を模式的に示す断面図、図１（ｂ）はそれを実現するための成長プロセスのチャートで、図中の左端から３番目までのチャートは各原料ガス供給タイミングを示し、右端のチャートは基板温度を示す。図１（ｂ）において、縦軸は図１（ａ）の積層構造に対応した成長膜厚、すなわち成長中断を除いた成長時間の経過を示し、横軸は各原料ガス別の供給状態と基板温度を示し、横軸の目盛０は原料供給をストップした状態、０（ゼロ）より右側では原料ガスの供給状態を示し、右に行くほど供給量が増加することを示すが、基板温度あるいは成長速度に対応した供給量の増減までは示してない。また、図１（ｂ）の右端の基板温度を示すチャートでは、横軸に温度を表す。
【００３８】
なお、本実施の形態においては、３族窒化物半導体の結晶成長には、ＭＯＣＶＤ装置を使用する。また、単結晶基板としてサファイア基板を用い、Ｇａ原料としてトリメチルガリウム（ＴＭＧ）、Ａｌ原料としてトリメチルアルミニウム（ＴＭＡ）、Ｎ原料としてアンモニア（ＮＨ３）を用いる。
【００３９】
図１（ａ）の積層構造の作製では、先ず、ＭＯＣＶＤ装置内にサファイア基板１１を載置し、基板温度を５００℃に維持した状態で、ＭＯＣＶＤ装置内にＴＭＧとＮＨ３を供給してサファイア基板１１上に３族窒化物であるＧａＮのバッファ層１２を成長させる。
【００４０】
次に、ＭＯＣＶＤ装置内をアンモニア雰囲気状態に保って、サファイア基板１１の温度を１１００℃に昇温させて、ＴＭＧの供給を行うことにより、バッファ層１２上に第１の３族窒化物であるアンドープＧａＮ層１３の成長を行う。なお、サファイア基板１１の温度が１１００℃に昇温するまでの間は、成長中断している。
【００４１】
次に、サファイア基板１１の温度を１１００℃から６００℃に向かって徐々に制御下で連続的に下降させると共に、ＴＭＡの供給開始とＴＭＧの供給量低減を同時に始める。そのＴＭＧの流量を一定の割合で徐々に減少させると共に、ＴＭＧの減少に見合うＴＭＡの流量を徐々に増加させ、ＡｌｘＧａ１−ｘＮのＡｌ組成比を１１００℃の０から６００℃の１へ徐々に変化させたグレーディッド低温堆積層１４ａをアンドープＧａＮ層１３上に成長させる。
【００４２】
サファイア基板１１の温度が６００℃に到達した後、再び、温度を１１００℃に向けて制御下で連続的に上昇させると共に、逆にＴＭＧの流量を一定の割合で徐々に増加させると共に、ＴＭＧの増加に見合うＴＭＡの流量を徐々に減少させ、Ａｌ組成比を所定供給量から０へ、Ｇａ組成比を０から所定供給量へ徐々に変化させて、ＡｌｘＧａ１−ｘＮのＡｌ組成比を６００℃の１から１１００℃の０へ徐々に変化させたグレーディッド低温堆積層１４ｂを成長させる。
【００４３】
そして、１１００℃に昇温したサファイア基板温度で、ＴＭＧの供給を止めることなく第２の３族窒化物であるアンドープＧａＮ層１５の成長を行うことにより、図１（ａ）の積層構造を完成する。ここでは、一例として各層の膜厚は、それぞれ、バッファ層１２が３０ｎｍ、アンドープＧａＮ層１３が１μｍ、グレーディッド低温堆積層１４ａ、１４ｂの合計が５０ｎｍ、アンドープＧａＮ層１５が１μｍに形成される。
【００４４】
次に、上記本実施の形態の積層構造における結晶欠陥密度の低減効果を確認するために、図１０に示すグレーディッド低温堆積層を持たない従来の３族窒化物半導体の積層構造を作製して、これと比較する。ここで、結晶欠陥密度の評価は、３６０℃に加熱熔融したＫＯＨに、３０秒浸漬して、結晶表面をエッチングし、エッチングによるエッチピットを電子顕微鏡にて観察し、その密度を評価する方法を採る。
【００４５】
その観察結果は、図１０の従来の積層構造のアンドープＧａＮ層表面では、５×１０７（個／ｃｍ２）であった。一方、本実施の形態のアンドープＧａＮ層表面では、５×１０６（個／ｃｍ２）であり、エッチピット密度が約１桁低減されていることが確認できた。
【００４６】
この結果から、本実施の形態の積層構造では、アンドープＧａＮ層表面の結晶欠陥密度は低減され、また、繰り返し行った同様な実験においてその再現性は確認された。
【００４７】
また、本実施の形態の積層構造において、グレーディッド低温堆積層１４の膜厚および基板温度をそれぞれ変化させた時の、エッチピット密度との関係を図２及び図３に示す。
【００４８】
まず、図２はグレーディッド低温堆積層の膜厚とエッチピット密度の関係を表すグラフで、グレーディッド低温堆積層１４の膜厚を横軸に、エッチピット密度の変化を縦軸に示している。ここでいう膜厚とは、図１の成長プロセスチャートにてＴＭＡを供給し始めてから供給を止めるまでに成長する膜厚を意味している。
【００４９】
図２から明らかなように、エッチピット密度は、膜厚が厚くなると顕著に増加することから、グレーディッド低温堆積層１４は、その膜厚を１０〜７０ｎｍの範囲内に形成することが望ましい。
【００５０】
また、図３はグレーディッド低温堆積層の基板温度とエッチピット密度の関係を表すグラフで、グレーディッド低温堆積層の基板温度を横軸、エッチピット密度の変化を縦軸に示している。ここでいう基板温度とは、降温の最低点の温度で、図１の成長プロセスチャートにおける６００℃に対応した温度である。
【００５１】
図３から明らかなように、エッチピット密度は、基板温度が５５０℃より低くなると顕著に増加する傾向にある。この結果、成長において、最低の基板温度（成長最低温度）としては、５００〜６５０℃の範囲に設定することが望ましい。
【００５２】
上述したように、この第１の実施の形態によれば、グレーディッド低温堆積層１４をＡｌ組成比がサファイア基板１１側から成長方向に向かって徐々に増加、次に徐々に減少するＡｌＧａＮ層であり、且つその成長は基板温度が徐々に降下する降温状態、または徐々に上昇する昇温状態において成長させている。言い換えると、本実施の形態の積層構造では、成長中断の無い連続成長によってグレーディッド低温堆積層１４とその上下のアンドープＧａＮ層１３、１５を形成している。成長中断がないために、特に高温での露出表面の変質、つまり、Ｎの抜けやＧａトランスポート等が起こらず平坦な層形成ができ、その上に形成した低温堆積層の表面が平坦で、膜厚が制御され、また、偶発性があるＮの抜けやＧａトランスポート等が抑制されるために、その上層のアンドープＧａＮ層の結晶欠陥の低減を再現性良く実現できる３族窒化物半導体の積層構造を形成することができる。
【００５３】
なお、本実施の形態の変形として、グレーディッド低温堆積層の形成を、１１００℃からの６００℃までの降温時にのみ行うことができる。これは、図１（ａ）を参照して説明すると、グレーディッド低温堆積層１４ａのみを形成して、グレーディッド低温堆積層１４ｂは形成しない場合に相当する。
【００５４】
この場合には、次のアンドープＧａＮ層１５の成長に向けて、６００℃から１１００℃に昇温する時に、成長中断が発生するため、上記実施の形態の降温・昇温の両方での連続成長する場合に比較して、エッチピット密度が倍程度に増加する。それでも、非特許文献１に開示された方法に基く積層構造に比較すると、アンドープＧａＮ層１５のエッチピット密度は改善される。
【００５５】
詳細なメカニズムは不明であるが、６００℃から１１００℃に昇温する時の成長中断は、１１００℃からの６００℃までの降温時に比較して、グレーディッド低温堆積層の表面の変質を起こす程度は小さいと推測できる。しかしながら、結晶欠陥密度を最小限に抑制するためには、グレーディッド低温堆積層は降温・昇温の両方での連続成長を行うことが望ましい。
【００５６】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る３族窒化物半導体の積層構造およびその製造方法について、図４乃至図８を参照して説明する。本実施の形態は、３族窒化物半導体ＬＥＤに適用可能な積層構造の例である。
【００５７】
図４は標準的に採用されている３族窒化物半導体ＬＥＤ構造を示す。図５は、図４のＬＥＤ構造において、光素子として発光する活性層１５７を形成するための下地層としての積層構造、図６は本実施の形態に係る下地層の積層構造、図７は積層構造の中間層であるアンドープＧａＮ層の膜厚と表面エッチピット密度との関係を示グラフで、図中の実線は図５に示すグレーディッド低温堆積層のない積層構造を示し、破線は図６に示す本実施の形態のグレーディッド低温堆積層を有する積層構造を示す。図８は、グレーディッド低温堆積層とＳｉドープＧａＮ層間にアンドープＧａＮ層を介在させた積層構造におけるアンドープＧａＮ層の効果を説明するための図である。
【００５８】
まず、現在、標準的に採用されている３族窒化物半導体ＬＥＤは、図４に示すように、サファイア基板１５１上に、バッファ層１５２、ｎ−ＧａＮコンタクト／クラッド層１５６、ＩｎＧａＮ系ＭＱＷ活性層１５７、ｐ−ＡｌＧａＮクラッド層１５８、ｐ−ＧａＮコンタクト層１５９がこの順序で積層形成され、ｎ−ＧａＮコンタクト層１５６上には、ｎ側電極２５１が、またｐ−ＧａＮコンタクト層１５９上には、ｐ側電極２５２がそれぞれ形成された構造となっている。
【００５９】
この構造の３族窒化物半導体ＬＥＤにおいて、発光特性を向上させるためには、ＩｎＧａＮ系ＭＱＷ活性層１５７の下地層である積層構造のｎ−ＧａＮコンタクト／クラッド層１５６中の結晶欠陥を少なくする必要がある。
【００６０】
そこで、本発明者らは、まず、図５に示す積層構造を作製した。この積層構造は、サファイア基板２１上に、バッファ層２２、その上にｎ−ＧａＮコンタクト／クラッド層として使用するためのＳｉドープｎ−ＧａＮ層２６を形成したもので、これは図１０に示した積層構造におけるバッファ層５２上のアンドープＧａＮ層５３をＳｉドープｎ−ＧａＮ層２６に代えたものである。なお、このＳｉドープｎ−ＧａＮ層２６のキャリア濃度は、３×１０１８（ｃｍ−３）、膜厚は２μｍとしている。
【００６１】
次に、この図５に示す積層構造について、まず、Ｓｉドープｎ−ＧａＮ層２６表面を顕微鏡等で観察したところ、平坦性は比較的よいが、変質を表す荒れが少し見られた。
【００６２】
次に、この積層構造のＳｉドープｎ−ＧａＮ層２６表面のエッチピット密度の評価を上述と同様の方法で行なった。
【００６３】
その結果、Ｓｉドープｎ−ＧａＮ層２６のエッチピット密度は、１×１０８（個／ｃｍ２）で、第１の実施の形態にて述べたグレーディッド低温堆積層を形成していないアンドープＧａＮ層と比べると２倍であった。これは、Ｓｉをドーピングすることによってエッチピット密度が増加することを示している。このことから、実デバイスであるＬＥＤにおいて、Ｓｉドープｎ−ＧａＮ層２６をｎ−ＧａＮコンタクト／クラッド層１５６として使用するためには、このＳｉドープｎ−ＧａＮ層２６における結晶欠陥の低減は、発光の高効率化に向けて一層重要であることが分かる。
【００６４】
そこで、本実施の形態の積層構造では、図６に示すように、サファイア基板３１上に、低温堆積のバッファ層３２、アンドープＧａＮ層３３、グレーディッド低温堆積層３４、ｎ−ＧａＮコンタクト／クラッド層としてのＳｉドープｎ−ＧａＮ層３６をこの順序で順次成長させる。
【００６５】
各層の成長プロセスは、図１に示す成長プロセスチャートに準じて、原料の供給、基板温度の降温、昇温を行ない、続いて成長中断をすることなく、Ｓｉドープｎ−ＧａＮ層３６を成長させる。このＳｉドープｎ−ＧａＮ層３６成長には、基板温度は１１００℃で、Ｓｉドープ用のＳｉＨ４ガスを供給して行う。
【００６６】
この本実施の形態の積層構造について、まず、表面を顕微鏡等で観察したところ、Ｓｉドープｎ―ＧａＮ層３６の平坦性はよく、変質を表す荒れ等は見られなかった。
【００６７】
次に、この積層構造のＳｉドープＧａＮ層３６表面のエッチピット密度の評価を上述と同様な方法により行なった。その結果、Ｓｉドープｎ−ＧａＮ層３６のエッチピット密度は、７×１０６（個／ｃｍ２）で、図５に示す積層構造の場合におけるエッチピット密度と比較すると一桁以上、低減されている。
【００６８】
また、本発明者らは、図６に示す積層構造の中間の位置にあるアンドープＧａＮ層３３の膜厚を変化させた一連の実験で、このアンドープＧａＮ層３３がＳｉドープｎ−ＧａＮ層３６の結晶欠陥密度に影響を与えることを見出した。その結果を図７に示す。図７は、アンドープＧａＮ層３３の膜厚を横軸に、Ｓｉドープｎ−ＧａＮ層３６の表面のエッチピット密度を縦軸に表すグラフで、図中、実線は従来の積層構造（図５の積層構造）の場合、点線は本実施の形態の積層構造（図６の積層構造）場合を示す。
【００６９】
図７において、実線で示す従来の積層構造について見ると、エッチピット密度は、アンドープＧａＮ層２６の膜厚を厚くするに従い低減して行き、膜厚が８μｍ程度で最低値を示す。膜厚８μｍ程度でエッチピット密度が最小を示す要因は明らかではない。実線で示す曲線がスムーズさに欠けるのは、積層構造の表面の変質が成長条件の微妙な変化で起こる結果、エッチピット密度分布にも現れていると推測される。
【００７０】
一方、図７において、点線で示す本実施の形態による積層構造では、エッチピット密度は、７μｍ付近に最低値を示し、従来の積層構造に比べて１桁程度以上低減していることがわかる。点線で示す曲線がスムーズなのは、表面の変質が起こらず、エッチピット密度分布そのものを反映している結果と考えられる。従って、アンドープＧａＮ層３３は、４〜１０μｍと比較的厚く成長し、しかも併せて、グレーディッド低温堆積層３４を形成することで、エッチピット密度の最小化を図ることができることが分かった。
【００７１】
図８は、グレーディッド低温堆積層４４とＳｉドープｎ−ＧａＮ層４６間にアンドープＧａＮ層４５を挿入した積層構造を示す。すなわち、本積層構造では、サファイア基板４１上に、バッファ層４２、アンドープＧａＮ層４３、グレーディッド低温堆積層４４、アンドープＧａＮ層４５と成長して、その上にＳｉドープｎ−ＧａＮ層４６を成長している。
【００７２】
各層の成長プロセスは、図１の成長プロセスチャートに準じて、原料の供給、基板温度の降温、昇温を行ない、Ｓｉドープｎ−ＧａＮ層４６の成長は、基板温度１１００℃で、Ｓｉドープ用のＳｉＨ４ガスを供給して行なう。
【００７３】
この積層構造について、まず、表面を顕微鏡等で観察したところ、Ｓｉドープｎ−ＧａＮ層４６の平坦性はよく、変質を表す荒れ等は見られなかった。
【００７４】
次に、この積層構造のＳｉドープｎ−ＧａＮ層４６表面のエッチピット密度の評価を上述と同様の方法により行なった。その結果、グレーディッド低温堆積層４４の効果と、その下層のアンドープＧａＮ層４３の膜厚の効果は、変わらずに得られ、Ｓｉドープｎ−ＧａＮ層４６の表面のエッチピット密度は、図６に示す積層構造と同じ７×１０６（個／ｃｍ２）で、グレーディッド低温堆積層を挿入してない従来の積層構造のエッチピット密度と比較すると一桁以上の低減となっている。
【００７５】
図８に示す積層構造では、図６に示す積層構造に対して、アンドープＧａＮ層４５をグレーディッド低温堆積層４４とＳｉドープｎ−ＧａＮ層４６の間に追加しているが、この追加による効果は、特に見当たらない。
【００７６】
従って、アンドープＧａＮ層４５をグレーディッド低温堆積層４４の次に成長する必要は必ずしもないことが分かる。これは、グレーディッド低温堆積層４４上のＳｉドープｎ−ＧａＮ層４６が、従来の積層構造におけるアンドープＧａＮ層２６に代わって同様の効果をもたらしていると考えられ、実際のＬＥＤ構造の作製においては、グレーディッド低温堆積層４４上のアンドープＧａＮ層４５を省略してもよいことを意味している。
【００７７】
上述したように、本実施の形態の積層構造においては、サファイア基板３１の上に、順次、バッファ層３２、４〜１０μｍと比較的厚いアンドープＧａＮ層３３、グレーディッド低温堆積層３４、Ｓｉドープｎ−ＧａＮ層３６を成長することによって、Ｓｉドープｎ−ＧａＮ層３６のエッチピット密度を７×１０６（個／ｃｍ２）に低減できる。
【００７８】
本実施の形態の積層構造の製造では、サファイア基板３１側のアンドープＧａＮ層３３、グレーディッド低温堆積層３４、及びＳｉドープｎ−ＧａＮ層３６を成長中断なく連続成長している。従って、特に高温での露出表面の変質、つまり、Ｎの抜けやＧａトランスポート等が起こらず平坦となり、その上に形成した低温堆積層の表面も平坦で、膜厚が制御され、また、偶発性があるＮの抜けやＧａトランスポート等が抑制されるために、Ｓｉドープｎ−ＧａＮ層は再現性良く、しかも結晶欠陥が低減される。
【００７９】
更に、グレーディッド低温堆積層上にアンドープＧａＮ層を設けることなく、Ｓｉドープｎ−ＧａＮ層を成長させることができ、実際の３族窒化物半導体ＬＥＤの作製においては、工程の短縮を図ることができる。
【００８０】
（第３の実施の形態）
次に、本発明の第３の実施の形態について、図９を参照して説明する。本実施の形態は、上記第２の実施の形態に係る下地層としての積層構造を３族窒化物半導体ＬＥＤに適用した例である。図９は、本発明の第３の実施の形態に係る３族窒化物半導体ＬＥＤを模式的に示す構造図である。
【００８１】
図９に示すように、本実施の形態の３族窒化物半導体ＬＥＤでは、サファイア基板１１１上に、バッファ層１１２、アンドープＧａＮ層１１３、グレーディッド低温堆積層１１４、ｎ−ＧａＮコンタクト／クラッド層１１６、ＩｎＧａＮ系ＭＱＷ活性層１１７、ｐ−ＡｌＧａＮクラッド層１１８、ｐ−ＧａＮコンタクト層１１９がこの順序で積層形成されている。そして、ｎ−ＧａＮコンタクト／クラッド層１１６上には、ｎ側電極２１１が、また、ｐ−ＧａＮコンタクト層１１９上には、ｐ側電極２１２がそれぞれ形成されている。
【００８２】
本実施の形態の３族窒化物半導体ＬＥＤは、ＭＯＣＶＤ装置を用いて、一回成長にて作製される。すなわち、図１の成長条件に従って、例えば、ＭＯＣＶＤ装置内にサファイア基板１１１を載置し、基板温度を５００℃でＧａＮのバッファ層１１２を成長させ、次に、ＭＯＣＶＤ装置内をアンモニア雰囲気状態に保って、サファイア基板１１１温度が１１００℃に昇温されるまで待って、アンドープＧａＮ層１１３を成長させる。
【００８３】
次に、成長中断をもたらすことなく、サファイア基板１１１の温度を１１００℃から６００℃に向かって徐々に制御下で連続的に下降させると共に、ＴＭＡの供給開始とＴＭＧの供給量低減を同時に始め、そのＴＭＧの流量を一定の割合で徐々に減少させると共に、ＴＭＧの減少に見合うＴＭＡの流量を徐々に増加させ、ＡｌｘＧａ１−ｘＮのＡｌ組成比を１１００℃の０から６００℃の１へ徐々に変化させたグレーディッド低温堆積層１１４を成長させ、サファイア基板１１１温度が６００℃に到達した後、再び、温度を１１００℃に向けて制御下で連続的に上昇させると共に、逆にＴＭＧの流量を一定の割合で徐々に増加させると共に、ＴＭＧの増加に見合うＴＭＡの流量を徐々に減少させ、Ａｌ組成比を所定供給量から０へ、Ｇａ組成比を０から所定供給量へ徐々に変化させて、ＡｌｘＧａ１−ｘＮのＡｌ組成比を６００℃の１から１１００℃の０へ徐々に変化させたグレーディッド低温堆積層１１４を形成する。
【００８４】
そして、１１００℃に昇温したサファイア基板温度で、ＴＭＧの供給を止めることなく、Ｓｉドーパントを供給開始してＳｉドープｎ−ＧａＮ層１１６の成長を行い、以降は、通常の３族窒化物半導体ＬＥＤの積層工程に従って、ＩｎＧａＮ系ＭＱＷ活性層１１７、ｐ−ＡｌＧａＮクラッド層１１８、ｐ−ＧａＮコンタクト層１１９をこの順序で積層する。
【００８５】
なお、３族窒化物半導体の成長には、上記実施と形態と同様に、Ｇａ原料としてトリメチルガリウム（ＴＭＧ）、Ａｌ原料としてトリメチルアルミニウム（ＴＭＡ）、Ｉｎ原料としてトリメチルインジウム（ＴＭＩ）、Ｎ原料としてアンモニアを用い、ｐ型のＭｇドーピング原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、ｎ型のＳｉドーピング原料としてモノシラン（ＳｉＨ４）を用いる。
【００８６】
次に、各層の膜厚と組成について詳しく示す。すなわち、厚さ１５０μｍのサファイア基板１１１の上に、バッファ層１１２を０．０３μｍ、アンドープＧａＮ層１１３を５μｍ、組成がＧａＮ→ＡｌｘＧａ１−ｘＮ（ｘ＝０→１）→ＡｌＮ→ＡｌｙＧａ１−ｙＮ（ｙ＝１→０）→ＧａＮの順に変化するグレーディッド低温堆積層１１４を０．０５μｍ、ｎ−ＧａＮコンタクト／クラッド層１１６を３μｍ、Ｉｎ０．０５Ｇａ０．９５Ｎ井戸層（図示略）０．００３μｍとＧａＮ障壁層（図示略）０．００６μｍからなる２０井戸構成のＩｎＧａＮ系ＭＱＷ活性層１１７、ｐ−Ａｌ０．２Ｇａ０．８Ｎクラッド層１１８を０．０５μｍ、そして、最上部にｐ−ＧａＮコンタクト層１１９を０．１５μｍ成長している。
【００８７】
そして、ＭＯＣＶＤ装置から取り出して、ｎ−ＧａＮコンタクト／クラッド層１１６の一側部を、その表面から層中間部までエッチング除去し、そのエッチング除去部分上のｎ−ＧａＮコンタクト／クラッド層１１６にＴｉ／Ａｌ層からなるｎ側電極２１１を形成する。また、ｐ−ＧａＮコンタクト層１１９上にＮｉ／Ａｕ層からなるｐ側電極２１２を形成する。このｐ側電極２１２は、活性層からの光をほぼ透過するように薄膜化されている。このようにして、３族窒化物半導体ＬＥＤが作製される。
【００８８】
次に、この作製したＬＥＤにバイアスを加えたところ、発光波長３８０ｎｍの紫外光がｐ側電極を通して得られ、動作電流２０ｍＡでの光出力は１０ｍＷであった。一方、比較のために図４に示すような従来の標準的な構造（アンドープＧａＮ層とグレーディッド低温堆積層を持たない構造）のＬＥＤを作製し、同バイアス条件における光出力を測定した結果、その光出力は、５ｍＷであった。この結果、アンドープＧａＮ層とグレーディッド低温堆積層による結晶欠陥低減の効果は、光出力にして２倍であると考えられる。
【００８９】
また、本実施の形態の３族窒化物半導体ＬＥＤでは、異なる作製ロットにおいても一定のＬＥＤ特性を再現性良く得られた。これは、結晶欠陥密度が小さく、膜厚の均一性、表面形態の安定性が良好な状態であることを意味している。
【００９０】
本発明は、上述の第１乃至第３の実施の形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００９１】
例えば、上述の実施の形態では、基板としてサファイアを使用しているが、従来から試みられてきたスピネル、Ｓｉ、ＳｉＣ、ＧａＰ、あるいはＧａＡｓ等を使用しても、同様の効果が期待できる。
【００９２】
更に、グレーディッド低温堆積層の組成は、ＧａＮから次第にＡｌの比率を増加させて行きＡｌＮに達した後、逆にＡｌの比率を減少させて行きＧａＮに達するまで変化させたが、形成の最低温度での組成はＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなる中間の組成であっても結晶欠陥の低減が期待できる。ただし、温度に関しては、成長温度の最低を５００〜６５０℃まで下げて成長させることは重要である。
【００９３】
そして、上記実施の形態では、グレーディッド低温堆積層は、膜厚に比例して３族原料ガス流量の一方を減少、他方を増加させる方法で形成し、成長最低温度で逆転させて、組成は成長最低温度を境界として、膜厚に対してそれぞれほぼ直線的に変化させたが、成長最低温度を境界として、組成はそれぞれ指数関数的な変化、あるいはそれぞれ階段状の変化等が可能であり、更には、これらの変化を組合せた変化等を採用しても同様の効果が得られる。
【００９４】
また、上記実施の形態では、グレーディッド低温堆積層は、積層構造中に１層のみ作製したが、複数層作製しても良い。複数の積層法は、グレーディッド低温堆積層の直上にグレーディッド低温堆積層を連続した配置でも良いし、グレーディッド低温堆積層の直上には高温成長のｎ型またはアンドープのＧａＮ層を成長させて、その上にグレーディッド低温堆積層を配置しても良い。
【００９５】
ＭＯＣＶＤの原料として、Ｇａはトリメチルガリウムの他にトリエチルガリウム、Ａｌはトリメチルアルミニウムの他にトリエチルアルミニウム、Ｉｎはトリメチルインジウムおよびトリエチルインジウム、Ｎはアンモニアの他にヒドラジン等を用いても、同様な効果が期待できる。
【００９６】
本発明の実施の形態では、半導体装置としてＬＥＤについて例示したが、ＬＤであっても、その効果は同様に得られる。
【００９７】
【発明の効果】
本発明の３族窒化物半導体の積層構造によれば、一回の成長工程で、積層表面が平坦で、膜厚が制御され、再現性良く結晶欠陥の低減ができる。また、本発明の積層構造の製造方法により得られた積層構造では、結晶欠陥が極めて少ない。
【００９８】
従って、この積層構造を用いたＬＥＤ、ＬＤ等の３族窒化物の半導体装置では、高い発光効率が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る３族窒化物半導体の積層構造図、及びそれを実現するための成長プロセスのチャート。
【図２】本発明の第１の実施の形態に係るグレーディッド低温堆積層の膜厚とエッチピット密度の関係を表すグラフ。
【図３】本発明の第１の実施の形態に係るグレーディッド低温堆積層の成長基板温度とエッチピット密度の関係を表すグラフ。
【図４】代表的な３族窒化物半導体ＬＥＤを模式的に示す構造図。
【図５】代表的な３族窒化物半導体ＬＥＤにおける下地層としての一般的な積層構造を示す図。
【図６】本発明の第２の実施の形態に係る３族窒化物半導体ＬＥＤにおける下地層としての積層構造を示す図。
【図７】本発明の第２の実施の形態に係る積層構造のエッチピット密度と従来の代表的な積層構造のエッチピット密度と比較するグラフ。
【図８】グレーディッド低温堆積層とＳｉドープＧａＮ層間にアンドープＧａＮ層を介在させた積層構造におけるアンドープＧａＮ層の効果を説明するための図。
【図９】本発明の第３の実施の形態に係る３族窒化物半導体ＬＥＤを模式的に示す構造図。
【図１０】従来の３族窒化物半導体の積層構造を示す図。
【図１１】従来の３族窒化物半導体の積層構造図、及びそれを実現するための成長プロセスのチャート。
【符号の説明】
１１、２１、３１、４１、５１、６１、１１１、１５１ サファイア基板
１２、２２、３２、４２、５２、６２、１１２、１５２ バッファ層
１３、１５、３３、４３，４５、５３、６３、６５、１１３ アンドープＧａＮ層
１４、１４ａ、１４ｂ、３４、４４、１１４ グレーディッド低温堆積層
２６、３６、４６ ｎ−ＧａＮ層
６４ 低温堆積層
１１６、１５６ ｎ−ＧａＮコンタクト／クラッド層
１１７、１５７ ＩｎＧａＮ系ＭＱＷ活性層
１１８、１５８ ｐ−ＡｌＧａＮクラッド層
１１９、１５９ ｐ−ＧａＮコンタクト層
２１１、２５１ ｎ側電極
２１２、２５２ ｐ側電極

Claims (12)

  1. 単結晶基板と、
    この単結晶基板の主面上に形成された３族窒化物バッファ層と、
    この３族窒化物バッファ層上に形成された第１の３族窒化物層と、
    この３族窒化物層上に形成され、且つ３族元素組成が連続的に変化された窒化物からなるグレーディッド低温堆積層と、
    このグレーディッド低温堆積層上に形成された第２の３族窒化物層と、
    を有することを特徴とする３族窒化物半導体の積層構造。
  2. 前記グレーディッド低温堆積層は、前記第１の３族窒化物層と前記第２の３族窒化物層に組成的に連続して、且つ組成比ｘが０と１の間で変化するＡｌｘＧａ１−ｘＮの組成式で表されることを特徴とする請求項１記載の３族窒化物半導体の積層構造。
  3. 前記第１の３族窒化物層はアンドープＧａＮ層であり、前記第２の３族窒化物層はＳｉドープｎ型ＧａＮ層であることを特徴とする請求項１または２に記載の３族窒化物半導体の積層構造。
  4. 単結晶基板の主面上に３族窒化物バッファ層を形成する工程と、この３族窒化物バッファ層上に第１の３族窒化物層を形成する工程と、
    この第１の３族窒化物層上に成長を中断させることなく３族元素組成を連続的に変化させたグレーディッド低温堆積層を形成する工程と、
    このグレーディッド低温堆積層上に成長を中断させることなく第２の３族窒化物層を形成する工程と、
    を有することを特徴とする３族窒化物半導体の積層構造の製造方法。
  5. 前記グレーディッド低温堆積層は、前記第１の３族窒化物層と前記第２の３族窒化物層に組成的に連続して、且つ組成比ｘが０と１の間で変化するＡｌｘＧａ１−ｘＮの組成式で表されることを特徴とする請求項４記載の３族窒化物半導体の積層構造の製造方法。
  6. 前記第１の３族窒化物層はアンドープＧａＮ層であり、前記第２の３族窒化物層はＳｉドープｎ型ＧａＮ層であることを特徴とする請求項４または５に記載の３族窒化物半導体の積層構造の製造方法。
  7. 前記グレーディッド低温堆積層は、前記第１の３族窒化物層の形成温度に連続して、制御された連続的な降温と連続的な昇温を行ないながら、原料供給を途切れることなく連続して供給して形成することを特徴とする請求項４乃至６のいずれか１項に記載の３族窒化物半導体の積層構造の製造方法。
  8. 前記降温は前記第１の３族窒化物層の成長温度から５００℃乃至６５０℃の成長最低温度までの温度範囲であり、昇温は前記成長最低温度から前記第２の３族窒化物層の形成温度までの温度範囲であることを特徴とする請求項７記載の３族窒化物半導体の積層構造の製造方法。
  9. 前記グレーディッド低温堆積層は、前記第１の３族窒化物層の成長温度に連続して、制御された連続的な降温を行ないながら、原料供給を途切れることなく連続して供給して形成することを特徴とする請求項４記載の３族窒化物半導体の積層構造の製造方法。
  10. 前記降温は前記第１の３族窒化物層の成長温度から５００℃乃至６５０℃の成長最低温度までの温度範囲であることを特徴とする請求項９記載の３族窒化物半導体の積層構造の製造方法。
  11. 単結晶基板と、
    この単結晶基板の主面上に形成された３族窒化物バッファ層と、
    この３族窒化物半導体バッファ層上に形成されたアンドープ３族窒化物層と、
    このアンドープ３族窒化物層上に形成され、且つ３族元素組成が連続的に変化されたグレーディッド低温堆積層と、
    このグレーディッド低温堆積層上に形成されたｎ型３族窒化物コンタクト／クラッド層と、
    このｎ型３族窒化物コンタクト／クラッド層上に形成された３族窒化物ＭＱＷ活性層と、
    この３族窒化物ＭＱＷ活性層上に形成されたｐ型３族窒化物クラッド層と、
    このｐ型３族窒化物クラッド層上に形成されたｐ型３族窒化物コンタクト層と、
    を有することを特徴とする３族窒化物半導体装置。
  12. 前記アンドープ３族窒化物層はＧａＮ層であり、前記グレーディッド低温堆積層は組成比ｘが０と１の間で変化するＡｌｘＧａ１−ｘＮであり、前記ｎ型３族窒化物コンタクト／クラッド層はＳｉドープＧａＮ層であることを特徴とする請求項９に記載の３族窒化物半導体装置。
JP2003079387A 2003-03-24 2003-03-24 ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置 Expired - Fee Related JP4377600B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003079387A JP4377600B2 (ja) 2003-03-24 2003-03-24 ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置
US10/806,681 US7148518B2 (en) 2003-03-24 2004-03-23 Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device
US11/439,579 US7550368B2 (en) 2003-03-24 2006-05-24 Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003079387A JP4377600B2 (ja) 2003-03-24 2003-03-24 ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置

Publications (3)

Publication Number Publication Date
JP2004288893A true JP2004288893A (ja) 2004-10-14
JP2004288893A5 JP2004288893A5 (ja) 2006-03-02
JP4377600B2 JP4377600B2 (ja) 2009-12-02

Family

ID=33156605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003079387A Expired - Fee Related JP4377600B2 (ja) 2003-03-24 2003-03-24 ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置

Country Status (2)

Country Link
US (2) US7148518B2 (ja)
JP (1) JP4377600B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2010182943A (ja) * 2009-02-06 2010-08-19 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法
JP2015167231A (ja) * 2007-01-26 2015-09-24 クリスタル アイエス インコーポレイテッド 厚みのある擬似格子整合型の窒化物エピタキシャル層

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2432594C (en) * 2002-06-12 2011-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for increased internet protocol (ip) headers compression performance by reporting cause of missing packets
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
KR100513923B1 (ko) * 2004-08-13 2005-09-08 재단법인서울대학교산학협력재단 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자
DE102004048454B4 (de) * 2004-10-05 2008-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Gruppe-III-Nitrid-Volumenkristallen oder-Kristallschichten aus Metallschmelzen
US8519437B2 (en) * 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
US9012937B2 (en) 2007-10-10 2015-04-21 Cree, Inc. Multiple conversion material light emitting diode package and method of fabricating same
DE102007057241A1 (de) * 2007-11-28 2009-06-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Schichtenstapels auf einem kristallinen Substrat und Anordnung umfassend einen auf einem Substrat angeordneten Schichtenstapel
US9287469B2 (en) 2008-05-02 2016-03-15 Cree, Inc. Encapsulation for phosphor-converted white light emitting diode
CN102067286B (zh) * 2009-03-06 2013-03-06 松下电器产业株式会社 氮化物半导体的晶体生长方法和半导体装置的制造方法
TW201037766A (en) * 2009-04-06 2010-10-16 Univ Nat Chiao Tung A method of manufacturing III-V group nitride thick film and the structure thereof
TW201039381A (en) * 2009-04-29 2010-11-01 Applied Materials Inc Method of forming in-situ pre-GaN deposition layer in HVPE
US8415692B2 (en) 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8604461B2 (en) 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
GB2327145A (en) * 1997-07-10 1999-01-13 Sharp Kk Graded layers in an optoelectronic semiconductor device
JP2000049377A (ja) 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子の製造方法
JP3505405B2 (ja) 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167231A (ja) * 2007-01-26 2015-09-24 クリスタル アイエス インコーポレイテッド 厚みのある擬似格子整合型の窒化物エピタキシャル層
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2010182943A (ja) * 2009-02-06 2010-08-19 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
US20060223288A1 (en) 2006-10-05
US7148518B2 (en) 2006-12-12
US20040206966A1 (en) 2004-10-21
JP4377600B2 (ja) 2009-12-02
US7550368B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
US7550368B2 (en) Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
JP3909811B2 (ja) 窒化物半導体素子及びその製造方法
JP3785970B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
US6630692B2 (en) III-Nitride light emitting devices with low driving voltage
US7998773B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
WO2013005789A1 (ja) 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
US7645622B2 (en) Method of producing nitride-based semiconductor device, and light-emitting device produced thereby
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US7488971B2 (en) Nitride semiconductor; light-emitting device, light-emitting diode, laser device and lamp using the semiconductor; and production methods thereof
JP2010199236A (ja) 発光素子の製造方法および発光素子
JP2008235758A (ja) 化合物半導体エピタキシャル基板の製造方法
JP2001148544A (ja) 半導体発光素子
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JP4178836B2 (ja) 窒化ガリウム系半導体素子及びその製造方法
US6821807B2 (en) Method of forming nitride-based semiconductor layer, and method of manufacturing nitride-based semiconductor device
JP2002094113A (ja) Ｉｉｉ−ｖ族窒化物系半導体発光素子の製造方法
JP3543628B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体発光素子の製造方法
JP2010021360A (ja) Ｉｉｉ族窒化物発光素子を製造する方法、及びｉｉｉ族窒化物発光素子
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP4198003B2 (ja) 窒化物半導体発光素子
JP2001085735A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2004087762A (ja) 窒化物系半導体発光素子

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees