JP2004287087A - 液晶表示装置およびその駆動方法 - Google Patents

Abstract

【課題】携帯電話機等における低消費電力化の強い要求に応えつつフリッカやシャドーを低減して表示品位を向上させた液晶表示装置を提供する。
【解決手段】第ｎフレームの前半期間では、多数の画素形成部からなる画素マトリクスにおける奇数番目の行に対応する走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）を順にアクティブとすることで第１の飛び越し走査を行い、画素マトリクスの奇数行の各画素形成部に書き込むべき画素値に相当する電圧を、正極性の映像信号として各映像信号線に印加する。第ｎフレームの後半期間では、画素マトリクスの偶数番目の行に対応する走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）を順にアクティブとすることで第２の飛び越し走査を行い、画素マトリクスの偶数行の各画素形成部に書き込むべき画素値に相当する電圧を、負極性の映像信号として各映像信号線に印加する。以上によりライン反転駆動を実現する。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置およびその駆動方法に関するものであり、更に詳しくは、アクティブマトリクス型の液晶表示装置における交流化駆動に関する。
【０００２】
【従来の技術】
一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われている。しかし、アクティブ型の液晶表示装置においては、画素毎に設けられたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子の特性が十分でないために、液晶パネルの映像信号線（列電極）に電圧を印加する映像信号線駆動回路（「列電極駆動回路」または「データ線駆動回路」とも呼ばれる）から出力される映像信号の正負すなわち共通電極の電位を基準とする印加電圧の正負が対称であっても、液晶層の透過率は正負のデータ電圧に対して完全に対称とはならない。このため、１フレーム毎に液晶への印加電圧の極性を反転させる駆動方式（１フレーム反転駆動方式）では、液晶パネルよる表示においてフリッカが発生する。また、図９に示すように、映像信号線Ｌｓｓ，Ｌｓｎと画素電極Ｅｐとの間に存在する寄生容量Ｃｓｄ（自），Ｃｓｄ（他）により、各画素電極Ｅｐと共通電極Ｅｃとの間の電圧に対応する各画素値が映像信号線Ｌｓｓ，Ｌｓｎの電位の影響を受け、画面に縦シャドーと呼ばれる縦方向に延びる縞状の模様等が現れることがある。
【０００３】
携帯電話機等のように消費電力の削減に対する要求が特に強い携帯用情報機器で使用される液晶モジュールにおいては、交流化駆動の方式として、その要求に応えるべくフレーム反転駆動方式が採用されていた。しかし、近年、携帯電話機等においても、処理性能の向上と利用の高度化などによって高品位の表示能力が要求されるようになり、それに伴い、フリッカや縦シャドーが問題視されるようになってきている。
【０００４】
【特許文献１】
特開平８−３２０６７４号公報
【０００５】
【発明が解決しようとする課題】
上記のような問題を解決するために、交流化駆動方式として、１水平走査線毎に印加電圧の正負極性を反転させつつ１フレーム毎にも正負極性を反転させる駆動方式（「ライン反転駆動方式」と呼ばれる）が採用されている。しかし、フレーム反転駆動方式に代えてライン反転駆動方式を採用すると、液晶パネルに印加すべき映像信号における極性反転の頻度（反転周波数）が高くなり、また、駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に必要な耐圧の低減のために共通電極の電位の切換周波数も高くなる。その結果、消費電力が増大する。また、ライン反転駆動方式を採用しただけでは、フリッカを十分に抑えることはできない。
【０００６】
そこで本発明では、携帯電話機等における低消費電力化の強い要求に応えつつフリッカやシャドーを低減して表示品位を向上させた液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
第１の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記映像信号を前記複数の映像信号線に印加する映像信号線駆動回路とを備え、
各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線に前記映像信号線駆動回路によって印加される映像信号を画素値として取り込み、
前記走査信号線駆動回路は、前記複数の走査信号線を１本または所定本数おきに所定順に選択して駆動する第１の飛び越し走査と、前記複数の走査信号線のうち前記第１の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第２の飛び越し走査とを交互に繰り返し、
前記映像信号線駆動回路は、前記第１および第２の飛び越し走査のそれぞれにおいて前記映像信号としての電圧を同一極性で前記複数の映像信号線に印加すると共に、前記走査信号線駆動回路による走査信号線の駆動が前記第１の飛び越し走査から前記第２飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性を反転させることを特徴とする。
【０００８】
第２の発明は、第１の発明において、
前記走査信号線駆動回路は、前記第１の飛び越し走査において走査信号線が選択される順序に基づく走査方向と前記第２の飛び越し走査において走査信号線が選択される順序に基づく走査方向とが互いに逆となるように、前記複数の走査信号線を選択的に駆動することを特徴とする。
【０００９】
第３の発明は、第１または第２の発明において、
前記走査信号線駆動回路は、前記第２の飛び越し走査の後に所定期間だけ前記複数の走査信号線を非選択状態とすることを特徴とする。
【００１０】
第４の発明は、第１から第３までの発明のいずれかにおいて、
前記各画素形成部は、
対応する交差点を通過する走査信号線である対応走査信号線が選択されているときにオンされ、当該対応走査信号線が選択されていないときにオフされるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
同一走査信号線によってオンおよびオフされるスイッチング素子に接続される画素電極である同時選択画素電極は、前記複数の画素形成部からなるマトリクスにおいて上下に隣接する２行に分散的に配置されていることを特徴とする。
【００１１】
第５の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置の駆動方法であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
前記映像信号を前記複数の映像信号線に印加する映像信号線駆動ステップとを備え、
前記走査信号線駆動ステップでは、前記複数の走査信号線を１本または所定本数おきに所定順に選択して駆動する第１の飛び越し走査と、前記複数の走査信号線のうち前記第１の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第２の飛び越し走査とが交互に繰り返され、
前記映像信号線駆動ステップでは、前記第１および第２の飛び越し走査のそれぞれにおいて同一極性で前記映像信号としての電圧が前記複数の映像信号線に印加されると共に、前記走査信号線駆動ステップでの走査信号線の駆動が前記第１の飛び越し走査から前記第２飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性が反転することを特徴とする。
【００１２】
第６の発明は、第５の発明において、
前記走査信号線駆動ステップでは、前記第１の飛び越し走査において走査信号線が選択される順序に基づく走査方向と前記第２の飛び越し走査において走査信号線が選択される順序に基づく走査方向とが互いに逆となるように、前記複数の走査信号線が選択的に駆動されることを特徴とする。
【００１３】
第７の発明は、第５または第６の発明において、
前記走査信号線駆動ステップでは、前記第２の飛び越し走査の後に所定期間だけ前記複数の走査信号線が非選択状態とされることを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１．第１の実施形態＞
＜１．１ 全体の構成および動作＞
図１（ａ）は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、映像信号線駆動回路３００（「列電極駆動回路」または「データ線駆動回路」とも呼ばれる）と、走査信号線駆動回路（「行電極駆動回路」または「ゲート線駆動回路」とも呼ばれる）４００と、共通電極駆動回路５００と、アクティブマトリクス型の液晶パネル６００とを備えている。
【００１５】
この液晶表示装置における表示部としての液晶パネル６００は、外部のコンピュータにおけるＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様である（詳細は後述）。また、この液晶パネル６００は、各画素形成部に含まれる画素電極に共通的に設けられかつ液晶層を挟んで各画素電極と対向するように配置された共通電極を備えている。
【００１６】
本実施形態では、液晶パネル６００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路２００に供給して、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。
【００１７】
表示制御回路２００は、レジスタに書き込まれた表示制御データに基づき、表示用のクロック信号ＣＫや、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ等を生成する。また、表示制御回路２００は、外部のＣＰＵ等によって表示メモリに書き込まれた（狭義の）画像データを表示メモリから読み出して、デジタル画像信号Ｄａとして出力する。さらに、表示制御回路２００は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、液晶パネル６００の交流化駆動のための極性切換制御信号φを生成する。このようにして、表示制御回路２００によって生成される信号のうち、クロック信号ＣＫは映像信号線駆動回路３００に、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹは映像信号線駆動回路３００および走査信号線駆動回路４００に、デジタル画像信号Ｄａは映像信号線駆動回路３００に、極性切換制御信号φは、映像信号線駆動回路３００および共通電極駆動回路５００に、それぞれ供給される。
【００１８】
映像信号線駆動回路３００には、上記のように、液晶パネル６００に表示すべき画像を表すデータが画素単位でデジタル画像信号Ｄａとして供給されると共に、タイミングを示す信号としてクロック信号ＣＫ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、および極性切換制御信号φが供給される。映像信号線駆動回路３００は、これらの信号Ｄａ、ＣＫ、ＨＳＹ、ＶＳＹ、φに基づき、液晶パネル６００を駆動するための映像信号（以下「駆動用映像信号」ともいう）Ｄ（１），Ｄ（２），Ｄ（３），…を生成し、これを液晶パネル６００の各映像信号線に印加する。この駆動用映像信号Ｄ（１），Ｄ（２），Ｄ（３），…は、液晶パネル６００の交流化駆動のために、極性切換制御信号φに応じてその極性が反転する。
【００１９】
走査信号線駆動回路４００は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、液晶パネル６００における走査信号線を１水平走査期間ずつ後述の所定順に選択するために各走査信号線に印加すべき走査信号Ｇ（１），Ｇ（２）、Ｇ（３），…を生成し、全走査信号線のそれぞれを所定順で選択するためのアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。
【００２０】
共通電極駆動回路５００は、液晶パネル６００の共通電極に与えるべき電圧である共通電圧Ｖｃｏｍを生成する。本実施形態では、映像信号線の電圧の振幅を抑えるために、交流化駆動に応じて共通電極の電位をも変化させている。すなわち、共通電極駆動回路５００は、表示制御回路２００からの極性切換制御信号φに応じて、１フレーム（１垂直走査期間）において２種類の基準電圧の間で切り換わる電圧を生成し、これを共通電圧Ｖｃｏｍとして液晶パネル６００の共通電極に供給する。
【００２１】
液晶パネル６００では、上記のようにして映像信号線に、映像信号線駆動回路３００によってデジタル画像信号Ｄａに基づく駆動用の映像信号Ｄ（１），Ｄ（２），Ｄ（３），…が印加され、走査信号線には、走査信号線駆動回路４００によって走査信号Ｇ（１），Ｇ（２）、Ｇ（３），…が印加され、共通電極には、共通電極駆動回路５００によって共通電圧Ｖｃｏｍが印加される。これにより液晶パネル６００は、外部のＣＰＵ等から受け取った画像データＤｖの表す画像を表示する。
【００２２】
＜１．２ 表示制御回路＞
図１（ｂ）は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４と極性切換制御回路２５とを備えている。
【００２３】
この表示制御回路２００が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路２０に入力される。入力制御回路２０は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、画像データＤＡと表示制御データＤｃとに振り分ける。そして、画像データＤＡを表す信号（以下、これらの信号も符号“ＤＡ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ２１に供給することで画像データＤＡを表示メモリ２１に書き込むと共に、表示制御データＤｃをレジスタ２２に書き込む。表示制御データＤｃは、クロック信号ＣＫの周波数や画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。
【００２４】
タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２の保持する上記表示制御データに基づき、クロック信号ＣＫ、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹを生成する。また、ＴＧ２３は、表示メモリ２１およびメモリ制御回路２４をクロック信号ＣＫに同期させて動作させるためのタイミング信号を生成する。
【００２５】
メモリ制御回路２４は、外部から入力されて入力制御回路２０を介して表示メモリ２１に格納された画像データＤＡのうち、液晶パネル６００に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ２１の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ２１に与えられ、これにより、液晶パネル６００に表示すべき画像を表すデータがデジタル画像信号Ｄａとして表示メモリ２１から読み出され、表示制御回路２００から出力される。このデジタル画像信号Ｄａは、既述のように映像信号線駆動回路３００に供給される。
【００２６】
極性切換制御回路２５は、ＴＧ２３によって生成された水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、上記の極性切換制御信号φを生成する。この極性切換制御信号φは、液晶パネル６００の交流化駆動のための極性反転のタイミングを決定する制御信号であって、既述のように映像信号線駆動回路３００および共通電極駆動回路５００に供給される。
【００２７】
＜１．３ 液晶パネル＞
図２（ａ）は、本実施形態における液晶パネル６００の構成を示す模式図であり、図２（ｂ）は、この液晶パネルの一部（４画素に相当する部分）６１０の等価回路図である。
【００２８】
この液晶パネル６００は、映像信号線駆動回路３００に接続される複数の映像信号線Ｌｓと、走査信号線駆動回路４００に接続される複数の走査信号線Ｌｇとを備え、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとは、各映像信号線Ｌｓと各走査信号線Ｌｇとが交差するように格子状に配設されている。そして、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとの交差点に対応して複数の画素形成部Ｐｘがそれぞれ設けられている。各画素形成部Ｐｘは、図２（ｂ）に示すように、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されたＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、上記複数の画素形成部Ｐｘに共通的に設けられた共通電極（「対向電極」ともいう）Ｅｃと、上記複数の画素形成部Ｐｘに共通的に設けられ画素電極Ｅｐと共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極Ｅｐと共通電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量Ｃｐが形成される。このような画素形成部Ｐｘの構成は、以下に述べる本発明の各実施形態においても同様である。なお、上記構成からわかるように、いずれかの走査信号線Ｌｇに印加される走査信号Ｇ（ｋ）がアクティブになると、その走査信号線が選択されて、その走査信号線に接続される（各画素形成部Ｐｘの）ＴＦＴ１０が導通状態となり、そのＴＦＴ１０に接続される画素電極Ｅｐには、駆動用映像信号Ｄ（ｊ）が映像信号線Ｌｓを介して印加される。これにより、その印加された駆動用映像信号Ｄ（ｊ）の電圧（共通電極Ｅｃの電位を基準とする電圧）が、その画素電極Ｅｐを含む画素形成部Ｐｘに画素値として書き込まれる。
【００２９】
上記のような画素形成部Ｐｘは、マトリクス状に配置されて画素形成マトリクスを構成し、これに伴い、画素形成部Ｐｘに含まれる画素電極Ｅｐも、マトリクス状に配置されて画素電極マトリクスを構成する。ところで、画素形成部Ｐｘの主要部である画素電極Ｅｐは、液晶パネルに表示される画像の画素と１対１に対応し同一視できる。そこで、以下では、説明の便宜上、画素形成部Ｐｘまたは画素電極Ｅｐと画素とを同一視するものとし、「画素形成マトリクス」または「画素電極マトリクス」を「画素マトリクス」ともいう。
【００３０】
図２（ａ）において、各画素形成部Ｐｘに付されている“＋”は、或るフレームにおいて当該画素形成部Ｐｘを構成する画素液晶に（もしくは共通電極Ｅｃを基準として画素電極Ｅｐに）正の電圧が印加されることを意味し、“−”は、当該フレームにおいて当該画素形成部Ｐｘを構成する画素液晶に（もしくは共通電極Ｅｃを基準として画素電極Ｅｐに）負の電圧が印加されることを意味し、これら各画素形成部Ｐｘに付された“＋”と“−”により、画素マトリクスにおける極性パターンが示される。このような極性パターンの表現方法は、以下に述べる本発明の他の実施形態においても同様である。なお図２（ａ）に示すように本実施形態では、画素液晶への印加電圧の正負極性を画素マトリクスにおける各行毎に反転させ且つ１フレーム毎にも反転させる駆動方式であるライン反転駆動方式が採用されている。
【００３１】
＜１．４ 駆動方法＞
次に、図３および図４を参照しつつ、上記構成の液晶パネル６００を備えた本実施形態に係る液晶表示装置の駆動方法を説明する。なお以下では、説明の便宜上、液晶パネル６００における走査信号線Ｌｇの本数を６、映像信号線Ｌｓの本数を６とし、６本の走査信号線Ｌｇには走査信号線駆動回路４００により走査信号Ｇ（１）〜Ｇ（６）がそれぞれ印加され、６本の映像信号線Ｌｓには映像信号線駆動回路３００により駆動用映像信号Ｄ（１）〜Ｄ（６）がそれぞれ印加されるものとする。
【００３２】
図３は、本実施形態に係る液晶表示装置の駆動方法を説明するための概念図であり、６行からなる各矩形は画素マトリクスを示しており、この画素マトリクスに付された記号“＋”または“−”は、画素液晶に印加される電圧すなわち共通電極Ｅｃを基準とする画素電極Ｅｐの電圧（以下「画素電圧」という）の極性を示しており、画素マトリクスを示す各矩形に沿って描かれた矢印は、走査方向（行番号の昇順に走査するか降順に走査するか）を示している。また、図４は、本駆動方法を説明するためのタイミングチャートである。すなわち図４（ａ）〜（ｆ）は走査信号Ｇ（１）〜Ｇ（６）を示しており、走査信号Ｇ（ｋ）がＨレベルのとき、当該走査信号Ｇ（ｋ）の印加される走査信号線Ｌｇが選択され、走査信号Ｇ（ｋ）がＬレベルのとき、当該走査信号Ｇ（ｋ）の印加される走査信号線Ｌｇは非選択状態となる（ｋ＝１〜６）。また、図４（ｇ）は、映像信号線Ｌｓに印加される駆動用の映像信号Ｄ（１）〜Ｄ（６）の（共通電極Ｅｃを基準とする）電圧極性を１水平走査期間Ｔｈ毎に示している。
【００３３】
図３（ａ）は、或るフレーム（以下では、これを第ｎフレームとし、記号“Ｆ（ｎ）”で表すものとする）の前半期間に映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、図４（ａ）〜（ｆ）に示すように第ｎフレームＦ（ｎ）の前半期間Ｔｏｄにおいて、画素マトリクスにおける奇数番目の行に対応する走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）がこの順にアクティブとなることで、すなわち奇数番目の走査信号線Ｌｇが昇順に選択されることで、飛び越し走査が行われる（以下、この走査を「第１の飛び越し走査」といい、この走査の期間Ｔｏｄを「奇数フィールド」という）。そして、画素マトリクスにおける第１行、第３行、第５行の各画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、それぞれ走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）のアクティブ期間において、図４（ｇ）に示すように正極性の映像信号Ｄ（１）〜Ｄ（６）として各映像信号線Ｌｓに印加される。なお、この奇数フィールドＴｏｄでは、偶数番目の走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）は非アクティブであるので、画素マトリクスにおける偶数行の画素形成部Ｐｘには、当該奇数フィールドＴｏｄ以前に印加された画素電圧が画素値として保持されている。このことを示すために、図３（ａ）では、画素マトリクスにおける偶数行には極性を示す記号“＋”や“−”はいずれも付されていない。このような表記方法は、他の実施形態においても同様である。
【００３４】
図３（ｂ）は、第ｎフレームの後半期間に映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、図４（ａ）〜（ｆ）に示すように第ｎフレームＦ（ｎ）の後半期間Ｔｅｖにおいて、画素マトリクスにおける偶数番目の行に対応する走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）がこの順にアクティブとなることで、すなわち偶数番目の走査信号線Ｌｇが昇順に選択されることで、飛び越し走査が行われる（以下、この走査を「第２の飛び越し走査」といい、この走査の期間Ｔｅｖを「偶数フィールド」という）。そして、画素マトリクスにおける第２行、第４行、第６行の各画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、それぞれ走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）のアクティブ期間において、図４（ｇ）に示すように負極性の映像信号Ｄ（１）〜Ｄ（６）として各映像信号線Ｌｓに印加される。なお、この偶数フィールドＴｅｖでは、奇数番目の走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）は非アクティブであるので、画素マトリクスにおける奇数行の画素形成部Ｐｘには、当該偶数フィールドＴｅｖ以前（すなわち第ｎフレームＦ（ｎ）の奇数フィールドＴｏｄの期間）に印加された画素電圧が画素値として保持されている。
【００３５】
図３（ｃ）は、次の第ｎ＋１フレームの前半期間に映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、第ｎ＋１フレームＦ（ｎ＋１）の前半期間である奇数フィールドＴｏｄにおいて、画素マトリクスにおける奇数番目の行に対応する走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）がこの順にアクティブとなることで第１の飛び越し走査が行われ（図４（ａ）〜（ｆ））、画素マトリクスにおける第１行、第３行、第５行の各画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、負極性の映像信号Ｄ（１）〜Ｄ（６）として各映像信号線Ｌｓに印加される（図４（ｇ））。なお、この奇数フィールドＴｏｄでは、偶数番目の走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）は非アクティブであるので、画素マトリクスにおける偶数行の画素形成部Ｐｘには、当該奇数フィールドＴｏｄ以前（すなわち第ｎフレームＦ（ｎ）の偶数フィールドＴｅｖの期間）に印加された画素電圧が画素値として保持されている。
【００３６】
図３（ｄ）は、第ｎ＋１フレームの後半期間に映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、第ｎ＋１フレームＦ（ｎ＋１）の後半期間である偶数フィールドＴｅｖにおいて、画素マトリクスにおける偶数番目の行に対応する走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）がこの順にアクティブとなることで第２の飛び越し走査が行われ（図４（ａ）〜（ｆ））、画素マトリクスにおける第２行、第４行、第６行の各画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、正極性の映像信号Ｄ（１）〜Ｄ（６）として各映像信号線Ｌｓに印加される（図４（ｇ））。なお、この偶数フィールドＴｅｖでは、奇数番目の走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）は非アクティブであるので、画素マトリクスにおける奇数行の画素形成部Ｐｘには、当該偶数フィールドＴｅｖ以前（すなわち第ｎ＋１フレームＦ（ｎ＋１）の奇数フィールドＴｏｄの期間）に印加された画素電圧が画素値として保持されている。
【００３７】
上記のような駆動方法によれば、画素マトリクスの極性パターンは、第ｎフレームＦ（ｎ）の終了時点では、図３（ｅ）に示すパターンとなり、第ｎ＋１フレームＦ（ｎ＋１）の終了時点では、図３（ｆ）に示すパターンとなる。このようにして上記駆動方法により、ライン反転駆動を行うことができる。
【００３８】
＜１．５ 効果＞
本実施形態では、上記のようにしてライン反転駆動が行われるが、従来のライン反転駆動に比べ、消費電力を大幅に低減することができる。以下、この点につき図５および図６を参照して説明する。
【００３９】
図５は、本実施形態において映像信号線Ｌｓに印加される映像信号Ｄ（１）〜Ｄ（６）の電圧（以下「映像信号電圧」といい、各映像信号線Ｌｓ毎の電圧値を区別する必要がないときには記号“Ｖｄ”で表すものとする）、および、共通電極Ｅｃに印加される共通電圧Ｖｃｏｍの電圧波形を、走査信号Ｇ（１）〜Ｇ（６）の波形と共に示している。一方、図６は、ライン反転駆動方式を採用した従来の液晶表示装置（以下「従来例」という）における映像信号電圧Ｖｄおよび共通電圧Ｖｃｏｍの波形を示している。両図を比較すればわかるように、走査線数をＹとした場合、本実施形態では、反転周波数が従来例の１／（Ｙ−１）となる（図５、図６に示した例ではＹ＝６であるので、反転周波数が従来例の１／５となる）。ところで、一般に液晶パネルを駆動するための消費電力は反転周波数に比例する。したがって、本実施形態によれば、液晶パネル駆動のための消費電力が従来例に比べてほぼ１／（Ｙ−１）となる。
【００４０】
このように本実施形態によれば、図３および図４に示したようなライン反転駆動により、フレーム反転駆動に比べてフリッカの発生を抑えつつ、従来のライン反転駆動に比べて消費電力を大幅に低減することができる。
【００４１】
なお、上記実施形態では、画素マトリクスにおける１行毎に画素電圧の極性を反転させるライン反転駆動を前提として、各フレームにおいて前半期間では奇数ラインのみが走査され、後半期間では偶数ラインのみが走査される構成となっている。すなわち、反転周波数を削減するために、走査信号線Ｌｇを１本おきに選択する飛び越し走査を行う構成となっている。しかし、各フレームの期間が、正極性の電圧を印加すべきラインを走査する期間と、負極性電圧を印加すべきラインを飛び越し走査する期間とに分かれるような構成であれば、すなわち、各フレーム内で同一極性の電圧を印加すべきラインが連続的に走査されるような構成であれば、走査信号線Ｌｇを複数本おきに選択する飛び越し走査を行うようにしてもよい。例えば、画素マトリクスにおける２ライン毎に画素電圧の極性を反転させる２ライン反転駆動を前提として、各フレームにおいて前半期間では走査信号線Ｌｇを２本おきに２本ずつを選択することで第１の飛び越し走査を行い、各フレームの後半期間では同一フレームの前半期間で選択されなかった走査信号線Ｌｇを２本おきに２本ずつを選択することで第２の飛び越し走査を行うという構成にしてもよい。このような構成によっても反転周波数が大幅に低下するので、それに応じて消費電力が大幅に削減される。
【００４２】
＜２．第２の実施形態＞
次に、本発明の第２の実施形態に係る液晶表示装置について説明する。本実施形態は、図３および図４に示した駆動方法に代えて図７および図８に示す駆動法を採用している点で、第１の実施形態と相違する。本実施形態における全体構成および液晶パネルの構成は第１の実施形態と同様であるので、同一または対応する部分に同一の参照符号を付して説明を省略する。
【００４３】
＜２．１ 駆動方法＞
以下、図７および図８を参照しつつ本実施形態に係る液晶表示装置の駆動方法を説明する。なお本実施形態においても、説明の便宜上、液晶パネル６００における走査信号線Ｌｇの本数を６、映像信号線Ｌｓの本数を６とし、６本の走査信号線Ｌｇには走査信号線駆動回路４００により走査信号Ｇ（１）〜Ｇ（６）がそれぞれ印加され、６本の映像信号線Ｌｓには映像信号線駆動回路３００により駆動用映像信号Ｄ（１）〜Ｄ（６）がそれぞれ印加されるものとする。
【００４４】
図７は、本実施形態に係る液晶表示装置の駆動方法を説明するための概念図であり、この図における表現方法は図３で採用したものと同様である。また、図８は、本駆動方法を説明するためのタイミングチャートであり、この図における表現方法は図４で採用したものと同様である。
【００４５】
図７（ａ）は、第ｎフレームの前半期間に映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、図８（ａ）〜（ｆ）に示すように、第ｎフレームＦ（ｎ）の前半期間である奇数フィールドＴｏｄにおいて、画素マトリクスにおける奇数番目の行に対応する走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）がこの順にアクティブとなることで、すなわち奇数番目の走査信号線Ｌｇが昇順に選択されることで、第１の飛び越し走査が行われる。そして、画素マトリクスにおける第１行、第３行、第５行の各画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、それぞれ走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）のアクティブ期間において、図８（ｇ）に示すように正極性の映像信号Ｄ（１）〜Ｄ（６）として各映像信号線Ｌｓに印加される。なお、この奇数フィールドＴｏｄでは、偶数番目の走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）は非アクティブであるので、画素マトリクスにおける偶数行の画素形成部Ｐｘには、当該奇数フィールドＴｏｄ以前に印加された画素電圧が画素値として保持されている。
【００４６】
図７（ｂ）は、第ｎフレームの後半期間に映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、図８（ａ）〜（ｆ）に示すように第ｎフレームＦ（ｎ）の後半期間Ｔｅｖにおいて、画素マトリクスにおける偶数番目の行に対応する走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）が逆順にアクティブとなることで、すなわち偶数番目の走査信号線Ｌｇが降順に選択されることで、第２の飛び越し走査が行われる。そして、画素マトリクスにおける第６行、第４行、第２行の各画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、それぞれ走査信号Ｇ（６）、Ｇ（４）、Ｇ（２）のアクティブ期間において、図８（ｇ）に示すように負極性の映像信号Ｄ（１）〜Ｄ（６）として各映像信号線Ｌｓに印加される。ここで、図７（ｂ）における上向きの矢印は、偶数フィールドＴｅｖにおける第２の飛び越し走査では、従来例や第１の実施形態とは逆向きに走査が行われることを示している。なお、この偶数フィールドＴｅｖでは、奇数番目の走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）は非アクティブであるので、画素マトリクスにおける奇数行の画素形成部Ｐｘには、当該偶数フィールドＴｅｖ以前（すなわち第ｎフレームＦ（ｎ）の奇数フィールドＴｏｄの期間）に印加された画素電圧が画素値として保持されている。
【００４７】
図７（ｃ）は、次の第ｎ＋１フレームの前半期間に映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、第ｎ＋１フレームＦ（ｎ＋１）の前半期間である奇数フィールドＴｏｄにおいて、画素マトリクスにおける奇数番目の行に対応する走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）がこの順にアクティブとなることで第１の飛び越し走査が行われ（図８（ａ）〜（ｆ））、画素マトリクスにおける第１行、第３行、第５行の各画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、負極性の映像信号Ｄ（１）〜Ｄ（６）として各映像信号線Ｌｓに印加される（図８（ｇ））。なお、この奇数フィールドＴｏｄでは、偶数番目の走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）は非アクティブであるので、画素マトリクスにおける偶数行の画素形成部Ｐｘには、当該奇数フィールドＴｏｄ以前（すなわち第ｎフレームＦ（ｎ）の偶数フィールドＴｅｖの期間）に印加された画素電圧が画素値として保持されている。
【００４８】
図７（ｄ）は、第ｎ＋１フレームの後半期間に映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、第ｎ＋１フレームＦ（ｎ＋１）の後半期間である偶数フィールドＴｅｖにおいて、画素マトリクスにおける偶数番目の行に対応する走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）が逆順にアクティブとなることで第２の飛び越し走査が行われ（図８（ａ）〜（ｆ））、画素マトリクスにおける第６行、第４行、第２行の各画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、それぞれ走査信号Ｇ（６）、Ｇ（４）、Ｇ（２）のアクティブ期間において正極性の映像信号Ｄ（１）〜Ｄ（６）として各映像信号線Ｌｓに印加される（図８（ｇ））。なお、この偶数フィールドＴｅｖでは、奇数番目の走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）は非アクティブであるので、画素マトリクスにおける奇数行の画素形成部Ｐｘには、当該偶数フィールドＴｅｖ以前（すなわち第ｎ＋１フレームＦ（ｎ＋１）の奇数フィールドＴｏｄの期間）に印加された画素電圧が画素値として保持されている。
【００４９】
上記のような駆動方法によれば、画素マトリクスの極性パターンは、第ｎフレームＦ（ｎ）の終了時点では、図７（ｅ）に示すパターンとなり、第ｎ＋１フレームＦ（ｎ＋１）の終了時点では、図７（ｆ）に示すパターンとなる。このようにして上記駆動方法により、第１の実施形態と同様にライン反転駆動を行うことができる。
【００５０】
＜２．２ 作用および効果＞
上記のように本実施形態によれば、第１の実施形態と同様に反転周波数を大幅低下させつつライン反転駆動を行うことができるので、消費電力の削減について第１の実施形態と同様の効果を得ることができる。
【００５１】
また、本実施形態では、図７（ａ）〜（ｄ）に示すように、第１の飛び越し走査の方向と第２の飛び越し走査の方向とは互いに逆となっている。すなわち、昇順の飛び越し走査と降順の飛び越し走査とが交互に行われるように走査信号線Ｌｇに走査信号Ｇ（１）〜Ｇ（６）が印加される（図８（ａ）〜（ｆ））。これにより、シャドーの発生が抑制される。以下、この点につき図９〜図１２を参照して説明する。
【００５２】
図９は、本発明が対象とするアクティブマトリクス型液晶表示装置における画素形成部Ｐｘの等価回路を示している。この図に示すように、画素電極Ｅｐを挟む２本の映像信号線のうち画素形成部（詳しくは画素容量Ｃｐ）にデータを書き込むための映像信号線Ｌｓである対応映像信号線Ｌｓｓと画素電極Ｅｐとの間に寄生容量（以下「Ｃｓｄ（自）」という）が存在すると共に、それら２本の映像信号線のうちの他方の映像信号線（以下「隣接映像信号線」という）Ｌｓｎと画素電極Ｅｐとの間にも寄生容量（以下「Ｃｓｄ（他）」という）が存在する。このため、各画素値に相当する画素電圧は、当該画素を形成する画素形成部Ｐｘに当該画素値が書き込まれた後（ＴＦＴがオフの状態）において、Ｃｓｄ（自）を介して対応映像信号線Ｌｓｓの電位変化（映像信号電圧Ｖｄの変化）の影響を受けると共に、Ｃｓｄ（他）を介して隣接映像信号線Ｌｓｎの電位変化（映像信号電圧Ｖｄの変化）の影響を受ける。そして、このような対応映像信号線Ｌｓｓおよび隣接映像信号線Ｌｓｎにおける映像信号電圧Ｖｄの変化に基づく影響によって、縦シャドー等のように本来の表示内容には含まれない表示としての「シャドー」が発生する。
【００５３】
図１０は、このような寄生容量Ｃｓｄ（自）、Ｃｓｄ（他）を介しての映像信号電圧Ｖｄの変化の影響によるシャドーの低減を検討するための電圧波形図である。この図において、（太い）点線は、映像信号電圧Ｖｄを示しており（ここでは説明の便宜上、全ての映像信号線の電圧は同一値Ｖｄとしている）、実線、１点鎖線および２点鎖線は、画面上の異なる位置における画素電極への印加電圧（以下、これも便宜上「画素電圧」という）を示している。実線で示される画素電圧Ｖ１は、映像信号電圧Ｖｄとほぼ同じタイミングで変化し、１点鎖線で示される画素電圧Ｖ２は、映像信号電圧Ｖｄの変化に対して１／４周期ずれて変化し、２点鎖線で示される画素電圧Ｖ３は、映像信号電圧Ｖｄの変化に対して略１／２周期ずれて変化している。これら３つの画素電圧Ｖ１，Ｖ２，Ｖ３のうち実線で示される画素電圧Ｖ１は、映像信号電圧Ｖｄの変化の影響が最も小さく、２点鎖線で示される画素電圧Ｖ３は、映像信号電圧Ｖｄの変化の影響が最も大きく、１点鎖線で示される画素電圧Ｖ２は、映像信号電圧Ｖｄの変化の影響の程度はそれらの中間となる。したがって、シャドー低減の観点からすると、画素電圧Ｖ１に対応する画素は「ベスト条件」にあり、画素電圧Ｖ２に対応する画素は「ミディアム条件」にあり、画素電圧Ｖ３に対応する画素は「ワースト条件」にあると考えることができる。なお、上記より、一般に、第１の実施形態のように走査方向が固定されている場合、画素マトリクスのうち走査開始時近傍で走査される行と走査終了時近傍に走査される行とでは、表示すべき内容が同一であっても画素電圧の実効値が相違し、それによって両行の画素の間に輝度差が生じることになる。この輝度差はシャドーの発生を意味する。
【００５４】
図１１は、このようなシャドーの低減の観点から、画面の上部Ａにおける画素に対する条件と画面の下部Ｂにおける画素に対する条件とを整理したものであり、図１１（ｂ）は、第１の実施形態のように常に昇順に飛び越し走査を行ってライン反転駆動を行う場合における各位置の画素の条件を示しており、図１１（ｃ）は、本実施形態のように昇順の飛び越し走査と降順の飛び越し走査とを交互に繰り返してライン反転駆動を行う場合における各位置の画素の条件を示している。
【００５５】
第１の実施形態のように常に昇順に走査する場合、図１１（ｂ）より、画面上部Ａでは奇数ラインの画素はミディアム条件、偶数ラインの画素はベスト条件にあり、一方、画面下部Ｂでは奇数ラインの画素はワースト条件、偶数ラインの画素はミディアム条件にある。したがって、この場合には、画面下部Ｂにおける条件が画面上部Ａに比べて悪いので、画面下部Ｂにおいて映像信号電圧Ｖｄの変化の影響を受け、シャドーが発生しやすい。そして、例えば図１２に示すように塗りつぶされた矩形を画面の中央部に表示すると、このシャドーが目立ちやすくなる。すなわち、図１２に示す表示の場合、画面の左側および右側における下方部Ｂ１およびＢ３には上記作用によりシャドーが発生するが、この矩形の下方部Ｂ２におけるシャドーの発生はこの矩形表示の影響で抑制される。その結果、画面の左側における上方部Ａ１と下方部Ｂ１との輝度差、および、右側における上方部Ａ３と下方部Ｂ３との輝度差が、シャドーとして人間に認識されやすくなる。
【００５６】
これに対し、本実施形態のように昇順の飛び越し走査と降順の飛び越し走査とを交互に繰り返すという走査（以下「方向反転走査」という）の場合には、図１１（ｃ）より、画面上部Ａにおける奇数ラインおよび偶数ラインの画素は共にミディアム条件にあり、一方、画面下部Ｂでは奇数ラインの画素はワースト条件、偶数ラインの画素はベスト条件にある。したがって、この場合、画面下部Ｂにおいてはワースト条件とベスト条件とが相殺され、その結果、画面下部Ｂにおける条件は、画面上部Ａにおける条件と実質的に同一となる。したがって、本実施形態のように方向反転走査が行われると、シャドーの発生が抑制されることになる。
【００５７】
以上のように本実施形態によれば、第１の実施形態と同様の効果を得つつ、シャドーの発生を抑制することができる。
【００５８】
＜３．第３の実施形態＞
次に、本発明の第３の実施形態に係る液晶表示装置について説明する。本実施形態は、図４に示した駆動方法に代えて図１３に示すような駆動方法を採用している点で、第１の実施形態と相違する。本実施形態における全体構成および液晶パネルの構成は第１の実施形態と同様であるので、同一または対応する部分に同一の参照符号を付して説明を省略する。なお、本実施形態における画素マトリクスの極性パターンは、第１の実施形態と同様、液晶パネル６００の駆動に伴って図３（ａ）〜（ｄ）に示すように変化するが、図３（ｂ）の極性パターンから図３（ｃ）の極性パターンへと変化する間に後述の走査停止期間が存在し、この点で第１の実施形態と相違する。
【００５９】
＜３．１ 駆動方法＞
以下、図３および図１３を参照して本実施形態に係る液晶表示装置の駆動方法を説明する。なお本実施形態においても、説明の便宜上、液晶パネル６００における走査信号線Ｌｇの本数を６、映像信号線Ｌｓの本数を６とし、６本の走査信号線Ｌｇには走査信号線駆動回路４００により走査信号Ｇ（１）〜Ｇ（６）がそれぞれ印加され、６本の映像信号線Ｌｓには映像信号線駆動回路３００により駆動用映像信号Ｄ（１）〜Ｄ（６）がそれぞれ印加されるものとする。
【００６０】
本実施形態では、第ｎフレームＦ（ｎ）において、図１３（ａ）〜（ｇ）に示すように、第１の実施形態における第ｎフレームＦ（ｎ）と同様の走査信号Ｇ（１）〜Ｇ（６）および映像信号Ｄ（１）〜Ｄ（６）が液晶パネル６００（の走査信号線Ｌｇおよび映像信号線Ｌｓ）に印加され、第１の実施形態における第ｎフレームＦ（ｎ）と同様の駆動が行われる。すなわち、第ｎフレームＦ（ｎ）において、図３（ａ）（ｂ）に示すような反転駆動が行われ、この第ｎフレームＦ（ｎ）の終了時点において、画素マトリクスの極性パターンが図３（ｅ）に示すようになる。
【００６１】
本実施形態では、図１３（ａ）〜（ｆ）に示すように、第ｎフレームＦ（ｎ）の終了後、所定期間Ｔｎｓｃ（例えば１フレームの期間）だけ全ての走査信号Ｇ（１）〜Ｇ（６）が非アクティブとなって走査が停止する。この走査停止期間Ｔｎｓｃでは、画素マトリクスの極性パターンが図３（ｅ）に示すパターンである状態が継続する。
【００６２】
上記の走査停止期間Ｔｎｓｃが終了すると、本実施形態における第ｎ＋１フレームＦ（ｎ＋１）が開始する。この第ｎ＋１フレームＦ（ｎ＋１）では、図１３（ａ）〜（ｇ）に示すように、第１の実施形態における第ｎ＋１フレームＦ（ｎ＋１）と同様の走査信号Ｇ（１）〜Ｇ（６）および映像信号Ｄ（１）〜Ｄ（６）が液晶パネル６００に印加され、第１の実施形態における第ｎ＋１フレームＦ（ｎ＋１）と同様の駆動が行われる。すなわち、第ｎ＋１フレームＦ（ｎ＋１）において、図３（ｃ）（ｄ）に示すような反転駆動が行われ、この第ｎ＋１フレームＦ（ｎ＋１）の終了時点において、画素マトリクスの極性パターンが図３（ｆ）に示すようになる。
【００６３】
上記の第ｎ＋１フレームＦ（ｎ）が終了すると、第ｎ＋２フレームＦ（ｎ＋２）へ移行する前に上記と同様の走査停止期間Ｔｎｓｃが挿入される。この走査停止期間Ｔｎｓｃでは、画素マトリクスの極性パターンが図３（ｆ）に示すパターンである状態が継続する。
【００６４】
このようにして本実施形態では、１フレームが終了する毎に走査停止期間Ｔｎｓｃが挿入される。すなわち同一極性の映像信号Ｄ（１）〜Ｄ（６）が印加される第１の飛び越し走査が行われ、続けて、第１の飛び越し走査のときと異なる極性の映像信号Ｄ（１）〜Ｄ（６）が印加される第２の飛び越し走査が行われた後に、所定期間Ｔｎｓｃだけ走査が停止し、この期間Ｔｎｓｃの経過後に次のフレームが開始する。なお、走査停止期間Ｔｎｓｃにおける映像信号Ｄ（１）〜Ｄ（６）の電圧レベルは、特に限定されない。例えば走査停止期間Ｔｎｓｃの直前の電圧を維持してもよいし、適宜の周期で変化する電圧値としてもよいし、また、映像信号線駆動回路３００における映像信号Ｄ（１）〜Ｄ（６）の出力端子を高インピーダンス状態としてもよい。
【００６５】
＜３．２ 作用および効果＞
上記のような本実施形態によれば、第１の実施形態と同様の効果に加えて、走査停止期間Ｔｎｓｃの挿入により、フリッカおよびシャドーの発生を低減することができる。以下、これらにつき説明する。
【００６６】
＜３．２．１ フリッカの低減＞
図１４（ａ）は、第１の実施形態における映像信号電圧Ｖｄおよび共通電圧Ｖｃｏｍの波形を示している。第１の実施形態では、各フレーム内で、画素マトリクスのうち同一極性の画素電圧を印加すべき行の走査が連続的に行われることから、映像信号電圧Ｖｄおよび共通電圧Ｖｃｏｍの極性反転の直前には、画素マトリクスの全画素電圧が同一極性となる。すなわち、図１４（ａ）に示した例では、第ｎフレームＦ（ｎ）において奇数フィールドＴｏｄから偶数フィールドＴｅｖへ切り替わる直前（第１の飛び越し走査から第２の飛び越し走査へと移行する直前）に、画素マトリクスの全画素電圧が正極性となり、第ｎ＋１フレームＦ（ｎ＋１）において奇数フィールドＴｏｄから偶数フィールドＴｅｖへ切り替わる直前には、画素マトリクスの全画素電圧が負極性となる。このように、画素マトリクスにおいてほぼ全ての画素電圧が同一極性となる期間が繰り返し現れるため、フリッカの発生が問題となる。
【００６７】
これに対し、本実施形態における映像信号電圧Ｖｄおよび共通電圧Ｖｃｏｍは、図１４（ｂ）に示す波形となり、走査停止期間Ｔｎｓｃでは、画素電圧の極性が画素マトリクスにおいて行毎に異なる状態、すなわち、画素電圧の極性の異なる画素形成部が画素マトリクスにおいて均等に分散した状態となる。図１４（ｂ）に示した例では、例えば、第ｎフレームＦ（ｎ）の後の走査停止期間Ｔｎｓｃでは、画素マトリクスの極性パターンが図３（ｅ）に示すパターンである状態が継続する。その結果、本実施形態によれば、画素マトリクスにおいてほぼ全ての画素電圧が同一極性となる期間が繰り返し現れるものの、画素電圧の極性の異なる画素形成部が画素マトリクスにおいて均等に分散した状態の期間が走査停止期間Ｔｎｓｃとして挿入されることで、フリッカの発生しうる期間の占める割合が小さくなる。これにより、第１の実施例に比べフリッカが低減される。
【００６８】
＜３．２．２ シャドーの低減＞
図１５（ａ）は、第１の実施形態における映像信号電圧Ｖｄ、ならびに、画面上部における画素電極への印加電圧（以下、便宜上「上部画素電圧」という）ＶｐＵおよび画面下部における画素電極への印加電圧（以下、便宜上「下部画素電圧」という）ＶｐＬの波形を示しており、図１５（ｂ）は、本実施形態における映像信号電圧Ｖｄならびに上部画素電圧ＶｐＵおよび下部画素電圧ＶｐＬの波形を示している。そして、これら図１５（ａ）（ｂ）において、映像信号電圧Ｖｄは（太い）点線で、上部画素電圧ＶｐＵは実線で、下部画素電圧ＶｐＬは１点鎖線で、それぞれ示されている。なお、ここでは、説明の便宜上、画面の全領域において同一輝度で表示されるものとする。
【００６９】
第１の実施形態では、図１５（ａ）に示すように、例えば第ｎフレームＦ（ｎ）で奇数フィールドＴｏｄから偶数フィールドＴｅｖへと切り替わるときに映像信号電圧Ｖｄの極性が反転し、上部画素電圧ＶｐＵおよび下部画素電圧ＶｐＬは、寄生容量Ｃｓｄ（自），Ｃｓｄ（他）を介して当該反転の影響を受けて共に若干低下する。しかし、この極性反転後も第ｎフレームＦ（ｎ）内では上部画素電圧ＶｐＵと下部画素電圧ＶｐＬとは略同一であるので、画面の上部と下部とで輝度差はほとんど見られない。これに対し、次の第ｎ＋１フレームＦ（ｎ＋１）に入ると、上部画素電圧ＶｐＵの極性が反転し、所定期間Ｔｓ２は上部画素電圧ＶｐＵの極性と下部画素電圧ＶｐＬの極性とが相違し、その所定期間Ｔｓ２の経過後に下部画素電圧ＶｐＬの極性も反転する。そして、この所定期間Ｔｓ２では、下部画素電圧ＶｐＬは映像信号電圧Ｖｄの影響を受けた値となっているが、上部画素電圧ＶｐＵは映像信号電圧Ｖｄの影響をほとんど受けないので、上部画素電圧ＶｐＵと下部画素電圧ＶｐＬとでは実効値（絶対値）が相違し、その結果、画面における上部と下部とで輝度差が生じる。同様にして、第ｎフレームＦ（ｎ）の開始時点から下部画素電圧ＶｐＬの極性が反転するまでの期間Ｔｓ１、および、第ｎ＋１フレームＦ（ｎ＋２）の開始時点から下部画素電圧ＶｐＬの極性が反転するまでの期間Ｔｓ３においても、画面における上部と下部とで輝度差が生じる。よって、このような期間Ｔｓ１，Ｔｓ２，Ｔｓ３の存在により、第１の実施形態ではシャドーの発生が問題となる。
【００７０】
これに対し本実施形態では、上記と同様、画面における上部と下部とで輝度差が生じる期間Ｔｓ１，Ｔｓ２が存在するが、走査停止期間Ｔｎｓｃが挿入され、この走査停止期間Ｔｎｓｃでは、上部画素電圧ＶｐＵと下部画素電圧ＶｐＬとは略同一となって、画面における上部と下部とで輝度差は見られない。このように本実施形態によれば、輝度差の見られない期間である走査停止期間Ｔｎｓｃの挿入によって、輝度差の生じるうる期間の割合が小さくなる。これにより、第１の実施例に比べシャドーが低減される。
【００７１】
＜３．３ 変形例＞
上記第４の実施形態では、第１の実施形態のように常に昇順に飛び越し走査を行いつつ走査停止期間Ｔｎｓｃを挿入する構成となっているが、第２の実施形態のように昇順の飛び越し走査と降順の飛び越し走査とを交互に繰り返す方向反転走査を行いつつ走査停止期間Ｔｎｓｃを挿入する構成としてもよい。
【００７２】
＜４．第４の実施形態＞
次に、本発明の第４の実施形態に係る液晶表示装置について説明する。本実施形態では、全体構成が第１の実施形態と同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。一方、本実施形態における液晶パネル６００の具体的構成および画素マトリクスにおける極性パターンは、第１の実施形態と相違する。以下では、これらを中心に説明する。
【００７３】
＜４．１ 構成および駆動方法＞
図１６（ａ）は、本実施形態における液晶パネル６００の構成を示す模式図であり、図１６（ｂ）は、この液晶パネル６００の一部（４画素に相当する部分）６１０の等価回路図である。これらの図に示すように、この液晶パネル６００は、いわゆる千鳥構造のパネルである。すなわち、同一の走査信号線ＬｇにＴＦＴ１０を介して接続される画素電極（以下「同時選択画素電極」という）が、画素マトリクスにおける同一行に配置されるのではなく、上下にずらして、隣接する２行に分散的に配置されている。すなわち、画素マトリクスにおける同一行の各画素電極に接続されるＴＦＴ１０のゲート端子は、同一の走査信号線Ｌｇに全て接続されるのではなく、その画素行を挟む２本の走査信号線Ｌｇに分散的に接続される。なお、図１６（ａ）（ｂ）に示した例は、典型例であって、同時選択画素電極が画素マトリクスにおける隣接２行に交互に配置されているが、同時選択画素電極が隣接２行に分散的に配置されていればよく、このような交互に配置さえる構成に限定されない。ただし以下では、同時選択画素電極が画素マトリクスにおける隣接２行に交互に配置されているものとして説明を進める。
【００７４】
本実施形態では、上記のような同時選択画素電極の分散配置（千鳥構造）に応じて、映像信号線駆動回路３００から各画素値に対応する映像信号Ｄ（ｊ）（ｊ＝１，２，３，…）が出力される。このためには、例えば、偶数番目の映像信号Ｄ（２），Ｄ（４），Ｄ（６），…が奇数番目の映像信号Ｄ（１），Ｄ（３），Ｄ（５），…よりも１水平走査期間だけ遅れて出力されるように、映像信号線駆動回路３００に遅延回路を設けた構成とすればよい。また、これに代えて、表示すべき画像の画素データを、上記のような同時選択画素電極の分散配置に応じた順序でデジタル画像信号Ｄａとして映像信号線駆動回路３００に供給するように、表示制御回路２００の構成を変更してもよい。
【００７５】
一方、走査信号Ｇ（ｋ）（ｋ＝１，２，３，…）、および映像信号Ｄ（ｊ）（ｊ）（ｊ＝１，２，３，…）の極性については、第１の実施形態と同様、図４に示すような信号および極性となっている。また、共通電圧Ｖｃｏｍも、第１の実施形態と同様、図５（ｇ）に示す波形となっており、これにより共通電極Ｅｃも交流化駆動される。
【００７６】
上記のような構成および駆動方法によれば、画素マトリクスの極性パターンは図１７に示すパターンとなる。ただし図１７では、説明の便宜上、液晶パネル６００における走査信号線Ｌｇの本数を６、映像信号線Ｌｓの本数を６とし、６本の走査信号線Ｌｇには走査信号線駆動回路４００により走査信号Ｇ（１）〜Ｇ（６）がそれぞれ印加され、６本の映像信号線Ｌｓには映像信号線駆動回路３００により駆動用映像信号Ｄ（１）〜Ｄ（６）がそれぞれ印加されるものとしている。
【００７７】
図１７（ａ）は、第ｎフレームＦ（ｎ）の前半期間である奇数フィールドＴｏｄで映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、このフレームの奇数フィールドＴｏｄにおいて、奇数番目の走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）がこの順にアクティブとなることで、すなわち奇数番目の走査信号線Ｌｇが昇順に選択されることで、第１の飛び越し走査が行われ、図１７（ａ）に示す画素マトリクスにおいて“＋”を付した部分の画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、正極性の映像信号Ｄ（１）〜Ｄ（６）として映像信号線Ｌｓに印加される。なお、図１７（ａ）に示す画素マトリクスにおいて、空白部分（“＋”と“−”のいずれも付されていない部分）の画素形成部Ｐｘには、当該奇数フィールドＴｏｄ以前に印加された画素電圧が画素値として保持されている（この点は、図１７（ｂ）〜（ｄ）においても同様）。
【００７８】
図１７（ｂ）は、第ｎフレームの後半期間である偶数フィールドに映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、このフレームの偶数フィールドＴｅｖにおいて、偶数番目の走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）がこの順にアクティブとなることで、すなわち偶数番目の走査信号線Ｌｇが昇順に選択されることで、第２の飛び越し走査が行われ、図１７（ｂ）に示す画素マトリクスにおいて“−”を付した部分の画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、負極性の映像信号Ｄ（１）〜Ｄ（６）として映像信号線Ｌｓに印加される。
【００７９】
図１７（ｃ）は、第ｎ＋１フレームＦ（ｎ＋１）の前半期間である奇数フィールドＴｏｄで映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、このフレームの奇数フィールドＴｏｄにおいて、奇数番目の走査信号Ｇ（１）、Ｇ（３）、Ｇ（５）がこの順にアクティブとなることで第１の飛び越し走査が行われ、図１７（ｃ）に示す画素マトリクスにおいて“−”を付した部分の画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、負極性の映像信号Ｄ（１）〜Ｄ（６）として映像信号線Ｌｓに印加される。
【００８０】
図１７（ｄ）は、第ｎ＋１フレームの後半期間である偶数フィールドに映像信号Ｄ（１）〜Ｄ（６）によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、このフレームの偶数フィールドＴｅｖにおいて、偶数番目の走査信号Ｇ（２）、Ｇ（４）、Ｇ（６）がこの順にアクティブとなることで第２の飛び越し走査が行われ、図１７（ｄ）に示す画素マトリクスにおいて“＋”を付した部分の画素形成部Ｐｘに書き込むべき画素値に相当する電圧が、正極性の映像信号Ｄ（１）〜Ｄ（６）として映像信号線Ｌｓに印加される。
【００８１】
上記のような駆動方法によれば、画素マトリクスの極性パターンは、第ｎフレームＦ（ｎ）の終了時点では、図１７（ｅ）に示すパターンとなり、第ｎ＋１フレームＦ（ｎ＋１）の終了時点では、図１７（ｆ）に示すパターンとなる。このようにして上記駆動方法により、第１の実施形態と同様のライン反転駆動を行いつつ、いわゆるドット反転駆動を擬似的に実現することができる。
【００８２】
＜４．２ 効果＞
上記のように本実施形態によれば、第１の実施形態と同様のライン反転駆動による消費電力の大幅な低減という効果に加えて、図１７（ｅ）（ｆ）に示すように擬似的にドット反転駆動が実現されるので、フリッカを軽減することができる。また、本実施形態では、第１の実施形態と同様、共通電圧Ｖｃｏｍも図５（ｇ）に示すように交流化されているので、通常のドット反転駆動を行った場合に比べ、映像信号電圧Ｖｄ（Ｄ（１），Ｄ（２），Ｄ（３），…）の振幅がほぼ半分となる。ところで、消費電力は一般に電圧振幅の２乗に比例する。したがって、本実施形態における映像信号線Ｌｓの駆動のための消費電力は、図１８に示すように共通電圧Ｖｃｏｍが固定される通常のドット反転駆動を行った場合に比べ、略１／４となる。すなわち、通常のドット反転駆動を採用した従来の液晶表示装置と比較すると、本実施形態によれば、各フレーム内で画素マトリクスにおいて同一極性の電圧を印加すべき行を連続的に走査することにより大幅に消費電力が削減されることに加えて、共通電圧Ｖｃｏｍの交流化により更に消費電力が低減されることになる。
【００８３】
＜４．３ 変形例＞
上記第４の実施形態では、基本的には第１の実施形態と同様の走査信号Ｇ（ｋ）および映像信号Ｄ（ｊ）（図４）が使用されているが、これに代えて、第２の実施形態と同様の走査信号Ｇ（ｋ）および映像信号Ｄ（ｊ）（図８）を使用してもよい。このようにすれば、方向反転走査が行われるので、上記第４の実施形態の効果に加えて、第２の実施形態と同様の効果（シャドー低減効果）も得られる。さらに、これに代えて、第３の実施形態と同様の走査信号Ｇ（ｋ）および映像信号Ｄ（ｊ）（図１３）を使用してもよく、この場合には、上記第４の実施形態の効果に加えて、走査停止期間の挿入により第３の実施形態と同様の効果（シャドー低減効果およびフリッカ低減効果）も得られる。
【００８４】
【発明の効果】
第１の発明によれば、第１の飛び越し走査における映像信号線への印加電圧の極性と、第２の飛び越し走査における映像信号線への印加電圧の極性とは異なっているが、各飛び越し走査内における映像信号線への印加電圧は同一極性であるので、従来に比べて反転周波数を大幅に低減しつつライン反転駆動を行うことができる。したがって、このようなライン反転駆動により（フレーム反転駆動に比べ）良好な表示品位を確保しつつ、消費電力を大幅に削減することができる。
【００８５】
第２の発明によれば、第１の飛び越し走査と第２の飛び越し走査とで走査方向が互いに逆となることで、画素形成部に保持される画素値（画素電圧）に対する映像信号線の電圧変化の影響が実質的に相殺され、その結果、本来の表示内容とは関係しない画面内での輝度差の発生が低減される。すなわち、シャドーの発生が抑制される。
【００８６】
第３の発明によれば、第２の飛び越し走査の後に所定期間だけ複数の走査信号線が非選択状態となることで、走査停止期間が挿入される。このような走査停止期間の挿入により、フリッカの発生しうる期間の占める割合が小さくなるので、フリッカの発生が低減される。また、このような走査停止期間の挿入により、表示内容とは関係しない輝度差の生じうる期間の占める割合も小さくなるので、シャドーの発生も低減される。
【００８７】
第４の発明によれば、同時選択画素電極が画素形成部のマトリクスにおいて上下に隣接する２行に分散的に配置されているので、ライン反転駆動を行いつつ擬似的にドット反転駆動を実現することができる。このため、通常のドット反転駆動に比べて消費電力を大幅に削減しつつ、フリッカの発生を低減することができる。
【００８８】
第５の発明によれば、第１の発明と同様の効果を奏する。
第６の発明によれば、第２の発明と同様の効果を奏する。
第７の発明によれば、第３の発明と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】第１の実施形態における液晶パネルの構成を示す模式図（ａ）および等価回路図（ｂ）である。
【図３】第１の実施形態に係る液晶表示装置の駆動方法を説明するための概念図である。
【図４】第１の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図５】第１の実施形態による消費電力の低減を説明するためのタイミングチャートである。
【図６】ライン反転駆動方式を採用した従来の液晶表示装置における消費電力を説明するためのタイミングチャートである。
【図７】本発明の第２の実施形態に係る液晶表示装置の駆動方法を説明するための概念図である。
【図８】第２の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図９】液晶パネルにおける画素形成部の構成を示す等価回路図である。
【図１０】第２の実施形態によるシャドーの低減を説明するための電圧波形図である。
【図１１】第２の実施形態によるシャドーの低減を説明するための図である。
【図１２】第２の実施形態によるシャドーの低減を説明するための表示例を示す図である。
【図１３】本発明の第３の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図１４】第３の実施形態によるフリッカの低減を説明するための電圧波形図である。
【図１５】第３の実施形態によるシャドーの低減を説明するための電圧波形図である。
【図１６】本発明の第４の実施形態における液晶パネルの構成を説明するための模式図（ａ）および等価回路図（ｂ）である。
【図１７】第４の実施形態における液晶表示装置の動作および極性パターンを説明するための概念図である。
【図１８】通常のドット反転駆動における共通電圧および映像信号電圧を示す電圧波形図である。
【符号の説明】
１０ …ＴＦＴ（薄膜トランジスタ）
２００ …表示制御回路
３００ …映像信号線駆動回路
４００ …走査信号線駆動回路
５００ …共通電極駆動回路
６００ …液晶パネル
Ｌｓ …映像信号線（列電極）
Ｌｇ …走査信号線（行電極）
Ｐｘ …画素形成部（画素）
Ｃｐ …画素容量
Ｅｐ …画素電極
Ｅｃ …共通電極（対向電極）
ＣＫ …クロック信号
ＨＳＹ …水平同期信号
ＶＳＹ …垂直同期信号
Ｄａ …デジタル画像信号
Ｇ（ｋ） …走査信号（ｋ＝１，２，３，…）
Ｄ（ｊ） …映像信号（ｊ＝１，２，３，…）
Ｖｄ …映像信号電圧
Ｖｃｏｍ …共通電圧
Ｆ（ｎ） …第ｎフレーム
Ｔｏｄ …奇数フィールド（第１の飛び越し走査の期間）
Ｔｅｖ …偶数フィールド（第２の飛び越し走査の期間）
Ｔｈ …水平走査期間

Claims (7)

1. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置であって、
   前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
   前記映像信号を前記複数の映像信号線に印加する映像信号線駆動回路とを備え、
   前記各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線に前記映像信号線駆動回路によって印加される映像信号を画素値として取り込み、
   前記走査信号線駆動回路は、前記複数の走査信号線を１本または所定本数おきに所定順に選択して駆動する第１の飛び越し走査と、前記複数の走査信号線のうち前記第１の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第２の飛び越し走査とを交互に繰り返し、
   前記映像信号線駆動回路は、前記第１および第２の飛び越し走査のそれぞれにおいて前記映像信号としての電圧を同一極性で前記複数の映像信号線に印加すると共に、前記走査信号線駆動回路による走査信号線の駆動が前記第１の飛び越し走査から前記第２飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性を反転させることを特徴とする液晶表示装置。
2. 前記走査信号線駆動回路は、前記第１の飛び越し走査において走査信号線が選択される順序に基づく走査方向と前記第２の飛び越し走査において走査信号線が選択される順序に基づく走査方向とが互いに逆となるように、前記複数の走査信号線を選択的に駆動することを特徴とする、請求項１に記載の液晶表示装置。
3. 前記走査信号線駆動回路は、前記第２の飛び越し走査の後に所定期間だけ前記複数の走査信号線を非選択状態とすることを特徴とする、請求項１または２に記載の液晶表示装置。
4. 前記各画素形成部は、
   対応する交差点を通過する走査信号線である対応走査信号線が選択されているときにオンされ、当該対応走査信号線が選択されていないときにオフされるスイッチング素子と、
   対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、
   前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
   同一走査信号線によってオンおよびオフされるスイッチング素子に接続される画素電極である同時選択画素電極は、前記複数の画素形成部からなるマトリクスにおいて上下に隣接する２行に分散的に配置されていることを特徴とする、請求項１から３までのいずれか１項に記載の液晶表示装置。
5. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置の駆動方法であって、
   前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
   前記映像信号を前記複数の映像信号線に印加する映像信号線駆動ステップとを備え、
   前記走査信号線駆動ステップでは、前記複数の走査信号線を１本または所定本数おきに所定順に選択して駆動する第１の飛び越し走査と、前記複数の走査信号線のうち前記第１の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第２の飛び越し走査とが交互に繰り返され、
   前記映像信号線駆動ステップでは、前記第１および第２の飛び越し走査のそれぞれにおいて同一極性で前記映像信号としての電圧が前記複数の映像信号線に印加されると共に、前記走査信号線駆動ステップでの走査信号線の駆動が前記第１の飛び越し走査から前記第２飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性が反転することを特徴とする駆動方法。
6. 前記走査信号線駆動ステップでは、前記第１の飛び越し走査において走査信号線が選択される順序に基づく走査方向と前記第２の飛び越し走査において走査信号線が選択される順序に基づく走査方向とが互いに逆となるように、前記複数の走査信号線が選択的に駆動されることを特徴とする、請求項５に記載の駆動方法。
7. 前記走査信号線駆動ステップでは、前記第２の飛び越し走査の後に所定期間だけ前記複数の走査信号線が非選択状態とされることを特徴とする、請求項５または６に記載の駆動方法。

Images