JP2004279548A

JP2004279548A - 表示駆動方法およびその回路ならびに画像表示装置

Info

Publication number: JP2004279548A
Application number: JP2003068161A
Authority: JP
Inventors: Yasuichiro Kurita; 泰市郎栗田; Seiji Tokito; 静士時任; Tetsuo Suzuki; 鉄男鈴木; Yoji Inoue; 陽司井上; Yoshihide Fujisaki; 好英藤崎
Original assignee: Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2003-03-13
Filing date: 2003-03-13
Publication date: 2004-10-07
Anticipated expiration: 2023-03-13
Also published as: JP3993117B2

Abstract

【課題】供給される直流電流に応じた明るさで発光する２端子の発光素子の寿命特性、動画の表示画質および発光効率のバランスが良好な表示駆動方法およびその回路ならびに画像表示装置を提供する。
【解決手段】発光素子の一方の端子を共通電極として、他方の端子に正電源を第１の所定期間供給して発光素子を発光させる工程と、他方の端子に負電源を第２の所定期間印供給して発光素子に逆バイアス電圧をかける工程と、他方の端子に正電源および負電源のいずれも第３の所定期間供給しないで外部から供給する電流が発光素子に流れることを遮断する工程とを有し、これらの工程を周期的に繰り返す。
【選択図】図４

Description

【０００１】
【発明の属する技術分野】
本発明は、表示駆動方法およびその回路ならびに画像表示装置に関し、より詳細には、供給される直流電流に応じた明るさで発光する２端子の発光素子の表示駆動方法に関する。
【０００２】
【従来の技術】
従来より、有機ＥＬ（以下、ＯＬＥＤ：有機発光ダイオードということがある。）の供給される直流電流に応じた明るさで発光する２端子の発光素子をＴＦＴで駆動する駆動回路及びそれを用いた画像表示装置が各種提案されている。このＴＦＴを用いたアクティブ駆動は、パッシブ駆動よりもＯＬＥＤの発光効率や寿命の観点で優れる。
【０００３】
ところで、上記発光素子は、純粋なダイオード成分と並列に寄生容量を同時に生じる。そして、寄生容量を発光に寄与することなく充放電することで無効電力が発生することが知られている。
【０００４】
また、アクティブ駆動回路は、一般に、動作原理上、表示光の輝度が、画像信号の１フィールド間ほぼ一定に保たれるというホールド効果があり、これにより、動画を表示した際に、動きのボケを生じ、動画の表示画質が劣化することが知られている。
【０００５】
また、発光素子は、発光輝度が経時的に劣化するという課題、言いかえれば寿命特性の課題を抱えている。
【０００６】
ＯＬＥＤの基本的な駆動方法として、発光素子の一方の端子の電位を基準電位（アース電位）とし、他方の端子に正電位をパルス的に印加する方式がある（例えば、非特許文献１参照。）。
【０００７】
この方式によれば、上記寄生容量からの電荷の充放電はほとんど生じないため、無効電力が軽減され、発光効率が向上する。また、ホールド効果による動画の表示画質の劣化も軽減される。
【０００８】
しかしながら、上記の方式は、寿命特性の課題を避けることができない。
【０００９】
これに対して、発光素子の２端子間に交流電圧を印加する方式がある（例えば、非特許文献１参照。）。
【００１０】
図１の１画素分の駆動回路について図２の電圧、電流および発光輝度の波形図を参照して上記の方式を説明する。
【００１１】
駆動回路５は、発光素子１の一方の端子（共通電極）２ａが接地されて基準電位にあり、発光素子１の他方の端子２ｂにアノード電圧ｖａが印加される。そして、アノード電圧ｖａに応じた電流ｉが発光素子１に流れ、電流ｉ応じた輝度Ｌの発光を生じる。なお、前記のように、発光素子１のダイオード成分３と並列に寄生容量４を生じる。
【００１２】
上記駆動回路５は、逆方向電圧ｖｒ、言いかえれば、逆バイアス電圧が印加されるため、経時変化により劣化した発光輝度が回復する。すなわち、発光素子１の寿命特性が改善される。
【００１３】
【非特許文献１】
Ｔ．Ｔｓｕｊｉｏｋａ，ｅｔａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｖｏｌ．３９，Ｐｐ．３４６３−３４６５（Ｊｕｎｅ２０００）
【００１４】
【発明が解決しようとする課題】
しかしながら、交流電圧を印加する上記駆動回路５は、矩形波の電圧ｖａによって電流ｉが流れるが、このとき、寄生容量４に蓄積された電荷が充放電されるため、電流ｉの矩形波の立ち上がりの際にオーバーシュートを、および立ち下がりの際にアンダーシュートを生じる。そして、このオーバーシュートおよびアンダーシュートした電流の流れる期間は発光輝度に寄与しないため、この期間の電力は電力損失（無効電力）となる。
【００１５】
すなわち、上記駆動回路５は、発光輝度の相対的な経時劣化は改善されるものの発光効率の絶対値は低下することになる。
【００１６】
上記のように交流電圧を印加する駆動回路と正電圧をパルス的に印加する駆動回路とは、それぞれ一長一短を有するものであり、これら双方の駆動回路の長所を取り入れた駆動回路については現在のところ報告されていない。
【００１７】
また、これらをＴＦＴ駆動回路で実現した例も報告されていない。
【００１８】
本発明は、上記の課題に鑑みてなされたものであり、供給される直流電流に応じた明るさで発光する２端子の発光素子の寿命特性、動画の表示画質および発光効率のバランスが良好な表示駆動方法およびその回路ならびに画像表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る表示駆動方法は、供給される直流電流に応じた明るさで発光する２端子の発光素子の表示駆動方法において、該発光素子の一方の端子を共通電極として、他方の端子に正電源を第１の所定期間供給する工程と、該他方の端子に負電源を第２の所定期間供給する工程と、該他方の端子に該正電源および該負電源のいずれも第３の所定期間供給しない工程とを有することを特徴とする。
【００２０】
これにより、供給される直流電流に応じた明るさで発光する２端子の発光素子の寿命特性、動画の表示画質および発光効率のバランスを良好にすることができる。
【００２１】
この場合、前記第３の所定期間供給しない工程を、前記第１の所定期間供給する工程の前後いずれか一方または双方に有すると、好適である。
【００２２】
また、本発明に係る表示駆動回路は、供給される直流電流に応じた明るさで発光する２端子の発光素子と、該発光素子の一方の端子と正電源の間にドレインとソースを接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのゲートとデータ電極の間にソースとドレインを接続された第２の電界効果トランジスタと、該第１の電界効果トランジスタのゲートと該正電源の間にソースとドレインを接続された第３の電界効果トランジスタと、該発光素子の該一方の端子と負電源の間にソースとドレインを接続された第４の電界効果トランジスタと、を有し、画像信号の垂直同期に同期して、画像信号の１フイールド期間内の、相互に異なり、かつ所定時間離れた所定期間内に該第２〜該第４の電界効果トランジスタをそれぞれ１回オンさせることを特徴とする。
【００２３】
また、本発明に係る表示駆動回路は、供給される直流電流に応じた明るさで発光する２端子の発光素子と、正電源にソースおよびドレインのうちのいずれか一方を接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのゲートとデータ電極の間にソースとドレインを接続された第２の電界効果トランジスタと、該第１の電界効果トランジスタのソースおよびドレインのうちの他方と該発光素子の一方の端子の間にソースとドレインを接続された第３の電界効果トランジスタと、該発光素子の該一方の端子と負電源の間にソースとドレインを接続された第４の電界効果トランジスタと、を有し、画像信号の垂直同期に同期して、画像信号の１フイールド期間内の、相互に異なり、かつ所定時間離れた所定期間内に該第２〜該第４の電界効果トランジスタをそれぞれ１回オンさせることを特徴とする。
【００２４】
また、この場合、前記第２または第３の電界効果トランジスタがｎ型であり、前記第４の電界効果トランジスタのソースとドレインが前記発光素子のアノードと該第２または第３の電界効果トランジスタのゲートの間に接続され、該第２または第３の電界効果トランジスタをオフするときに該第２または第３の電界効果トランジスタのゲートを負電圧にするように構成してなることを特徴とする。
【００２５】
また、本発明に係る表示駆動回路において、前記第１の電界効果トランジスタのゲートと前記正電源の間に接続されたコンデンサをさらに有することを特徴とする。
【００２６】
上記の表示駆動回路の構成により、上記本発明に係る表示駆動方法を好適に実現することができる。
【００２７】
また、本発明に係る画像表示装置は、上記の表示駆動回路を有することを特徴とする。
【００２８】
これにより、上記本発明に係る表示駆動回路の効果を好適に得ることができる。
【００２９】
【発明の実施の形態】
本発明に係る表示駆動方法およびその回路ならびに画像表示装置の好適な実施の形態（以下、本実施の形態例という。）について、発光素子として有機ＥＬ素子を例にとり、図を参照して、以下に説明する。
【００３０】
本実施の形態の第１の例に係る表示駆動回路および表示駆動方法について、図３の１画素分の駆動回路の回路図および図４の電圧、電流および発光輝度の波形図を参照して説明する。図３中、有機ＥＬ素子を発光素子１０で表し、その発光輝度をＬで表す。
【００３１】
発光素子１０のカソードは共通電極（図１中、接地記号で示す。）に接続されている。発光素子１０のアノードにはＴＦＴとしてのｐ型（チャネル）ＦＥＴ（電界効果トランジスタ）１２のドレイン（Ｄ）が接続されており、ＦＥＴ１２のソース（Ｓ）は共通電極に対して正の電位を持つ正電源（＋Ｖｓｓ）に接続されている。
【００３２】
なお、一般にＴＦＴではドレインとソースを区別する必要がなく、ドレインとソースを互いに逆に接続しても同様に動作するため、以下では必要ない限りドレインとソースを特に区別せず、また、各図中、Ｄ等の符号も必要に応じて省略する。
【００３３】
ＦＥＴ１２のゲート（Ｇ）と正電源の間には、保持容量（コンデンサ）１４が形成されている。また、ＦＥＴ１２のゲート（Ｇ）にはｎ型ＦＥＴ１６のドレイン（またはソース。以下、ソースまたはドレインの一方のみの表記で代表する。）が接続されており、ＦＥＴ１６のソースはデータ電極に接続されている。また、ＦＥＴ１６のゲートは走査電極Ｓ１０に接続されている。
【００３４】
また、ＦＥＴ１２のゲートにｎ型ＦＥＴ１８のドレインが接続され、ＦＥＴ１８のソースは正電源に接続され、ＦＥＴ１８のゲートは走査電極Ｓ１２に接続されている。
【００３５】
また、発光素子１０のアノードにｎ型ＦＥＴ２０のドレインが接続され、ＦＥＴ２０のソースは逆バイアスを与える負電源（−Ｖｒ）に接続され、ＦＥＴ２０のゲートは走査電極Ｓ１４に接続されている。なお、ＦＥＴ２０においてもソース、ドレインの区別はないが、以後の説明の便宜上、負電源側をソース（Ｓ）とする。
【００３６】
図４の波形図に示すように、走査電極Ｓ１０を画像信号の１フィールド期間（日本のテレビ方式の場合、１／６０秒）に１回、画像信号の垂直同期に同期して短時間だけ正電源電位にすると、その期間だけＦＥＴ１６がオンになり、ＦＥＴ１６を通して、その時点のデータ電極の電圧（正電源の電位に対して負の電位を持つ）で保持容量１４が充電される。ＦＥＴ１２はゲート、ソース間電圧、すなわち保持容量１４の両端間の電圧に応じた一定値の電流をソース，ドレイン間に流すため、発光素子１０は保持容量１４に充電された電圧に応じた輝度で発光する。
【００３７】
ＦＥＴ１６がオンからオフになった後は、保持容量１４に蓄積された電荷は維持され、電荷が維持される限り発光素子１０は一定の輝度で発光し続ける。
【００３８】
つぎに、例えば走査電極Ｓ１０に与えた信号を一定時間遅延させて走査電極Ｓ１２に与えると、電極Ｓ１２が正電源電位になった時点でＦＥＴ１８がオンとなり、保持容量１４に蓄積された電荷がＦＥＴ１８を通して放電され、それ以後は保持容量１４の両端間の電圧はゼロになる。これにより、ＦＥＴ１２がオフとなり、外部、すなわち正電源からの電流の発光素子１０への供給が遮断される。したがって、この間（図４中、Ｔ１）無効電力が発光素子１０に供給されることがない。一方、従来技術の項で説明したように寄生容量に蓄積された電荷がダイオード成分を通して放電されるが（図１参照。）、電流Ｉの立下り時のアンダーシュートは発生せず、本実施の形態例では放電電流の一部は発光に寄与する。
【００３９】
つぎに、寄生容量の放電が十分進んだ時機に電極Ｓ１４を正電源電位にすると、ＦＥＴ２０がオンとなり、発光素子１０のアノードに負電源電位（−Ｖｒ）が印加され、発光素子１０に逆バイアス電圧が印加された状態となる。さらに、電極Ｓ１４をゼロ電位に戻すと、ＦＥＴ２０がオフとなり、発光素子１０は、再び外部から供給される電流が遮断される。このとき、寄生容量に蓄積された電荷は、ダイオードにとっては逆バイアスとなるが、発光素子１０のダイオード成分の逆方向抵抗は無限大ではないため、電荷はダイオード成分を通して一定量放電される。このため、つぎに正電源電圧をＦＥＴ１２に印加したときの電流Ｉの立ち上がり時のオーバーシュートが低く抑えられ、その分無効電力が減少する。
【００４０】
これらの動作を一定の周期で繰り返すことにより、図２の波形図が得られる。図２中、符号Ｔ１は、上記最初の電流遮断期間を示し、符号Ｔ２は、上記再度の電流遮断期間を示す。
【００４１】
なお、ＦＥＴ１６、１８、２０に関してはｎチャネルでもｐチャネルでも差し支えなく、ｐチャネルの場合は走査電極Ｓ１０、Ｓ１２、Ｓ１４の波形を各々上下（正負）反転すれば、上記と全く同様な動作を実現できる。
【００４２】
本実施の形態例に係る表示駆動方法およびその回路によれば、一定期間逆バイアス電圧を印加し、さらに、一定期間発光素子に流れる電流を遮断する。このため、表示光のホールド時間が短縮され、動きボケが減少し、動画の表示画質が改善されるとともに、無効電力が減少し、発光効率が改善される。また、発光輝度の経時劣化が減少し、寿命特性が改善される。このため、動画の表示画質、発光効率および寿命特性のバランスがよい。
【００４３】
本実施の形態例に係る表示駆動方法およびその回路において、保持容量を必要に応じて省いてもよい。保持容量を省いた場合においても、通常、ＦＥＴ１２と正電源の間には電極間容量により蓄積容量が形成されているため、蓄積容量の電荷によって発光素子１０は一定の輝度で発光し続ける。
【００４４】
なお、本実施の形態例に係る表示駆動方法およびその回路において、電流の遮断期間は、上記のように正電源電圧の＋から−への変化のときに設けることが好適であるが、これに変えて、正電源電圧の＋から−への変化のときに設けてもよく、あるいは、両方の変化のときにそれぞれ設けてもよい。
【００４５】
つぎに、本実施の形態の第２の例に係る表示駆動回路および表示駆動方法について、図５の１画素分の駆動回路の回路図および図６の電圧、電流および発光輝度の波形図を参照して説明する。
【００４６】
本実施の形態の第２の例に係る表示駆動回路は、上記本実施の形態の第１の例に係る表示駆動回路と同様の構成要素を有する。したがって、本実施の形態の第２の例に係る表示駆動回路において、上記第１の例にと同一の構成要素については第１の例と同一の参照符号を付すとともに、回路の動作も含め、重複する説明を省略する。
【００４７】
本実施の形態の第２の例に係る表示駆動回路は、ＦＥＴ１２のドレイン（またはソース）にｎ型ＦＥＴ２２のソース（またはドレイン）が接続され、ＦＥＴ２２のドレイン（またはソース）は発光素子１０のアノードに接続され、ＦＥＴ２２のゲートは走査電極Ｓ１２に接続されている。なお、本実施の形態の第２の例では、第１の例におけるＦＥＴ１８は無い。
【００４８】
図６の波形図に示すように、画像信号の垂直同期に同期して、画像信号の１フィールド期間内の一定時間だけ＋電位であり他の時間はゼロ電位であるような信号を走査電極Ｓ１２に与えると、走査電極Ｓ１２がゼロ電位となっている時間はＦＥＴ２２がオフとなり、外部、すなわち正電源からの電流の発光素子１０への供給が遮断される。なお、走査電極Ｓ１２を＋電位とする時機は、走査電極Ｓ１０が＋電位になった以降であれば、走査電極Ｓ１０がゼロ電位に戻る前でも後でもよい。また、ＦＥＴ２２はｎ型に変えてｐ型であってもよく、ｐ型の場合は走査電極Ｓ１２の波形を上下（正負）反転すれば、上記と同様な動作を実現できる。その他の動作は、上記本実施の形態の第１の例と同じである。
【００４９】
以上説明した本実施の形態の第２の例に係る表示駆動回路および表示駆動方法は、上記本実施の形態の第１の例と同様の作用効果を得ることができる。
【００５０】
つぎに、本実施の形態の第３の例に係る表示駆動回路および表示駆動方法について、図７の１画素分の駆動回路の回路図および図８の電圧、電流および発光輝度の波形図を参照して説明する。
【００５１】
本実施の形態の第３の例に係る表示駆動回路は、前記本実施の形態の第１の例に係る表示駆動回路と同様の構成要素を有する。したがって、本実施の形態の第３の例に係る表示駆動回路において、第１の例にと同一の構成要素については第１の例と同一の参照符号を付すとともに、回路の動作も含め、重複する説明を省略する。
【００５２】
本実施の形態の第３の例に係る表示駆動回路は、ＦＥＴ２０のソースが走査電極Ｓ１０に接続されている点が第１の例と異なる。この場合、走査電極Ｓ１０は＋電位でない期間は負電位（−Ｖｒ）としており、これにより、走査電極Ｓ１４を＋電位にしてＦＥＴ２０をオンするとき、発光素子１０のアノードに逆バイアス電圧が印加される。なお、この場合のＦＥＴ１６はｎ型であることが必要である。
【００５３】
上記本実施の形態の第３の例に係る表示駆動回路および表示駆動方法は、第１の例と同様の作用効果を得ることができる。また、この場合、第１の例のような負電源が不要であり、回路構成が簡略化される。
【００５４】
つぎに、本実施の形態の第４の例に係る表示駆動回路および表示駆動方法について、図９の１画素分の駆動回路の回路図および図１０の電圧、電流および発光輝度の波形図を参照して説明する。
【００５５】
本実施の形態の第４の例に係る表示駆動回路は、前記本実施の形態の第２の例に係る表示駆動回路と同様の構成要素を有する。したがって、本実施の形態の第４の例に係る表示駆動回路において、第２の例にと同一の構成要素については第２の例と同一の参照符号を付すとともに、回路の動作も含め、重複する説明を省略する。
【００５６】
本実施の形態の第４の例に係る表示駆動回路は、ＦＥＴ２０のソースが走査電極Ｓ１２に接続されている点が第２の例と異なる。この場合、走査電極Ｓ１２は＋電位でない期間は負電位（−Ｖｒ）としており、これにより、走査電極Ｓ１４を＋電位にしてＦＥＴ２０をオンするとき、発光素子１０のアノードに逆バイアス電圧が印加される。なお、この場合のＦＥＴ２２はｎ型であることが必要である。
【００５７】
上記本実施の形態の第４の例に係る表示駆動回路および表示駆動方法は、第２の例と同様の作用効果を得ることができる。また、この場合、第２の例のような負電源が不要であり、回路構成が簡略化される。
【００５８】
つぎに、本実施の形態の第５の例に係る画像表示装置は、上記本実施の形態の第１〜第４の例に係る表示駆動回路のいずれかを有し、さらに、発光素子の種類に応じた部材を備える。これらの部材は、有機ＥＬディスプレイ等の各画像表示装置において周知のものを適宜用いることができるため、具体的な説明を省略する。
【００５９】
本実施の形態の第５の例に係る画像表示装置は、上記本実施の形態の第１〜第４の例に係る表示駆動回路の作用効果を好適に得ることができる。
【００６０】
【発明の効果】
本発明に係る表示駆動方法およびその回路ならびに画像表示装置によれば、供給される直流電流に応じた明るさで発光する２端子の発光素子の寿命特性、動画の表示画質および発光効率のバランスを良好にすることができる。
【図面の簡単な説明】
【図１】従来の１画素分の駆動回路についてＴＦＴ等を一部省略して示す図である。
【図２】図１の駆動回路の駆動動作における電圧、電流および発光輝度の波形図である。
【図３】本実施の形態の第１の例に係る表示駆動回路について１画素分の駆動回路を示す図である。
【図４】図３の駆動回路の駆動動作における電圧、電流および発光輝度の波形図である。
【図５】本実施の形態の第２の例に係る表示駆動回路について１画素分の駆動回路を示す図である。
【図６】図５の駆動回路の駆動動作における電圧、電流および発光輝度の波形図である。
【図７】本実施の形態の第３の例に係る表示駆動回路について１画素分の駆動回路を示す図である。
【図８】図７の駆動回路の駆動動作における電圧、電流および発光輝度の波形図である。
【図９】本実施の形態の第４の例に係る表示駆動回路について１画素分の駆動回路を示す図である。
【図１０】図９の駆動回路の駆動動作における電圧、電流および発光輝度の波形図である
。
【符号の説明】
１０発光素子
１２、１６、１８、２０、２２ＦＥＴ
１４保持容量
Ｓ１０、Ｓ１２、Ｓ１４走査電極

Claims

供給される直流電流に応じた明るさで発光する２端子の発光素子の表示駆動方法において、
該発光素子の一方の端子を共通電極として、
他方の端子に正電源を第１の所定期間供給する工程と、
該他方の端子に負電源を第２の所定期間供給する工程と、
該他方の端子に該正電源および該負電源のいずれも第３の所定期間供給しない工程とを有することを特徴とする表示駆動方法。
前記第３の所定期間供給しない工程を、前記第１の所定期間供給する工程の前後いずれか一方または双方に有することを特徴とする請求項１記載の表示駆動方法。
供給される直流電流に応じた明るさで発光する２端子の発光素子と、
該発光素子の一方の端子と正電源の間にドレインとソースを接続された第１の電界効果トランジスタと、
該第１の電界効果トランジスタのゲートとデータ電極の間にソースとドレインを接続された第２の電界効果トランジスタと、
該第１の電界効果トランジスタのゲートと該正電源の間にソースとドレインを接続された第３の電界効果トランジスタと、
該発光素子の該一方の端子と負電源の間にソースとドレインを接続された第４の電界効果トランジスタと、
を有し、画像信号の垂直同期に同期して、画像信号の１フイールド期間内の、相互に異なり、かつ所定時間離れた所定期間内に該第２〜該第４の電界効果トランジスタをそれぞれ１回オンさせることを特徴とする表示駆動回路。
供給される直流電流に応じた明るさで発光する２端子の発光素子と、
正電源にソースおよびドレインのうちのいずれか一方を接続された第１の電界効果トランジスタと、
該第１の電界効果トランジスタのゲートとデータ電極の間にソースとドレインを接続された第２の電界効果トランジスタと、
該第１の電界効果トランジスタのソースおよびドレインのうちの他方と該発光素子の一方の端子の間にソースとドレインを接続された第３の電界効果トランジスタと、
該発光素子の該一方の端子と負電源の間にソースとドレインを接続された第４の電界効果トランジスタと、
を有し、
画像信号の垂直同期に同期して、画像信号の１フイールド期間内の、相互に異なり、かつ所定時間離れた所定期間内に該第２〜該第４の電界効果トランジスタをそれぞれ１回オンさせることを特徴とする表示駆動回路。
前記第２の電界効果トランジスタがｎ型であり、前記第４の電界効果トランジスタのソースとドレインが前記発光素子のアノードと該第２の電界効果トランジスタのゲートの間に接続され、該第２の電界効果トランジスタをオフするときに該第２の電界効果トランジスタのゲートを負電圧にするように構成してなることを特徴とする請求項３または４記載の表示駆動回路。
前記第３の電界効果トランジスタがｎ型であり、前記第４の電界効果トランジスタのソースとドレインが前記発光素子のアノードと該第３の電界効果トランジスタのゲートの間に接続され、該第３の電界効果トランジスタをオフするときに該第２の電界効果トランジスタのゲートを負電圧にするように構成してなることを特徴とする請求項３または４記載の表示駆動回路。
前記第１の電界効果トランジスタのゲートと前記正電源の間に接続されたコンデンサをさらに有することを特徴とする請求項３〜６のいずれか１項に記載の表示駆動回路。
請求項１〜７のいずれか１項に記載の表示駆動回路を有することを特徴とする画像表示装置。