JP2004273824A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004273824A JP2004273824A JP2003063510A JP2003063510A JP2004273824A JP 2004273824 A JP2004273824 A JP 2004273824A JP 2003063510 A JP2003063510 A JP 2003063510A JP 2003063510 A JP2003063510 A JP 2003063510A JP 2004273824 A JP2004273824 A JP 2004273824A
- Authority
- JP
- Japan
- Prior art keywords
- ldmos
- diode
- output
- semiconductor device
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】各出力回路及び温度検出素子としてのダイオードが隣接するLDMOSのみの熱的影響を受けるようにすると共に、装置自体を小型にする。
【解決手段】LDMOS6によるスイッチング動作によって負荷への電圧供給を制御する出力回路と、この出力回路毎に備えられ、LDMOS6の温度を検知する複数のダイオード9と、複数のダイオード9が対応するLDMOS6と隣接する他のLDMOS6に近接配置される場合に、このダイオード9と他のLDMOS6との間のみを隔てるように形成された第1分離部T1とを備える。これにより、隣接するLDMOS6以外の熱的影響を低減でき、更に、熱的影響の少ない部分の絶縁トレンチT1が無いため出力素子形成領域を小さくすることができる。
【選択図】 図2
【解決手段】LDMOS6によるスイッチング動作によって負荷への電圧供給を制御する出力回路と、この出力回路毎に備えられ、LDMOS6の温度を検知する複数のダイオード9と、複数のダイオード9が対応するLDMOS6と隣接する他のLDMOS6に近接配置される場合に、このダイオード9と他のLDMOS6との間のみを隔てるように形成された第1分離部T1とを備える。これにより、隣接するLDMOS6以外の熱的影響を低減でき、更に、熱的影響の少ない部分の絶縁トレンチT1が無いため出力素子形成領域を小さくすることができる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、複数の出力素子に対応して複数の温度検出素子を設けた半導体装置に関する。
【0002】
【従来技術】
例えば特許文献1に示すように、従来より、複数の出力素子に対応して複数の温度検出素子を設けた半導体装置がある。図7は特許文献1に記載されている半導体装置の構成を示す平面図である。この従来技術の半導体装置では、ソース電極24及びドレイン電極25を有する複数の出力素子それぞれに温度検出素子21が設けられている。この各出力素子及び温度検出素子21が隣接する出力素子の熱的影響を受けないように、この各出力素子と各温度検出素子21の組それぞれが互いに素子分離されるようにトレンチ22及び絶縁部材23が形成される。
【0003】
【特許文献1】
特開2002−43521号公報
【0004】
【発明が解決しようとする課題】
近年、複数の出力素子を有する半導体装置においては、小型化、低コスト化が進められるに従い、半導体装置の大きさを小さくすることが求められている。しかしながら、上記従来技術では、出力素子と温度検出素子21を有する各組の全周をトレンチ22及び絶縁部材23にて素子分離しているため、隣接する出力素子の熱的影響が少ない部分にまでトレンチ22及び絶縁部材23が存在し出力素子形成領域が大きくなってしまうという問題があった。
【0005】
本発明は上記点に鑑みて、各出力素子に対応する温度検出素子が隣接する他の出力素子の熱的影響を受けないようにすると共に、出力素子形成領域を小さくすることができる半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明は、負荷への電圧供給を制御する複数の出力素子と、出力素子毎に備えられ、出力素子の温度を検出する複数の温度検出素子と、複数の温度検出素子が対応する出力素子と隣接する他の出力素子に近接配置される場合に、温度検出素子と他の出力素子との間のみを隔てるように形成された第1分離部とを備えることを特徴とするものである。
【0007】
このように、温度検出素子と他の出力素子との間のみを隔てるように第1分離部を備えることにより、隣接する出力素子での熱的影響を低減でき、更に、熱的影響の少ない部分の熱的影響を低減するための絶縁分離手段が無いため、出力素子形成領域を小さくすることができる。
【0008】
例えば、請求項2に示すように、複数の出力素子及び複数の温度検出素子はSOI基板上に形成されており、第1分離部は、SOI基板に形成されたトレンチ及びこのトレンチ内に配置された絶縁部材によって互いに絶縁分離されるようにすればよい。
【0009】
請求項3に記載の発明においては、出力素子は、第1の電極と第2の電極とを有し、温度検出素子は、第1の電極若しくは第2の電極のパッドに隣接するように配置されていることを特徴とするものである。
【0010】
このように、第1、第2の電極のパッドに隣接するように温度検出素子を配置することにより、最も発熱する部分の温度に基づいて温度保護回路が作動するようにできる。
【0011】
請求項4に記載の発明においては、温度検出素子が対応する出力素子に面する側を除いて略三方から第1分離部と共に温度検出素子を囲うように形成された第2分離部を備えることを特徴とするものである。
【0012】
このように、第1分離部と出力素子との間に温度検出素子を囲うように第2分離部を配置することにより、温度検出素子が配置された出力素子の発熱状態のみを正確に検出することができる。更に、検出素子と第1分離部との間の使用されていないスペースを第2分離部として利用できるため出力素子形成領域を小さくすることができると共に、隣接する出力素子での熱的影響を低減できる。
【0013】
【発明の実施の形態】
(第1実施形態)
以下に本発明の第1実施形態を図に基づいて説明する。図1に本発明の一実施形態を適用した半導体装置の回路構成を示す。また、図2に、図1に示した半導体装置におけるLDMOS6とダイオード9のレイアウトを示す。
【0014】
図1に示すように、半導体装置には負荷Aを駆動する出力回路1が複数備えられている。図1では省略してあるが、各出力回路1は図中最も紙面上側に示した出力回路1と同様の回路構成を成している。
【0015】
出力回路1には、直列接続された出力駆動トランジスタ2、抵抗3及びMOSFET4と、CMOSロジック等で構成された選択ロジック部5とが備えられている。直列接続された出力駆動トランジスタ2、抵抗3及びMOSFET4には外部電源からの電圧が印加されるようになっており、選択ロジック部5によってMOSFET4のゲート電圧が調整されて、トランジスタ2と抵抗3との間の電位が調整されるようになっている。
【0016】
また、出力回路1には、出力素子としての横型パワーMOSFET(以下、LDMOSという)6が備えられている。このLDMOS6のドレインにつがる端子6aに負荷Aが接続される。このLDMOS6のゲートにトランジスタ2と抵抗3の間の電位が印加され、選択ロジック部5によるMOSFET4のオン、オフ制御によって、LDMOS6がオン、オフ制御され、負荷Aへの電圧供給が制御されるようになっている。なお、負荷Aとしては、例えば電磁弁駆動用のソレノイドやヘッドランプ、ワイパーモータ等が適用できる。
【0017】
さらに、複数の出力回路1には、出力回路1毎に、LDMOS6が高温になったことを検出し、出力回路1による負荷Aへの電圧供給を停止させる温度保護回路7が備えられている。すなわち、これらLDMOS6の1つと温度保護回路7の1つを1組とすると、複数のLDMOS6と複数の温度保護回路7とがすべて組となった構成となっている。
【0018】
この温度保護回路7は、定電流源8からの定電流が流されると共に温度特性を有する温度検出素子としてのダイオード9を備えている。このダイオード9での電圧降下の変動をコンパレータ10による参照電圧との比較によって検出することで、LDMOS6が高温になったことを検出するようになっている。すなわち、LDMOS6が高温になって、ダイオード9での電圧降下量が小さくなると、コンパレータ10の反転入力端子の電圧が非反転入力端子の電圧(参照電圧)よりも低くなり、選択ロジック部5に高温が検出されたことを意味するハイレベル信号が出力されるようになっている。
【0019】
このようにLDMOS6が高温になったことが検出されると、選択ロジック部5によってMOSFET4が強制的にオフさせられ、LDMOS6がオフされて、出力回路1のさらなる高温化が防止される。
【0020】
図2は、本発明の第1実施形態におけるLDMOS6とダイオード9のレイアウトを示すものである。LDMOS6のドレイン電極13やソース電極14は半導体基板中に形成されたドレイン領域Dやソース領域Sに電気的に接続される。これらドレイン電極13及びソース電極14は、例えば櫛歯状に構成され、互いの櫛歯が噛み合わさるようなレイアウトとされる。そして、櫛歯がまとめられた領域、すなわち櫛歯に対して垂直方向に延設された領域にドレイン電極13のパッド13a及びソース電極14のパッド14aが備えられたレイアウトとされている。
【0021】
また、ドレイン電極13のパッド13a又はソース電極14のパッド14a間に温度検出素子としてのダイオード9が配置されている。更に、本実施形態では、LDMOS6とこのLDMOS6に隣接されたLDMOS6’の発熱状態を検出するダイオード9’との間にトレンチ11及びトレンチ11内の絶縁部材12からなる絶縁トレンチT1が配置されている。なお、絶縁トレンチT1は、本発明における第1分離部に該当するものである。
【0022】
ここで、上記のようにレイアウトされた半導体装置の内部構造について説明する。図4は本発明の第1実施形態の模式的断面図を示している。図4に示すように、LDMOS6及びダイオード9は、支持基板15上に絶縁層16を介してN型の活性層17が配置されたSOI基板18上に形成されている。LDMOS6は、活性層17の表層部に拡散形成されたP型領域内に2重拡散によりに互いに離間するように形成されたN型ソース領域S及びN型ドレイン領域Dを有する。更に、これらN型ソース領域SとN型ドレイン領域Dとの間をチャネル領域として、このチャネル領域上にゲート酸化膜Oを介して形成されたゲート電極Gとを有した構成となっている。ダイオード9は、活性層17の表層部において拡散形成されたP型層D1内に2重拡散により形成されたN型層D2を有した構成となっている。
【0023】
これらLDMOS6及びダイオード9がSOI基板18上に複数組形成されて配置されている。各LDMOS6及び各ダイオード9はトレンチ19及びトレンチ19内の絶縁部材20によって電気的に分離されている。
【0024】
ここで、例えば、LDMOS6とこのLDMOS6に隣接するLDMOS6’に対応するダイオード9’が近接配置される場合、LDMOS6で発熱した熱がダイオード9’にまで影響する場合がある。この影響を低減するために、本実施形態では、LDMOS6とダイオード9’との間のみに、トレンチ11及びトレンチ11内の絶縁部材12から絶縁トレンチT1を配置する。この際に、ダイオード9と隣接するLDMOS6とが近接配置しない箇所L及び紙面におけるLDMOS6の上下面側には絶縁トレンチT1を配置する必要はない。
【0025】
このように、出力回路1毎にダイオード9を備えると共に、隣接する出力回路1のLDMOS6に近接配置されたダイオード9の近傍のみを分離する構成とするので隣接するLDMOS6での熱的影響を低減できる。また、あるLDMOS6が発熱して温度保護動作により停止した場合でも、その他の各出力回路1が独立して正確に動作して各負荷が駆動されるようにできる。更に、熱的影響の少ない部分に絶縁トレンチT1を設ける必要がないので出力素子形成領域を小さくすることができる。
【0026】
また、変形例として、ダイオード9をドレイン電極13のパッド13a又はソース電極14のパッド14aの近傍に配置するようにしてもよい。LDMOS6の電流経路となる近傍が最も高温となるため、電流経路となるドレイン電極13のパッド13a又はソース電極14のパッド14aの近傍にダイオード9を配置することによって、最も発熱する部分の温度に基づいて温度保護回路が作動するようにできる。
【0027】
(第2実施形態)
次に、本発明の第2実施形態について、図3及び図5を参照して説明する。図3は本発明の第2実施形態におけるLDMOS6とダイオード9のレイアウトを示すものである。図5は出力回路1を9個配置したLDMOS6とダイオード9のレイアウトを示すものである。なお、第1実施形態との共通部分についての詳しい説明は省略する。第1実施形態と本実施形態との相違点は、絶縁トレンチT2を配置したことにある。
【0028】
図3に示すように、絶縁トレンチT1とLDMOS6との間であって、ドレイン電極13のパッド13aとソース電極14のパッド14aとの間に、トレンチ11a及びトレンチ11a内の絶縁部材12aからなる絶縁トレンチT2を複数設ける。また、この複数の絶縁トレンチT2の間にダイオード9を設ける。こうすることによって、対象とするLDMOS6の温度変化だけを、正確に検出することができる。なお、絶縁トレンチT2は、本発明における第2分離部に該当するものである。
【0029】
また、本実施形態では、図5に示すような、出力回路1をマトリクス状に配置した場合に適用すると好適である。図5の場合では、LDMOS6の紙面下側に位置するLDMOS6’’で発熱した熱を絶縁トレンチT2によって低減できると共に、ドレイン電極13のパッド13aとダイオード9及びとソース電極14のパッド14aとダイオード9との間の使用されていないスペースを絶縁トレンチT2として利用できるため出力素子形成領域を小さくすることができると共に、隣接する出力素子での熱的影響を低減できる。
【0030】
なお、上記第1実施形態及び第2実施形態では、ドレイン電極13とソース電極14は、櫛歯状に構成され、互いの櫛歯が噛み合わさるようなレイアウトとされているが、これに限定されるものではなく他のレイアウトでもよい。また、上記第1実施形態及び第2実施形態では、櫛歯がまとめられた領域にドレイン電極13やソース電極14のパッド13a、14aが配置されるようなレイアウトしているが、他のレイアウトであっても良い。例えば、図6に示すように、ドレイン電極13やソース電極14のパッド13a、14aを櫛歯に対して直接接続させたレイアウトとしてもよい。
【0031】
なお、上記実施形態では、発熱素子としてLDMOS6を例に挙げたが、その他の半導体スイッチング素子、例えば横型IGBTやバイポーラトランジスタを発熱素子とする半導体装置においても本発明を適用可能である。また、温度検出素子として、ダイオード9を例に挙げたが、その他の温度特性を有する素子、例えば抵抗、Poly−ダイオード9やPoly抵抗を温度検出素子とする半導体装置においても本発明を適用可能である。
【図面の簡単な説明】
【図1】本発明の一実施形態を適用した半導体装置の回路構成を示す図である。
【図2】本発明の第1実施形態の半導体装置におけるLDMOS6とダイオード9のレイアウトを示す図である。
【図3】本発明の第2実施形態の半導体装置におけるLDMOS6とダイオード9のレイアウトを示す図である。
【図4】本発明の第1実施形態の半導体装置におけるLDMOS6とダイオード9の模式的な断面を示す断面図である。
【図5】本発明の第2実施形態の半導体装置における出力回路1を9段にした場合のLDMOS6とダイオード9のレイアウトを示す図である。
【図6】本発明の半導体装置における変形例のLDMOS6とダイオード9のレイアウトを示す図である。
【図7】従来技術の半導体装置におけるLDMOS6とダイオード9のレイアウトを示す図である。
【符号の説明】
1 出力回路、2 出力駆動トランジスタ、3 抵抗、4 MOSFET、5選択ロジック、6 LDMOS、7 温度保護回路、8 低電流源、9 ダイオード、10 コンパレータ、11 トレンチ、12 絶縁部材、13 ドレイン電極、14 ソース電極、15 支持基板、16 絶縁層、17 活性層、18 SOI基板、19 トレンチ、20 絶縁部材、A 負荷、T1 絶縁トレンチ(第1分離部)、T2 絶縁トレンチ(第2分離部)
【発明の属する技術分野】
本発明は、複数の出力素子に対応して複数の温度検出素子を設けた半導体装置に関する。
【0002】
【従来技術】
例えば特許文献1に示すように、従来より、複数の出力素子に対応して複数の温度検出素子を設けた半導体装置がある。図7は特許文献1に記載されている半導体装置の構成を示す平面図である。この従来技術の半導体装置では、ソース電極24及びドレイン電極25を有する複数の出力素子それぞれに温度検出素子21が設けられている。この各出力素子及び温度検出素子21が隣接する出力素子の熱的影響を受けないように、この各出力素子と各温度検出素子21の組それぞれが互いに素子分離されるようにトレンチ22及び絶縁部材23が形成される。
【0003】
【特許文献1】
特開2002−43521号公報
【0004】
【発明が解決しようとする課題】
近年、複数の出力素子を有する半導体装置においては、小型化、低コスト化が進められるに従い、半導体装置の大きさを小さくすることが求められている。しかしながら、上記従来技術では、出力素子と温度検出素子21を有する各組の全周をトレンチ22及び絶縁部材23にて素子分離しているため、隣接する出力素子の熱的影響が少ない部分にまでトレンチ22及び絶縁部材23が存在し出力素子形成領域が大きくなってしまうという問題があった。
【0005】
本発明は上記点に鑑みて、各出力素子に対応する温度検出素子が隣接する他の出力素子の熱的影響を受けないようにすると共に、出力素子形成領域を小さくすることができる半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明は、負荷への電圧供給を制御する複数の出力素子と、出力素子毎に備えられ、出力素子の温度を検出する複数の温度検出素子と、複数の温度検出素子が対応する出力素子と隣接する他の出力素子に近接配置される場合に、温度検出素子と他の出力素子との間のみを隔てるように形成された第1分離部とを備えることを特徴とするものである。
【0007】
このように、温度検出素子と他の出力素子との間のみを隔てるように第1分離部を備えることにより、隣接する出力素子での熱的影響を低減でき、更に、熱的影響の少ない部分の熱的影響を低減するための絶縁分離手段が無いため、出力素子形成領域を小さくすることができる。
【0008】
例えば、請求項2に示すように、複数の出力素子及び複数の温度検出素子はSOI基板上に形成されており、第1分離部は、SOI基板に形成されたトレンチ及びこのトレンチ内に配置された絶縁部材によって互いに絶縁分離されるようにすればよい。
【0009】
請求項3に記載の発明においては、出力素子は、第1の電極と第2の電極とを有し、温度検出素子は、第1の電極若しくは第2の電極のパッドに隣接するように配置されていることを特徴とするものである。
【0010】
このように、第1、第2の電極のパッドに隣接するように温度検出素子を配置することにより、最も発熱する部分の温度に基づいて温度保護回路が作動するようにできる。
【0011】
請求項4に記載の発明においては、温度検出素子が対応する出力素子に面する側を除いて略三方から第1分離部と共に温度検出素子を囲うように形成された第2分離部を備えることを特徴とするものである。
【0012】
このように、第1分離部と出力素子との間に温度検出素子を囲うように第2分離部を配置することにより、温度検出素子が配置された出力素子の発熱状態のみを正確に検出することができる。更に、検出素子と第1分離部との間の使用されていないスペースを第2分離部として利用できるため出力素子形成領域を小さくすることができると共に、隣接する出力素子での熱的影響を低減できる。
【0013】
【発明の実施の形態】
(第1実施形態)
以下に本発明の第1実施形態を図に基づいて説明する。図1に本発明の一実施形態を適用した半導体装置の回路構成を示す。また、図2に、図1に示した半導体装置におけるLDMOS6とダイオード9のレイアウトを示す。
【0014】
図1に示すように、半導体装置には負荷Aを駆動する出力回路1が複数備えられている。図1では省略してあるが、各出力回路1は図中最も紙面上側に示した出力回路1と同様の回路構成を成している。
【0015】
出力回路1には、直列接続された出力駆動トランジスタ2、抵抗3及びMOSFET4と、CMOSロジック等で構成された選択ロジック部5とが備えられている。直列接続された出力駆動トランジスタ2、抵抗3及びMOSFET4には外部電源からの電圧が印加されるようになっており、選択ロジック部5によってMOSFET4のゲート電圧が調整されて、トランジスタ2と抵抗3との間の電位が調整されるようになっている。
【0016】
また、出力回路1には、出力素子としての横型パワーMOSFET(以下、LDMOSという)6が備えられている。このLDMOS6のドレインにつがる端子6aに負荷Aが接続される。このLDMOS6のゲートにトランジスタ2と抵抗3の間の電位が印加され、選択ロジック部5によるMOSFET4のオン、オフ制御によって、LDMOS6がオン、オフ制御され、負荷Aへの電圧供給が制御されるようになっている。なお、負荷Aとしては、例えば電磁弁駆動用のソレノイドやヘッドランプ、ワイパーモータ等が適用できる。
【0017】
さらに、複数の出力回路1には、出力回路1毎に、LDMOS6が高温になったことを検出し、出力回路1による負荷Aへの電圧供給を停止させる温度保護回路7が備えられている。すなわち、これらLDMOS6の1つと温度保護回路7の1つを1組とすると、複数のLDMOS6と複数の温度保護回路7とがすべて組となった構成となっている。
【0018】
この温度保護回路7は、定電流源8からの定電流が流されると共に温度特性を有する温度検出素子としてのダイオード9を備えている。このダイオード9での電圧降下の変動をコンパレータ10による参照電圧との比較によって検出することで、LDMOS6が高温になったことを検出するようになっている。すなわち、LDMOS6が高温になって、ダイオード9での電圧降下量が小さくなると、コンパレータ10の反転入力端子の電圧が非反転入力端子の電圧(参照電圧)よりも低くなり、選択ロジック部5に高温が検出されたことを意味するハイレベル信号が出力されるようになっている。
【0019】
このようにLDMOS6が高温になったことが検出されると、選択ロジック部5によってMOSFET4が強制的にオフさせられ、LDMOS6がオフされて、出力回路1のさらなる高温化が防止される。
【0020】
図2は、本発明の第1実施形態におけるLDMOS6とダイオード9のレイアウトを示すものである。LDMOS6のドレイン電極13やソース電極14は半導体基板中に形成されたドレイン領域Dやソース領域Sに電気的に接続される。これらドレイン電極13及びソース電極14は、例えば櫛歯状に構成され、互いの櫛歯が噛み合わさるようなレイアウトとされる。そして、櫛歯がまとめられた領域、すなわち櫛歯に対して垂直方向に延設された領域にドレイン電極13のパッド13a及びソース電極14のパッド14aが備えられたレイアウトとされている。
【0021】
また、ドレイン電極13のパッド13a又はソース電極14のパッド14a間に温度検出素子としてのダイオード9が配置されている。更に、本実施形態では、LDMOS6とこのLDMOS6に隣接されたLDMOS6’の発熱状態を検出するダイオード9’との間にトレンチ11及びトレンチ11内の絶縁部材12からなる絶縁トレンチT1が配置されている。なお、絶縁トレンチT1は、本発明における第1分離部に該当するものである。
【0022】
ここで、上記のようにレイアウトされた半導体装置の内部構造について説明する。図4は本発明の第1実施形態の模式的断面図を示している。図4に示すように、LDMOS6及びダイオード9は、支持基板15上に絶縁層16を介してN型の活性層17が配置されたSOI基板18上に形成されている。LDMOS6は、活性層17の表層部に拡散形成されたP型領域内に2重拡散によりに互いに離間するように形成されたN型ソース領域S及びN型ドレイン領域Dを有する。更に、これらN型ソース領域SとN型ドレイン領域Dとの間をチャネル領域として、このチャネル領域上にゲート酸化膜Oを介して形成されたゲート電極Gとを有した構成となっている。ダイオード9は、活性層17の表層部において拡散形成されたP型層D1内に2重拡散により形成されたN型層D2を有した構成となっている。
【0023】
これらLDMOS6及びダイオード9がSOI基板18上に複数組形成されて配置されている。各LDMOS6及び各ダイオード9はトレンチ19及びトレンチ19内の絶縁部材20によって電気的に分離されている。
【0024】
ここで、例えば、LDMOS6とこのLDMOS6に隣接するLDMOS6’に対応するダイオード9’が近接配置される場合、LDMOS6で発熱した熱がダイオード9’にまで影響する場合がある。この影響を低減するために、本実施形態では、LDMOS6とダイオード9’との間のみに、トレンチ11及びトレンチ11内の絶縁部材12から絶縁トレンチT1を配置する。この際に、ダイオード9と隣接するLDMOS6とが近接配置しない箇所L及び紙面におけるLDMOS6の上下面側には絶縁トレンチT1を配置する必要はない。
【0025】
このように、出力回路1毎にダイオード9を備えると共に、隣接する出力回路1のLDMOS6に近接配置されたダイオード9の近傍のみを分離する構成とするので隣接するLDMOS6での熱的影響を低減できる。また、あるLDMOS6が発熱して温度保護動作により停止した場合でも、その他の各出力回路1が独立して正確に動作して各負荷が駆動されるようにできる。更に、熱的影響の少ない部分に絶縁トレンチT1を設ける必要がないので出力素子形成領域を小さくすることができる。
【0026】
また、変形例として、ダイオード9をドレイン電極13のパッド13a又はソース電極14のパッド14aの近傍に配置するようにしてもよい。LDMOS6の電流経路となる近傍が最も高温となるため、電流経路となるドレイン電極13のパッド13a又はソース電極14のパッド14aの近傍にダイオード9を配置することによって、最も発熱する部分の温度に基づいて温度保護回路が作動するようにできる。
【0027】
(第2実施形態)
次に、本発明の第2実施形態について、図3及び図5を参照して説明する。図3は本発明の第2実施形態におけるLDMOS6とダイオード9のレイアウトを示すものである。図5は出力回路1を9個配置したLDMOS6とダイオード9のレイアウトを示すものである。なお、第1実施形態との共通部分についての詳しい説明は省略する。第1実施形態と本実施形態との相違点は、絶縁トレンチT2を配置したことにある。
【0028】
図3に示すように、絶縁トレンチT1とLDMOS6との間であって、ドレイン電極13のパッド13aとソース電極14のパッド14aとの間に、トレンチ11a及びトレンチ11a内の絶縁部材12aからなる絶縁トレンチT2を複数設ける。また、この複数の絶縁トレンチT2の間にダイオード9を設ける。こうすることによって、対象とするLDMOS6の温度変化だけを、正確に検出することができる。なお、絶縁トレンチT2は、本発明における第2分離部に該当するものである。
【0029】
また、本実施形態では、図5に示すような、出力回路1をマトリクス状に配置した場合に適用すると好適である。図5の場合では、LDMOS6の紙面下側に位置するLDMOS6’’で発熱した熱を絶縁トレンチT2によって低減できると共に、ドレイン電極13のパッド13aとダイオード9及びとソース電極14のパッド14aとダイオード9との間の使用されていないスペースを絶縁トレンチT2として利用できるため出力素子形成領域を小さくすることができると共に、隣接する出力素子での熱的影響を低減できる。
【0030】
なお、上記第1実施形態及び第2実施形態では、ドレイン電極13とソース電極14は、櫛歯状に構成され、互いの櫛歯が噛み合わさるようなレイアウトとされているが、これに限定されるものではなく他のレイアウトでもよい。また、上記第1実施形態及び第2実施形態では、櫛歯がまとめられた領域にドレイン電極13やソース電極14のパッド13a、14aが配置されるようなレイアウトしているが、他のレイアウトであっても良い。例えば、図6に示すように、ドレイン電極13やソース電極14のパッド13a、14aを櫛歯に対して直接接続させたレイアウトとしてもよい。
【0031】
なお、上記実施形態では、発熱素子としてLDMOS6を例に挙げたが、その他の半導体スイッチング素子、例えば横型IGBTやバイポーラトランジスタを発熱素子とする半導体装置においても本発明を適用可能である。また、温度検出素子として、ダイオード9を例に挙げたが、その他の温度特性を有する素子、例えば抵抗、Poly−ダイオード9やPoly抵抗を温度検出素子とする半導体装置においても本発明を適用可能である。
【図面の簡単な説明】
【図1】本発明の一実施形態を適用した半導体装置の回路構成を示す図である。
【図2】本発明の第1実施形態の半導体装置におけるLDMOS6とダイオード9のレイアウトを示す図である。
【図3】本発明の第2実施形態の半導体装置におけるLDMOS6とダイオード9のレイアウトを示す図である。
【図4】本発明の第1実施形態の半導体装置におけるLDMOS6とダイオード9の模式的な断面を示す断面図である。
【図5】本発明の第2実施形態の半導体装置における出力回路1を9段にした場合のLDMOS6とダイオード9のレイアウトを示す図である。
【図6】本発明の半導体装置における変形例のLDMOS6とダイオード9のレイアウトを示す図である。
【図7】従来技術の半導体装置におけるLDMOS6とダイオード9のレイアウトを示す図である。
【符号の説明】
1 出力回路、2 出力駆動トランジスタ、3 抵抗、4 MOSFET、5選択ロジック、6 LDMOS、7 温度保護回路、8 低電流源、9 ダイオード、10 コンパレータ、11 トレンチ、12 絶縁部材、13 ドレイン電極、14 ソース電極、15 支持基板、16 絶縁層、17 活性層、18 SOI基板、19 トレンチ、20 絶縁部材、A 負荷、T1 絶縁トレンチ(第1分離部)、T2 絶縁トレンチ(第2分離部)
Claims (4)
- 負荷への電圧供給を制御する複数の出力素子と、
前記出力素子毎に備えられ、前記出力素子の温度を検出する複数の温度検出素子と、
前記複数の温度検出素子の各々が対応する出力素子と隣接する他の出力素子に近接配置される場合に、当該温度検出素子と他の出力素子との間のみを隔てるように形成された第1分離部とを備えることを特徴とする半導体装置。 - 前記複数の出力素子及び前記複数の温度検出素子はSOI基板上に形成されており、前記第1分離部は、前記SOI基板に形成されたトレンチ及び当該トレンチ内に配置された絶縁部材によって構成されることを特徴とする請求項1に記載の半導体装置。
- 前記出力素子は、第1の電極と第2の電極とを有し、前記温度検出素子は、前記第1の電極若しくは前記第2の電極のパッドに隣接するように配置されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記温度検出素子が対応する出力素子に面する側を除いて略三方から前記第1分離部と共に前記温度検出素子を囲うように形成された第2分離部を備えることを特徴とする請求項1又は請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003063510A JP2004273824A (ja) | 2003-03-10 | 2003-03-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003063510A JP2004273824A (ja) | 2003-03-10 | 2003-03-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273824A true JP2004273824A (ja) | 2004-09-30 |
Family
ID=33125072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003063510A Pending JP2004273824A (ja) | 2003-03-10 | 2003-03-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273824A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110102188A (ko) | 2010-03-08 | 2011-09-16 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
JP2012119469A (ja) * | 2010-11-30 | 2012-06-21 | Fujitsu Semiconductor Ltd | 半導体装置 |
-
2003
- 2003-03-10 JP JP2003063510A patent/JP2004273824A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110102188A (ko) | 2010-03-08 | 2011-09-16 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US8299599B2 (en) | 2010-03-08 | 2012-10-30 | Renesas Electronics Corporation | Semiconductor device |
US8564112B2 (en) | 2010-03-08 | 2013-10-22 | Renesas Electronics Corporation | Semiconductor device |
TWI552310B (zh) * | 2010-03-08 | 2016-10-01 | 瑞薩電子股份有限公司 | Semiconductor device |
JP2012119469A (ja) * | 2010-11-30 | 2012-06-21 | Fujitsu Semiconductor Ltd | 半導体装置 |
US8735945B2 (en) | 2010-11-30 | 2014-05-27 | Fujitsu Semiconductor Limited | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0892438B1 (en) | Solid-state relay | |
US6693327B2 (en) | Lateral semiconductor component in thin-film SOI technology | |
US7307328B2 (en) | Semiconductor device with temperature sensor | |
JP5040387B2 (ja) | 半導体装置 | |
JP2973588B2 (ja) | Mos型半導体装置 | |
KR20070050817A (ko) | 반도체 장치 | |
JP3482948B2 (ja) | 半導体装置 | |
US20120119318A1 (en) | Semiconductor device with lateral element | |
JP2008010723A (ja) | 絶縁ゲート型半導体装置 | |
JP5014646B2 (ja) | 半導体装置 | |
CN103325783A (zh) | 半导体芯片和半导体布置 | |
JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
JP2004319624A (ja) | 半導体装置 | |
JPS6094772A (ja) | 主電流部とエミユレ−シヨン電流部を有する電力用半導体素子 | |
KR20080025045A (ko) | 반도체 장치 | |
JP2004273824A (ja) | 半導体装置 | |
CN105336788B (zh) | 半导体器件 | |
JP2010010256A (ja) | 半導体装置 | |
JP6890480B2 (ja) | 半導体装置 | |
US7560773B2 (en) | Semiconductor device | |
JPH1093023A (ja) | 半導体装置 | |
JPH05218438A (ja) | 電力スイッチング用mosトランジスタ | |
JP3206395B2 (ja) | 半導体装置 | |
JP2010199149A (ja) | 半導体装置 | |
JP2919377B2 (ja) | 静電保護回路のレイアウト構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |