JP2004260352A - 信号波形自動補正回路 - Google Patents
信号波形自動補正回路 Download PDFInfo
- Publication number
- JP2004260352A JP2004260352A JP2003046510A JP2003046510A JP2004260352A JP 2004260352 A JP2004260352 A JP 2004260352A JP 2003046510 A JP2003046510 A JP 2003046510A JP 2003046510 A JP2003046510 A JP 2003046510A JP 2004260352 A JP2004260352 A JP 2004260352A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- waveform
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
【解決手段】入力信号Sinの波形を変化させるフィルタ回路101と、フィルタ回路101の出力信号Soutを入力しその波形情報を検出する波形検出回路102と、波形検出回路102からの波形検出結果信号Vtnを入力しフィルタ回路101の特性制御信号Vcmを出力する特性制御回路103とを有する。波形検出回路102は、信号サンプリング回路104とエッジ位相検出回路105とを有し、信号サンプリング回路104は、信号Soutを入力しN個の位相時点でその信号レベルを判定し、サンプリング結果信号Vsn(1≦n≦N)を出力する。エッジ位相検出回路105は、サンプリング結果信号Vsnから信号Soutが切り替わるタイミングTeを検出し検出結果信号Vtn(1≦n≦N)を出力する。特性制御回路103は検出結果信号Vtnから最適な特性制御信号Vcmを生成し出力する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、大規模集積回路(LSI)等の論理回路に入力される信号波形を整形し正常なデジタル信号波形に復元する技術に関し、特に、高速で動作可能な論理回路間において信号伝送を行う際に用いられる信号伝送路の伝送特性により発生する符号間干渉量に応じてそれを自動的に補正し、正常な信号伝送を実現する技術に関する。
【0002】
【従来の技術】
電子計算機や電子交換機などに用いられる論理回路装置においては、複数の論理回路を信号伝送路により相互に接続し、デジタルデータ信号の送受信を行う。この際、例えば、上記信号伝送路に用いられる信号導体の表皮効果や絶縁体の誘電体損失等により、信号伝送路は低周波数成分の減衰量よりも高周波成分の減衰量の方が大きい伝送特性を有する。従って、符号間干渉が発生しデジタルデータ信号中の、特に論理値ローレベル(L)からハイレベル(H)への遷移波形及びハイレベル(H)からローレベル(L)への遷移波形が歪み、正常な信号伝送が困難になるという問題がある。
【0003】
そこで、上記伝送路の伝送特性に自動的に適応するフィルタ回路を用い、その特性を補償して波形歪みを補正する方法が用いられている。このような先行技術としては、データ識別装置を用いた方法が開示されている。
【0004】
図13は、従来から用いられている信号波形自動補正回路の一構成例を示した図である。図13に示す信号波形自動補正回路は、入力信号Sinの波形を変化させるフィルタ回路を含む波形等化部1301と、波形等化部1301の出力信号の零交差点のタイミングからその位相を計算する位相計算部1302と、位相計算部1302の出力から再生クロック信号と位相誤差信号とを生成する位相同期部1303と、波形等化部1301の出力と再生クロック信号とから再生信号を生成するレベル判定部1304と、位相誤差信号を評価し波形等化部1301のタップ係数を決定するタップ係数決定部1305と、決定したタップ係数を保持するタップ係数記憶部1306と、を有している。
【0005】
図13に示す回路構成例では、波形等化部1301の等化特性を評価し最適に設定するために、上記位相誤差信号の絶対値和又は自乗和を評価値として用い、それが最小となるよう波形等化部1301のタップ係数を決定し、タップ係数記憶部1306に記憶する(例えば特許文献1参照)。
【特許文献1】
特開昭61−264925号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記の回路においては、位相計算部1302において、波形等化部1301の出力信号の零交差点のタイミングからその位相を計算しているため、外部からの擾乱によりその出力信号にパルス性のノイズが重畳した場合などにおいては、計算されるクロック位相信号に変動が生じてしまうという問題がある。すなわち、波形信号の差分として捉えられる電荷量に相当する差信号に相当する差信号で次の周波数を制御しているため、ノイズの影響を直接受けてしまう。
【0007】
図14は、図13に示す回路の動作タイミングを説明するためのタイミングチャート図である。図14を参照して、図13に示す回路の問題点について、回路が正常動作を行う場合(図14(A))と、ノイズが重畳して誤った動作を行う場合(図14(B))との例を示すことにより説明する。この際、図13も適宜参照して説明する。
【0008】
図14(A)において、グラフSo1は波形等化部1301の正常な出力信号であり、グラフSp1は位相計算部1302において計算された正常な位相信号であり、グラフSc1は位相同期部1303において生成された再生クロック信号であり、グラフSd1は同じく位相同期部1303において生成された正常な位相誤差信号である。図14(A)に示すように、位相信号Sp1及び位相誤差信号Sd1が正常に生成される場合は、例えば。この例では出力信号So1の周波数の変動がないため、位相信号Sp1はある一定の電圧レベルV1、位相誤差信号もある一定の電圧レベルV2となる。
【0009】
次に、入力信号にパルス性のノイズが重畳し、位相誤差信号に誤った信号が生じる場合について図14(B)を参照して説明する。図14(B)に示すように、グラフSo2は、ノイズNp1が重畳した場合の波形等化部1301の出力信号であり、グラフSp2はその結果、位相計算部1302で計算された誤りを含む位相信号であり、グラフSc2は位相同期部1303において生成された再生クロック信号であり、グラフSd2は、その結果として位相同期部1303において生成された誤り位相誤差信号である。波形等化部1301の出力信号にパルス状のノイズが重畳した場合に、その影響により位相信号Sp2に誤った電圧レベルV3が生じ、位相誤差信号Sd2にも誤った電圧レベルV4が生じる。その結果、タップ係数決定部1305での評価値に誤りが生じ、波形等化部1301のタップ係数として誤った値を選択してしまう可能性がある。
【0010】
本発明の目的は、外部からの擾乱等により波形等化部1301の出力信号にノイズが重畳した場合においても、正しく波形等化部の特性を検出しその特性を最適に設定することができる技術を提供することである。
【0011】
【課題を解決するための手段】
本発明の一観点によれば、入力信号の波形を自動的に補正して信号を出力する信号波形自動補正回路であって、前記入力信号の周波数成分毎にその増幅率を変化させることにより前記入力信号の波形を変化させて出力するとともに、フィルタ特性を外部から制御するための特性制御信号を受ける特性制御信号入力端子を有するフィルタ回路と、該フィルタ回路の出力信号を入力し、その波形情報を検出する波形検出回路であって、検出された複数の位相時点での信号レベルをサンプリングする信号サンプリング回路と、サンプリングの結果から前記出力信号の切り替わるタイミングを検出する信号エッジ位相出力検出回路とを有する波形検出回路と、前記信号エッジ位相検出回路による検出結果に基づいて前記フィルタ回路の特性を変化させる信号を前記特性制御信号入力端子に出力する特性制御回路とを有する信号波形自動補正回路が提供される。
【0012】
上記信号波形自動補正回路によれば、複数の位相時点での信号レベルをサンプリングし、そのサンプリングの結果から前記出力信号の切り替わるタイミングを検出するため、信号波形を正常なデジタル信号波形に整形し復元する際の精度が良くなる。
【0013】
さらに、前記信号エッジ位相検出出力回路による信号エッジ位相検出結果を複数回にわたって記憶するエッジ位相記憶回路を設けると良い。
上記エッジ位相記憶回路を設けると、該エッジ位相記憶回路に記憶されている前記信号エッジ位相検出結果に基づいて、前記特性制御回路が前記フィルタ回路の特性を変化させ、前記出力信号の波形を自動的に補正する際に、複数の検出結果に基づいて補正するため、補正の精度が向上するという利点がある。
【0014】
【発明の実施の形態】
本発明に係る信号波形自動補正回路は、複数の位相時点で出力信号レベルをサンプリングし、そのサンプリング結果から出力信号の切り替わるタイミングを検出する点に特徴を有している。
【0015】
以下、本発明の実施の形態による信号波形自動補正回路について、図面を参照して詳細に説明する。図1は、本発明の第1の実施の形態による信号波形自動補正回路の基本構成例を示すブロック図である。図1において、符号101は入力信号Sinの波形を変化させるフィルタ回路であり、符号102はフィルタ回路101の出力信号Soutを入力しその波形情報を検出する波形検出回路であり、符号103は波形検出回路102からの波形検出結果信号Vtn(1≦n≦N、Nは2以上の自然数)を入力しフィルタ回路101の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する特性制御回路である。
【0016】
図1に示す信号波形自動波形回路の特徴的な構成である波形検出回路102は、信号サンプリング回路104と、エッジ位相検出回路105と、を有している。信号サンプリング回路104は、フィルタ回路101の出力信号Soutを入力しN個(Nは2以上の自然数)の異なる位相時点においてその信号レベルを判定し(求め)、そのサンプリング結果信号Vsn(1≦n≦N)を出力する。エッジ位相検出回路105は、上記サンプリング結果信号Vsnに基づいて出力信号Soutが例えばHからL又はLからHに切り替わるタイミング(エッジ位相)Teを検出し、検出結果信号Vtn(1≦n≦N)を出力する。特性制御回路103は、この検出結果信号Vtnから最適な特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を生成し出力する。詳細な動作については後述する。
【0017】
次に、本実施の形態による波形検出回路102の具体的な回路構成例について図2を参照しつつ説明する。適宜、図1も参照する。尚、図2に示す回路では、出力信号Soutをサンプリングする位相の数N=8、特性制御信号の数M=1の場合を例にして説明するが他の場合でも同様である。図2に示すように、信号サンプリング回路104は、8個のフリップフロップ回路201〜208と、フリップフロップ回路201〜208にそれぞれ与えられる8相のクロック信号CK1〜CK8を基準クロック信号CKSから生成するクロック位相生成回路(多相クロック信号発生器)209とを有している。
【0018】
尚、クロック位相生成回路209は、例えば公知のPLL回路などを用いることにより構成することができる。また、エッジ位相検出回路105は、8個の排他的論理和回路210〜217と、8個のフリップフロップ回路218〜225とを有している。それぞれのフリップフロップ回路218〜225には、8相のクロック信号CK2〜CK8、CK1(次のクロック信号)がそれぞれ与えられる。
【0019】
本実施の形態による波形検出回路102が、信号Soutの波形情報を検出する際の動作について、上記回路における動作のタイミングチャート図である図3を参照して説明する。適宜図1及び図2も参照する。図3に示すように、出力信号Soutの周波数に対し基準クロック信号CKSの周波数が2倍である場合を例にして説明するが、信号Soutの周波数に対し基準クロック信号CKSの周波数がそれ以上、又はそれ以下であっても構成可能である。
【0020】
信号サンプリング回路104は、クロック位相生成回路209により基準クロック信号CKSから8相のクロック信号CK1〜CK8を生成する。この8相のクロック信号CK1〜CK8のそれぞれに同期して(立ち上がり又は立ち下がりにおいて、図3中の矢印参照)、フリップフロップ回路201〜208により信号Soutの信号レベル(L,H)をサンプリングし、そのサンプリング結果信号Vs1〜Vs8を出力する。
【0021】
また、エッジ位相検出回路105では、排他的論理和回路210、211、212、213、214、215、216、217のそれぞれにより、サンプリング結果信号Vs8−Vs1間、Vs1−Vs2間、Vs2−Vs3間、Vs3−Vs4間、Vs4−Vs5間、Vs5−Vs6間、Vs6−Vs7間、Vs7−Vs8間の比較を行う。それぞれの比較の結果、両者が等しい場合には論理ローレベル(L)を出力し、比較の結果として両者が異なる場合には論理ハイレベル(H)を、それぞれ検出結果信号Vt1、Vt2、Vt3、Vt4、Vt5、Vt6、Vt7、Vt8として出力する。
【0022】
上記の動作により、信号Soutの切り替わるタイミング(エッジ位相)Te1に対応する信号Vt5のみがH、他の信号がLとなる検出結果信号が得られる。以上の動作により、本実施の形態による回路を用いることにより精度良くかつ簡単にSoutの切り替わる(立ち上がる)タイミング(エッジ位相)Te1を検出することができるという利点がある。立ち下がりにおけるタイミング(Te2)の検出動作についても同様である。
【0023】
尚、上記波形検出回路102の説明においては、N=8個のフリップフロップを用いて8個のサンプリング結果を同時に取得する場合を例に説明したが、フリップフロップ回路を時分割で用いることによって(すなわち、フリップフロップに与えるクロック信号の位相を順次8通りに変化させることによって)、より回路規模の少ない方法で本回路を実現することも可能である。このような変形例について、以下に、図15を参照して波形検出回路について説明する。
【0024】
図15に示す波形検出回路(図2に示す波形検出出回路に対応させるために、同様の構成要素については同じ符号を付す。)は、信号サンプリング回路104と、エッジ位相検出回路105と、を含んでおり、信号サンプリング回路104は、3個のフリップフロップ回路1501〜1503と、8相のクロック信号CK1〜CK8を基準クロック信号CKSから生成するクロック位相生成回路1509と、セレクト信号SELXによりそれら8相のクロック信号CK1〜CK8から1相の信号を選択する4個のセレクタ回路1510〜1513と、を含んで構成される。エッジ位相検出回路105は、排他的論理和回路1504、1505と、フリップフロップ回路1506、1507と、を含んで構成される。
【0025】
図15に示す構成を有する回路を用いることにより、4個のセレクタ回路1510〜1513のいずれを選択するかを指示するセレクト信号SELXにより、フリップフロップ1501、1502、1503、及び1506、1507に与えるクロック信号の位相をX=1からX=8へ順次8通りに変化させ、8個のサンプリング結果を得ることが容易に可能である。尚、上記例においては、X=0とX=8とは同義である。
【0026】
上記の本実施の形態による信号波形自動補正回路を用いることにより、外部からの擾乱により出力信号Soutにパルス性のノイズが重畳した場合にも、正常に出力信号Soutの切り替わるタイミング(エッジ位相)Teを検出する動作について図4を参照して説明する。図4は、出力信号Soutにノイズが重畳した場合に、本実施の形態による信号波形自動補正回路が波形情報を検出する動作について説明した図である。適宜図1及び図2も参照する。
【0027】
図3と同様に、信号サンプリング回路104では、8相のクロック信号CK1〜CK8の立ち上がり(又は立ち下がり)のエッジ位相に同期して、フリップフロップ回路により出力信号Soutの信号レベルをサンプリングする。従って、図13で説明した従来の回路構成例の動作(図14)とは異なり、図4に示すように、出力信号Soutの切り替わるタイミング(エッジ位相)Te1時点においてノイズ成分Np1が重畳する場合においても、サンプリング結果信号Vs1〜Vs8はその影響を受けずに、ノイズ成分が重畳しない図3に示す動作の場合と同様に、正常なサンプリング結果を出力することができる。従って、エッジ位相検出回路105では、図3と同様に正常な検出結果信号Vt1〜Vt8を出力することができる。
【0028】
すなわち、本実施の形態による信号波形自動補正回路においては、信号Soutにパルス性のノイズが重畳した場合にも、信号Soutの切り替わるタイミング(エッジ位相)Teに対応する信号Vt5のみがH、他の信号がLとなる検出結果信号を得ることができ、正常にSoutの切り替わるタイミング(エッジ位相)Teを検出することができる。すなわち、図1に示す回路では、波形検出回路102により出力信号Soutの波形情報を検出し、波形検出結果信号Vtnとして直接特性制御回路103に入力する構成を採っているため、出力信号Soutの波形変化を直接反映させて特性制御信号Vcmを生成し、これに基づいてフィルタ回路101の特性を制御することができ、回路をより高速で動作させることもできる。
【0029】
次に、図1に示す特性制御回路103の動作について図1〜図4までを参照して説明する。特性制御回路103には、出力信号Soutの切り替わるタイミング(エッジ位相)Teを反映した検出結果信号Vtn((1≦n≦N)が、基準クロック信号CKSの1サイクル毎に入力される。このため、現在の検出結果信号Vtnの値と、次のサイクルの検出結果信号Vtnの値とを比較することにより、出力信号Soutの切り替わるタイミング(エッジ位相)Teの変化量を求めることができる。例えばN=8の場合、現在の検出結果信号が、Vt1=0、Vt2=0、Vt3=0、Vt4=1、Vt5=0、Vt6=0、Vt7=0、Vt8=0であり、基準クロック信号CKSの次のサイクルの検出結果信号がVt1=0、Vt2=0、Vt3=0、Vt4=0、Vt5=0、Vt6=1、Vt7=0、Vt8=0である例では、その8bitの差分の絶対値を下記の式(1)に示すように求めることで、Teの変化量を求めることができる。
【0030】
|00010000 ・ 00000100| = 00001100 (1)
(1)式により求められた値を、現在の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)に対応するTeの変化量検出結果として記憶する。一般に、信号Soutの符号間干渉量が多くなり信号波形の歪みが大きくなると、この切り替わるタイミング(エッジ位相)Teの変化量は大きくなる。このため、Teの値が小さくなる方向に、より好ましくは最小となる方向にフィルタ回路101の特性を制御する特性制御信号Vcmの値を切り替えることにより、符号間干渉の補正特性を改善し、自動的に信号波形の歪みを補正することが可能となる。
【0031】
例えば、特性制御信号Vcmを切り替えて再度Teの変化量検出を行い、その新たな検出結果を記憶している元の検出結果と比較し、値が小さい方の特性制御信号Vcmを採用することにより、より適当な補正特性を選択することができる。これを繰り返すことによって、最適な補正特性を維持することが可能となる。
【0032】
尚、図1に示す本発明の実施の形態による信号波形自動補正回路の基本構成の説明及び図5に示す本発明の第2の実施の形態による信号波形自動補正回路の構成例の説明(後述する)において、フィルタ回路に入力されるデータパターンについて特に限定していない。すなわち、信号波形の自動補正の動作に際して特定のデータパターンを用いる必要はなく、任意のデータを伝送している任意の時点において波形情報の取得を行い、フィルタ回路の特性制御信号の切り替えを行えばよい。
【0033】
次に、本実施の形態によるフィルタ回路の具体的な構成例について説明する。図9は、特性制御信号Vcm(1≦m≦M、Mは自然数)を1本だけ持つ(M=1)、インピーダンス可変型フィルタ回路の回路構成例である。図9に示す回路において、符号Tr1〜Tr3はMOSトランジスタ素子であり、R1、R2は抵抗素子であり、C1、C2は容量素子であり、I1は定電流回路である。またIn1、In2は相補信号入力端子であり、Out1、Out2は相補信号出力端子であり、Vc1は特性制御信号入力端子である。さらに、VDD、VSSは電源端子である。図9に示す回路において、Vc1が論理ローレベル(L)の場合はTr3が非導通状態となるため、この回路の増幅率G1は以下の(4)式で示されるようになる。
【0034】
G1≒Rc/Re≒R1{jw(2×C1)R2+1}/R2 (4)
また、Vc1が論理ハイレベル(H)の場合は、Tr3が導通状態となるため、この回路の増幅率G2は以下の(5)式のようになる。
【0035】
G1≒Rc/Re
≒R1{jw(2×C1+2×C2)R2+1}/R2 (5)
図10は、横軸に周波数をとり、縦軸に増幅率をとり、図9に示すフィルタ回路の増幅率G1(Vc1=L)、G2(Vc1=H)の変化を示したグラフである。このように、本構成を取ることにより、Vc1を切り替えることでフィルタ特性を変化させることが容易に可能である。尚、ここでは、特性制御信号Vcmが1本(M=1)の場合を例にとして示したが、本フィルタ回路のTR3、C2の個数を増やすことにより、容易にM≧2以上の構成を取ることが可能である。上記インピーダンス可変型フィルタ回路を用いると、回路の小型化が可能であるという利点がある。
【0036】
図11は、特性制御信号Vcm(1≦m≦M、Mは自然数)を1本だけ持つ(M=1)トランスバーサル型フィルタ回路の構成例である。図11において、In1は信号入力端子、Out1は信号出力端子であり、D1は遅延量T1の遅延素子、D2は遅延量T2の遅延素子である。Sは2入力(Is1、Is2)、遅延時間Tsのセレクタ回路である。また、Aは信号増幅率aの増幅回路であり、Bは信号増幅率Bの増幅回路であり、Xは信号減算回路である。
【0037】
図11に示す回路において、特性制御信号Vc1が論理ロー・レベル(L)の場合は、セレクタ回路Sは入力Is1を選択するため、入力信号Sinは遅延素子D1を通過しD2をバイパスする。この場合の、このトランスバーサル型フィルタ回路の増幅率G3は、(6)式のようになる。
【0038】
G3=a+bexp{―jω(T1+Ts)} (6)
また、Vc1が論理ハイレベル(H)の場合は、セレクタ回路Sは入力Is2を選択するため、入力信号Sinは遅延素子D1、D2の両方を通過する。この回路の、このトランスバーサル型フィルタ回路の増幅率G4は(7)式のようになる。
【0039】
G4=a+bexp{―jω(T1++T2+Ts)} (7)
図12は、横軸に周波数、縦軸に増幅率を取って、図11のフィルタ回路の増幅率G3(Vc1=L)、G4(Vc1=H)の変化を示したグラフである。図11に示すように、Vc1が“L”の際の増幅率G1とVc1が“H”の際の増幅率G2との周波数特性が異なっており、例えば増幅率G1は周波数1/2(T1+Ts)において最大増幅率a+bをとり、例えば増幅率G2は周波数1/2(T1+T2+Ts)において最大増幅率a+bをとる。図10に示す回路構成を用い、Vc1を切り替えることにより、フィルタ特性を変化させることができる。
【0040】
尚、本実施の形態においては、特性制御信号Vcmが1本(M=1)の場合を例にして説明したが、上記トランスバーサルフィルタ回路は、遅延回路の個数を増やすことによって、或いは、増幅回路の増幅率a、bの値の種類を増やすことによって、容易にM≧2以上の構成を取ることが可能である。
【0041】
トランスバーサル型フィルタ回路を用いると、回路は大きくなりがちであるがより高周波数での動作が可能という利点がある。
尚、上記の各回路は、後述する第2の実施の形態による信号波形自動補正回路にも適用可能である。
【0042】
次に、本発明の第2の実施の形態による信号波形自動補正回路について図面を参照しつつ説明する。本実施の形態による信号波形自動補正回路は、信号Soutの波形情報を複数回に渡って記憶し、記憶された波形情報に基づいてフィルタ回路101の特性を制御する。この回路を用いると、動作に関しては本発明の第1の実施の形態による信号波形自動補正回路の場合よりも遅くなる方向になるが、波形情報をより精度よく検出することが可能となり、信号伝送エラー率をより低減し、安定な信号伝送が可能となるという利点がある。
【0043】
図5は、本発明の第2の実施の形態による信号波形自動補正回路の構成例を示す機能ブロック図である。図5に示すように、本実施の形態による信号波形自動補正回路は、信号Soutの波形情報を複数回に渡って記憶する機能を設けている。図5において、符号501はフィルタ回路、符号502は波形検出回路である。波形検出回路502は、信号サンプリング回路504と、エッジ位相検出回路505と、を有する。Vsn(1≦n≦N、Nは2以上の自然数)はサンプリング結果信号、Vtn(1≦n≦N)は検出結果信号である。この構成例では、波形検出回路502にエッジ位相記憶回路506を設けているが、波形検出回路502とは独立に設けても良い。
【0044】
エッジ位相記憶回路506は、エッジ位相検出回路505からの波形検出結果信号Vtn(1≦n≦N)を入力し、波形記録信号Vrn(1≦n≦N)として出力する。波形記録信号Vrnは特性制御回路503の入力信号に用いる。特性制御回路503はフィルタ回路501の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する。
【0045】
図6に、図5に示されるエッジ位相記憶回路506の具体的な回路構成例を示す。ここでは、信号Soutをサンプリングする位相の数N=8の場合を例にして説明する。入力される検出結果信号Vt1は、Lビット(Lは1以上の自然数)のカウンタ回路601の入力Dに入力される。カウンタ回路601には基準クロック信号CKSが与えられている。同様にカウンタ回路601に入力するリセット信号RSTは、カウント開始時にカウンタを0にリセットするための信号である。
【0046】
図7に、図6に示すカウンタ回路601の真理値表を示す。基準クロック信号CKSの立ち上がりエッジ時点において入力Dが論理ハイレベル(H)の場合、カウンタ回路601のカウント値Qが1加算される(Q+1)。基準クロック信号CKSの立ち上がりエッジ時点において入力Dがローレベル(L)の場合、カウンタ回路601のカウント値Qは変化しない。従って、所定の時間の間に検出結果信号Vtnがハイレベルとなった回数をカウントする。カウント結果は、Lbitの波形記録信号Vr1として出力する。他の検出結果信号Vt2、Vt3、Vt4、Vt5、Vt6、Vt7、Vt8についても同様の構成を有しており、カウンタ回路602、603、604、605、606、607、608によりハイレベルとなった回数をカウントし、このカウント値をLbitの波形記録信号として出力する。このN個×L bitの情報(本実施の形態ではN=8)は、出力信号Soutの切り替わるタイミング(エッジ位相)Teの分布を表す情報である。尚、各カウンタのビット数Lは、上記所望の情報を得るためのカウント値がオーバーフローしないよう設計すれば良い。
【0047】
次に、図5の本発明の第2の構成例における特性制御回路503の動作について説明する。この特性制御回路503では、信号Soutの切り替わるタイミング(エッジ位相)Teを複数回記録した波形記録信号Vrn(1≦n≦N)が入力される。この波形記録信号Vrn(1≦n≦N)は、信号Soutの切り替わるタイミング(エッジ位相)Teの分布を表しているため、その統計的諸量を求めることにより、Teの変動幅を求めることが容易に可能である。例えばN=8、L=5、Vt1=0、Vt2=1、Vt3=4、Vt4=10、Vt5=4、Vt6=1、Vt7=0、Vt8=0の場合には、その分布の平均値と分散はそれぞれ式(2)(3)のように求められる。
【0048】
平均値 μ=(2×1+3×4+4×10+5×4+6×1)/(1+4+10+4+1) (2)
【0049】
分散 σ2=(2−4)2×1+(3−4)2×4+(5−4)2×4+(6―4)2×1=16 (3)
【0050】
これらの値を、現在の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)に対応するTeの変動幅検出結果として記憶する。
一般に、信号Soutの符号間干渉量が多くなり信号波形の歪みが大きくなると、この切り替わるタイミング(エッジ位相)Teの変動幅は大きくなる。このため、エッジ位相の検出結果の分散の値が小さくなる方向、好ましくは最小となる方向にフィルタ回路501の特性を制御する特性制御信号Vcmの値を切り替えることにより、符号間干渉の補正特性を改善し自動的に信号波形の歪みを補正することが可能となる。例えば、特性制御信号Vcmを切り替えて再度Teの変動幅検出を行い、その新たな検出結果と、記憶している元の検出結果と、を比較し、変動幅の値が小さい方の特性制御信号Vcmを採用することにより、より適切な補正特性を選択することができる。これらの動作を繰り返すことにより、最適な補正特性を維持することが可能となる。
【0051】
次に本発明の第3の実施の形態による信号波形自動補正回路について図面を参照して説明する。本実施の形態による信号波形自動補正回路では、フィルタ回路の出力信号のデータパターンを検出するパターン検出回路が設けられている。このパターン検出回路を設けることにより、伝送するデータが特定のパターンである時にのみ、波形検出回路または特性制御回路を動作させる構成を採ることが容易になる。パターン検出回路は、複数の位相時点において出力信号のサンプリングを行う期間として適しているか否かを検出するための回路であり、このパターン検出回路の検出結果に基づいて、サンプリングを行う期間として適していれば、サンプリングを行ってフィルタ調整を行う。
【0052】
図8は、本実施の形態による信号波形自動補正回路の構成例を示すブロック図でありパターン検出回路を有する回路例である。図8に示すように、符号801は入力信号Sinの波形を変化させるフィルタ回路であり、符号802はフィルタ回路801の出力信号Soutを入力しその波形情報を検出する波形検出回路であり、符号803は波形検出回路802からの波形検出結果信号Vtn(1≦n≦N、Nは2以上の自然数)又は波形記録信号Vrn(1≦n≦N)を入力しフィルタ回路801の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する特性制御回路である。パターン検出回路807は、出力信号Soutを入力し、出力信号Soutと、予め記憶してあるアイドルパターンやテストパターン等のビット列と、を比較し、両者が不一致の場合には補正動作信号Adoptをディスエーブル状態にし、両者が一致した場合にのみAdoptをイネーブル状態にする。
【0053】
図8に示す例では、波形検出回路802と特性制御回路803との両方に補正動作信号Adoptが入力される構成を有しているが、補正動作信号Adoptがいずれか一方にのみ入力する構成にすることも可能である。波形検出回路802及び特性制御回路803は、補正動作信号Adoptがイネーブル状態の時のみ動作し、ディスエーブル状態の時は直前の状態を保持し続ける。これにより、信号波形の自動補正動作、すなわちフィルタ回路特性の切替動作は、通常のデータ伝送時に行われることがなくなり、アイドルパターンやテストパターン等の誤りが生じても問題とならない信号を伝送している間に、自動的に信号波形の自動補正動作を行うことが可能となるとともに、正常な信号伝送を行うことができる。
【0054】
以上説明したように、本発明の各実施の形態による信号波形自動補正回路によれば、LSI等の論理回路に入力される信号波形を整形し正常なデジタル信号波形を復元すること、特に論理回路間で信号伝送を行う際に、用いる信号伝送路の伝送特性により発生する符号間干渉量に応じてそれを自動的に補正し、正常な信号伝送を実現することが可能である。また、外部からの擾乱等により、波形等化部の出力信号にノイズが重畳する可能性がある場合においても、正しく波形等化部の特性を検出し、その特性を最適に設定することの可能になる。
【0055】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【0056】
【発明の効果】
以上述べたように本発明の信号波形自動補正回路によれば、信号波形を整形して正常なデジタル信号波形を復元することができる。また、外部からの擾乱等により、波形等化部の出力信号にノイズが重畳する可能性がある場合においても、正しく波形等化部の特性を検出し、その特性を最適に設定することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による信号波形自動補正回路の基本構成例を示すブロック図である。
【図2】図1の信号波形自動補正回路に含まれる波形検出回路の具体的な回路構成例を示す図である。
【図3】図2に示す波形検出回路の動作を示すタイミングチャート図である。
【図4】図2に示す波形検出回路の入力信号にパルス状ノイズが重畳した場合の動作を示すタイミングチャート図である。
【図5】本発明の第2の実施の形態による信号波形自動補正回路の構成例を示す図である。
【図6】本発明の第2の実施の形態による信号波形自動補正回路におけるエッジ位相記憶回路の回路構成例を示す図である。
【図7】図6に示すエッジ位相記憶回路に設けられたカウンタ回路の真理値表である。
【図8】本発明の第3の実施の形態による信号波形自動補正回路であり、出力信号のデータパターンを検出する回路を設けた回路の構成例を示すブロック図である。
【図9】本発明の各実施の形態による信号波形自動補正回路におけるフィルタ回路としてインピーダンス可変型フィルタ回路を用いた場合のフィルタ回路の構成例を示す図である。
【図10】図9のインピーダンス可変型フィルタ回路の増幅率の周波数依存性のVc1による変化例を示すグラフである。
【図11】本発明の各実施の形態による信号波形自動補正回路におけるフィルタ回路としてトランスバーサル型フィルタ回路を用いた場合のフィルタ回路の構成例を示す図である。
【図12】図11に示すトランスバーサル型フィルタ回路の増幅率の周波数依存性のVc1による変化例を示すグラフである。
【図13】従来の信号波形自動補正回路の一構成例である。
【図14】図13の信号波形自動補正回路の動作タイミングを説明する図であり、図14(B)は図14(A)に示す動作において波形等化部の出力信号にノイズが乗った場合の誤動作の様子を示す図である。
【図15】本発明の信号波形自動補正回路に含まれる波形検出回路の変形例による回路構成例を示す図である。
【符号の説明】
101, 501, 801 フィルタ回路
102, 502, 802 波形検出回路
103, 503, 803 特性制御回路
104, 504 信号サンプリング回路
105, 505 エッジ位相検出回路
506 エッジ位相記憶回路
807 パターン検出回路
Sin 入力信号
Sout 出力信号
Vsn サンプリング結果信号
Vtn 検出結果信号
Vrn 波形記録信号
Vcm 特性制御信号
Adopt 補正動作信号
201, 202, 203, 204, 205, 206, 207, 208 フリップフロップ回路
209 クロック位相生成回路
210, 211, 212, 213, 214, 215, 216, 217 排他的論理和回路
218, 219, 220, 221, 222, 223, 224, 225 フリップフロップ回路
CK1, CK2, CK3, CK4, CK5, CK6, CK7, CK8, CKS クロック信号
Vs1, Vs2, Vs3, Vs4, Vs5, Vs6, Vs7, Vs8 サンプリング結果信号
Vt1, Vt2, Vt3, Vt4, Vt5, Vt6, Vt7, Vt8 検出結果信号
Vr1, Vr2, Vr3, Vr4, Vr5, Vr6, Vr7, Vr8 波形記録信号
H 論理ハイレベル
L 論理ローレベル
Te 信号Soutが切り替わるタイミング(エッジ位相)
Np1 パルス性のノイズ
601, 602, 603, 604, 605, 606, 607, 608 カウンタ回路
D カウンタ回路の入力信号
RST カウンタ回路のリセット信号
Q カウンタ回路の出力信号
Tr1, Tr2, Tr3 MOSトランジスタ素子
R1, R2 抵抗素子
C1, C2 容量素子
I1 定電流回路
In1, In2 信号入力端子
Out1, Out2 信号出力端子
VDD, VSS 電源端子
G1, G2, a, b 増幅率
D1, D2 遅延素子
S セレクタ回路
Is1, Is2 セレクタ回路の入力
T1, T2, Ts 遅延量
A, B 増幅回路
X 信号減算回路
Claims (9)
- 入力信号の波形を自動的に補正して信号を出力する信号波形自動補正回路であって、
前記入力信号の周波数成分毎にその増幅率を変化させることにより前記入力信号の波形を変化させて出力するとともに、フィルタ特性を外部から制御するための特性制御信号を受ける特性制御信号入力端子を有するフィルタ回路と、
該フィルタ回路の出力信号を入力し、その波形情報を検出する波形検出回路であって、検出された複数の位相時点での信号レベルをサンプリングする信号サンプリング回路と、サンプリングの結果から前記出力信号の切り替わるタイミングを検出する信号エッジ位相出力検出回路とを有する波形検出回路と、
前記信号エッジ位相検出回路による検出結果に基づいて前記フィルタ回路の特性を変化させる信号を前記特性制御信号入力端子に出力する特性制御回路と
を有する信号波形自動補正回路。 - 前記信号サンプリング回路は、基準クロック信号に基づいてN相の多相クロック信号を生成する多相クロック信号生成回路と、該多相クロック信号生成回路から出力されるそれぞれのクロック信号を受けて、該クロック信号の第1のタイミングで前記出力信号をサンプリングするN個の第1のフリップフロップ回路と、を有しており、
前記エッジ位相検出回路は、前記サンプリングされた結果信号間の比較を行い、この比較結果が等しいか否かに基づいて異なる信号を出力するN個の比較回路により前記出力信号の切り替わりタイミングに関する信号を、対応する前記第1のフリップフロップ回路とは異なる第2のタイミングでラッチして出力するN個の第2のフリップフロップ回路と、を有していることを特徴とする
請求項1に記載の信号波形自動補正回路。 - 前記波形検出回路は、基準クロック信号に基づいてN相の多相クロック信号を生成する多相クロック信号生成回路と、入力するセレクト信号により該多相クロック信号生成回路からのクロック信号のうちから1相のクロック信号を選択するM(M<N)個のセレクタ回路と、前記セレクト信号により時分割されたクロック信号を受けて、前記出力信号をサンプリングするM個のフリップフロップ回路と、を有していることを特徴とする請求項1に記載の信号波形自動補正回路。
- 前記特性制御回路が、前記信号エッジ位相検出回路により検出されたエッジ位相の変化量を算出し該変化量が小さくなる方向に前記フィルタ回路の特性を変化させることにより、前記出力信号の波形を自動的に補正することを特徴とする請求項1に記載の信号波形自動補正回路。
- さらに、前記出力信号のデータパターンを検出するパターン検出回路を有しており、
該パターン検出回路が特定のデータパターンを検出することにより前記波形検出回路と前記特性制御回路とを制御し、前期出力信号の波形を自動的に補正することを特徴とする請求項1に記載の信号波形自動補正回路。 - 前記フィルタ回路が1又は2以上の特性制御信号を有しており、前記特性制御回路により前記それぞれの制御信号を所望の値に設定した状態で、前記波形検出回路により前記出力信号の波形検出を行い、その動作を所望の回数だけ繰り返すことにより最適な制御信号を決定する回路を有していることを特徴とする請求項1に記載の信号波形自動補正回路。
- 前記フィルタ回路としてインピーダンス可変型のフィルタ回路又はトランスバーサル型フィルタ回路を用いることを特徴とする請求項1に記載の信号波形自動補正回路。
- さらに、前記信号エッジ位相検出出力回路による信号エッジ位相検出結果を複数回にわたって記憶するエッジ位相記憶回路を有していることを特徴とする請求項1に記載の信号波形自動補正回路。
- 前記特性制御回路が、記憶したエッジ位相の変動幅を算出し、該変動幅が小さくなる方向に前記フィルタ回路の特性を変化させることにより前記出力信号の波形を自動的に補正することを特徴とする請求項8に記載の信号波形補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003046510A JP4309676B2 (ja) | 2003-02-24 | 2003-02-24 | 信号波形自動補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003046510A JP4309676B2 (ja) | 2003-02-24 | 2003-02-24 | 信号波形自動補正回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004260352A true JP2004260352A (ja) | 2004-09-16 |
JP4309676B2 JP4309676B2 (ja) | 2009-08-05 |
Family
ID=33113031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003046510A Expired - Fee Related JP4309676B2 (ja) | 2003-02-24 | 2003-02-24 | 信号波形自動補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4309676B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007151044A (ja) * | 2005-11-30 | 2007-06-14 | Fujitsu Ltd | シリアル転送用インターフェース |
KR100735431B1 (ko) | 2006-02-28 | 2007-07-04 | 삼성전기주식회사 | 필터 특성 자동 보정 장치 |
JP2009296438A (ja) * | 2008-06-06 | 2009-12-17 | Sony Corp | シリアルデータ受信機、利得制御回路および利得制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102322168B (zh) * | 2011-07-22 | 2014-07-23 | 余姚市精诚高新技术有限公司 | 半自动车位锁 |
-
2003
- 2003-02-24 JP JP2003046510A patent/JP4309676B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007151044A (ja) * | 2005-11-30 | 2007-06-14 | Fujitsu Ltd | シリアル転送用インターフェース |
JP4652961B2 (ja) * | 2005-11-30 | 2011-03-16 | 富士通株式会社 | シリアル転送用インターフェース |
KR100735431B1 (ko) | 2006-02-28 | 2007-07-04 | 삼성전기주식회사 | 필터 특성 자동 보정 장치 |
JP2009296438A (ja) * | 2008-06-06 | 2009-12-17 | Sony Corp | シリアルデータ受信機、利得制御回路および利得制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4309676B2 (ja) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10367636B2 (en) | Phase calibration of clock signals | |
JP6892592B2 (ja) | 受信回路及びアイモニタシステム | |
US9391816B2 (en) | Edge based partial response equalization | |
US8570881B2 (en) | Transmitter voltage and receiver time margining | |
EP1039463B1 (en) | Signal processing apparatus | |
US6798832B1 (en) | Semiconductor device with decision feedback equalizer | |
US7640463B2 (en) | On-chip receiver eye finder circuit for high-speed serial link | |
US20040130469A1 (en) | Decision feedback equalization employing a lookup table | |
US7656339B2 (en) | Systems and methods for analog to digital conversion | |
US8923462B2 (en) | Device and method for correcting duty cycle, and receiver including the same | |
US8005134B2 (en) | Waveform shaping device and error measurement device | |
US8005180B2 (en) | Data decision apparatus and error measurement apparatus | |
JP4309676B2 (ja) | 信号波形自動補正回路 | |
US20070147490A1 (en) | Filter coefficient adjusting circuit | |
US8014482B2 (en) | Signal receiving circuit utilizing timing recovery parameter generating circuit | |
JP4673426B2 (ja) | 受信回路 | |
US8363770B1 (en) | Oversampling with programmable pointer adjustment | |
US11146274B1 (en) | Equalizer control device, receiving device, and control method for receiving device | |
JPS5940727A (ja) | 自動等化方式 | |
CN115883048B (zh) | 时钟校准模块、高速接收器及与其相关的校准方法 | |
KR100186532B1 (ko) | 에이치디티브이용 고속 채널 등화기 | |
KR0183947B1 (ko) | 적응형 비터비 검출기 | |
JP3688183B2 (ja) | ディジタルvfoの位相制御装置 | |
JP2005012557A (ja) | 信号復号装置及び方法並びに基準電圧生成装置 | |
Jin | Mixed-signal equalizer for disk drive read channel and digital calibration for time-interleaved A/D converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |