JP2004245651A - 電圧電流特性測定回路および半導体試験装置 - Google Patents
電圧電流特性測定回路および半導体試験装置 Download PDFInfo
- Publication number
- JP2004245651A JP2004245651A JP2003034067A JP2003034067A JP2004245651A JP 2004245651 A JP2004245651 A JP 2004245651A JP 2003034067 A JP2003034067 A JP 2003034067A JP 2003034067 A JP2003034067 A JP 2003034067A JP 2004245651 A JP2004245651 A JP 2004245651A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- switch
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】高精度部品を必要とせず装置製造後でも調整が容易な、小形かつ低価格の電圧電流特性測定回路および半導体試験装置を提供する。
【解決手段】電圧電流特性測定回路1aにおいて、スイッチ11,13,15をON、スイッチ12,14をOFFとして、D/A変換器101の出力端子91の電圧値と、DUT電圧またはDUT電流の検出値のどちらか一方をスイッチ110により選択した出力端子92の電圧値をそれぞれ電荷量としてキャパシタ21および22に蓄積する。次に、スイッチ11,13,15をOFF、スイッチ12,14をONとして、その電荷量の差分を算出した後に電圧値として差動アンプ104の−端子に帰還する。差動アンプの+端子を接地することで仮想ショートにより−端子の電位がゼロに成るように回路を動作させ、精度良く出力電圧および出力電流を制御するようにした。
【選択図】 図1
【解決手段】電圧電流特性測定回路1aにおいて、スイッチ11,13,15をON、スイッチ12,14をOFFとして、D/A変換器101の出力端子91の電圧値と、DUT電圧またはDUT電流の検出値のどちらか一方をスイッチ110により選択した出力端子92の電圧値をそれぞれ電荷量としてキャパシタ21および22に蓄積する。次に、スイッチ11,13,15をOFF、スイッチ12,14をONとして、その電荷量の差分を算出した後に電圧値として差動アンプ104の−端子に帰還する。差動アンプの+端子を接地することで仮想ショートにより−端子の電位がゼロに成るように回路を動作させ、精度良く出力電圧および出力電流を制御するようにした。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、指定した電圧を被試験デバイスに与えて電流を測定する、または指定した電流を被試験デバイスに与えて電圧を測定する、電圧電流特定測定回路および半導体試験装置に適用して有効な技術に関する。
【0002】
【従来の技術】
本発明者が検討したところによれば、半導体試験装置に関しては、以下のような技術が考えられる。
【0003】
たとえば、半導体試験装置に用いられる電圧電流特性測定回路は、測定対象に一定電圧を与えて流れる電流を測定することと、一定電流を与えて発生する電圧を測定することが出来る回路である。これらの測定を精度良く行なうため、従来の回路では、高精度な抵抗器と増幅器を使用している。(例えば、特許文献1,2,3参照)。
【0004】
以下、本発明者が本発明の前提として検討した従来の電圧電流特性測定回路の基本構成を図18を用いて説明する。
【0005】
図18の電圧電流特性測定回路1jにおいて、D/A変換器101の出力には抵抗R102を介して差動アンプ104に接続されている。差動アンプ104は、電流検出用の抵抗R105とケーブル112を介してDUT(Device Under Test:被試験デバイス)9に電流もしくは電圧を供給する。DUT9には、DUT9の端子電圧を得るためにバッファ107が接続されている。バッファ107はDUT9の電流検出への影響を無くす働きをするもので、通常はボルテージフォロア等の高入力インピーダンス回路で構成する。
【0006】
一方、電流検出用の抵抗R105の一端には、差動アンプ108の+端子が接続され、R105の他端にはバッファ106を介して差動アンプ108の−端子が接続されている。この抵抗R105、バッファ106、および差動アンプ108により電流検出手段109が構成されており、差動アンプ104からDUT9に流れる電流を電圧値として得ることが出来る。
【0007】
バッファ107で得たDUT電圧値、また電流検出手段109で得たDUT電流を電圧変換した値はスイッチ110とスイッチ111に接続され、それぞれどちらか一方が選択される。スイッチ110の出力は、抵抗R103を介して差動アンプ104に帰還される。このことにより、DUT電圧もしくは電流(スイッチ110で選択)はD/A変換器101で与えたディジタル値で制御が可能である。スイッチ111の出力は、A/D変換器113に接続される。このことにより、DUT電流もしくは電圧(スイッチ111で選択)をディジタル値で得ることが出来る。
【0008】
【特許文献1】
特開平8−262069号公報
【0009】
【特許文献2】
特開平8−54423号公報
【0010】
【特許文献3】
特開平8−54424号公報
【0011】
【発明が解決しようとする課題】
以上説明した従来の回路構成では、測定の精度を高めるために精度0.1%程度の抵抗器、および増幅器が必要である。しかしながら、集積回路上の抵抗器の精度は5%程度であるため、個別部品で構成している従来回路をそのまま集積回路上に形成することは困難であり、回路小形化の障害となっていた。
【0012】
一方、半導体試験装置は装置体積に制約があるために、従来の大面積の電圧電流特性測定回路では測定ピン数に対して十分な数を搭載できない。そのため、従来の半導体試験装置は電圧電流特性測定回路を必要に応じてスイッチなどで切り替えて使用しており、テスト時間が増大する問題があった。
【0013】
また、従来回路では増幅器のオフセット精度を上げるために半固定抵抗器を用いて調整を行なっているが、この調整は装置製造時に行なうので、環境変化や経年変化などの理由により精度が劣化した場合には、手動で再調整をしなければならない問題があった。
【0014】
そこで、本発明は、以上説明した従来の技術が有する問題点を解決するためになされたものであり、高精度部品を必要とせず装置製造後でも調整が容易な、小形かつ低価格の電圧電流特性測定装置を提供することを目的とするものである。
【0015】
【課題を解決するための手段】
上記目的を達成するために、本発明では電圧および電流の比較手段にキャパシタを用いる。キャパシタは集積化した場合でも比精度が0.1%程度と良好であり、また充放電する電荷量を制御できるため、誤差の補正が容易である。このキャパシタの特長を利用して、本発明の電圧電流特性測定装置は高精度な測定を可能とするものである。
【0016】
即ち、D/A変換器の出力値と、DUT電圧またはDUT電流の検出値をそれぞれ電荷量としてキャパシタに蓄積し、その差分を算出した後に差動アンプに帰還することにより、精度良く出力電圧および出力電流を制御するようにしたものである。
【0017】
また、上記のキャパシタに蓄積する電荷量を調整する機構を設けることにより、装置製造後の誤差補正を容易にし、環境変化に対しても高精度な電圧および電流設定を可能としたものである。
【0018】
さらに、測定モードの他に補正モードを設け、補正モード時に既知の値を入力出来る機構を設けることで、電圧設定および電流設定の誤差補正を自動で出来るようにしたものである。
【0019】
さらに、補正モード時に得る、入力電圧および入力電流に応じた補正データをメモリに保存し、測定モード時にメモリから補正値を読み出す機構を設けることで、電圧設定値および電流設定値に依存する誤差を補正可能としたものである。
【0020】
さらに、測定誤差検出用の基準抵抗を設けることで、電圧および電流の測定誤差を自動で求めることが出来るようにしたものである。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0022】
(実施の形態1)
本発明の実施の形態1の基本構成を図1に示す。従来技術(図18)と同じ機能の構成要素には同じ符号を付している。
【0023】
本実施の形態1の電圧電流特性測定回路1aは、図1に示すように、スイッチ11〜15、キャパシタ21〜23および電圧保持手段31などを含む電圧和算回路2と、DUT9と、D/A変換器101と、差動アンプ104と、バッファ107と、抵抗R105、バッファ106および差動アンプ108などを含む電流検出手段109と、スイッチ110,111と、ケーブル112と、A/D変換器113などから構成される。
【0024】
図1の電圧電流特性測定回路1aにおいて、D/A変換器101の出力は第1のスイッチ11を介して第1のキャパシタ21の一端に接続し、さらに第2のスイッチ12を介してグランドに接続する。DUT電圧またはDUT電流の検出値は第3のスイッチ13を介して第2のキャパシタ22の一端に接続し、さらに第4のスイッチ14を介してグランドに接続する。第1のキャパシタ21と第2のキャパシタ22の他端は互いに接続して電圧保持手段31に入力し、また第5のスイッチ15を介してグランドに接続する。なお、電圧保持手段31の入力端子には回路安定化のため、図1に示したようにキャパシタ23を設けても良い。但し、このキャパシタ23は必ずしも必要ではなく、無くても回路を動作させることは可能である。以上、スイッチ11〜15、キャパシタ21〜23、電圧保持手段31により電圧和算回路2を構成する。
【0025】
電圧保持手段31の出力は差動アンプ104の−端子に接続する。差動アンプ104の+端子はグランドに接続する。差動アンプ104のゲインが充分大きければ、+端子と−端子は仮想的にショートされて−端子の電位がグランド電位になるように回路が動作する。差動アンプ104は電流検出手段109とケーブル112を介してDUT9に電流もしくは電圧を供給する。DUT9には、DUT9の端子電圧を得るためにバッファ107が接続されている。バッファ107はDUT9の電流検出への影響を無くす働きをするもので、通常はボルテージフォロア等の高入力インピーダンス回路で構成する。
【0026】
電流検出手段109は差動アンプ104からDUT9に流れる電流を電圧値として得るためのもので、例えば図示したように抵抗R105、バッファ106および差動アンプ108で構成する方法があるが、電流検出手段109自体を差動アンプ104に内蔵しても良い。また、差動アンプ104の出力の一部を取り出して電流検出を行なっても良い。
【0027】
バッファ107で得たDUT電圧値、また電流検出手段109で得たDUT電流を電圧変換した値はスイッチ110とスイッチ111に接続され、それぞれどちらか一方が選択される。スイッチ110の出力は、電圧和算回路2のスイッチ13に接続され、差動アンプ104に帰還される。動作の詳細は後述するが、このことによりDUT電圧もしくは電流(スイッチ110で選択)はD/A変換器101で与えたディジタル値で制御が可能である。スイッチ111の出力は、A/D変換器113に接続される。このことにより、DUT電流もしくは電圧(スイッチ111で選択)をディジタル値で得ることが出来る。
【0028】
次に、本実施の形態の動作を説明する。
【0029】
まず、電圧和算回路2について、図1および図2により説明する。電圧和算回路2は以下の手順により、端子91と端子92の和算電圧を求める回路である。なお、各スイッチの制御信号は、スイッチ11がΦ2A、スイッチ13がΦ2B、スイッチ12がΦ1A、スイッチ14がΦ1B、スイッチ15がΦ2Cである。また、電圧保持手段31の制御信号はΦ3Aである。
【0030】
(1)リセット…スイッチ11,13をOFF、スイッチ12,14,15をONにして、キャパシタ21,22,23の電荷を放電する。
【0031】
(2)入力…スイッチ11,13,15をON、スイッチ12,14をOFFにして、キャパシタ21に端子91の電圧V91に比例する電荷Q21=C21×V91,キャパシタ22に端子92の電圧V92に比例する電荷Q22=C22×V92を、それぞれ充電する。
【0032】
(3)演算…スイッチ11,13,15をOFF、スイッチ12,14をONにして、キャパシタ21および22に充電されている電荷をキャパシタ21,22,23に再配分する。再配分後の電圧Vは、
V=((C21×V91)+(C22×V92))/(C21+C22+C23) (1)
キャパシタ21,22,23の容量値C21,22,23が全て等しければ、電荷の再配分をした後の電圧Vは、
V=2/3×(V91+V92) (2)
となる。これにより、電圧V91とV92の和算が得られる。このとき、キャパシタ23の容量値C23は任意でよく、たとえば、C21=C22=0.5×C23の場合、電荷の再配分をした後の電圧Vは、
V=1/2×(V91+V92) (3)
となり、倍率は変わるものの、電圧V91とV92の和算が得られることに変わりはない。
【0033】
(4)保持・比較…電圧保持手段31に電圧Vを入力し、これを保持する。保持手段としては、一般的なサンプル・ホールド回路やトラック・ホールド回路を用いればよい。
【0034】
以上、手順(1)を実行した後、手順(2),(3),(4)を繰り返すことにより、その都度、端子91と端子92の和算電圧を求めることが出来る。なお、この電圧和算回路2の和算精度はキャパシタC21,C22,C23の容量比で定まる。一般的なCMOS集積回路でのキャパシタの比精度は0.1%程度であるため、本回路方式は集積化しても充分な精度を維持できる。
【0035】
続いて、図1により電圧和算回路2を用いた電圧電流特性測定回路1aの動作を説明する。
【0036】
スイッチ110がバッファ107と電圧和算回路2を接続しているときには、電圧和算回路2はD/A変換器101の出力電圧値(端子91の電圧値)とDUT電圧値(端子93の電圧値)との和算値を出力する。一方、電圧和算回路2の出力は差動アンプ104の−端子に、また差動アンプ104の+端子はグランドに接続されているため、差動アンプ104のゲインが充分大きければ、+端子と−端子は仮想的にショートされて−端子の電位がグランド電位になるように回路が動作する。従って、回路全体は端子91と端子93の和算がゼロ、即ちD/A変換器101の出力電圧とDUT電圧値の和算がゼロになるように動作する。
【0037】
スイッチ110が電流検出手段109と電圧和算回路2を接続しているときには、電圧和算回路2はD/A変換器101の出力電圧値(端子91の電圧値)とDUT電流を電圧変換した値(端子94の電圧値)との和算値を出力する。電圧和算回路2および差動アンプ104の動作は同様であるので、回路全体はD/A変換器101の出力電圧とDUT電流を電圧変換した値の和算がゼロになるように動作する。
【0038】
以上説明したように、本発明の電圧電流特性測定回路1aは、D/A変換器101に与えたディジタル値により、DUTに与える電圧または電流を精度良く制御し、その時のDUT電流値または電圧値を測定することが可能である。
【0039】
なお、図1の電圧電流特性測定回路1aは、端子91と端子92の電圧和がゼロになるように回路が動作するために、D/A変換器101で与えるディジタル値とDUTに与える電圧値または電流値との符号が逆転するが、D/A変換器101とスイッチ11の間に反転増幅器などを設けるか、バッファ107を反転増幅器にして、これを同符号にする機構を付加しても良い。
【0040】
また、電圧和算回路2は、キャパシタに充放電する電荷量を利用して演算を行なう他の方式に置き換えても良い。例えば、図1の電圧和算回路2は、図3に示す電圧減算回路3a、図4に示す電圧減算回路3bなどに置き換えることが出来る。図3の電圧減算回路3aは、スイッチ11〜15、キャパシタ21〜23、電圧保持手段31により構成される。図4の電圧減算回路3bは、スイッチ11〜14,16(Φ2D)、キャパシタ21〜23、電圧保持手段31(Φ2C)により構成される。
【0041】
(実施の形態2)
本発明の実施の形態2を図5に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0042】
本実施の形態2の電圧電流特性測定回路1bは、図5に示すように、前記図1の回路に対し、さらにキャパシタに充放電する電荷量を調整する機構を設けることで、バッファ107や電流検出手段109、あるいは和算時などに生じる誤差を容易に、かつ、さらに高精度に調整することを可能とした回路である。図5に示すように、電圧保持手段31と差動アンプ104の間に平均化手段32を設けた構成とする。
【0043】
次に、本実施の形態の動作を図6を用いて説明する。基本的な動作は、前記図1の回路と同様であるが、図5の回路ではキャパシタ21とキャパシタ22に充放電する回数を変え、その平均を取ることで電荷量の総量を調整する。例えば電圧和算回路2において、端子91側に係数1を、端子92側に係数15/16をそれぞれ乗じて和算を行なう場合には、図6に示すようにスイッチを制御し、1周期(16T)のうちキャパシタ21には16回の充放電、キャパシタ22には15回の充放電を行なわせた後、平均化手段32で1周期分の平均を取る。
【0044】
本実施の形態によれば、キャパシタ電荷量の調整はキャパシタのON/OFF制御のみで可能である。そのため、バッファ107や電流検出手段109、あるいは和算時などに生じる誤差の調整を、回路を製造した後でも容易に、かつ高精度に行なうことが出来る。
【0045】
(実施の形態3)
本発明の実施の形態3を図7に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0046】
本実施の形態3の電圧電流特性測定回路1cは、図7に示すように、前記図5と同様、前記図1の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図7に示すように、電圧和算回路2a〜2xを複数並列に配置し、それぞれの入力を共通にする。それぞれの出力は平均化手段33に接続する。
【0047】
次に、本実施の形態の動作を図8を用いて説明する。基本的な動作は、前記図5の回路と同様であるが、本実施の形態ではさらに並列配置した電圧和算回路2a〜2x間でのキャパシタへの充放電回数に変化をつける。その後、各回路の出力の平均を取ることで、電荷量の総量を調整する。例えば電圧和算回路2a〜2bを2並列にした構成において、端子91側に係数1を、端子92側に係数15/16をそれぞれ乗じて和算を行なう場合には、図8に示すようにスイッチを制御し、1周期(8T)のうちキャパシタ21a,22a,21bにはそれぞれ8回の充放電、キャパシタ22bには7回の充放電を行なわせた後、平均化手段33で1周期分の平均を取る。
【0048】
本実施の形態によれば、前記図5と同様に誤差の調整を容易に、かつ高精度に行なうことが出来る。さらに、電圧和算回路2をn個に並列にすることで、時間周期を図5の実施の形態に対して1/n倍に短く、即ち応答時間を1/n倍に短縮することが可能であり、また時間周期を図5の実施の形態と等しくした場合には、誤差補正の分解能を図5の実施の形態に対してn倍にすることが出来る。さらに、電圧和算回路2を3回路以上の並列にすることで、そのいずれかが故障した場合でも、故障部分のみを非動作にさせ、回路全体の動作を継続させることが可能である。
【0049】
(実施の形態4)
本発明の実施の形態4を図9に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0050】
本実施の形態4の電圧電流特性測定回路1dは、図9に示すように、前記図5および図7と同様、前記図1の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図9に示すように、電圧和算回路4は、スイッチ41a〜41x、ある割合で重み付けしたキャパシタ21a〜21x、スイッチ42a〜42xをそれぞれ直列に接続し、さらにそれを並列に接続する。これをキャパシタ21zとする。同様に、スイッチ43a〜43x、ある割合で重み付けしたキャパシタ22a〜22x、スイッチ44a〜44xをそれぞれ直列に接続し、さらにそれを並列に接続する。これをキャパシタ22zとする。キャパシタ21zおよびキャパシタ22zは図1の実施の形態中のキャパシタ21およびキャパシタ22と置き換えて接続する。
【0051】
本実施の形態によれば、キャパシタ21zおよびキャパシタ22zの容量値をスイッチ41a〜41x,42a〜42x,43a〜43x,44a〜44xのON/OFFにより調整可能であるので、図5および図7の実施の形態と同様に誤差の調整を容易にかつ高精度に行なうことが出来る。
【0052】
(実施の形態5)
本発明の実施の形態5を図10に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0053】
本実施の形態5の電圧電流特性測定回路1eは、図10に示すように、前記図5、図7および図9と同様、前記図1の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図10に示すように、電圧和算回路5は、端子91とスイッチ11との間、および端子92とスイッチ13との間に、それぞれ電圧電流変換手段51および電圧電流変換手段52を設ける。また、カウンタ53および54、メモリ55および56を設け、それぞれの出力を比較する比較手段57および58を設ける。スイッチ11およびスイッチ13は比較手段57および58の出力により制御を行なう。
【0054】
次に、本実施の形態の動作を図11により説明する。電圧電流変換手段51および電圧電流変換手段52は、入力した電圧値を電流値に変換して、それぞれキャパシタ21とキャパシタ22に充電を行なう。一般的に、キャパシタへ充電される電荷量は式(4)であらわすことが出来る。
【0055】
Q=∫i(t)・dt (4)
ここで、充電を一定電流Iで時間Tだけ行なえば、充電される電荷量はQ=ITとなり充電時間Tに比例する。この場合、図11に示すようにスイッチ11とスイッチ13のON/OFF時間を制御することで、キャパシタ21とキャパシタ22の電荷量を調整することが出来る。例えば、端子91側に係数1を、端子92側に係数7/8をそれぞれ乗じて和算を行なう場合には、図11に示すようにスイッチ11と13を同時にONにして、時間7Tでスイッチ13をOFF、時間8Tでスイッチ11をOFFとすればよい。
【0056】
本実施の形態によれば、キャパシタ電荷量の調整がメモリ55および56に保存した値で制御が可能である。そのため、バッファ107や電流検出手段109、あるいは和算時などに生じる誤差の調整を、回路を製造した後でも容易に、かつ高精度に行なうことが出来る。
【0057】
(実施の形態6)
本発明の実施の形態6を図12に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0058】
本実施の形態6の電圧電流特性測定回路1fは、図12に示すように、前記図5、図7、図9および図10と同様、前記図1の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図11に示すように、電圧和算回路6は、D/A変換器101と端子91との間、およびスイッチ110と端子92との間に、それぞれ電圧ゲイン調節手段61および62を設ける。この構成によれば、電圧ゲイン調節手段61および62が、それぞれの電圧ゲイン値を適宜変えることにより、キャパシタ21および22への充電電荷量を調整できる。
【0059】
電圧ゲイン調節手段61および62は、例えば図13に示すようなキャパシタラダー回路で実現することが可能である。図13の電圧ゲイン調節手段8は、キャパシタ81,82a〜82x、スイッチ83a〜83x,84、バッファ85により構成される。
【0060】
本実施の形態によれば、キャパシタ電荷量の調整が電圧ゲイン調節手段61および62の電圧ゲイン値を調節することにより可能である。
【0061】
(実施の形態7)
本発明の実施の形態7を図14に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0062】
本実施の形態7の電圧電流特性測定回路1gは、図14に示すように、前記図1の回路に対して自己補正を行なう機構を設けた回路である。図14に示すように、スイッチ71の一方の入力をDUT9に、他方の入力をD/A変換器101に、出力をバッファ107に接続する。また、スイッチ72の一方の入力を差動アンプ104の出力に、他方の入力を基準電流源73に、出力を電流検出手段109に接続する。基準電流源73にはD/A変換器101からの出力電圧を入力する。比較器74の−端子には電圧保持手段31の出力を、+端子にはグランドを、出力端子にはスイッチ制御回路75を接続する。校正データ保存メモリ76にはD/A変換器101に与えているディジタルデータを入力する。スイッチ制御回路75と校正データ保存メモリ76は、互いに入出力を行なえるように接続する。電圧和算回路2には、前記実施の形態の図5〜図13で示したような誤差調整を行なえる機構を設けておく。
【0063】
以上の構成において、以下の手順により自己補正を行なうことが出来る。
【0064】
まず、DUTに与える電圧の校正を行なう場合について図14を用いて説明する。電圧校正を行なうときには、スイッチ71の入力をD/A変換器101側に切り替え、端子91にD/A変換器101の反転出力電圧−Vを、端子92にD/A変換器101の出力電圧+Vを与える。これにより、両入力に既知の電圧を与える。電圧和算回路2は端子91と端子92の電圧和を出力する。この出力値は誤差が無い理想状態にはゼロであるが、反転増幅器77、バッファ107、電圧和算回路2のいずれかに誤差がある場合にはゼロにはならないので、この値をゼロに近づけるように電圧和算回路2の和算倍率を調整することで誤差を補正する。
【0065】
誤差の調整は電圧和算回路2の出力値を、比較器74とスイッチ制御回路75を経由して電圧和算回路2に帰還することで行なう。比較器74は電圧和算回路2の出力値の正負を判定し、判定結果をスイッチ制御回路75に与える。スイッチ制御回路75は、電圧和算回路2の出力がゼロに近づくように、電圧和算回路2内のスイッチを制御する。このとき、校正データ保存メモリ76に、D/A変換器101から与えている設定電圧と、スイッチ制御回路75に設定した校正値とを保存しておき、測定時には設定電圧に応じた校正値を読み出すことにより、高精度なDUT電圧の設定が可能とする。
【0066】
次に、DUTに与える電流の校正を行なう場合について図14を用いて説明する。電流校正を行なうときには、スイッチ72の入力を基準電流源73側に切り替え、電流検出手段109に基準電流源73から既知電流を与える。この既知電流は電流検出手段109により電圧値に変換され、電圧和算回路2の端子92に与えられる。電圧和算回路2の端子91にはD/A変換器101から電流設定値に比例した電圧値が与えられているので、電圧校正の場合と同様に両者の和がゼロになるように電圧和算回路2の和算倍率を調整すれば、誤差を補正できる。
【0067】
以上説明したように、本実施の形態によればDUT印加電圧およびDUT印加電流の誤差補正が自動、かつ高精度に行なえるので、装置製造後に環境が変化しても容易に誤差の補正が可能である。また、D/A変換器の設定値に応じた補正データをメモリに保存し、測定モード時に読み出す機構を設けることで、電圧および電流に依存する誤差の補正が可能である。
【0068】
なお、バッファ107、反転増幅器77には一定の倍率で増幅あるいは減衰させる機構を設けても良い。また、複数の倍率を切り替え可能にするレンジ切り替え機構を設けても良い。
【0069】
ここで、本発明において、前記実施の形態1〜実施の形態7における電圧電流特性測定回路1a〜1gで測定値した電流値または電圧値を補正する方法を述べる。補正を行なうためには、まず測定誤差を求める必要がある。測定誤差は以下の手順で求めることが出来る。
【0070】
(1)予め特性が分かっている抵抗などの素子をDUT9として設置する。
【0071】
(2)D/A変換器101に任意の値を設定して、差動アンプ104から電圧または電流をDUT9に与える。
【0072】
(3)A/D変換器113で得られる電流または電圧の測定値と期待値の差分を求める。
【0073】
求めた差分は誤差として実際の測定時に和算することで補正する。和算の手段は図示していないが、A/D変換器113の出力に接続する演算装置などによって行なうことが出来る。
【0074】
(実施の形態8)
本発明の実施の形態8を図15および図16に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0075】
本実施の形態8の電圧電流特性測定回路1hは、図15に示すように、前記図1の実施の形態に加えて、さらに上記の測定誤差を自動で求める機構を備えた回路である。図15に示すように、ケーブル112とDUT9の間にスイッチ95、スイッチ96、基準抵抗97を設ける。誤差測定時にはスイッチ95およびスイッチ96は基準抵抗97側に切り替えて、基準抵抗97に電圧または電流を印加し、そのとき発生する電流または電圧を測定する。DUT測定時にはスイッチ95およびスイッチ96はDUT9側に切り替えることで、図1と同様に電圧測定および電流測定が可能である。
【0076】
本実施の形態8の変形例の電圧電流特性測定回路1iは、図16に示すように、前記図15の実施の形態に対して、スイッチ95、スイッチ96、基準抵抗97の設置場所を電圧検出手段109とケーブル112の間に変更した回路である。この変更により、スイッチ95、スイッチ96、基準抵抗97と電圧検出手段109の物理距離が短くなるため、図15に比べて集積化が容易である利点がある。
【0077】
以上説明したように、本実施の形態によればDUT電圧測定値およびDUT電流測定値の測定誤差値を自動、かつ高精度に求められるので、装置製造後に環境が変化しても容易に測定誤差の補正が可能である。
【0078】
なお、以上説明した図1〜図16の実施の形態は、それぞれを組み合わせて実施しても良い。例えば、図5、図9、図12、図14、図16を合わせて実施することで、それぞれを単独で実施するよりも、より高精度に設定誤差と測定誤差の調整が可能になる。
【0079】
最後に、本発明において、前記実施の形態1〜実施の形態8における電圧電流特性測定回路1(1a〜1i)を備えた半導体試験装置を図17に示す。
【0080】
本実施の形態の電圧電流特性測定回路1を備えた半導体試験装置は、図17に示すように、計算機201、表示装置202、印刷装置203、基準信号発生器204、パターン発生器205、波形生成回路206、ドライバ207、アナログコンパレータ208、デジタルコンパレータ209、フェイルメモリ210、前述した電圧電流特性測定回路1、測定条件記憶手段211、測定結果記憶手段212などから構成され、任意にテスタバスを介して信号のやり取りが可能となっている。
【0081】
計算機201は、半導体試験装置全体の動作を制御する。表示装置202は、計算機201による各動作を表示したり、被試験デバイス(DUT)9を試験するためのテストプログラムや試験結果を表示する。印刷装置203は、DUT9を試験するためのテストプログラムや試験結果を印刷する。
【0082】
基準信号発生器204は、試験タイミングの時間基準となるクロック信号を発生する。パターン発生器205は、基準信号発生器204により生成されたクロック信号を元にした動作タイミングでテストパターンを発生する。波形生成回路206は、パターン発生器205により発生されたテストパターンに対応する切替信号に従って試験波形を生成する。ドライバ207は、波形生成回路206により生成された試験波形をケーブル112を介してDUT9に印加する。
【0083】
アナログコンパレータ208は、DUT9からの応答波形をリファレンス電圧と比較する。デジタルコンパレータ209は、アナログコンパレータ208により比較された応答波形と良品の期待値信号とを比較する。フェイルメモリ210は、デジタルコンパレータ209により比較された良否の判定結果を格納する。
【0084】
また、電圧電流特性測定回路1に関しての詳細は、前述した通りである。すなわち、測定条件を測定条件記憶手段211に格納し、この測定条件に基づいて、電圧電流特性測定回路1によりDUT9の電圧電流特性を測定し、この測定結果を測定結果記憶手段212に格納する。
【0085】
そして、計算機201は、試験終了後に、フェイルメモリ210、測定結果記憶手段212から試験結果を収集して、DUT9の試験結果を表示装置202に表示したり、印刷装置203から出力する。このようにして、被試験デバイスの試験が行われる。
【0086】
なお、本発明に関して、前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更が可能である。
【0087】
【発明の効果】
本発明は、以上説明したように構成されているので、高精度部品を必要とせず装置製造後でも調整が容易な、小形かつ低価格の電圧電流特性測定装置を提供できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の形態1の電圧電流特性測定回路を示す基本構成図である。
【図2】本発明の実施の形態1において、電圧和算回路の動作を示す説明図である。
【図3】本発明の実施の形態1において、電圧和算回路の置換例を示す構成図である。
【図4】本発明の実施の形態1において、電圧和算回路の他の置換例を示す構成図である。
【図5】本発明の実施の形態2の電圧電流特性測定回路を示す構成図である。
【図6】本発明の実施の形態2において、電圧和算回路の動作を示す説明図である。
【図7】本発明の実施の形態3の電圧電流特性測定回路を示す構成図である。
【図8】本発明の実施の形態3において、電圧和算回路の動作を示す説明図である。
【図9】本発明の実施の形態4の電圧電流特性測定回路を示す構成図である。
【図10】本発明の実施の形態5の電圧電流特性測定回路を示す構成図である。
【図11】本発明の実施の形態5において、電圧和算回路の動作を示す説明図である。
【図12】本発明の実施の形態6の電圧電流特性測定回路を示す構成図である。
【図13】本発明の実施の形態6において、電圧ゲイン調節手段を示す構成図である。
【図14】本発明の実施の形態7の電圧電流特性測定回路を示す構成図である。
【図15】本発明の実施の形態8の電圧電流特性測定回路を示す構成図である。
【図16】本発明の実施の形態8の変形例の電圧電流特性測定回路を示す構成図である。
【図17】本発明の実施の形態の電圧電流特性測定回路を備えた半導体試験装置を示す構成図である。
【図18】本発明の前提として検討した従来の電圧電流特性測定回路を示す基本構成図である。
【符号の説明】
1,1a〜1j…電圧電流特性測定回路、2,2a〜2x,4〜6…電圧和算回路、3a,3b…電圧減算回路、9…DUT、11〜15…スイッチ、21〜23…キャパシタ、31…電圧保持手段、32…平均化手段、33…平均化手段、41〜44…スイッチ、51〜52…電圧電流変換手段、53〜54…カウンタ、55〜56…メモリ、57〜58…比較手段、61〜62…電圧ゲイン調節手段、71〜72…スイッチ、73…基準電流源、74…比較器、75…スイッチ制御回路、76…校正データ保存メモリ、77…反転増幅器、95〜96…スイッチ、97…基準抵抗、101…D/A変換器、102〜103…高精度抵抗器、104…差動アンプ、107…バッファ、109…電流検出手段、110〜111…スイッチ、112…ケーブル、113…A/D変換器、201…計算機、202…表示装置、203…印刷装置、204…基準信号発生器、205…パターン発生器、206…波形生成回路、207…ドライバ、208…アナログコンパレータ、209…デジタルコンパレータ、210…フェイルメモリ、211…測定条件記憶手段、212…測定結果記憶手段。
【発明の属する技術分野】
本発明は、指定した電圧を被試験デバイスに与えて電流を測定する、または指定した電流を被試験デバイスに与えて電圧を測定する、電圧電流特定測定回路および半導体試験装置に適用して有効な技術に関する。
【0002】
【従来の技術】
本発明者が検討したところによれば、半導体試験装置に関しては、以下のような技術が考えられる。
【0003】
たとえば、半導体試験装置に用いられる電圧電流特性測定回路は、測定対象に一定電圧を与えて流れる電流を測定することと、一定電流を与えて発生する電圧を測定することが出来る回路である。これらの測定を精度良く行なうため、従来の回路では、高精度な抵抗器と増幅器を使用している。(例えば、特許文献1,2,3参照)。
【0004】
以下、本発明者が本発明の前提として検討した従来の電圧電流特性測定回路の基本構成を図18を用いて説明する。
【0005】
図18の電圧電流特性測定回路1jにおいて、D/A変換器101の出力には抵抗R102を介して差動アンプ104に接続されている。差動アンプ104は、電流検出用の抵抗R105とケーブル112を介してDUT(Device Under Test:被試験デバイス)9に電流もしくは電圧を供給する。DUT9には、DUT9の端子電圧を得るためにバッファ107が接続されている。バッファ107はDUT9の電流検出への影響を無くす働きをするもので、通常はボルテージフォロア等の高入力インピーダンス回路で構成する。
【0006】
一方、電流検出用の抵抗R105の一端には、差動アンプ108の+端子が接続され、R105の他端にはバッファ106を介して差動アンプ108の−端子が接続されている。この抵抗R105、バッファ106、および差動アンプ108により電流検出手段109が構成されており、差動アンプ104からDUT9に流れる電流を電圧値として得ることが出来る。
【0007】
バッファ107で得たDUT電圧値、また電流検出手段109で得たDUT電流を電圧変換した値はスイッチ110とスイッチ111に接続され、それぞれどちらか一方が選択される。スイッチ110の出力は、抵抗R103を介して差動アンプ104に帰還される。このことにより、DUT電圧もしくは電流(スイッチ110で選択)はD/A変換器101で与えたディジタル値で制御が可能である。スイッチ111の出力は、A/D変換器113に接続される。このことにより、DUT電流もしくは電圧(スイッチ111で選択)をディジタル値で得ることが出来る。
【0008】
【特許文献1】
特開平8−262069号公報
【0009】
【特許文献2】
特開平8−54423号公報
【0010】
【特許文献3】
特開平8−54424号公報
【0011】
【発明が解決しようとする課題】
以上説明した従来の回路構成では、測定の精度を高めるために精度0.1%程度の抵抗器、および増幅器が必要である。しかしながら、集積回路上の抵抗器の精度は5%程度であるため、個別部品で構成している従来回路をそのまま集積回路上に形成することは困難であり、回路小形化の障害となっていた。
【0012】
一方、半導体試験装置は装置体積に制約があるために、従来の大面積の電圧電流特性測定回路では測定ピン数に対して十分な数を搭載できない。そのため、従来の半導体試験装置は電圧電流特性測定回路を必要に応じてスイッチなどで切り替えて使用しており、テスト時間が増大する問題があった。
【0013】
また、従来回路では増幅器のオフセット精度を上げるために半固定抵抗器を用いて調整を行なっているが、この調整は装置製造時に行なうので、環境変化や経年変化などの理由により精度が劣化した場合には、手動で再調整をしなければならない問題があった。
【0014】
そこで、本発明は、以上説明した従来の技術が有する問題点を解決するためになされたものであり、高精度部品を必要とせず装置製造後でも調整が容易な、小形かつ低価格の電圧電流特性測定装置を提供することを目的とするものである。
【0015】
【課題を解決するための手段】
上記目的を達成するために、本発明では電圧および電流の比較手段にキャパシタを用いる。キャパシタは集積化した場合でも比精度が0.1%程度と良好であり、また充放電する電荷量を制御できるため、誤差の補正が容易である。このキャパシタの特長を利用して、本発明の電圧電流特性測定装置は高精度な測定を可能とするものである。
【0016】
即ち、D/A変換器の出力値と、DUT電圧またはDUT電流の検出値をそれぞれ電荷量としてキャパシタに蓄積し、その差分を算出した後に差動アンプに帰還することにより、精度良く出力電圧および出力電流を制御するようにしたものである。
【0017】
また、上記のキャパシタに蓄積する電荷量を調整する機構を設けることにより、装置製造後の誤差補正を容易にし、環境変化に対しても高精度な電圧および電流設定を可能としたものである。
【0018】
さらに、測定モードの他に補正モードを設け、補正モード時に既知の値を入力出来る機構を設けることで、電圧設定および電流設定の誤差補正を自動で出来るようにしたものである。
【0019】
さらに、補正モード時に得る、入力電圧および入力電流に応じた補正データをメモリに保存し、測定モード時にメモリから補正値を読み出す機構を設けることで、電圧設定値および電流設定値に依存する誤差を補正可能としたものである。
【0020】
さらに、測定誤差検出用の基準抵抗を設けることで、電圧および電流の測定誤差を自動で求めることが出来るようにしたものである。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0022】
(実施の形態1)
本発明の実施の形態1の基本構成を図1に示す。従来技術(図18)と同じ機能の構成要素には同じ符号を付している。
【0023】
本実施の形態1の電圧電流特性測定回路1aは、図1に示すように、スイッチ11〜15、キャパシタ21〜23および電圧保持手段31などを含む電圧和算回路2と、DUT9と、D/A変換器101と、差動アンプ104と、バッファ107と、抵抗R105、バッファ106および差動アンプ108などを含む電流検出手段109と、スイッチ110,111と、ケーブル112と、A/D変換器113などから構成される。
【0024】
図1の電圧電流特性測定回路1aにおいて、D/A変換器101の出力は第1のスイッチ11を介して第1のキャパシタ21の一端に接続し、さらに第2のスイッチ12を介してグランドに接続する。DUT電圧またはDUT電流の検出値は第3のスイッチ13を介して第2のキャパシタ22の一端に接続し、さらに第4のスイッチ14を介してグランドに接続する。第1のキャパシタ21と第2のキャパシタ22の他端は互いに接続して電圧保持手段31に入力し、また第5のスイッチ15を介してグランドに接続する。なお、電圧保持手段31の入力端子には回路安定化のため、図1に示したようにキャパシタ23を設けても良い。但し、このキャパシタ23は必ずしも必要ではなく、無くても回路を動作させることは可能である。以上、スイッチ11〜15、キャパシタ21〜23、電圧保持手段31により電圧和算回路2を構成する。
【0025】
電圧保持手段31の出力は差動アンプ104の−端子に接続する。差動アンプ104の+端子はグランドに接続する。差動アンプ104のゲインが充分大きければ、+端子と−端子は仮想的にショートされて−端子の電位がグランド電位になるように回路が動作する。差動アンプ104は電流検出手段109とケーブル112を介してDUT9に電流もしくは電圧を供給する。DUT9には、DUT9の端子電圧を得るためにバッファ107が接続されている。バッファ107はDUT9の電流検出への影響を無くす働きをするもので、通常はボルテージフォロア等の高入力インピーダンス回路で構成する。
【0026】
電流検出手段109は差動アンプ104からDUT9に流れる電流を電圧値として得るためのもので、例えば図示したように抵抗R105、バッファ106および差動アンプ108で構成する方法があるが、電流検出手段109自体を差動アンプ104に内蔵しても良い。また、差動アンプ104の出力の一部を取り出して電流検出を行なっても良い。
【0027】
バッファ107で得たDUT電圧値、また電流検出手段109で得たDUT電流を電圧変換した値はスイッチ110とスイッチ111に接続され、それぞれどちらか一方が選択される。スイッチ110の出力は、電圧和算回路2のスイッチ13に接続され、差動アンプ104に帰還される。動作の詳細は後述するが、このことによりDUT電圧もしくは電流(スイッチ110で選択)はD/A変換器101で与えたディジタル値で制御が可能である。スイッチ111の出力は、A/D変換器113に接続される。このことにより、DUT電流もしくは電圧(スイッチ111で選択)をディジタル値で得ることが出来る。
【0028】
次に、本実施の形態の動作を説明する。
【0029】
まず、電圧和算回路2について、図1および図2により説明する。電圧和算回路2は以下の手順により、端子91と端子92の和算電圧を求める回路である。なお、各スイッチの制御信号は、スイッチ11がΦ2A、スイッチ13がΦ2B、スイッチ12がΦ1A、スイッチ14がΦ1B、スイッチ15がΦ2Cである。また、電圧保持手段31の制御信号はΦ3Aである。
【0030】
(1)リセット…スイッチ11,13をOFF、スイッチ12,14,15をONにして、キャパシタ21,22,23の電荷を放電する。
【0031】
(2)入力…スイッチ11,13,15をON、スイッチ12,14をOFFにして、キャパシタ21に端子91の電圧V91に比例する電荷Q21=C21×V91,キャパシタ22に端子92の電圧V92に比例する電荷Q22=C22×V92を、それぞれ充電する。
【0032】
(3)演算…スイッチ11,13,15をOFF、スイッチ12,14をONにして、キャパシタ21および22に充電されている電荷をキャパシタ21,22,23に再配分する。再配分後の電圧Vは、
V=((C21×V91)+(C22×V92))/(C21+C22+C23) (1)
キャパシタ21,22,23の容量値C21,22,23が全て等しければ、電荷の再配分をした後の電圧Vは、
V=2/3×(V91+V92) (2)
となる。これにより、電圧V91とV92の和算が得られる。このとき、キャパシタ23の容量値C23は任意でよく、たとえば、C21=C22=0.5×C23の場合、電荷の再配分をした後の電圧Vは、
V=1/2×(V91+V92) (3)
となり、倍率は変わるものの、電圧V91とV92の和算が得られることに変わりはない。
【0033】
(4)保持・比較…電圧保持手段31に電圧Vを入力し、これを保持する。保持手段としては、一般的なサンプル・ホールド回路やトラック・ホールド回路を用いればよい。
【0034】
以上、手順(1)を実行した後、手順(2),(3),(4)を繰り返すことにより、その都度、端子91と端子92の和算電圧を求めることが出来る。なお、この電圧和算回路2の和算精度はキャパシタC21,C22,C23の容量比で定まる。一般的なCMOS集積回路でのキャパシタの比精度は0.1%程度であるため、本回路方式は集積化しても充分な精度を維持できる。
【0035】
続いて、図1により電圧和算回路2を用いた電圧電流特性測定回路1aの動作を説明する。
【0036】
スイッチ110がバッファ107と電圧和算回路2を接続しているときには、電圧和算回路2はD/A変換器101の出力電圧値(端子91の電圧値)とDUT電圧値(端子93の電圧値)との和算値を出力する。一方、電圧和算回路2の出力は差動アンプ104の−端子に、また差動アンプ104の+端子はグランドに接続されているため、差動アンプ104のゲインが充分大きければ、+端子と−端子は仮想的にショートされて−端子の電位がグランド電位になるように回路が動作する。従って、回路全体は端子91と端子93の和算がゼロ、即ちD/A変換器101の出力電圧とDUT電圧値の和算がゼロになるように動作する。
【0037】
スイッチ110が電流検出手段109と電圧和算回路2を接続しているときには、電圧和算回路2はD/A変換器101の出力電圧値(端子91の電圧値)とDUT電流を電圧変換した値(端子94の電圧値)との和算値を出力する。電圧和算回路2および差動アンプ104の動作は同様であるので、回路全体はD/A変換器101の出力電圧とDUT電流を電圧変換した値の和算がゼロになるように動作する。
【0038】
以上説明したように、本発明の電圧電流特性測定回路1aは、D/A変換器101に与えたディジタル値により、DUTに与える電圧または電流を精度良く制御し、その時のDUT電流値または電圧値を測定することが可能である。
【0039】
なお、図1の電圧電流特性測定回路1aは、端子91と端子92の電圧和がゼロになるように回路が動作するために、D/A変換器101で与えるディジタル値とDUTに与える電圧値または電流値との符号が逆転するが、D/A変換器101とスイッチ11の間に反転増幅器などを設けるか、バッファ107を反転増幅器にして、これを同符号にする機構を付加しても良い。
【0040】
また、電圧和算回路2は、キャパシタに充放電する電荷量を利用して演算を行なう他の方式に置き換えても良い。例えば、図1の電圧和算回路2は、図3に示す電圧減算回路3a、図4に示す電圧減算回路3bなどに置き換えることが出来る。図3の電圧減算回路3aは、スイッチ11〜15、キャパシタ21〜23、電圧保持手段31により構成される。図4の電圧減算回路3bは、スイッチ11〜14,16(Φ2D)、キャパシタ21〜23、電圧保持手段31(Φ2C)により構成される。
【0041】
(実施の形態2)
本発明の実施の形態2を図5に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0042】
本実施の形態2の電圧電流特性測定回路1bは、図5に示すように、前記図1の回路に対し、さらにキャパシタに充放電する電荷量を調整する機構を設けることで、バッファ107や電流検出手段109、あるいは和算時などに生じる誤差を容易に、かつ、さらに高精度に調整することを可能とした回路である。図5に示すように、電圧保持手段31と差動アンプ104の間に平均化手段32を設けた構成とする。
【0043】
次に、本実施の形態の動作を図6を用いて説明する。基本的な動作は、前記図1の回路と同様であるが、図5の回路ではキャパシタ21とキャパシタ22に充放電する回数を変え、その平均を取ることで電荷量の総量を調整する。例えば電圧和算回路2において、端子91側に係数1を、端子92側に係数15/16をそれぞれ乗じて和算を行なう場合には、図6に示すようにスイッチを制御し、1周期(16T)のうちキャパシタ21には16回の充放電、キャパシタ22には15回の充放電を行なわせた後、平均化手段32で1周期分の平均を取る。
【0044】
本実施の形態によれば、キャパシタ電荷量の調整はキャパシタのON/OFF制御のみで可能である。そのため、バッファ107や電流検出手段109、あるいは和算時などに生じる誤差の調整を、回路を製造した後でも容易に、かつ高精度に行なうことが出来る。
【0045】
(実施の形態3)
本発明の実施の形態3を図7に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0046】
本実施の形態3の電圧電流特性測定回路1cは、図7に示すように、前記図5と同様、前記図1の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図7に示すように、電圧和算回路2a〜2xを複数並列に配置し、それぞれの入力を共通にする。それぞれの出力は平均化手段33に接続する。
【0047】
次に、本実施の形態の動作を図8を用いて説明する。基本的な動作は、前記図5の回路と同様であるが、本実施の形態ではさらに並列配置した電圧和算回路2a〜2x間でのキャパシタへの充放電回数に変化をつける。その後、各回路の出力の平均を取ることで、電荷量の総量を調整する。例えば電圧和算回路2a〜2bを2並列にした構成において、端子91側に係数1を、端子92側に係数15/16をそれぞれ乗じて和算を行なう場合には、図8に示すようにスイッチを制御し、1周期(8T)のうちキャパシタ21a,22a,21bにはそれぞれ8回の充放電、キャパシタ22bには7回の充放電を行なわせた後、平均化手段33で1周期分の平均を取る。
【0048】
本実施の形態によれば、前記図5と同様に誤差の調整を容易に、かつ高精度に行なうことが出来る。さらに、電圧和算回路2をn個に並列にすることで、時間周期を図5の実施の形態に対して1/n倍に短く、即ち応答時間を1/n倍に短縮することが可能であり、また時間周期を図5の実施の形態と等しくした場合には、誤差補正の分解能を図5の実施の形態に対してn倍にすることが出来る。さらに、電圧和算回路2を3回路以上の並列にすることで、そのいずれかが故障した場合でも、故障部分のみを非動作にさせ、回路全体の動作を継続させることが可能である。
【0049】
(実施の形態4)
本発明の実施の形態4を図9に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0050】
本実施の形態4の電圧電流特性測定回路1dは、図9に示すように、前記図5および図7と同様、前記図1の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図9に示すように、電圧和算回路4は、スイッチ41a〜41x、ある割合で重み付けしたキャパシタ21a〜21x、スイッチ42a〜42xをそれぞれ直列に接続し、さらにそれを並列に接続する。これをキャパシタ21zとする。同様に、スイッチ43a〜43x、ある割合で重み付けしたキャパシタ22a〜22x、スイッチ44a〜44xをそれぞれ直列に接続し、さらにそれを並列に接続する。これをキャパシタ22zとする。キャパシタ21zおよびキャパシタ22zは図1の実施の形態中のキャパシタ21およびキャパシタ22と置き換えて接続する。
【0051】
本実施の形態によれば、キャパシタ21zおよびキャパシタ22zの容量値をスイッチ41a〜41x,42a〜42x,43a〜43x,44a〜44xのON/OFFにより調整可能であるので、図5および図7の実施の形態と同様に誤差の調整を容易にかつ高精度に行なうことが出来る。
【0052】
(実施の形態5)
本発明の実施の形態5を図10に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0053】
本実施の形態5の電圧電流特性測定回路1eは、図10に示すように、前記図5、図7および図9と同様、前記図1の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図10に示すように、電圧和算回路5は、端子91とスイッチ11との間、および端子92とスイッチ13との間に、それぞれ電圧電流変換手段51および電圧電流変換手段52を設ける。また、カウンタ53および54、メモリ55および56を設け、それぞれの出力を比較する比較手段57および58を設ける。スイッチ11およびスイッチ13は比較手段57および58の出力により制御を行なう。
【0054】
次に、本実施の形態の動作を図11により説明する。電圧電流変換手段51および電圧電流変換手段52は、入力した電圧値を電流値に変換して、それぞれキャパシタ21とキャパシタ22に充電を行なう。一般的に、キャパシタへ充電される電荷量は式(4)であらわすことが出来る。
【0055】
Q=∫i(t)・dt (4)
ここで、充電を一定電流Iで時間Tだけ行なえば、充電される電荷量はQ=ITとなり充電時間Tに比例する。この場合、図11に示すようにスイッチ11とスイッチ13のON/OFF時間を制御することで、キャパシタ21とキャパシタ22の電荷量を調整することが出来る。例えば、端子91側に係数1を、端子92側に係数7/8をそれぞれ乗じて和算を行なう場合には、図11に示すようにスイッチ11と13を同時にONにして、時間7Tでスイッチ13をOFF、時間8Tでスイッチ11をOFFとすればよい。
【0056】
本実施の形態によれば、キャパシタ電荷量の調整がメモリ55および56に保存した値で制御が可能である。そのため、バッファ107や電流検出手段109、あるいは和算時などに生じる誤差の調整を、回路を製造した後でも容易に、かつ高精度に行なうことが出来る。
【0057】
(実施の形態6)
本発明の実施の形態6を図12に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0058】
本実施の形態6の電圧電流特性測定回路1fは、図12に示すように、前記図5、図7、図9および図10と同様、前記図1の回路に対してキャパシタに充放電する電荷量を調整する機構を設けた回路で、その目的も同様である。図11に示すように、電圧和算回路6は、D/A変換器101と端子91との間、およびスイッチ110と端子92との間に、それぞれ電圧ゲイン調節手段61および62を設ける。この構成によれば、電圧ゲイン調節手段61および62が、それぞれの電圧ゲイン値を適宜変えることにより、キャパシタ21および22への充電電荷量を調整できる。
【0059】
電圧ゲイン調節手段61および62は、例えば図13に示すようなキャパシタラダー回路で実現することが可能である。図13の電圧ゲイン調節手段8は、キャパシタ81,82a〜82x、スイッチ83a〜83x,84、バッファ85により構成される。
【0060】
本実施の形態によれば、キャパシタ電荷量の調整が電圧ゲイン調節手段61および62の電圧ゲイン値を調節することにより可能である。
【0061】
(実施の形態7)
本発明の実施の形態7を図14に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0062】
本実施の形態7の電圧電流特性測定回路1gは、図14に示すように、前記図1の回路に対して自己補正を行なう機構を設けた回路である。図14に示すように、スイッチ71の一方の入力をDUT9に、他方の入力をD/A変換器101に、出力をバッファ107に接続する。また、スイッチ72の一方の入力を差動アンプ104の出力に、他方の入力を基準電流源73に、出力を電流検出手段109に接続する。基準電流源73にはD/A変換器101からの出力電圧を入力する。比較器74の−端子には電圧保持手段31の出力を、+端子にはグランドを、出力端子にはスイッチ制御回路75を接続する。校正データ保存メモリ76にはD/A変換器101に与えているディジタルデータを入力する。スイッチ制御回路75と校正データ保存メモリ76は、互いに入出力を行なえるように接続する。電圧和算回路2には、前記実施の形態の図5〜図13で示したような誤差調整を行なえる機構を設けておく。
【0063】
以上の構成において、以下の手順により自己補正を行なうことが出来る。
【0064】
まず、DUTに与える電圧の校正を行なう場合について図14を用いて説明する。電圧校正を行なうときには、スイッチ71の入力をD/A変換器101側に切り替え、端子91にD/A変換器101の反転出力電圧−Vを、端子92にD/A変換器101の出力電圧+Vを与える。これにより、両入力に既知の電圧を与える。電圧和算回路2は端子91と端子92の電圧和を出力する。この出力値は誤差が無い理想状態にはゼロであるが、反転増幅器77、バッファ107、電圧和算回路2のいずれかに誤差がある場合にはゼロにはならないので、この値をゼロに近づけるように電圧和算回路2の和算倍率を調整することで誤差を補正する。
【0065】
誤差の調整は電圧和算回路2の出力値を、比較器74とスイッチ制御回路75を経由して電圧和算回路2に帰還することで行なう。比較器74は電圧和算回路2の出力値の正負を判定し、判定結果をスイッチ制御回路75に与える。スイッチ制御回路75は、電圧和算回路2の出力がゼロに近づくように、電圧和算回路2内のスイッチを制御する。このとき、校正データ保存メモリ76に、D/A変換器101から与えている設定電圧と、スイッチ制御回路75に設定した校正値とを保存しておき、測定時には設定電圧に応じた校正値を読み出すことにより、高精度なDUT電圧の設定が可能とする。
【0066】
次に、DUTに与える電流の校正を行なう場合について図14を用いて説明する。電流校正を行なうときには、スイッチ72の入力を基準電流源73側に切り替え、電流検出手段109に基準電流源73から既知電流を与える。この既知電流は電流検出手段109により電圧値に変換され、電圧和算回路2の端子92に与えられる。電圧和算回路2の端子91にはD/A変換器101から電流設定値に比例した電圧値が与えられているので、電圧校正の場合と同様に両者の和がゼロになるように電圧和算回路2の和算倍率を調整すれば、誤差を補正できる。
【0067】
以上説明したように、本実施の形態によればDUT印加電圧およびDUT印加電流の誤差補正が自動、かつ高精度に行なえるので、装置製造後に環境が変化しても容易に誤差の補正が可能である。また、D/A変換器の設定値に応じた補正データをメモリに保存し、測定モード時に読み出す機構を設けることで、電圧および電流に依存する誤差の補正が可能である。
【0068】
なお、バッファ107、反転増幅器77には一定の倍率で増幅あるいは減衰させる機構を設けても良い。また、複数の倍率を切り替え可能にするレンジ切り替え機構を設けても良い。
【0069】
ここで、本発明において、前記実施の形態1〜実施の形態7における電圧電流特性測定回路1a〜1gで測定値した電流値または電圧値を補正する方法を述べる。補正を行なうためには、まず測定誤差を求める必要がある。測定誤差は以下の手順で求めることが出来る。
【0070】
(1)予め特性が分かっている抵抗などの素子をDUT9として設置する。
【0071】
(2)D/A変換器101に任意の値を設定して、差動アンプ104から電圧または電流をDUT9に与える。
【0072】
(3)A/D変換器113で得られる電流または電圧の測定値と期待値の差分を求める。
【0073】
求めた差分は誤差として実際の測定時に和算することで補正する。和算の手段は図示していないが、A/D変換器113の出力に接続する演算装置などによって行なうことが出来る。
【0074】
(実施の形態8)
本発明の実施の形態8を図15および図16に示す。前記実施の形態1の図1と同じ機能の構成要素には同じ符号を付している。
【0075】
本実施の形態8の電圧電流特性測定回路1hは、図15に示すように、前記図1の実施の形態に加えて、さらに上記の測定誤差を自動で求める機構を備えた回路である。図15に示すように、ケーブル112とDUT9の間にスイッチ95、スイッチ96、基準抵抗97を設ける。誤差測定時にはスイッチ95およびスイッチ96は基準抵抗97側に切り替えて、基準抵抗97に電圧または電流を印加し、そのとき発生する電流または電圧を測定する。DUT測定時にはスイッチ95およびスイッチ96はDUT9側に切り替えることで、図1と同様に電圧測定および電流測定が可能である。
【0076】
本実施の形態8の変形例の電圧電流特性測定回路1iは、図16に示すように、前記図15の実施の形態に対して、スイッチ95、スイッチ96、基準抵抗97の設置場所を電圧検出手段109とケーブル112の間に変更した回路である。この変更により、スイッチ95、スイッチ96、基準抵抗97と電圧検出手段109の物理距離が短くなるため、図15に比べて集積化が容易である利点がある。
【0077】
以上説明したように、本実施の形態によればDUT電圧測定値およびDUT電流測定値の測定誤差値を自動、かつ高精度に求められるので、装置製造後に環境が変化しても容易に測定誤差の補正が可能である。
【0078】
なお、以上説明した図1〜図16の実施の形態は、それぞれを組み合わせて実施しても良い。例えば、図5、図9、図12、図14、図16を合わせて実施することで、それぞれを単独で実施するよりも、より高精度に設定誤差と測定誤差の調整が可能になる。
【0079】
最後に、本発明において、前記実施の形態1〜実施の形態8における電圧電流特性測定回路1(1a〜1i)を備えた半導体試験装置を図17に示す。
【0080】
本実施の形態の電圧電流特性測定回路1を備えた半導体試験装置は、図17に示すように、計算機201、表示装置202、印刷装置203、基準信号発生器204、パターン発生器205、波形生成回路206、ドライバ207、アナログコンパレータ208、デジタルコンパレータ209、フェイルメモリ210、前述した電圧電流特性測定回路1、測定条件記憶手段211、測定結果記憶手段212などから構成され、任意にテスタバスを介して信号のやり取りが可能となっている。
【0081】
計算機201は、半導体試験装置全体の動作を制御する。表示装置202は、計算機201による各動作を表示したり、被試験デバイス(DUT)9を試験するためのテストプログラムや試験結果を表示する。印刷装置203は、DUT9を試験するためのテストプログラムや試験結果を印刷する。
【0082】
基準信号発生器204は、試験タイミングの時間基準となるクロック信号を発生する。パターン発生器205は、基準信号発生器204により生成されたクロック信号を元にした動作タイミングでテストパターンを発生する。波形生成回路206は、パターン発生器205により発生されたテストパターンに対応する切替信号に従って試験波形を生成する。ドライバ207は、波形生成回路206により生成された試験波形をケーブル112を介してDUT9に印加する。
【0083】
アナログコンパレータ208は、DUT9からの応答波形をリファレンス電圧と比較する。デジタルコンパレータ209は、アナログコンパレータ208により比較された応答波形と良品の期待値信号とを比較する。フェイルメモリ210は、デジタルコンパレータ209により比較された良否の判定結果を格納する。
【0084】
また、電圧電流特性測定回路1に関しての詳細は、前述した通りである。すなわち、測定条件を測定条件記憶手段211に格納し、この測定条件に基づいて、電圧電流特性測定回路1によりDUT9の電圧電流特性を測定し、この測定結果を測定結果記憶手段212に格納する。
【0085】
そして、計算機201は、試験終了後に、フェイルメモリ210、測定結果記憶手段212から試験結果を収集して、DUT9の試験結果を表示装置202に表示したり、印刷装置203から出力する。このようにして、被試験デバイスの試験が行われる。
【0086】
なお、本発明に関して、前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更が可能である。
【0087】
【発明の効果】
本発明は、以上説明したように構成されているので、高精度部品を必要とせず装置製造後でも調整が容易な、小形かつ低価格の電圧電流特性測定装置を提供できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の形態1の電圧電流特性測定回路を示す基本構成図である。
【図2】本発明の実施の形態1において、電圧和算回路の動作を示す説明図である。
【図3】本発明の実施の形態1において、電圧和算回路の置換例を示す構成図である。
【図4】本発明の実施の形態1において、電圧和算回路の他の置換例を示す構成図である。
【図5】本発明の実施の形態2の電圧電流特性測定回路を示す構成図である。
【図6】本発明の実施の形態2において、電圧和算回路の動作を示す説明図である。
【図7】本発明の実施の形態3の電圧電流特性測定回路を示す構成図である。
【図8】本発明の実施の形態3において、電圧和算回路の動作を示す説明図である。
【図9】本発明の実施の形態4の電圧電流特性測定回路を示す構成図である。
【図10】本発明の実施の形態5の電圧電流特性測定回路を示す構成図である。
【図11】本発明の実施の形態5において、電圧和算回路の動作を示す説明図である。
【図12】本発明の実施の形態6の電圧電流特性測定回路を示す構成図である。
【図13】本発明の実施の形態6において、電圧ゲイン調節手段を示す構成図である。
【図14】本発明の実施の形態7の電圧電流特性測定回路を示す構成図である。
【図15】本発明の実施の形態8の電圧電流特性測定回路を示す構成図である。
【図16】本発明の実施の形態8の変形例の電圧電流特性測定回路を示す構成図である。
【図17】本発明の実施の形態の電圧電流特性測定回路を備えた半導体試験装置を示す構成図である。
【図18】本発明の前提として検討した従来の電圧電流特性測定回路を示す基本構成図である。
【符号の説明】
1,1a〜1j…電圧電流特性測定回路、2,2a〜2x,4〜6…電圧和算回路、3a,3b…電圧減算回路、9…DUT、11〜15…スイッチ、21〜23…キャパシタ、31…電圧保持手段、32…平均化手段、33…平均化手段、41〜44…スイッチ、51〜52…電圧電流変換手段、53〜54…カウンタ、55〜56…メモリ、57〜58…比較手段、61〜62…電圧ゲイン調節手段、71〜72…スイッチ、73…基準電流源、74…比較器、75…スイッチ制御回路、76…校正データ保存メモリ、77…反転増幅器、95〜96…スイッチ、97…基準抵抗、101…D/A変換器、102〜103…高精度抵抗器、104…差動アンプ、107…バッファ、109…電流検出手段、110〜111…スイッチ、112…ケーブル、113…A/D変換器、201…計算機、202…表示装置、203…印刷装置、204…基準信号発生器、205…パターン発生器、206…波形生成回路、207…ドライバ、208…アナログコンパレータ、209…デジタルコンパレータ、210…フェイルメモリ、211…測定条件記憶手段、212…測定結果記憶手段。
Claims (10)
- 複数のキャパシタと、前記複数のキャパシタのそれぞれの充電、放電、および電荷の平均化を行なうための複数の第1スイッチと、前記電荷を平均化した後の電圧値を保持する電圧保持手段とを有する電圧和算回路と、
前記電圧和算回路の出力を受けて被試験デバイスの端子に所定の電圧または電流を印加する演算増幅器と、
前記演算増幅器の出力電流を検出して電流検出値に比例する電圧値を出力する電流検出手段と、
前記被試験デバイスの端子電圧を検出して比例する電圧値を出力するバッファと、
前記電流検出手段および前記バッファの出力電圧を切り替えて前記電圧和算回路に帰還を行なう第2スイッチとを有することを特徴とする電圧電流特性測定回路。 - 請求項1記載の電圧電流特性測定回路において、
前記電圧和算回路と前記演算増幅器との間に電圧を時間的に平均化する第1平均化手段を有することを特徴とする電圧電流特性測定回路。 - 請求項1または2記載の電圧電流特性測定回路において、
前記電圧和算回路を複数並列に接続し、その出力電圧を平均化する第2平均化手段を有することを特徴とする電圧電流特性測定回路。 - 請求項1、2または3記載の電圧電流特性測定回路において、
前記電圧和算回路内の前記キャパシタは、第3スイッチをそれぞれに直列に接続して複数並列接続して構成され、前記キャパシタによる容量値が前記第3スイッチにより変更可能であることを特徴とする電圧電流特性測定回路。 - 請求項1、2、3または4記載の電圧電流特性測定回路において、
前記電圧和算回路内の前記キャパシタに所定の電流で充電を行なう電圧電流変換回路と、
前記キャパシタの充電時間を制御する手段とを備えることを特徴とする電圧電流特性測定回路。 - 請求項1、2、3、4または5記載の電圧電流特性測定回路において、
前記電圧和算回路の入力電圧の倍率を調整する電圧ゲイン調整手段を備えることを特徴とする電圧電流特性測定回路。 - 請求項1、2、3、4、5または6記載の電圧電流特性測定回路において、
前記被試験デバイスの端子に印加する電圧値または電流値に比例した電圧値を出力するD/A変換器と、
前記バッファの入力に前記被試験デバイスの端子電圧と前記D/A変換器の端子電圧のどちらか一方を選択して接続する第4スイッチと、
前記D/A変換器の出力電圧に制御されて電流を出力する基準電流源と、
前記電流検出手段の入力に前記演算増幅器と前記基準電流源のどちらか一方を選択して接続する第5スイッチと、
校正時に前記電圧和算回路の出力の正負を判定する比較器と、
校正後のデータを保存する記憶手段と、
校正時には前記比較器の判定結果を受け、測定時には校正データを前記記憶手段から受けて前記電圧和算回路の前記第1スイッチを制御するスイッチ制御回路とを有することを特徴とする電圧電流特性測定回路。 - 請求項1、2、3、4、5、6または7記載の電圧電流特性測定回路において、
校正用の既知デバイスと前記被試験デバイスとを切り替える第6スイッチを有することを特徴とする電圧電流特性測定回路。 - 請求項1、2、3、4、5、6、7または8記載の電圧電流特性測定回路を備えることを特徴とする半導体試験装置。
- 複数のキャパシタと、前記複数のキャパシタのそれぞれの充電、放電、および電荷の平均化を行なうための複数の第1スイッチと、前記電荷を平均化した後の電圧値を保持する電圧保持手段とを有する電圧和算回路と、
前記電圧和算回路の出力を受けて被試験デバイスの端子に所定の電圧または電流を印加する演算増幅器と、
前記演算増幅器の出力電流を検出して電流検出値に比例する電圧値を出力する電流検出手段と、
前記被試験デバイスの端子電圧を検出して比例する電圧値を出力するバッファと、
前記電流検出手段および前記バッファの出力電圧を切り替えて前記電圧和算回路に帰還を行なう第2スイッチと、
前記被試験デバイスの端子に印加する電圧値または電流値に比例した電圧値を出力するD/A変換器と、
前記バッファの入力に前記被試験デバイスの端子電圧と前記D/A変換器の端子電圧のどちらか一方を選択して接続する第4スイッチと、
前記D/A変換器の出力電圧に制御されて電流を出力する基準電流源と、
前記電流検出手段の入力に前記演算増幅器と前記基準電流源のどちらか一方を選択して接続する第5スイッチと、
校正時に前記電圧和算回路の出力の正負を判定する比較器と、
校正後のデータを保存する記憶手段と、
校正時には前記比較器の判定結果を受け、測定時には校正データを前記記憶手段から受けて前記電圧和算回路の前記第1スイッチを制御するスイッチ制御回路とを有する電圧電流特性測定回路を備えることを特徴とする半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003034067A JP2004245651A (ja) | 2003-02-12 | 2003-02-12 | 電圧電流特性測定回路および半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003034067A JP2004245651A (ja) | 2003-02-12 | 2003-02-12 | 電圧電流特性測定回路および半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004245651A true JP2004245651A (ja) | 2004-09-02 |
Family
ID=33019858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003034067A Pending JP2004245651A (ja) | 2003-02-12 | 2003-02-12 | 電圧電流特性測定回路および半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004245651A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006234599A (ja) * | 2005-02-25 | 2006-09-07 | Advantest Corp | 電流測定装置、試験装置、電流測定方法、および試験方法 |
JP2010160165A (ja) * | 2010-03-31 | 2010-07-22 | Advantest Corp | 電流測定装置、試験装置、電流測定方法、および試験方法 |
JP2015158499A (ja) * | 2009-07-13 | 2015-09-03 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH | 電気的な特性量を測定及び/又は形成するための装置と方法 |
CN105093015A (zh) * | 2015-07-28 | 2015-11-25 | 西安交通大学 | 碳纤维复合材料层合板直流小电流伏安特性两电极测量方法及装置 |
CN106291401A (zh) * | 2016-10-14 | 2017-01-04 | 北京东方计量测试研究所 | 一种太阳方阵模拟器伏安特性测试方法及测试*** |
CN116256623A (zh) * | 2023-05-15 | 2023-06-13 | 成都爱旗科技有限公司 | 一种基于伏安特性曲线的芯片电特性分析***及方法 |
-
2003
- 2003-02-12 JP JP2003034067A patent/JP2004245651A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006234599A (ja) * | 2005-02-25 | 2006-09-07 | Advantest Corp | 電流測定装置、試験装置、電流測定方法、および試験方法 |
JP4627446B2 (ja) * | 2005-02-25 | 2011-02-09 | 株式会社アドバンテスト | 電流測定装置、試験装置、電流測定方法、および試験方法 |
KR101207604B1 (ko) * | 2005-02-25 | 2012-12-03 | 주식회사 아도반테스토 | 전류 측정 장치, 시험 장치, 전류 측정 방법, 및 시험 방법 |
JP2015158499A (ja) * | 2009-07-13 | 2015-09-03 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH | 電気的な特性量を測定及び/又は形成するための装置と方法 |
JP2010160165A (ja) * | 2010-03-31 | 2010-07-22 | Advantest Corp | 電流測定装置、試験装置、電流測定方法、および試験方法 |
CN105093015A (zh) * | 2015-07-28 | 2015-11-25 | 西安交通大学 | 碳纤维复合材料层合板直流小电流伏安特性两电极测量方法及装置 |
CN106291401A (zh) * | 2016-10-14 | 2017-01-04 | 北京东方计量测试研究所 | 一种太阳方阵模拟器伏安特性测试方法及测试*** |
CN116256623A (zh) * | 2023-05-15 | 2023-06-13 | 成都爱旗科技有限公司 | 一种基于伏安特性曲线的芯片电特性分析***及方法 |
CN116256623B (zh) * | 2023-05-15 | 2023-08-08 | 成都爱旗科技有限公司 | 一种基于伏安特性曲线的芯片电特性分析***及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU762022B2 (en) | Cell voltage detection circuit, and method of detecting cell voltage | |
TWI440859B (zh) | 具有快速回應之寬動態範圍靜電計 | |
JP3851375B2 (ja) | インピーダンス測定装置 | |
CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
EP2270520A1 (en) | Resistance bridge architecture and method | |
EP3428588A1 (en) | Optical sensor arrangement and method for light sensing | |
EP2273277B1 (en) | Internal self-check resistance bridge and method | |
US11811024B2 (en) | BMS and battery system | |
JPH1054851A (ja) | 電源出力電流測定装置 | |
US4908623A (en) | Apparatus and method for range control and supply voltage compensation in a dual slope analog to digital converter | |
US20120044006A1 (en) | Dc offset calibration apparatus, dc offset calibration system, and method thereof | |
JP2000009792A (ja) | テストバーンインシステム、及びテストバーンインシステム校正方法 | |
JP2004245651A (ja) | 電圧電流特性測定回路および半導体試験装置 | |
JP3309380B2 (ja) | ディジタル測定器 | |
US11057047B2 (en) | Ratiometric gain error calibration schemes for delta-sigma ADCs with capacitive gain input stages | |
JPS6081685A (ja) | オ−ト・ゼロ積分器 | |
JP7239863B2 (ja) | 自己校正機能付きadコンバータ | |
JP2002040064A (ja) | 電池電圧検出装置 | |
US6803776B2 (en) | Current-comparator-based four-terminal resistance bridge for power frequencies | |
JP3193390B2 (ja) | 電池容量表示装置 | |
US6756699B2 (en) | Device and method for calibrating the pulse duration of a signal source | |
JP3351167B2 (ja) | バッテリ電圧測定装置 | |
US20130158904A1 (en) | Apparatus and method for assessing the integrity of analog-digital converter | |
JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
CN111965431B (zh) | 半导体装置 |