JP2004241747A

JP2004241747A - Semiconductor device and manufacturing method of the same

Info

Publication number: JP2004241747A
Application number: JP2003045398A
Authority: JP
Inventors: Takamasa Tanaka; 隆将田中; Junichi Ueno; 順一上野; Michiharu Torii; 道治鳥居; Toshiyuki Fukuda; 敏行福田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-12-13
Filing date: 2003-02-24
Publication date: 2004-08-26

Abstract

<P>PROBLEM TO BE SOLVED: To prevent an open failure off which an inner lead and a metal bump electrode jointed once are peeled by a shrinking force and a restoring force of a film in an inner lead bonding process. <P>SOLUTION: A dummy metal bump electrode 17 is formed on a semiconductor chip 5a and a dummy inner lead 18 is formed in an installation region of the semiconductor chip 5a while being made to correspond to the dummy metal bump electrode 17, and then the dummy metal bump electrode 17 and the dummy inner lead 18 are jointed. By this jointing part, a shrinking force and a restoring force by a conductor lead out of the stress to be generated due to the deformation of a film 1a after jointing can be reduced while reinforcing the jointing strength, the dummy inner lead 18 is hard to be removed from the dummy bump electrode 17, and the generation of peeling from a metal bump electrode 6 of an inner lead 4a can be prevented. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、デバイスホールを持たないテープキャリアを用いた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
ＬＳＩなどの半導体製品は低価格化、軽量化、薄型化、小型化の実現のために高密度実装が要求され続けている（例えば、特許文献１参照）。
【０００３】
一般に、半導体素子の高密度実装を実現する半導体装置としてテープキャリアパッケージ（以下ＴＣＰ）があるが、その中でもデバイスホールや折り曲げスリットが無く、半導体チップ上の金属電極と接続されるインナーリード４ａがテープ基材２に密着しているものがチップ・オン・フィルム（以下ＣＯＦという）構造のＴＣＰである（図８参照）。ＣＯＦはデバイスホールが無く、インナーリード４ａがフィルム基材２に密着している為に、曲がりを生じやすいフライングリードが存在せず、導体リードを薄膜化することができる。これにより従来のデバイスホールがあるＴＣＰと比較すると導体リードのエッチング性が向上し、より微細な導体パターンを形成することができる。現在、４５μｍピッチのＣＯＦテープが量産されており、さらなるファイン化が現実的に期待されている。
【０００４】
次に、図８を用いて一般的なＣＯＦ構造の半導体装置を説明する。図８（ａ）はＣＯＦ構造の従来の半導体装置の導体リード側からみた平面図であり、図８（ｂ）は図８（ａ）のＣ−Ｃ’断面図である。
【０００５】
フィルム１は、絶縁、可撓の性質を有し、ポリイミドなどの樹脂で形成されたフィルム基材２と、銅などの金属箔で形成された導体リード４とで構成されている。導体リード４において半導体チップ５に形成された金属突起電極６と接続する部分の先端からソルダーレジスト３にいたるまでのソルダーレジスト３に覆われていない領域をインナーリード４ａ、インナーリード４ａより外へフィルム基材２上に延長された導体リード４のうち、外部回路と接続される領域をアウターリード４ｂと呼ぶ。導体リード４には通常めっきが施されている。インナーリード４ａ周辺の領域は半導体チップ５の表面保護や半導体装置自身の強度確保のために封止樹脂７で覆われている。
【０００６】
次に、共晶などの金属間接合によりフィルム１のインナーリード４ａと半導体チップ５に形成した金属突起電極６を接合する方式の従来のＣＯＦについて、その一般的な組立工程を図９を用いて説明する。
【０００７】
フィルム１は、金属突起電極６の位置に合わせてインナーリード４ａがフィルム基材２上に形成されている（図９（ａ））。インナーリード４ａの表面にはスズや金などによってめっきが施されている。フィルム基材２は３８μｍや２５μｍなどで、従来の一般的なＴＣＰの厚みである７５μｍよりかなり薄い。半導体チップ５は、金属突起電極６が半導体チップ５の外周に沿う形かまたは、半導体チップ５の表面全体に配置されている（図９（ａ））。フィルム１はボンディングツールが入出する開口部１２を有するフォーミング板８とクランパ９を用いて、フィルム１のインナーリード４ａと半導体チップ５上の金属突起電極６の間に隙間を設けて固定されている（図９（ａ））。そして、半導体チップ５上の金属突起電極６とフィルム１のインナーリード４ａを所定の位置に合わせて熱圧着方式により接合する（図９（ｂ））。熱圧着方式とはインナーリード４ａに施されためっき材と金属突起材を共晶融合あるいは固相拡散させるために必要な温度（３００℃〜５００℃程度）と荷重を加えながらインナーリード４ａと金属突起電極６を接合する方式である。フィルム基材２側から押さえる治具をボンディングツール１０、半導体チップ５側で支える治具をボンディングステージ１１などと呼ぶ。
【０００８】
ここで、ボンディングツール１０の形状について、図１０を用いて説明する。図１０（ａ）は半導体チップ５の表面を図示したものである。図１０（ｂ）はボンディングツール１０をフィルム基材２に接する方向から見たものである。ボンディングツール１０のフィルム基材２に接触する接触面１４の外周１６は、半導体チップ５の各辺に最も近い金属突起電極６の端部に接する直線を結んでできる金属突起電極外周１５と相似形状で金属突起電極外周１５より片側で２０μｍ〜４０μｍ大きくしたものである（図１０（ａ）の距離αが２０μｍ〜４０μｍ）。そのため、その形状は四角形で各頂角が９０度である。
【０００９】
そして、熱圧着後、インナーリード４ａと金属突起電極６の接合部分と半導体チップ５の回路が存在する表面部分を保護し、半導体装置全体の機械強度を確保するために封止樹脂７をフィルム１と半導体チップ５の隙間に樹脂供給ノズル１３を使用して注入する（図９（ｃ））。封止後に捺印、検査を行ないＣＯＦ製品が完成する。インナーリード４ａと金属突起電極６を接合する工程をＩＬＢ（インナーリードボンド）工程、インナーリード４ａ及び半導体チップ５の表面を封止樹脂７によって封止する工程を封止工程という。
【００１０】
【特許文献１】
特開２００２−１２４５２６号公報
【００１１】
【発明が解決しようとする課題】
上記従来例の不具合の一例を図１１を用いて説明する。図１１（ａ）はボンディングツール１０により加圧、加熱されているボンディング中の状態をフィルム基材２の上方から見た図であり、ボンディングツール１０はフィルム基材２に接触する接触面１４のみ図示している。図１１（ｂ）は図１１（ａ）のＤ−Ｄ’断面図である。図１１（ｃ）はＩＬＢ直後のボンディングツール１０がフィルム基材２から離脱した瞬間を図示したものである。
【００１２】
ＣＯＦのＩＬＢ工程においては、フィルム１はボンディングツール１０が入出する開口部１２を有するフォーミング板８とクランパ９を用いて、フィルム１のインナーリード４ａと半導体チップ５上の金属突起電極６の間に隙間を設けて固定されている（図９（ａ））。そのため、ボンディング時にはフィルム１を変形させながらボンディングツール１０が下降しインナーリード４ａと金属突起電極６を加圧、加熱する。そして、所定時間の加圧、加熱後、ボンディングツール１０が離脱し、フィルム１が室温へと温度降下する時に、加熱により伸びていたフィルム基材２とインナーリード４ａを含むクランパ９の開口部１２内の導体リード４がもとの形状に復元するために発生する収縮力、また、ボンディングツール１０で押し下げたフィルム１のフィルム基材２とインナーリード４ａを含むクランパ９の開口部１２内の導体リード４の変形分によって弾性による復元力が発生する。この収縮力と復元力はインナーリード４ａを金属突起電極６から引き離し、電気的に導通していないオープン不良（図１１（ｃ）の破線囲み部Ｓ）を発生させることが有る。
【００１３】
クランパ９の開口部１２はボンディングツール１０の接触面１４と相似形状をしており、接触面１４より大きくかつ半導体チップ５より大きい。また、その開口部１２と接触面１４の重心は一致している。よって、接触面１４の外周１６の各点とその各点に一番近いクランパの開口部１２の一辺までの距離Ｘと次に近い一辺までの距離Ｙの和＝Ｘ＋Ｙ（以下、距離の和と呼ぶ）が一番小さくなるのは、接触面１４の各頂角である。ボンディングツール１０の外周１６に接するフィルム１の各点は全て、ボンディングツール１０によって同一距離Ｚ押し下げられる。そのため、距離の和が小さいところは、距離の和が大きいところに比べ、多く伸びなければならない。よって、フィルム１の変形量が最大となる所は接触面１４の各頂角である。そのため、ボンディングツール１０の離脱時に発生するフィルム１の復元力は、接触面１４の各頂角の接点で最大となる。そのため、この接点近傍の金属突起電極６とインナーリード４ａの接続のオープン不良発生率は他の場所に比べて高い。
【００１４】
また、半導体チップ各辺の金属突起電極６の配置において、均等配置にならず疎密が生じる場合がある。図１０（ａ）の破線囲み部Ｐで示す疎の部分においても、フィルム基材２の収縮力、復元力は発生する。仮に疎の部分に金属突起電極６が配置された場合には、疎の部分であった場所に発生するフィルム基材２の収縮力、復元力を仮に置いたインナーリード４ａと金属突起電極６との接合点で受けることになるが、この仮の金属突起電極６が無く、疎の部分ができた場合、疎の部分で発生したフィルム基材２の収縮力、復元力が、密から疎に変わる所のインナーリード４ａと金属突起電極６との接合点に集中することになる。よって、金属突起電極６の配置が疎密となっている所の密から疎に変わる所のインナーリード４ａと金属突起電極６との接合が剥がれやすくなる。ここでいう密とは、隣接する金属突起電極６までの距離が３００μｍ未満で金属突起電極６が配置されている部分である［例えばβ１（＝３００μｍ未満）の部分］。疎とは、隣接する金属突起電極６までの距離が３００μｍ以上あいている金属突起電極６が無い部分である［例えばβ２（＝３００μｍ以上）の部分］。そして密から疎に変わる所とは、密の領域に有る金属突起電極６の中で最外端部の金属突起電極６ａが配置されている所である。
【００１５】
ＣＯＦのＩＬＢ工程の条件選定においては、ボンディングツール１０の接触面１４の各頂角近傍に位置する半導体チップ上の各コーナー部や半導体チップ各辺の金属突起電極６の配置が均等配置にならず疎密となっている密から疎に変わる部分などのインナーリード４ａと金属突起電極６の接合が剥がれやすい部分がオープン不良とならない条件を選定しなければならず、条件の選択肢を減らし、また、安定した生産ができる条件の幅を狭めてしまう問題がある。
【００１６】
したがって、本発明の目的は、チップ・オン・フィルム（ＣＯＦ）構造である半導体装置において、インナーリードと金属突起電極との接合（ＩＬＢ）工程での条件の選定を緩和して、一旦接合されたインナーリードと金属突起電極が引き剥がされてオープン不良を発生することを防止できる半導体装置およびその製造方法を提供することである。
【００１７】
【課題を解決するための手段】
本発明の請求項１に記載の半導体装置は、内部回路と電気的に接続された複数の突起電極および内部回路と電気的に絶縁されたダミー突起電極が表面に形成された半導体チップの表面と、突起電極と対応するリードおよびダミー突起電極と対応するダミーリードが表面に形成されたフィルム基板の表面とが対向配置され、突起電極とリードとが接合されるとともにダミー突起電極とダミーリードとが接合されたものである。
【００１８】
この請求項１の構成によれば、電気的な機能を有する通常の突起電極とリードの他に、電気的な機能を有しないダミー突起電極とダミーリードをそれぞれ半導体チップとフィルム基板に形成して、ダミー突起電極とダミーリードを通常の突起電極とリードと同様に接合することにより、接合強度の補強が図れるため、突起電極とリードとの接合工程での条件の選定を緩和でき、一旦接合されたリードと突起電極が引き剥がされてオープン不良が発生することを防止することができる。
【００１９】
また、請求項２に記載の半導体装置は、請求項１に記載の半導体装置において、ダミー突起電極と対応するダミーリードは、突起電極と対応するリードと接続されていることを特徴とする。
【００２０】
この請求項２の構成によれば、請求項１と同様の効果が得られる他、ダミーリードがリードと接続されているため、ダミーリードおよびリードにめっきを施す場合、めっきの積層速度の速い電解めっきによってダミーリードをリードとともにめっきを施すことができるため、ダミーリードおよびリードが形成されているフィルム基板の生産性の向上を図り、半導体装置の生産性の向上を図ることができる。
【００２１】
また、請求項３に記載の半導体装置は、請求項２に記載の半導体装置において、ダミーリードに接続されたリードと対応する突起電極は、ダミー突起電極の隣に配置されていることを特徴とする。
【００２２】
この請求項３の構成によれば、請求項２と同様の効果が得られる他、突起電極上のリードの途中からダミーリードにつなぐことができる。
【００２３】
また、請求項４に記載の半導体装置は、請求項１〜３のうちいずれかに記載の半導体装置において、ダミーリードはフィルム基板の表面の半導体チップの搭載領域内にのみ形成されたことを特徴とする。
【００２４】
この請求項４の構成によれば、請求項１〜３と同様の効果が得られる他、ダミーリードが半導体チップの搭載領域内にのみ形成されていることにより、接合時にダミーリードが変形される部分が少ないため、接合した後に発生するダミーリードが元の形状にもどろうとする収縮力や復元力を減少させることができ、ダミーリードとダミー突起電極との接合がより強固となる。その結果、リードと突起電極が引き剥がされてオープン不良が発生することをより防止することができる。
【００２５】
また、請求項５に記載の半導体装置は、請求項１〜４のうちいずれかに記載の半導体装置において、半導体チップの表面形状が四角形であり、その四角形のコーナー部近傍にダミー突起電極が形成されたことを特徴とする。
【００２６】
この請求項５の構成によれば、半導体チップ表面の四角形のコーナー部近傍はリードと突起電極のオープン不良が発生しやすく、そこにダミー突起電極を形成してそれと対応するダミーリードとを接合することにより、効果的に接合強度の補強が図れ、オープン不良の発生を効果的に防止することができる。
【００２７】
また、請求項６に記載の半導体装置は、請求項１〜４のうちいずれかに記載の半導体装置において、半導体チップの表面形状が四角形であり、その四角形の辺に沿って形成された突起電極間の間隔の広い部分と狭い部分とがあり、間隔の広い部分の突起電極間にダミー突起電極が形成されたことを特徴とする。
【００２８】
この請求項６の構成によれば、半導体チップ表面の四角形の辺に沿って形成された突起電極間の間隔の広い部分はリードと突起電極のオープン不良が発生しやすく、そこにダミー突起電極を形成してそれと対応するダミーリードとを接合することにより、効果的に接合強度の補強が図れ、オープン不良の発生を効果的に防止することができる。
【００２９】
また、請求項７に記載の半導体装置は、請求項６に記載の半導体装置において、突起電極間の間隔の広い部分の間隔は３００μｍ以上であり、突起電極間の間隔の狭い部分の間隔は３００μｍ未満であることを特徴とする。
【００３０】
突起電極間の間隔が３００μｍ以上になると特にオープン不良が発生しやすくなるため、この請求項７のように、３００μｍを基準として、間隔が３００μｍ以上の突起電極間にダミー突起電極を形成してダミーリードと接合することが好ましい。
【００３１】
また、請求項８に記載の半導体装置は、請求項１〜７のうちいずれかに記載の半導体装置において、突起電極とダミー突起電極とが同一材料からなることを特徴とする。
【００３２】
この請求項８の構成によれば、請求項１〜７と同様の効果が得られる他、突起電極とダミー突起電極とを同一工程で同時に形成できる。
【００３３】
また、請求項９に記載の半導体装置は、請求項１〜８のうちいずれかに記載の半導体装置において、リードとダミーリードとが同一材料からなることを特徴とする。
【００３４】
この請求項９の構成によれば、請求項１〜８と同様の効果が得られる他、リードとダミーリードとを同一工程で同時に形成できる。
【００３５】
本発明の請求項１０に記載の半導体装置の製造方法は、内部回路と電気的に接続された複数の突起電極および内部回路と電気的に絶縁されたダミー突起電極が表面に形成された半導体チップを準備する工程と、突起電極と対応するリードおよびダミー突起電極と対応するダミーリードが表面に形成されたフィルム基板とを準備する工程と、半導体チップの表面とフィルム基板との表面とを対向させて突起電極とリードとを接合すると同時にダミー突起電極とダミーリードとを接合する工程とを含んでいる。
【００３６】
この請求項１０の製造方法によれば、電気的な機能を有する通常の突起電極とリードの他に、電気的な機能を有しないダミー突起電極とダミーリードをそれぞれ半導体チップとフィルム基板に形成しておき、ダミー突起電極とダミーリードを通常の突起電極とリードと同様に接合することにより、接合強度の補強が図れるため、一旦接合されたリードと突起電極が引き剥がされてオープン不良が発生することを防止することができる。
【００３７】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。
【００３８】
［第１の実施の形態］
まず、第１の実施の形態について説明する。図１（ａ）は、本発明の第１の実施の形態の半導体装置をフィルム基材２の方向から見た図であり、フィルム基材２と封止樹脂７を透視している。図１（ｂ）は、図１（ａ）の半導体装置のＡ−Ａ’断面図である。図２は、本実施の形態の半導体装置に使用される半導体チップを示しており、図３は、その製造方法を示したものである。図４は、本実施の形態の半導体装置に使用されるテープキャリアを示している。図５は、本実施の形態の半導体装置のダミーインナーリードとダミー金属突起電極の形状と位置関係の例を示したものである。図６は、本実施の形態の半導体装置の製造方法を示したものである。
【００３９】
図１で示す本実施の形態の半導体装置において、フィルム１ａは、絶縁、可撓の性質を有し、ポリイミドなどの樹脂で形成されたフィルム基材２と、銅などの金属箔で形成された導体リード４とで構成されている。導体リード４において半導体チップ５ａに形成された金属突起電極６と接続する部分の先端からソルダーレジスト３にいたるまでのソルダーレジスト３に覆われていない領域をインナーリード４ａ、インナーリード４ａより外へフィルム基材２上に延長された導体リード４のうち、外部回路と接続される領域をアウターリード４ｂと呼ぶ。導体リード４には通常めっきが施されている。また、半導体チップ５ａに形成されたダミー金属突起電極１７に対応させ、且つ、半導体チップ５ａが搭載される領域内（図４（ａ）の破線囲み部Ｚ）にダミーインナーリード１８を形成している。ダミーインナーリード１８の材質は、インナーリード４ａの材質と同一であり、インナーリード４ａを含む導体リード４作製時に同一の作製法によって形成される。このダミーインナーリード１８にも導体リード４と同じめっきが施されている。そのインナーリード４ａと金属突起電極６およびダミーインナーリード１８とダミー金属突起電極１７は共晶などの金属間接合により接合されている。インナーリード４ａおよびダミーインナーリード１８周辺の領域は半導体チップ５ａの表面保護や半導体装置自身の強度確保のために封止樹脂７で覆われている。
【００４０】
図２で示す本実施の形態の半導体装置に使用される半導体チップ５ａでは、従来の半導体チップ５のインナーリード４ａと金属突起電極６の接合が剥がれやすい部分、例えば、金属突起電極６の無い各コーナー部付近などに、半導体チップ５ａ内の回路とは電気的接続状態を持たないダミー金属突起電極１７を配置する。ここで、コーナー部付近にダミー金属突起電極１７を配置するとは、図２に示すように半導体チップ５ａの各辺に最も近い金属突起電極６の端部に接する直線を結んでできる金属突起電極外周１５の各頂点付近においてその頂点を含むようにダミー金属突起電極１７を配置したり、金属突起電極外周１５より外側の位置に配置することを意味する。また、別の例では、図１０（ａ）の破線囲み部Ｐで示すような各辺の金属突起電極６の疎密が生じている場所の疎の部分にもダミー金属突起電極１７を配置する。なお、ダミー金属突起電極１７は各金属突起電極６と同様に形成される。
【００４１】
このダミー金属突起電極１７および金属突起電極６の形成方法について説明する。ここでは一例としてメッキバンプ法について説明する。図３はメッキバンプ法による金属突起電極６およびダミー金属突起電極１７の形成方法を示す工程ごとの主要な断面図であり、特に電極パッド部分の断面を拡大した断面図である。
【００４２】
まず図３（ａ）に示すように、金属突起電極６およびダミー金属突起電極１７を形成する半導体チップ５ａのアルミニウムや銅よりなる電極パッド１９と形成する金属突起電極６およびダミー金属突起電極１７との接着力を強化するため、また金属突起電極６およびダミー金属突起電極１７用の金属材が電極パッド１９へ拡散することを防止するために、半導体チップ５ａ上にスパッタ法を用いてアンダーバンプメタル層２０を積層形成する。ここで形成するアンダーバンプメタル層２０の断面形状としては、後工程で形成する金属突起電極６およびダミー金属突起電極１７との密着力を強化するためにアンカー形状として、電極パッド１９の表面に凹凸をなすようにアンダーバンプメタル層２０を形成する。なお、図３（ａ）において、２１は保護層であり、化学気相堆積法（ＣＶＤ法）によって形成されている。
【００４３】
次に図３（ｂ）に示すように、電極パッド１９表面の金属突起電極６およびダミー金属突起電極１７を形成する領域を開口させ、それ以外の半導体チップ５ａ表面を被うレジスト層２２をリソグラフィ形成する。
【００４４】
次に図３（ｃ）に示すように、半導体チップ５ａ上の電極パッド１９上にメッキ法により金属突起電極６およびダミー金属突起電極１７を形成する。
【００４５】
そして図３（ｄ）に示すように、レジスト層２２を除去し、次いで金属突起電極６およびダミー金属突起電極１７の下面領域以外のアンダーバンプメタル層２０をエッチング除去することにより、金属突起電極６およびダミー金属突起電極１７を電極パッド１９上に形成するものである。金属突起電極６とダミー金属突起電極１７との違いは、それぞれの下層にある電極パッド１９が半導体チップ５ａ内の回路と接続されているか、あるいは、接続されていないかの違いであり、ダミー金属突起電極１７は、半導体チップ５ａ内の回路とは接続されていない。
【００４６】
つぎに本実施の形態の半導体装置に使用されるテープキャリアについて図４を用いて説明する。図４（ａ）は、導体リード側からみた本実施の形態の半導体装置に使用されるテープキャリアの平面図である。図４（ｂ）は図４（ａ）のテープキャリアのＢ−Ｂ’断面図である。
【００４７】
フィルム１ａは、絶縁、可撓の性質を有し、ポリイミドなどの樹脂で形成されたフィルム基材２と、銅などの金属箔で形成された導体リード４とで構成されている。導体リード４において半導体チップ５ａに形成された金属突起電極６と接続する部分の先端からソルダーレジスト３にいたるまでのソルダーレジスト３に覆われていない領域をインナーリード４ａ、インナーリード４ａより外へフィルム基材２上に延長された導体リード４のうち、外部回路と接続される領域をアウターリード４ｂと呼ぶ。導体リード４にはスズや金によりめっきが施されている。また、半導体チップ５ａに形成されたダミー金属突起電極１７に対応させ、且つ、半導体チップ５ａが搭載される領域内（破線囲み部Ｚ）にダミーインナーリード１８を形成させる。ダミーインナーリード１８の材質は、インナーリード４ａの材質と同一であり、インナーリード４ａを含む導体リード４作製時に同一の作製法によって形成される。このダミーインナーリード１８にも導体リード４と同じめっきが施されている。
【００４８】
ダミーインナーリード１８とダミー金属突起電極１７との各接触面積は、インナーリード４ａと金属突起電極６との各接触面の中で一番小さい面積以上を有していれば良く、ダミーインナーリード１８の形状は、図５（ａ）、図５（ｂ）で示すように、ダミー金属突起電極１７領域内であり曲線形状や多角形であっても良い。また、図５（ｃ）、図５（ｄ）で示すように、ダミー金属突起電極１７領域を越えて、曲線形状や多角形でも良い。
【００４９】
次に本発明の半導体装置の製造方法を図６を用いて説明する。
【００５０】
半導体チップ５ａがボンディングステージ１１上に載置され、フィルム１ａはボンディングツール１０が入出する開口部１２を有するフォーミング板８とクランパ９を用いて、フィルム１ａのインナーリード４ａおよびダミーインナーリード１８と半導体チップ５ａ上の金属突起電極６およびダミー金属突起電極１７との間に隙間を設けて固定されている（図６（ａ））。そして、半導体チップ５ａ上の金属突起電極６およびダミー金属突起電極１７とフィルム１ａのインナーリード４ａおよびダミーインナーリード１８をそれぞれ所定の位置に合わせた後、フィルム１ａを変形させながらボンディングツール１０が下降しインナーリード４ａと金属突起電極６およびダミーインナーリード１８とダミー金属突起電極１７を熱圧着方式により接合させる（図６（ｂ））。熱圧着方式とはインナーリード４ａおよびダミーインナーリード１８に施されためっき材と金属突起材を共晶融合あるいは固相拡散させるために必要な温度（３００℃〜５００℃程度）と荷重を加えながらインナーリード４ａと金属突起電極６およびダミーインナーリード１８とダミー金属突起電極１７を接合する方式である。そして、所定時間の加圧、加熱後、ボンディングツール１０が上昇して離脱する。
【００５１】
このように、ダミー金属突起電極１７とダミーインナーリード１８を接合してできるアンカーポイントを、金属突起電極６とインナーリード４ａの接合と同時に形成することができる。このアンカーポイントのテープキャリア上のダミーインナーリード１８はクランパ９の開口部１２の縁部まで延伸されておらず、半導体チップ５ａの搭載領域内に形成しているため、アンカーポイント部では、ＩＬＢ工程で加圧、加熱された後の、ボンディングツール１０が離脱し、フィルム１ａが室温へと温度降下する時に発生する収縮力と、ボンディングツール１０で押し下げたフィルム１ａの変形分によって発生する弾性による復元力のうち、導体リードによる収縮力、復元力を減少させることができる。よって、アンカーポイントでは、クランパ９の開口部１２の縁部まで延伸されているインナーリード４ａと金属突起電極６との接合点と比べ、ダミーインナーリード１８がダミー金属突起電極１７から剥がれにくい。
【００５２】
このアンカーポイントを、インナーリード４ａと金属突起電極６の接合が剥がれやすい半導体チップ５ａ上、例を挙げると、ボンディングツール１０の接触面１４の各頂角近傍に位置する半導体チップ５ａ上の各コーナー部や半導体チップ５ａの各辺の金属突起電極６の配置が均等配置にならず疎密となっている疎の部分に配置することで、アンカーポイントが無い場合よりインナーリード４ａの金属突起電極６からの剥がれの発生を防ぐことができる。
【００５３】
そして、インナーリード４ａと金属突起電極６の接合部分およびアンカーポイントの接合部分と半導体チップ５ａの回路が存在する表面部分を保護し、半導体装置全体の機械強度を確保するために封止樹脂７をフィルム１ａと半導体チップ５ａの隙間に樹脂供給ノズル１３を使用して注入して（図６（ｃ））本実施の形態の半導体装置は完成する。
【００５４】
以上のように本実施の形態によれば、ボンディングステージ１１上に載置された半導体チップ５ａ上の金属突起電極６と、ボンディングステージ１１に対向するボンディングツール１０が挿入される開口部１２を有する固定部材（８，９）にて固定されているテープキャリア（フィルム１ａ）に形成されたインナーリード４ａとを、ボンディングステージ１１とボンディングツール１０との間に挟んで押圧して、金属突起電極６とインナーリード４ａとを接合する半導体装置の製造装置を用いて製造されており、半導体チップ５ａ上にこの内部の回路とは電気的接続状態をもたないダミー金属突起電極１７と、テープキャリア上にダミー金属突起電極１７に対応させ、且つ、半導体チップ５ａの搭載領域内に形成したダミーインナーリード１８とを接合してできるアンカーポイントを備えたことにより、ＩＬＢ工程での条件の選定を緩和してインナーリード４ａが金属突起電極６から引き剥がれてオープン不良が発生することを防ぐことができる。
【００５５】
なお、本実施の形態では、ダミーインナーリード１８を半導体チップ５ａの搭載領域内にのみ形成したが、その一部が半導体チップ５ａの搭載領域の外にはみ出ていても構わない。半導体チップ５ａの搭載領域内にのみ形成する方が、前述の導体リードによる収縮力、復元力をより減少させ、本発明の効果をより高めることができる。
【００５６】
［第２の実施の形態］
次に、第２の実施の形態について説明する。図７は、本発明の第２の実施の形態の半導体装置をフィルム基材２の方向から見た図であり、フィルム基材２と封止樹脂７を透視している。
【００５７】
本実施の形態では、金属突起電極６と対応するインナーリード４ａを、ダミー金属突起電極７と対応するダミーインナーリード１８に接続している構成としたことが第１の実施の形態とは異なり、これ以外の構成については第１の実施の形態と同様である。以下、第１の実施の形態とは異なる構成について詳しく説明する。
【００５８】
インナーリード４ａをダミーインナーリード１８と接続した構成とすることによって、アウターリード４ｂからダミーインナーリード１８まで全て接続されるため、導体リード４の一部に電極を接触させれば、アウターリード４ｂからダミーインナーリード１８まで電解めっきを施すことができる。
【００５９】
先に述べたように、導体リード４とダミーインナーリード１８にはスズや金などのめっきが施されている。めっきの方法には大きく分けて、無電解めっきと電解めっきがあり、スズや金は無電解めっきで施すことができる。その無電解めっきは化学反応を用いたプロセスであるためめっきの反応速度はゆっくりと進む。一方、電解めっきの場合は、被めっき材に電力を印加させて行うプロセスであるためめっきの反応速度は電力に比例し、一般に電解めっきの方が、無電解めっきより反応速度が速い。したがって、本実施の形態では、図７に示すように、アウターリード４ｂからダミーインナーリード１８まで接続しているので、所定の膜厚を得るまでの時間が無電解めっきの場合より短くてすむ電解めっきを用いることができ、フィルム１ａ（図１（ｂ）参照）の生産性の向上が図れる。
【００６０】
なお、無電解めっきを用いる場合でも、インナーリード４ａとダミーインナーリード１８が接続されていても問題はない。
【００６１】
次に、インナーリード４ａとダミーインナーリード１８の配置および接続状態について詳細に説明する。
【００６２】
まず第１に、ダミーインナーリード１８以外のインナーリード４ａを含む導体パターン（導体リード４）を配置する。第２に、ダミーインナーリード１８をダミー金属突起電極１７と対応させ、且つ、半導体チップ５ａが搭載される領域内（図４（ａ）の破線囲み部Ｚ参照）にダミーインナーリード１８を配置する。ダミーインナーリード１８とダミー金属突起電極１７との各接触面積は、第１の実施の形態でも述べたように、インナーリード４ａと金属突起電極６との各接触面の中で一番小さい面積以上を有していれば良く、ダミーインナーリード１８の形状は、図５（ａ）、図５（ｂ）で示すように、ダミー金属突起電極１７領域内であり曲線形状や多角形であっても良い。また、図５（ｃ）、図５（ｄ）で示すように、ダミー金属突起電極１７領域を越えて、曲線形状や多角形でも良い。
【００６３】
そして第３に、ダミーインナーリード１８とインナーリード４ａを接続する。その方法は、インナーリード４ａの先端からダミーインナーリード１８に向かってリードを延長する。その延長したリードの経路は、半導体チップ５ａが搭載される領域内（図４（ａ）の破線囲み部Ｚ参照）であれば、直線でも曲線でもかまわない。また、ダミー金属突起電極１７に隣接した金属突起電極６と対応するインナーリード４ａを、ダミー金属突起電極１７と対応するダミーインナーリード１８と接続する場合には、金属突起電極６上のインナーリード４ａの途中からリードを伸ばし、ダミーインナーリード１８に接続してもかまわない。
【００６４】
なお、第１の実施の形態と同様、ダミーインナーリード１８、およびダミーインナーリード１８とインナーリード４ａとの接続部分は、インナーリード４ａの材質と同一であり、インナーリード４ａを含む導体リード４の作製時に同一工程で同時にフィルム基材２上に形成される。このように形成されたフィルム１ａを用いて、第１の実施の形態と同様、図６に示す方法で半導体装置を製造する。
【００６５】
以上のように本実施の形態によれば、第１の実施の形態と同様の効果が得られる他、ダミーインナーリード１８がインナーリード４ａと接続された構成とすることにより、それらにめっきを施す際、めっきの積層速度の速い電解めっきによってダミーインナーリード１８を導体リード４とともにめっきを施すことができるため、それらが形成されたフィルム１ａの生産性の向上を図り、半導体装置の生産性の向上を図ることができる。
【００６６】
【発明の効果】
以上のように本発明によれば、電気的な機能を有する通常の突起電極とリードの他に、電気的な機能を有しないダミー突起電極とダミーリードをそれぞれ半導体チップとフィルム基板に形成して、ダミー突起電極とダミーリードを通常の突起電極とリードと同様に接合することにより、接合強度の補強が図れるため、突起電極とリードとの接合工程での条件の選定を緩和でき、一旦接合されたリードと突起電極が引き剥がされてオープン不良が発生することを防止することができる。
【００６７】
また、ダミーリードがリードと接続された構成とすることにより、ダミーリードおよびリードにめっきを施す場合、めっきの積層速度の速い電解めっきによってダミーリードをリードとともにめっきを施すことができるため、ダミーリードおよびリードが形成されているフィルム基板の生産性の向上を図り、半導体装置の生産性の向上を図ることができる。
【００６８】
また、ダミーリードが半導体チップの搭載領域内にのみ形成されていることにより、接合時にダミーリードが変形される部分が少ないため、接合した後に発生するダミーリードが元の形状にもどろうとする収縮力や復元力を減少させることができ、ダミーリードとダミー突起電極との接合がより強固となり、リードと突起電極が引き剥がされてオープン不良が発生することをより防止することができる。
【００６９】
また、リードと突起電極のオープン不良が発生しやすい、半導体チップの表面のコーナー部近傍や、間隔の広い部分の突起電極間に、ダミー突起電極を形成してそれと対応するダミーリードとを接合することにより、効果的に接合強度の補強が図れ、オープン不良の発生を効果的に防止することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施の形態の半導体装置のフィルム基材の方向から透視した平面図であり、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図２】本発明の実施の形態の半導体装置の半導体チップとその上に形成された金属突起電極の配置を示す平面図である。
【図３】本発明の実施の形態の半導体装置の半導体チップ上の金属突起電極の形成方法を示す工程ごとの主要な断面図である。
【図４】（ａ）は本発明の第１の実施の形態の半導体装置のテープキャリアを示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ’断面図である。
【図５】（ａ）〜（ｄ）はそれぞれ本発明の実施の形態の半導体装置のダミーインナーリードとダミー金属突起電極の形状と位置関係の一例を表す図である。
【図６】本発明の実施の形態の半導体装置の組立工程を示す断面図である。
【図７】本発明の第２の実施の形態の半導体装置のフィルム基材の方向から透視した平面図である。
【図８】（ａ）は従来の半導体装置の導体リード側からみた平面図であり、（ｂ）は（ａ）のＣ−Ｃ’断面図である。
【図９】従来の半導体装置のＣＯＦ組立工程を示す断面図である。
【図１０】（ａ）は従来の半導体装置の半導体チップとその上に形成された金属突起電極の配置を示す平面図であり、（ｂ）は一般的なボンディングツールのフィルムと接する側から見た平面図である。
【図１１】（ａ）は従来の半導体装置のＣＯＦ組立工程におけるＩＬＢ中の状態をフィルム側から見た平面図であり、（ｂ）は（ａ）のＤ−Ｄ’断面図であり、（ｃ）はＣＯＦ組立工程におけるＩＬＢ直後の状態の断面図である。
【符号の説明】
１フィルム
１ａフィルム
２フィルム基材
３ソルダーレジスト
４導体リード
４ａインナーリード
４ｂアウターリード
５半導体チップ
５ａ半導体チップ
６金属突起電極
６ａ密の領域に有る金属突起電極６の中で最外端部の金属突起電極
７封止樹脂
８フォーミング板
９クランパ
１０ボンディングツール
１１ボンディングステージ
１２クランパの開口部
１３樹脂供給ノズル
１４ボンディングツールのフィルム基材との接触面
１５金属突起電極外周
１６ボンディングツールの接触面の外形
１７ダミー金属突起電極
１８ダミーインナーリード
１９電極パッド
２０アンダーバンプメタル層
２１保護層
２２レジスト層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device using a tape carrier having no device hole and a method for manufacturing the same.
[0002]
[Prior art]
Semiconductor products such as LSIs have been required to have high-density mounting in order to realize low cost, light weight, thin thickness, and small size (for example, see Patent Document 1).
[0003]
Generally, there is a tape carrier package (hereinafter, TCP) as a semiconductor device for realizing high-density mounting of a semiconductor element. Among them, there is no device hole or bending slit, and an inner lead 4a connected to a metal electrode on a semiconductor chip is a tape. What is in close contact with the substrate 2 is a TCP having a chip-on-film (hereinafter referred to as COF) structure (see FIG. 8). Since the COF has no device hole and the inner lead 4a is in close contact with the film substrate 2, there is no flying lead that easily bends, and the conductor lead can be made thinner. As a result, as compared with the conventional TCP having a device hole, the etching property of the conductor lead is improved, and a finer conductor pattern can be formed. At present, COF tapes having a pitch of 45 μm are mass-produced, and further refinement is actually expected.
[0004]
Next, a semiconductor device having a general COF structure will be described with reference to FIG. FIG. 8A is a plan view of a conventional semiconductor device having a COF structure as viewed from a conductor lead side, and FIG. 8B is a cross-sectional view taken along the line CC ′ of FIG. 8A.
[0005]
The film 1 has insulating and flexible properties, and is composed of a film substrate 2 formed of a resin such as polyimide and a conductor lead 4 formed of a metal foil such as copper. A region of the conductor lead 4 that is not covered with the solder resist 3 from the tip of the portion connected to the metal bump electrode 6 formed on the semiconductor chip 5 to the solder resist 3 is filmed out of the inner lead 4a and the inner lead 4a. Among the conductor leads 4 extended on the base material 2, a region connected to an external circuit is referred to as an outer lead 4b. The conductor lead 4 is usually plated. The area around the inner leads 4a is covered with a sealing resin 7 to protect the surface of the semiconductor chip 5 and secure the strength of the semiconductor device itself.
[0006]
Next, a general assembly process of a conventional COF in which the inner lead 4a of the film 1 is bonded to the metal bump electrode 6 formed on the semiconductor chip 5 by intermetallic bonding such as eutectic will be described with reference to FIG. explain.
[0007]
The film 1 has inner leads 4a formed on the film substrate 2 in accordance with the positions of the metal bump electrodes 6 (FIG. 9A). The surface of the inner lead 4a is plated with tin or gold. The thickness of the film substrate 2 is 38 μm or 25 μm, which is considerably thinner than the conventional general TCP thickness of 75 μm. In the semiconductor chip 5, the metal bump electrodes 6 are arranged along the outer periphery of the semiconductor chip 5, or are arranged on the entire surface of the semiconductor chip 5 (FIG. 9A). The film 1 is fixed by forming a gap between the inner lead 4a of the film 1 and the metal protruding electrode 6 on the semiconductor chip 5 using a forming plate 8 having an opening 12 through which a bonding tool enters and exits and a clamper 9. (FIG. 9 (a)). Then, the metal bump electrodes 6 on the semiconductor chip 5 and the inner leads 4a of the film 1 are aligned at a predetermined position and joined by a thermocompression bonding method (FIG. 9B). The thermocompression bonding method is to apply a temperature (approximately 300 ° C. to 500 ° C.) and a load necessary for eutectic fusion or solid phase diffusion of a plating material and a metal projection material applied to the inner lead 4a. In this method, the protruding electrodes 6 are joined. A jig pressed from the film substrate 2 side is called a bonding tool 10, and a jig supported on the semiconductor chip 5 side is called a bonding stage 11.
[0008]
Here, the shape of the bonding tool 10 will be described with reference to FIG. FIG. 10A illustrates the surface of the semiconductor chip 5. FIG. 10B shows the bonding tool 10 viewed from the direction in contact with the film substrate 2. The outer periphery 16 of the contact surface 14 of the bonding tool 10 that contacts the film substrate 2 has a shape similar to the outer periphery 15 of the metal protrusion electrode formed by connecting a straight line that contacts the end of the metal protrusion electrode 6 closest to each side of the semiconductor chip 5. In FIG. 10 (a), the distance α is 20 μm to 40 μm on one side of the outer circumference 15 of the metal bump electrode. Therefore, the shape is square and each apex angle is 90 degrees.
[0009]
After the thermocompression bonding, the sealing resin 7 is applied to the film 1 in order to protect the joint between the inner lead 4a and the metal bump electrode 6 and the surface of the semiconductor chip 5 where the circuit exists, and to secure the mechanical strength of the entire semiconductor device. The resin is supplied into the gap between the semiconductor chip 5 and the resin supply nozzle 13 (FIG. 9C). After sealing, stamping and inspection are performed to complete the COF product. The step of joining the inner lead 4a and the metal bump electrode 6 is called an ILB (inner lead bond) step, and the step of sealing the surfaces of the inner lead 4a and the semiconductor chip 5 with the sealing resin 7 is called a sealing step.
[0010]
[Patent Document 1]
JP 2002-124526 A
[0011]
[Problems to be solved by the invention]
An example of the disadvantage of the conventional example will be described with reference to FIG. FIG. 11A is a diagram showing a state during bonding, which is being pressed and heated by the bonding tool 10, as viewed from above the film base 2, and the bonding tool 10 has only the contact surface 14 that contacts the film base 2. FIG. FIG. 11B is a cross-sectional view taken along the line DD ′ of FIG. FIG. 11C illustrates the moment when the bonding tool 10 is separated from the film substrate 2 immediately after the ILB.
[0012]
In the COB ILB process, the film 1 is formed between the inner leads 4 a of the film 1 and the metal bump electrodes 6 on the semiconductor chip 5 by using a forming plate 8 having an opening 12 through which a bonding tool 10 enters and exits and a clamper 9. It is fixed with a gap (FIG. 9A). For this reason, at the time of bonding, the bonding tool 10 descends while deforming the film 1, and presses and heats the inner leads 4 a and the metal bump electrodes 6. After pressurizing and heating for a predetermined time, when the bonding tool 10 separates and the temperature of the film 1 drops to room temperature, the opening 12 of the clamper 9 including the film base 2 and the inner leads 4a that have been extended by the heating. The contraction force generated to restore the inner conductor lead 4 to its original shape, the conductor in the opening 12 of the clamper 9 including the film substrate 2 of the film 1 pressed down by the bonding tool 10 and the inner lead 4a. The deformation of the lead 4 generates a restoring force due to elasticity. The contraction force and the restoring force may separate the inner lead 4a from the metal protruding electrode 6, and may cause an open failure that is not electrically conductive (a portion surrounded by a broken line S in FIG. 11C).
[0013]
The opening 12 of the clamper 9 has a shape similar to the contact surface 14 of the bonding tool 10, and is larger than the contact surface 14 and larger than the semiconductor chip 5. In addition, the center of gravity of the opening 12 and the center of gravity of the contact surface 14 coincide. Therefore, the sum of the distance X to each point on the outer periphery 16 of the contact surface 14 and one side of the opening 12 of the clamper closest to each point and the distance Y to the next closest side = X + Y (hereinafter, sum of the distance and It is at each apex angle of the contact surface 14 that the value of the contact surface 14 becomes smallest. All points of the film 1 that are in contact with the outer periphery 16 of the bonding tool 10 are pushed down by the same distance Z by the bonding tool 10. Therefore, a portion where the sum of the distances is small must be extended more than a portion where the sum of the distances is large. Therefore, the point at which the amount of deformation of the film 1 becomes maximum is each vertex angle of the contact surface 14. Therefore, the restoring force of the film 1 generated when the bonding tool 10 is detached is maximized at the contact point at each apex angle of the contact surface 14. Therefore, the rate of occurrence of open failure in the connection between the metal protruding electrode 6 near the contact and the inner lead 4a is higher than in other places.
[0014]
Further, in the arrangement of the metal bump electrodes 6 on each side of the semiconductor chip, uneven arrangement may occur instead of uniform arrangement. The shrinking force and the restoring force of the film substrate 2 are generated even in a sparse portion indicated by a broken-line portion P in FIG. If the metal projecting electrode 6 is arranged in the sparse part, the inner lead 4a and the metal projecting electrode 6 which temporarily set the contraction force and the restoring force of the film base material 2 generated in the sparse part However, when the provisional metal projection electrode 6 is not provided and a sparse portion is formed, the contraction force and the restoring force of the film substrate 2 generated in the sparse portion are reduced from dense to sparse. It will concentrate on the junction between the inner lead 4a and the metal protruding electrode 6 where it changes. Therefore, the junction between the inner lead 4a and the metal protrusion electrode 6 where the arrangement of the metal protrusion electrodes 6 is changed from dense to sparse is easily peeled off. The term “dense” as used herein refers to a portion where the distance to the adjacent metal bump electrode 6 is less than 300 μm and the metal bump electrode 6 is arranged [for example, a portion of β1 (= less than 300 μm)]. Sparse refers to a portion where the distance to the adjacent metal bump electrode 6 is not less than 300 μm and there is no metal bump electrode 6 [for example, a portion of β2 (= 300 μm or longer)]. The place where the density changes from dense to sparse is where the outermost metal projection electrode 6a is arranged among the metal projection electrodes 6 in the dense area.
[0015]
In the condition selection of the COB ILB process, the arrangement of the metal bump electrodes 6 on each corner of the semiconductor chip located near each apex of the contact surface 14 of the bonding tool 10 and on each side of the semiconductor chip is not uniform. It is necessary to select a condition that does not cause an open defect in a portion where the connection between the inner lead 4a and the metal protruding electrode 6 is easily peeled, such as a portion where the density is changed from dense to sparse. There is a problem that the range of conditions under which the production can be performed is narrowed.
[0016]
Accordingly, it is an object of the present invention to provide a semiconductor device having a chip-on-film (COF) structure in which the selection of conditions in a bonding (ILB) step between an inner lead and a metal bump electrode is eased, and the bonding is performed once. An object of the present invention is to provide a semiconductor device and a method of manufacturing the same, which can prevent an open defect from occurring due to peeling of an inner lead and a metal projection electrode.
[0017]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a semiconductor device having a plurality of protruding electrodes electrically connected to an internal circuit and a dummy protruding electrode electrically insulated from the internal circuit. The surface of the film substrate on which the leads corresponding to the protruding electrodes and the dummy leads corresponding to the dummy protruding electrodes are formed are opposed to each other, and the protruding electrodes and the leads are joined and the dummy protruding electrodes and the dummy leads are connected. It has been joined.
[0018]
According to the structure of the first aspect, in addition to the normal bump electrodes and leads having an electrical function, dummy bump electrodes and dummy leads having no electrical function are formed on the semiconductor chip and the film substrate, respectively. By joining the dummy projecting electrode and the dummy lead in the same manner as the normal projecting electrode and the lead, the joining strength can be reinforced, so that the selection of the conditions in the joining process between the projecting electrode and the lead can be eased, and once the joining is performed. It can be prevented that the lead and the protruding electrode are peeled off and an open defect occurs.
[0019]
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the dummy lead corresponding to the dummy projection electrode is connected to the lead corresponding to the projection electrode.
[0020]
According to the configuration of the second aspect, the same effect as that of the first aspect is obtained. In addition, since the dummy lead is connected to the lead, when plating is performed on the dummy lead and the lead, the plating speed is high. Since the dummy lead and the lead can be plated by plating, the productivity of the dummy lead and the film substrate on which the lead is formed can be improved, and the productivity of the semiconductor device can be improved.
[0021]
According to a third aspect of the present invention, in the semiconductor device according to the second aspect, the protruding electrode corresponding to the lead connected to the dummy lead is arranged next to the dummy protruding electrode. I do.
[0022]
According to the configuration of the third aspect, the same effect as that of the second aspect can be obtained, and in addition, the dummy lead can be connected from the middle of the lead on the bump electrode.
[0023]
According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, the dummy lead is formed only in the semiconductor chip mounting area on the surface of the film substrate. And
[0024]
According to the configuration of the fourth aspect, the same effects as those of the first to third aspects are obtained, and the dummy lead is deformed at the time of bonding because the dummy lead is formed only in the mounting region of the semiconductor chip. Since there are few portions, the contraction force and the restoring force of the dummy lead generated after joining to return to the original shape can be reduced, and the joining between the dummy lead and the dummy projection electrode becomes stronger. As a result, it is possible to further prevent the lead and the protruding electrode from being peeled off and an open defect from occurring.
[0025]
According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, the surface shape of the semiconductor chip is quadrangular, and a dummy projection electrode is formed near a corner of the quadrangle. It is characterized by having been done.
[0026]
According to the structure of the fifth aspect, the open defect of the lead and the protruding electrode is likely to occur near the corner of the square on the surface of the semiconductor chip, and the dummy protruding electrode is formed there and joined to the corresponding dummy lead. Thereby, the joint strength can be effectively reinforced, and the occurrence of open failure can be effectively prevented.
[0027]
According to a sixth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, the surface shape of the semiconductor chip is quadrangular, and the protruding electrode is formed along a side of the quadrilateral. There is a wide interval and a narrow interval between them, and a dummy projection electrode is formed between the projection electrodes at the wide interval.
[0028]
According to the configuration of the sixth aspect, in the portion where the interval between the projecting electrodes formed along the side of the square on the surface of the semiconductor chip is large, open failure of the lead and the projecting electrode is apt to occur, and the dummy projecting electrode is formed there. By forming and joining the dummy lead to the dummy lead, the joint strength can be effectively reinforced, and the occurrence of open failure can be effectively prevented.
[0029]
According to a seventh aspect of the present invention, in the semiconductor device according to the sixth aspect, the interval between the wide portions between the protruding electrodes is 300 μm or more, and the interval between the narrow portions between the protruding electrodes is 300 μm. Less than.
[0030]
If the distance between the protruding electrodes is 300 μm or more, an open defect is particularly likely to occur. Therefore, a dummy protruding electrode is formed between the protruding electrodes having a distance of 300 μm or more based on 300 μm. It is preferable to join with the lead.
[0031]
According to an eighth aspect of the present invention, in the semiconductor device according to any one of the first to seventh aspects, the projection electrode and the dummy projection electrode are made of the same material.
[0032]
According to the structure of the eighth aspect, the same effects as those of the first to seventh aspects can be obtained, and also, the projection electrode and the dummy projection electrode can be formed simultaneously in the same step.
[0033]
According to a ninth aspect of the present invention, in the semiconductor device according to any one of the first to eighth aspects, the lead and the dummy lead are made of the same material.
[0034]
According to the structure of the ninth aspect, the same effects as those of the first to eighth aspects can be obtained, and the lead and the dummy lead can be formed simultaneously in the same step.
[0035]
11. The method of manufacturing a semiconductor device according to claim 10, wherein a plurality of protruding electrodes electrically connected to an internal circuit and a dummy protruding electrode electrically insulated from the internal circuit are formed on a surface of the semiconductor chip. Preparing a film substrate having a lead corresponding to the bump electrode and a dummy lead corresponding to the dummy bump electrode, and a film substrate having a surface formed on the surface of the semiconductor chip and facing the surface of the film substrate. And joining the dummy electrode and the dummy lead at the same time as joining the dummy electrode and the lead.
[0036]
According to the manufacturing method of the tenth aspect, in addition to the normal bump electrode and the lead having the electrical function, the dummy bump electrode and the dummy lead having no electrical function are formed on the semiconductor chip and the film substrate, respectively. In addition, by joining the dummy protruding electrode and the dummy lead in the same manner as the normal protruding electrode and the lead, the bonding strength can be reinforced, so that the once-bonded lead and the protruding electrode are peeled off, and an open defect occurs. Can be prevented.
[0037]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
[0038]
[First Embodiment]
First, a first embodiment will be described. FIG. 1A is a view of the semiconductor device according to the first embodiment of the present invention viewed from the direction of the film base 2, and shows the film base 2 and the sealing resin 7. FIG. 1B is a cross-sectional view along the line AA ′ of the semiconductor device of FIG. FIG. 2 shows a semiconductor chip used in the semiconductor device of the present embodiment, and FIG. 3 shows a method of manufacturing the semiconductor chip. FIG. 4 shows a tape carrier used in the semiconductor device of the present embodiment. FIG. 5 shows an example of the shape and positional relationship of the dummy inner leads and the dummy metal bump electrodes of the semiconductor device of the present embodiment. FIG. 6 shows a method for manufacturing a semiconductor device according to the present embodiment.
[0039]
In the semiconductor device of the present embodiment shown in FIG. 1, the film 1a has insulating and flexible properties, and is formed of a film base 2 formed of a resin such as polyimide and a metal foil such as copper. And a conductor lead 4. A region of the conductor lead 4 that is not covered with the solder resist 3 from the tip of a portion connected to the metal bump electrode 6 formed on the semiconductor chip 5a to the solder resist 3 is filmed out of the inner lead 4a and the inner lead 4a. Among the conductor leads 4 extended on the base material 2, a region connected to an external circuit is referred to as an outer lead 4b. The conductor lead 4 is usually plated. In addition, dummy inner leads 18 are formed corresponding to the dummy metal projecting electrodes 17 formed on the semiconductor chip 5a and in a region where the semiconductor chip 5a is to be mounted (a portion surrounded by a broken line Z in FIG. 4A). I have. The material of the dummy inner lead 18 is the same as the material of the inner lead 4a, and is formed by the same manufacturing method when manufacturing the conductor lead 4 including the inner lead 4a. The same plating as that of the conductor leads 4 is applied to the dummy inner leads 18 as well. The inner lead 4a and the metal bump electrode 6 and the dummy inner lead 18 and the dummy metal bump electrode 17 are joined by intermetallic joining such as eutectic. The area around the inner leads 4a and the dummy inner leads 18 is covered with a sealing resin 7 to protect the surface of the semiconductor chip 5a and secure the strength of the semiconductor device itself.
[0040]
In the semiconductor chip 5a used in the semiconductor device of the present embodiment shown in FIG. 2, the junction between the inner lead 4a and the metal bump electrode 6 of the conventional semiconductor chip 5 is easily peeled, for example, each of the portions without the metal bump electrode 6 A dummy metal projecting electrode 17 having no electrical connection with a circuit in the semiconductor chip 5a is arranged near a corner or the like. Here, the arrangement of the dummy metal projecting electrode 17 near the corner portion means that the outer periphery of the metal projecting electrode formed by connecting a straight line in contact with the end of the metal projecting electrode 6 closest to each side of the semiconductor chip 5a as shown in FIG. This means that the dummy metal protruding electrode 17 is arranged so as to include the vertex near each vertex 15 or at a position outside the metal protruding electrode outer periphery 15. In another example, the dummy metal projection electrodes 17 are also arranged at sparse portions where the metal projection electrodes 6 on each side are sparse and dense as indicated by the dashed-line portion P in FIG. The dummy metal bump electrodes 17 are formed similarly to the metal bump electrodes 6.
[0041]
A method for forming the dummy metal bump electrodes 17 and the metal bump electrodes 6 will be described. Here, the plating bump method will be described as an example. FIG. 3 is a main cross-sectional view of each step showing a method of forming the metal bump electrodes 6 and the dummy metal bump electrodes 17 by the plating bump method, and particularly is a cross-sectional view in which a cross section of an electrode pad portion is enlarged.
[0042]
First, as shown in FIG. 3A, an electrode pad 19 made of aluminum or copper of the semiconductor chip 5a on which the metal bump electrode 6 and the dummy metal bump electrode 17 are formed is formed. In order to enhance the adhesive force of the metal bumps 6 and to prevent the metal material for the metal bump electrodes 6 and the dummy metal bump electrodes 17 from diffusing to the electrode pads 19, the under bump metal is formed on the semiconductor chip 5a by sputtering. The layer 20 is formed by lamination. The cross-sectional shape of the under-bump metal layer 20 formed here is an anchor shape in order to strengthen the adhesion between the metal bump electrode 6 and the dummy metal bump electrode 17 to be formed in a later step. The under bump metal layer 20 is formed to form In FIG. 3A, reference numeral 21 denotes a protective layer, which is formed by a chemical vapor deposition (CVD) method.
[0043]
Next, as shown in FIG. 3 (b), a region where the metal bump electrode 6 and the dummy metal bump electrode 17 are formed on the surface of the electrode pad 19 is opened, and the resist layer 22 covering the other surface of the semiconductor chip 5a is lithographically formed. Form.
[0044]
Next, as shown in FIG. 3C, the metal bump electrodes 6 and the dummy metal bump electrodes 17 are formed on the electrode pads 19 on the semiconductor chip 5a by plating.
[0045]
Then, as shown in FIG. 3D, the resist layer 22 is removed, and then the under bump metal layer 20 other than the lower surface area of the metal bump electrode 6 and the dummy metal bump electrode 17 is removed by etching. And a dummy metal projection electrode 17 is formed on the electrode pad 19. The difference between the metal bump electrode 6 and the dummy metal bump electrode 17 is whether the electrode pad 19 in each lower layer is connected or not connected to a circuit in the semiconductor chip 5a. The protruding electrode 17 is not connected to a circuit in the semiconductor chip 5a.
[0046]
Next, a tape carrier used in the semiconductor device of the present embodiment will be described with reference to FIG. FIG. 4A is a plan view of the tape carrier used in the semiconductor device of the present embodiment as viewed from the conductor lead side. FIG. 4B is a cross-sectional view of the tape carrier of FIG.
[0047]
The film 1a has insulating and flexible properties, and is composed of a film base 2 formed of a resin such as polyimide and a conductor lead 4 formed of a metal foil such as copper. A region of the conductor lead 4 that is not covered with the solder resist 3 from the tip of a portion connected to the metal bump electrode 6 formed on the semiconductor chip 5a to the solder resist 3 is filmed out of the inner lead 4a and the inner lead 4a. Among the conductor leads 4 extended on the base material 2, a region connected to an external circuit is referred to as an outer lead 4b. The conductor lead 4 is plated with tin or gold. Further, dummy inner leads 18 are formed corresponding to the dummy metal protruding electrodes 17 formed on the semiconductor chip 5a and in a region where the semiconductor chip 5a is mounted (surrounded by a broken line Z). The material of the dummy inner lead 18 is the same as the material of the inner lead 4a, and is formed by the same manufacturing method when manufacturing the conductor lead 4 including the inner lead 4a. The same plating as that of the conductor leads 4 is applied to the dummy inner leads 18 as well.
[0048]
The contact area between the dummy inner lead 18 and the dummy metal bump electrode 17 may be at least the smallest area among the contact surfaces between the inner lead 4a and the metal bump electrode 6. 5 (a) and 5 (b) is in the area of the dummy metal bump electrode 17 and may be a curved shape or a polygon. Also, as shown in FIGS. 5C and 5D, the shape may be a curved shape or a polygon beyond the dummy metal projecting electrode 17 region.
[0049]
Next, a method for manufacturing a semiconductor device of the present invention will be described with reference to FIG.
[0050]
A semiconductor chip 5a is mounted on a bonding stage 11, and a film 1a is formed on the inner lead 4a and the dummy inner lead 18 of the film 1a by using a forming plate 8 having an opening 12 through which a bonding tool 10 enters and leaves and a clamper 9. A gap is provided between the metal protruding electrode 6 and the dummy metal protruding electrode 17 on the chip 5a so as to be fixed (FIG. 6A). Then, after the metal bump electrode 6 and the dummy metal bump electrode 17 on the semiconductor chip 5a and the inner lead 4a and the dummy inner lead 18 of the film 1a are respectively set at predetermined positions, the bonding tool 10 is lowered while deforming the film 1a. Then, the inner lead 4a and the metal protruding electrode 6 and the dummy inner lead 18 and the dummy metal protruding electrode 17 are bonded by a thermocompression bonding method (FIG. 6B). The thermocompression bonding method is to apply a temperature (approximately 300 ° C. to 500 ° C.) and a load required for eutectic fusion or solid phase diffusion of the plating material and the metal projection material applied to the inner lead 4a and the dummy inner lead 18. In this method, the inner lead 4a and the metal bump electrode 6 and the dummy inner lead 18 and the dummy metal bump electrode 17 are joined. After pressurizing and heating for a predetermined time, the bonding tool 10 rises and separates.
[0051]
In this manner, an anchor point formed by joining the dummy metal bump electrode 17 and the dummy inner lead 18 can be formed simultaneously with the joining of the metal bump electrode 6 and the inner lead 4a. The dummy inner lead 18 on the tape carrier at the anchor point is not extended to the edge of the opening 12 of the clamper 9 and is formed in the mounting area of the semiconductor chip 5a. After the bonding tool 10 is released after being pressurized and heated, the shrinkage force generated when the film 1a falls to room temperature and the elasticity generated by the deformation of the film 1a pressed down by the bonding tool 10 restores the film 1a. Among the forces, the contraction force and the restoring force due to the conductor lead can be reduced. Therefore, at the anchor point, the dummy inner lead 18 is less likely to be separated from the dummy metal projection electrode 17 than at the junction between the inner lead 4 a extending to the edge of the opening 12 of the clamper 9 and the metal projection electrode 6.
[0052]
This anchor point is formed on the semiconductor chip 5a where the connection between the inner lead 4a and the metal bump electrode 6 is easily peeled, for example, on each corner on the semiconductor chip 5a located near each apex of the contact surface 14 of the bonding tool 10. By arranging the metal projection electrodes 6 on each side of the semiconductor chip 5a in a sparse and dense portion instead of being arranged uniformly, the metal projection electrodes 6 on the inner leads 4a can be arranged more sparsely than when there is no anchor point. Can be prevented from occurring.
[0053]
Then, the sealing resin 7 is used to protect the joint between the inner lead 4a and the metal bump electrode 6 and the joint between the anchor point and the surface of the semiconductor chip 5a where the circuit exists, and to secure the mechanical strength of the entire semiconductor device. The semiconductor device of the present embodiment is completed by injecting it into the gap between the film 1a and the semiconductor chip 5a using the resin supply nozzle 13 (FIG. 6C).
[0054]
As described above, according to the present embodiment, metal bump electrode 6 on semiconductor chip 5a mounted on bonding stage 11 and opening 12 into which bonding tool 10 facing bonding stage 11 is inserted are provided. The inner leads 4a formed on the tape carrier (film 1a) fixed by the fixing members (8, 9) are sandwiched between the bonding stage 11 and the bonding tool 10 and pressed to press the metal projecting electrodes 6 A dummy metal projecting electrode 17 having no electrical connection with the internal circuit on a semiconductor chip 5a, and a tape carrier on a tape carrier. And a dummy inner lead 1 formed in the mounting area of the semiconductor chip 5a so as to correspond to the dummy metal bump electrode 17. By providing an anchor point that can be joined bets, it relaxes the selection conditions in ILB step is pulling peeling the inner leads 4a from the metal projection electrodes 6 open defect is can be prevented from being generated.
[0055]
In the present embodiment, the dummy inner leads 18 are formed only in the mounting area of the semiconductor chip 5a. However, a part of the dummy inner leads 18 may extend outside the mounting area of the semiconductor chip 5a. Forming only in the mounting area of the semiconductor chip 5a can further reduce the contraction force and the restoring force by the above-described conductor leads, and can further enhance the effect of the present invention.
[0056]
[Second embodiment]
Next, a second embodiment will be described. FIG. 7 is a view of the semiconductor device according to the second embodiment of the present invention viewed from the direction of the film substrate 2, and shows the film substrate 2 and the sealing resin 7.
[0057]
In the present embodiment, unlike the first embodiment, the inner lead 4a corresponding to the metal bump electrode 6 is connected to the dummy inner lead 18 corresponding to the dummy metal bump electrode 7, unlike the first embodiment. Other configurations are the same as those of the first embodiment. Hereinafter, a configuration different from that of the first embodiment will be described in detail.
[0058]
Since the inner leads 4a are connected to the dummy inner leads 18 so as to connect all of them from the outer leads 4b to the dummy inner leads 18, if the electrodes are brought into contact with a part of the conductor leads 4, the outer leads 4b Electrolytic plating can be performed up to the dummy inner leads 18.
[0059]
As described above, the conductor leads 4 and the dummy inner leads 18 are plated with tin or gold. Plating methods are broadly classified into electroless plating and electrolytic plating, and tin and gold can be applied by electroless plating. Since the electroless plating is a process using a chemical reaction, the reaction speed of the plating proceeds slowly. On the other hand, in the case of electrolytic plating, the reaction speed of plating is proportional to the electric power because the process is performed by applying electric power to the material to be plated. In general, the reaction speed of electrolytic plating is higher than that of electroless plating. Therefore, in the present embodiment, as shown in FIG. 7, since the connection is made from the outer lead 4b to the dummy inner lead 18, the time required to obtain a predetermined film thickness is shorter than in the case of electroless plating. Plating can be used, and the productivity of the film 1a (see FIG. 1B) can be improved.
[0060]
It should be noted that there is no problem even when the inner lead 4a and the dummy inner lead 18 are connected even when the electroless plating is used.
[0061]
Next, the arrangement and connection of the inner leads 4a and the dummy inner leads 18 will be described in detail.
[0062]
First, a conductor pattern (conductor lead 4) including the inner leads 4a other than the dummy inner leads 18 is arranged. Second, the dummy inner leads 18 are made to correspond to the dummy metal projecting electrodes 17, and the dummy inner leads 18 are arranged in a region where the semiconductor chip 5a is mounted (see a portion surrounded by a broken line Z in FIG. 4A). . As described in the first embodiment, the contact area between the dummy inner lead 18 and the dummy metal bump electrode 17 is equal to or greater than the smallest area among the contact surfaces between the inner lead 4a and the metal bump electrode 6. 5 (a) and 5 (b), the shape of the dummy inner lead 18 is within the area of the dummy metal bump electrode 17 and may be curved or polygonal. good. Also, as shown in FIGS. 5C and 5D, the shape may be a curved shape or a polygon beyond the dummy metal projecting electrode 17 region.
[0063]
Third, the dummy inner leads 18 and the inner leads 4a are connected. In this method, the lead is extended from the tip of the inner lead 4a toward the dummy inner lead 18. The extended lead path may be a straight line or a curved line as long as it is within a region where the semiconductor chip 5a is mounted (see a portion surrounded by a broken line Z in FIG. 4A). When the inner lead 4 a corresponding to the metal bump electrode 6 adjacent to the dummy metal bump electrode 17 is connected to the dummy inner lead 18 corresponding to the dummy metal bump electrode 17, the inner lead 4 a on the metal bump electrode 6 is connected. The lead may be extended from the middle and connected to the dummy inner lead 18.
[0064]
As in the first embodiment, the dummy inner lead 18 and the connection portion between the dummy inner lead 18 and the inner lead 4a are the same as the material of the inner lead 4a, and are formed of the conductor lead 4 including the inner lead 4a. It is formed on the film substrate 2 in the same step at the same time during production. Using the film 1a thus formed, a semiconductor device is manufactured by the method shown in FIG. 6, as in the first embodiment.
[0065]
As described above, according to the present embodiment, the same effects as those of the first embodiment can be obtained. In addition, the dummy inner leads 18 are connected to the inner leads 4a to perform plating on them. In this case, since the dummy inner leads 18 can be plated together with the conductor leads 4 by electrolytic plating at a high plating lamination speed, the productivity of the film 1a on which the dummy inner leads 18 are formed is improved, and the productivity of the semiconductor device is improved. Can be achieved.
[0066]
【The invention's effect】
As described above, according to the present invention, in addition to a normal bump electrode and a lead having an electrical function, a dummy bump electrode and a dummy lead having no electrical function are formed on a semiconductor chip and a film substrate, respectively. By joining the dummy projecting electrode and the dummy lead in the same manner as the normal projecting electrode and the lead, the joining strength can be reinforced, so that the selection of the conditions in the joining process between the projecting electrode and the lead can be eased, and once the joining is performed. It can be prevented that the lead and the protruding electrode are peeled off and an open defect occurs.
[0067]
When the dummy lead and the lead are plated by adopting a configuration in which the dummy lead is connected to the lead, the dummy lead and the lead can be plated together by electrolytic plating at a high plating rate. In addition, the productivity of the film substrate on which the leads are formed can be improved, and the productivity of the semiconductor device can be improved.
[0068]
In addition, since the dummy leads are formed only in the mounting area of the semiconductor chip, there are few portions where the dummy leads are deformed at the time of bonding, so that the shrinkage force generated after bonding causes the dummy leads to return to the original shape. And the restoring force can be reduced, the bonding between the dummy lead and the dummy protruding electrode becomes stronger, and it is possible to further prevent the lead and the protruding electrode from being peeled off and an open defect from occurring.
[0069]
Also, a dummy projection electrode is formed near the corner of the surface of the semiconductor chip or between the projection electrodes at a wide space where the open defect between the lead and the projection electrode is likely to occur, and the corresponding dummy lead is joined thereto. Thereby, the joint strength can be effectively reinforced, and the occurrence of open failure can be effectively prevented.
[Brief description of the drawings]
FIG. 1A is a plan view seen from the direction of a film substrate of a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line AA ′ of FIG. .
FIG. 2 is a plan view showing an arrangement of a semiconductor chip of the semiconductor device according to the embodiment of the present invention and metal bump electrodes formed thereon.
FIG. 3 is a main cross-sectional view for each step showing a method for forming a metal bump electrode on a semiconductor chip of the semiconductor device according to the embodiment of the present invention;
FIG. 4A is a plan view illustrating a tape carrier of the semiconductor device according to the first embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along line BB ′ of FIG.
FIGS. 5A to 5D are diagrams illustrating an example of a shape and a positional relationship of a dummy inner lead and a dummy metal protrusion electrode of the semiconductor device according to the embodiment of the present invention;
FIG. 6 is a cross-sectional view showing a step of assembling the semiconductor device according to the embodiment of the present invention;
FIG. 7 is a plan view seen through from a direction of a film base of a semiconductor device according to a second embodiment of the present invention.
8A is a plan view of a conventional semiconductor device viewed from a conductor lead side, and FIG. 8B is a cross-sectional view taken along the line CC ′ of FIG. 8A.
FIG. 9 is a cross-sectional view showing a COF assembly process of a conventional semiconductor device.
FIG. 10A is a plan view showing an arrangement of a semiconductor chip of a conventional semiconductor device and a metal bump electrode formed thereon, and FIG. 10B is a plan view showing a general bonding tool viewed from a side in contact with a film. FIG.
11A is a plan view of a state in an ILB in a COF assembly process of a conventional semiconductor device as viewed from a film side, FIG. 11B is a cross-sectional view taken along the line DD ′ of FIG. (c) is a cross-sectional view of the state immediately after the ILB in the COF assembly process.
[Explanation of symbols]
1 Film
1a film
2 Film substrate
3 Solder resist
4 Conductor lead
4a Inner lead
4b Outer lead
5 Semiconductor chip
5a Semiconductor chip
6 Metal bump electrodes
6a The outermost metal projection electrode among the metal projection electrodes 6 in the dense area
7 sealing resin
8 Forming board
9 Clamper
10. Bonding tool
11 Bonding stage
12 Opening of clamper
13 Resin supply nozzle
14 Contact surface of bonding tool with film substrate
15 Metal bump electrode
16 Outline of contact surface of bonding tool
17 Dummy metal bump electrode
18 Dummy inner lead
19 Electrode pad
20 Under bump metal layer
21 Protective layer
22 Resist layer

Claims

内部回路と電気的に接続された複数の突起電極および前記内部回路と電気的に絶縁されたダミー突起電極が表面に形成された半導体チップの前記表面と、前記突起電極と対応するリードおよび前記ダミー突起電極と対応するダミーリードが表面に形成されたフィルム基板の前記表面とが対向配置され、前記突起電極と前記リードとが接合されるとともに前記ダミー突起電極と前記ダミーリードとが接合された半導体装置。A plurality of protruding electrodes electrically connected to an internal circuit, and a dummy chip electrode electrically insulated from the internal circuit formed on a surface of the semiconductor chip; and a lead and the dummy corresponding to the protruding electrode. A semiconductor in which the surface of the film substrate on which the dummy electrode corresponding to the projecting electrode is formed is disposed so as to face each other, and the projecting electrode and the lead are joined and the dummy projecting electrode and the dummy lead are joined; apparatus.

前記ダミー突起電極と対応するダミーリードは、前記突起電極と対応するリードと接続されていることを特徴とする請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein a dummy lead corresponding to the dummy projection electrode is connected to a lead corresponding to the projection electrode.

前記ダミーリードに接続された前記リードと対応する前記突起電極は、前記ダミー突起電極の隣に配置されていることを特徴とする請求項２に記載の半導体装置。The semiconductor device according to claim 2, wherein the protruding electrode corresponding to the lead connected to the dummy lead is arranged next to the dummy protruding electrode.

前記ダミーリードは前記フィルム基板の表面の前記半導体チップの搭載領域内にのみ形成されたことを特徴とする請求項１〜３のうちいずれかに記載の半導体装置。The semiconductor device according to claim 1, wherein the dummy lead is formed only in a mounting area of the semiconductor chip on a surface of the film substrate.

前記半導体チップの表面形状が四角形であり、その四角形のコーナー部近傍に前記ダミー突起電極が形成されたことを特徴とする請求項１〜４のうちいずれかに記載の半導体装置。5. The semiconductor device according to claim 1, wherein a surface shape of the semiconductor chip is quadrangular, and the dummy bump electrode is formed near a corner of the quadrangular shape. 6.

前記半導体チップの表面形状が四角形であり、その四角形の辺に沿って形成された前記突起電極間の間隔の広い部分と狭い部分とがあり、前記間隔の広い部分の突起電極間に前記ダミー突起電極が形成されたことを特徴とする請求項１〜４のうちいずれかに記載の半導体装置。The semiconductor chip has a quadrangular surface shape, and has a wide portion and a narrow portion between the protruding electrodes formed along the sides of the quadrilateral, and the dummy protrusions are provided between the protruding electrodes at the wide portion. The semiconductor device according to claim 1, wherein an electrode is formed.

前記突起電極間の間隔の広い部分の間隔は３００μｍ以上であり、前記突起電極間の間隔の狭い部分の間隔は３００μｍ未満であることを特徴とする請求項６に記載の半導体装置。7. The semiconductor device according to claim 6, wherein the interval between the wide portions between the protruding electrodes is 300 μm or more, and the interval between the narrow portions between the protruding electrodes is less than 300 μm.

前記突起電極とダミー突起電極とが同一材料からなることを特徴とする請求項１〜７のうちいずれかに記載の半導体装置。8. The semiconductor device according to claim 1, wherein the bump electrode and the dummy bump electrode are made of the same material.

前記リードとダミーリードとが同一材料からなることを特徴とする請求項１〜８のうちいずれかに記載の半導体装置。9. The semiconductor device according to claim 1, wherein the lead and the dummy lead are made of the same material.

内部回路と電気的に接続された複数の突起電極および前記内部回路と電気的に絶縁されたダミー突起電極が表面に形成された半導体チップを準備する工程と、前記突起電極と対応するリードおよび前記ダミー突起電極と対応するダミーリードが表面に形成されたフィルム基板とを準備する工程と、前記半導体チップの表面と前記フィルム基板との表面とを対向させて前記突起電極と前記リードとを接合すると同時に前記ダミー突起電極と前記ダミーリードとを接合する工程とを含む半導体装置の製造方法。Preparing a semiconductor chip having a plurality of protruding electrodes electrically connected to an internal circuit and a dummy protruding electrode electrically insulated from the internal circuit formed on the surface; A step of preparing a film substrate on which a dummy lead corresponding to the dummy protrusion electrode is formed, and bonding the protrusion electrode and the lead by facing the surface of the semiconductor chip and the surface of the film substrate. A method of manufacturing a semiconductor device, comprising: simultaneously bonding the dummy protrusion electrode and the dummy lead.