JP2004241635A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004241635A JP2004241635A JP2003029693A JP2003029693A JP2004241635A JP 2004241635 A JP2004241635 A JP 2004241635A JP 2003029693 A JP2003029693 A JP 2003029693A JP 2003029693 A JP2003029693 A JP 2003029693A JP 2004241635 A JP2004241635 A JP 2004241635A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wirings
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】配線間に空間を形成することにより配線間の寄生容量のばらつきを低減する。
【解決手段】基板上に第1の絶縁膜1を形成し、第1の絶縁膜1上に金属層および第2の絶縁膜4を順次形成する工程と、金属層および第2の絶縁膜4を同時にパターンニングすることにより金属層から複数の配線3を形成する工程と、配線間および配線上に第3の絶縁膜6bを形成し、第3の絶縁膜6bの表面を第2の絶縁膜4が露出するまで研磨する工程と、配線間の第3の絶縁膜6bを選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第3の絶縁膜6b上に第4の絶縁膜9を形成する工程とを含む。これにより、空間8b〜8dを形成することができ、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。
【選択図】 図10
【解決手段】基板上に第1の絶縁膜1を形成し、第1の絶縁膜1上に金属層および第2の絶縁膜4を順次形成する工程と、金属層および第2の絶縁膜4を同時にパターンニングすることにより金属層から複数の配線3を形成する工程と、配線間および配線上に第3の絶縁膜6bを形成し、第3の絶縁膜6bの表面を第2の絶縁膜4が露出するまで研磨する工程と、配線間の第3の絶縁膜6bを選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第3の絶縁膜6b上に第4の絶縁膜9を形成する工程とを含む。これにより、空間8b〜8dを形成することができ、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。
【選択図】 図10
Description
【0001】
【発明の属する技術分野】
この発明は、配線を有する半導体装置に関し、特には、微細バターン配線間の絶縁層にエッチングにより空間を形成することにより配線間の寄生容量を低減した半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
配線間に空間を形成することにより、配線間の誘電率を低減できることが報告されている(例えば、非特許文献1参照)。また、半導体デバイスへの具体的な適用としては、配線間をプラズマCVD法によるシリコン酸化膜を堆積させ、配線間にボイド(空間)を形成させることで、配線間の寄生容量を低減する方法がある(例えば、特許文献1参照)。
【0003】
図12は、特許文献1に基づく従来の半導体装置を示す断面図である。逆テーパ形状に形成された下層配線103a〜103cおよび絶縁膜101上にシリコン酸化膜からなる層間絶縁膜105をプラズマCVD法により堆積する。この際、下層配線103a〜103cが逆テーパ形状をしているため、層間絶縁膜105は被覆性の低い(つきまわりが悪くなる条件)酸化膜で形成することにより、下層配線の相互間には空気層(ボイド)106が形成され、中空配線となる。
【0004】
【非特許文献1】
Tetsuya Ueda et al., ”A Novel Air Gap Integration Scheme for Multi−level Interconnects using Self−aligned Via Plugs”, Symposium on VLSI Digest
of Technical Papers, p.46, 1998
【特許文献1】
特開2001−351971号公報(図1)
【0005】
【発明が解決しようとする課題】
図12に示す従来の方法では、シリコン酸化膜を配線間に自己整合で堆積膜が埋め込まれるため、空気層106が配線103a〜103cの形状出来栄えや、シリコン酸化膜105の埋め込み形状ばらつきに左右され、半導体装置の寄生容量にもばらつきが発生していた。そのため、半導体装置の動作特性にばらつきが発生し、また、半導体装置の設計段階での寄生容量を含めた動作スピードも正確に見積ることが容易でなかった。
【0006】
したがって、この発明の目的は、上記のような事情を考慮してなされたものであり、配線間に空間を形成することにより配線間の寄生容量のばらつきを低減した半導体装置およびその製造方法を提供することである。
【0007】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項1記載の半導体装置は、基板上に複数の配線が形成されるとともに、前記配線は上部に絶縁膜を有し、前記配線間および配線上に別の絶縁膜が形成され、前記配線間の絶縁膜に溝が選択的に形成され、前記別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっている。
【0008】
このように、基板上に複数の配線が形成されるとともに、配線は上部に絶縁膜を有し、配線間および配線上に別の絶縁膜が形成され、配線間の絶縁膜に溝が選択的に形成され、別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっているので、特に配線密集箇所において、配線の相互間に空間を形成することができる。この空間は真空または気体が存在する状態であり、これは層間絶縁膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。
【0009】
請求項2記載の半導体装置は、請求項1記載の半導体装置において、層間絶縁膜は配線間の絶縁膜より被覆性が低い。このように、層間絶縁膜は配線間の絶縁膜より被覆性が低いので、SOG等の被覆性の低い層間絶縁膜により、配線間に空間を正確に形成することができる。
【0010】
請求項3記載の半導体装置は、請求項1または2記載の半導体装置において、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第1のシリコン窒化膜で形成され、配線は前記第1のシリコン窒化膜の上部から第2のシリコン窒化膜で覆われている。このように、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第1のシリコン窒化膜で形成され、配線は第1のシリコン窒化膜の上部から第2のシリコン窒化膜で覆われているので、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【0011】
請求項4記載の半導体装置の製造方法は、基板上に第1の絶縁膜を形成し、前記第1の絶縁膜上に金属層および第2の絶縁膜を順次形成する工程と、前記金属層および前記第2の絶縁膜を同時にパターンニングすることにより前記金属層から複数の配線を形成する工程と、前記配線間および配線上に第3の絶縁膜を形成し、前記第3の絶縁膜の表面を前記第2の絶縁膜が露出するまで研磨する工程と、前記配線間の前記第3の絶縁膜を選択的にエッチングして溝を形成する工程と、前記溝を埋め込まないように前記第3の絶縁膜上に第4の絶縁膜を形成する工程とを含む。
【0012】
このように、配線間の第3の絶縁膜を選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第3の絶縁膜上に第4の絶縁膜を形成する工程とを含むので、特に配線の密集箇所に限定し、配線相互間の第3の絶縁膜上をパターニングし、第3の絶縁膜を選択エッチングより除去して溝を形成し、被覆性の低い第4の絶縁膜の堆積で空間を形成することができる。これにより、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。さらに、従来例のような自己整合ではないので、配線間の空間寸法を正確に見積ることができる。
【0013】
請求項5記載の半導体装置の製造方法は、請求項4記載の半導体装置の製造方法において、第4の絶縁膜は第3の絶縁膜より被覆性を低い層間絶縁膜で形成する。このように、第4の絶縁膜は第3の絶縁膜より被覆性を低い層間絶縁膜で形成するので、SOG等の被覆性の低い層間絶縁膜が溝内に埋め込まれず、第3の絶縁膜に空間がより形成され易くなる。
【0014】
請求項6記載の半導体装置の製造方法は、請求項4または5記載の半導体装置の製造方法において、第2の絶縁膜は、シリコン窒化膜である。このように、第2の絶縁膜は、シリコン窒化膜であるので、配線上部にシリコン窒化膜のハードマスクを形成することができる。
【0015】
請求項7記載の半導体装置の製造方法は、請求項4または5記載の半導体装置の製造方法において、第3の絶縁膜は、シリコン酸化膜である。このように、第3の絶縁膜は、シリコン酸化膜であるので、被覆性の良いCVD法で堆積することができる。
【0016】
請求項8記載の半導体装置の製造方法は、請求項4,5または7記載の半導体装置の製造方法において、金属層および第2の絶縁膜を同時にパターンニングした後、前記配線間および配線上に第3の絶縁膜を形成する前に、前記配線をシリコン窒化膜で覆う。このように、金属層および第2の絶縁膜を同時にパターンニングした後、配線間および配線上に第3の絶縁膜を形成する前に、配線をシリコン窒化膜で覆うので、シリコン窒化膜に対して第3の絶縁膜であるシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【0017】
【発明の実施の形態】
この発明の実施の形態を図1〜図11に基づいて説明する。図1〜図10は、この発明の実施の形態による半導体装置の製造方法を示す断面図である。
【0018】
図1〜図10に示すように、この半導体装置は、基板上に複数の配線3a,3b,3c,3dが形成されるとともに、配線は上部に絶縁膜4を有し、配線間および配線上に別の絶縁膜6bが形成され、配線間の絶縁膜6bに溝8b’,8c’,8d’が形成され、別の絶縁膜6b上に層間絶縁膜9が形成されるとともに、溝内は空間8b,8c,8dとなっている。
【0019】
この場合、図1に示すように、シリコン基板(図示せず)の上方に絶縁膜(第1の絶縁膜)1を形成する。該絶縁膜1にはシリコン基板(図示せず)と、後に形成されるCu配線が電気的に繋がるWプラグ2a,2b,2c,2dを有する。絶縁膜1上にめっき法によりCu膜(金属層)3を堆積後、プラズマCVD法により第1のシリコン窒化膜(第2の絶縁膜)4を形成し、レジスト膜5を塗布し、このレジストを露光、現像することによりレジストマスク5a〜5dを形成する。
【0020】
次に、図2に示すように、レジストマスク5a〜5dのパターニングに従い、エッチングでシリコン窒化膜のハードマスク4a〜4dを形成後、エッチングによりCuの配線3a〜3dが形成される。図3に示すように、アッシング、ポリマー除去洗浄により、レジストマスク5a〜5dが除去される。
【0021】
次に、図4に示すように、被覆性の良いCVD法で、ハードマスク上部から第2のシリコン窒化膜6aを堆積後、配線間および配線上にシリコン酸化膜(第3の絶縁膜)6bを堆積させる。図5に示すように、シリコン酸化膜6b上を、CMP(Chemical Mechanical Polishing)研磨により、ハードマスク4a〜4d上のシリコン窒化膜6aの表面が完全に出るまで、シリコン酸化膜6bを平坦化除去することで、Cu配線3a,3b,3c,3dを有する配線層が形成される。この後、図6に示すように、配線の密集箇所のシリコン酸化膜6bのみがエッチングされるようにレジストマスク7を形成する。なお、レジストマスク7を配線の密集箇所の範囲を限定するのは、Cu配線は酸化膜に比べ機械的強度は低く、空間の増加による半導体装置全体の機械的強度の劣化を防ぐことにある。
【0022】
次に、図7に示すように、レジストマスク7で覆われていない配線の密集箇所において、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングし、溝8b’,8c’,8d’が形成され、アッシング、ポリマー除去洗浄によりレジストマスク7が除去され、図8に示す形態となる。
【0023】
次に、図9に示すように、配線3a〜3d及び絶縁膜6bの上に被覆性の低いSOGからなる層間絶縁膜(第4の絶縁膜)9をスピンコート法より塗布する。この際、溝8b’,8c’,8d’を埋め込まないように層間絶縁膜9を形成することで、配線3b〜3dの相互間には空間8b〜8dが形成され、中空配線となる。なお、層間絶縁膜9は被覆性の低い絶縁膜で形成することが好ましい。それにより、空間8b〜8dがより形成され易くなる。
【0024】
ここで、被覆性の低い条件とは、使用するSOGにより異なるが、一般的には、溶剤を少なくし、粘性を上げることである。この後、熱処理により硬化させるが、具体的には、150℃〜160℃で溶剤を気化させ、300℃〜450℃脱水素反応によりSi−O結合を促進させる。その後CMP研磨により表面を平坦化する。
【0025】
次に、層間絶縁膜9上にパターニング、エッチングすることにより、図10に示すように層間絶縁膜9にはビアホール10a〜10dが形成される。
【0026】
上記実施の形態によれば、第3の絶縁膜6bをエッチングして形成した空間(溝)8b〜8dの幅が狭いため、層間絶縁膜9を堆積した際に下層配線の相互間には堆積されず空間のままでの状態であることができる。空間8b〜8dは層間絶縁膜(第3の絶縁膜)6bに比べて比誘電率が非常に低いので、薄いシリコン窒化膜6aを有する構造であっても、配線間の寄生容量を激減させることができる。これにより、素子の動作スピードの低下を抑制することができる。
【0027】
つまり、真空中の誘電率をε0とし、配線間の層間絶縁膜の比誘電率をεとし、配線間の対向している面積をSとし、配線間の距離をdとすると、配線間の寄生容量Cは下記(式1)により求められる。
【0028】
C=(ε0×ε×S)/d ……(式1)
この(式1)から層間絶縁膜の誘電率を下げることにより、配線間の寄生容量を下げることができることがわかる。また、配線間の距離dが大きいときは寄生容量Cが小さくなる。
【0029】
図10の形態において、配線3b,3cの配線間の層間絶縁膜による寄生容量をC1,C3とおき、空間8bの配線間寄生容量をC2と、配線3b,3c間の寄生容量Cは、下記(式2)により求められる。
【0030】
1/C=(1/C1)+(1/C2)+(1/C3) ……(式2)
ここで、C1,C2,C3の距離をd1,d2,d3、比誘電率をε1,ε2,ε3とおくと、ε1=ε3=ε、ε2≒1であり、また、簡略化のため配線間は左右対称であると仮定し、d1≒d3とおくと、(式1)、(式2)より寄生容量Cは、
C≒(ε0×ε×S)/(2×d1+ε×d2) ……(式3)
となる。
【0031】
ここで、配線間の対向している面積S、距離d1,d2が正確に判断できれば、ε0は物理定数であり、εは層間関絶縁膜の材料値であるので、寄生容量Cは容易に見積れる。図10に示す本実施形態では、従来方式の図12に比べ、配線間の空間をエッチングにより加工形成しているため、上記寸法は容易に判断できることは明らかである。
【0032】
また、(式1)より寄生容量Cは、配線間の距離dが小さいとき、即ち配線の密集箇所に限定できる問題であることもわかる。本実施の形態での配線の密集箇所の定義は、ある配線がその配線に最も近い配線との間で(式3)に基づき算出した寄生容量値が、その半導体装置上で最も近い配線間に空間を入れた寄生容量値よりも大きい場合、その配線は密集箇所である。
【0033】
図11には、配線TEGにおける有効比誘電率における従来方式と本発明の実施の形態(本方式)との比較を示すグラフである。棒グラフは有効比誘電率を示し、ロットが異なるウエハを抜粋し比較したものである。有効比誘電率はウエハ内での平均化した値であり、有効誘電率のばらつきが従来方式よりも低減されている。具体的には、有効誘電率のばらつき均一性は、±15%から±5%以下に低減されている。その結果、寄生容量のばらつきも低減されることになり、本発明の有効性を示している。
【0034】
尚、本発明はシリコン基板上に形成した絶縁膜上の配線層に限定されず、その配線層より上層の配線層にも実施することが可能である。また、図9において、層間絶縁膜9にはスピンコート法によるSOGにより形成したが、被覆性が低いければ、プラズマCVD法による層間絶縁膜形成でもよい。
【0035】
また、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。
【0036】
【発明の効果】
この発明の請求項1記載の半導体装置によれば、基板上に複数の配線が形成されるとともに、配線は上部に絶縁膜を有し、配線間および配線上に別の絶縁膜が形成され、配線間の絶縁膜に溝が選択的に形成され、別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっているので、特に配線密集箇所において、配線の相互間に空間を形成することができる。この空間は真空または気体が存在する状態であり、これは層間絶縁膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。
【0037】
請求項2では、層間絶縁膜は配線間の絶縁膜より被覆性が低いので、SOG等の被覆性の低い層間絶縁膜により、配線間に空間を正確に形成することができる。
【0038】
請求項3では、配線間の絶縁膜はシリコン酸化膜で形成され、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第1のシリコン窒化膜で形成され、配線は第1のシリコン窒化膜の上部から第2のシリコン窒化膜で覆われているので、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【0039】
この発明の請求項4記載の半導体装置の製造方法によれば、基板上に第1の絶縁膜を形成し、第1の絶縁膜上に金属層および第2の絶縁膜を順次形成する工程と、金属層および第2の絶縁膜を同時にパターンニングすることにより金属層から複数の配線を形成する工程と、配線間および配線上に第3の絶縁膜を形成し、第3の絶縁膜の表面を第2の絶縁膜が露出するまで研磨する工程と、配線間の第3の絶縁膜を選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第3の絶縁膜上に第4の絶縁膜を形成する工程とを含むので、特に配線の密集箇所に限定し、配線相互間の第3の絶縁膜上をパターニングし、第3の絶縁膜を選択エッチングより除去して溝を形成し、被覆性の低い第4の絶縁膜の堆積で空間を形成することができる。これにより、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。さらに、従来例のような自己整合ではないので、配線間の空間寸法を正確に見積ることができる。
【0040】
請求項5では、第4の絶縁膜は第3の絶縁膜より被覆性を低い層間絶縁膜で形成するので、SOG等の被覆性の低い層間絶縁膜が溝内に埋め込まれず、第3の絶縁膜に空間がより形成され易くなる。
【0041】
請求項6では、第2の絶縁膜は、シリコン窒化膜であるので、配線上部にシリコン窒化膜のハードマスクを形成することができる。
【0042】
請求項7では、第3の絶縁膜は、シリコン酸化膜であるので、被覆性の良いCVD法で堆積することができる。
【0043】
請求項8では、金属層および第2の絶縁膜を同時にパターンニングした後、配線間および配線上に第3の絶縁膜を形成する前に、配線をシリコン窒化膜で覆うので、シリコン窒化膜に対して第3の絶縁膜であるシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態の半導体装置の製造方法の工程を示す断面図である。
【図2】図1の次の工程の断面図である。
【図3】図2の次の工程の断面図である。
【図4】図3の次の工程の断面図である。
【図5】図4の次の工程の断面図である。
【図6】図5の次の工程の断面図である。
【図7】図6の次の工程の断面図である。
【図8】図7の次の工程の断面図である。
【図9】図8の次の工程の断面図である。
【図10】図9の次の工程の断面図である。
【図11】配線TEGにおける有効比誘電率に関する従来方式と本発明の実施の形態(本方式)との比較を示すグラフである。
【図12】従来の半導体装置を示す断面図である。
【符号の説明】
1 絶縁膜(第1の絶縁膜)
2a〜2d Wプラグ
3 Cu膜
3a〜3d 配線
4 シリコン窒化膜(第2の絶縁膜)
4a〜4d ハードマスク(シリコン窒化膜)
5 レジストマスク
6a シリコン窒化膜
6b シリコン酸化膜(第3の絶縁膜)
7 レジストマスク
8b’〜8d’ 溝
8b〜8d 空間
9 層間絶縁膜(第4の絶縁膜)
10a〜10d ビアホール
101 絶縁膜
103a〜103c 配線(Al合金)
105 層間絶縁膜
106 空気層(ボイド)
【発明の属する技術分野】
この発明は、配線を有する半導体装置に関し、特には、微細バターン配線間の絶縁層にエッチングにより空間を形成することにより配線間の寄生容量を低減した半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
配線間に空間を形成することにより、配線間の誘電率を低減できることが報告されている(例えば、非特許文献1参照)。また、半導体デバイスへの具体的な適用としては、配線間をプラズマCVD法によるシリコン酸化膜を堆積させ、配線間にボイド(空間)を形成させることで、配線間の寄生容量を低減する方法がある(例えば、特許文献1参照)。
【0003】
図12は、特許文献1に基づく従来の半導体装置を示す断面図である。逆テーパ形状に形成された下層配線103a〜103cおよび絶縁膜101上にシリコン酸化膜からなる層間絶縁膜105をプラズマCVD法により堆積する。この際、下層配線103a〜103cが逆テーパ形状をしているため、層間絶縁膜105は被覆性の低い(つきまわりが悪くなる条件)酸化膜で形成することにより、下層配線の相互間には空気層(ボイド)106が形成され、中空配線となる。
【0004】
【非特許文献1】
Tetsuya Ueda et al., ”A Novel Air Gap Integration Scheme for Multi−level Interconnects using Self−aligned Via Plugs”, Symposium on VLSI Digest
of Technical Papers, p.46, 1998
【特許文献1】
特開2001−351971号公報(図1)
【0005】
【発明が解決しようとする課題】
図12に示す従来の方法では、シリコン酸化膜を配線間に自己整合で堆積膜が埋め込まれるため、空気層106が配線103a〜103cの形状出来栄えや、シリコン酸化膜105の埋め込み形状ばらつきに左右され、半導体装置の寄生容量にもばらつきが発生していた。そのため、半導体装置の動作特性にばらつきが発生し、また、半導体装置の設計段階での寄生容量を含めた動作スピードも正確に見積ることが容易でなかった。
【0006】
したがって、この発明の目的は、上記のような事情を考慮してなされたものであり、配線間に空間を形成することにより配線間の寄生容量のばらつきを低減した半導体装置およびその製造方法を提供することである。
【0007】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項1記載の半導体装置は、基板上に複数の配線が形成されるとともに、前記配線は上部に絶縁膜を有し、前記配線間および配線上に別の絶縁膜が形成され、前記配線間の絶縁膜に溝が選択的に形成され、前記別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっている。
【0008】
このように、基板上に複数の配線が形成されるとともに、配線は上部に絶縁膜を有し、配線間および配線上に別の絶縁膜が形成され、配線間の絶縁膜に溝が選択的に形成され、別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっているので、特に配線密集箇所において、配線の相互間に空間を形成することができる。この空間は真空または気体が存在する状態であり、これは層間絶縁膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。
【0009】
請求項2記載の半導体装置は、請求項1記載の半導体装置において、層間絶縁膜は配線間の絶縁膜より被覆性が低い。このように、層間絶縁膜は配線間の絶縁膜より被覆性が低いので、SOG等の被覆性の低い層間絶縁膜により、配線間に空間を正確に形成することができる。
【0010】
請求項3記載の半導体装置は、請求項1または2記載の半導体装置において、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第1のシリコン窒化膜で形成され、配線は前記第1のシリコン窒化膜の上部から第2のシリコン窒化膜で覆われている。このように、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第1のシリコン窒化膜で形成され、配線は第1のシリコン窒化膜の上部から第2のシリコン窒化膜で覆われているので、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【0011】
請求項4記載の半導体装置の製造方法は、基板上に第1の絶縁膜を形成し、前記第1の絶縁膜上に金属層および第2の絶縁膜を順次形成する工程と、前記金属層および前記第2の絶縁膜を同時にパターンニングすることにより前記金属層から複数の配線を形成する工程と、前記配線間および配線上に第3の絶縁膜を形成し、前記第3の絶縁膜の表面を前記第2の絶縁膜が露出するまで研磨する工程と、前記配線間の前記第3の絶縁膜を選択的にエッチングして溝を形成する工程と、前記溝を埋め込まないように前記第3の絶縁膜上に第4の絶縁膜を形成する工程とを含む。
【0012】
このように、配線間の第3の絶縁膜を選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第3の絶縁膜上に第4の絶縁膜を形成する工程とを含むので、特に配線の密集箇所に限定し、配線相互間の第3の絶縁膜上をパターニングし、第3の絶縁膜を選択エッチングより除去して溝を形成し、被覆性の低い第4の絶縁膜の堆積で空間を形成することができる。これにより、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。さらに、従来例のような自己整合ではないので、配線間の空間寸法を正確に見積ることができる。
【0013】
請求項5記載の半導体装置の製造方法は、請求項4記載の半導体装置の製造方法において、第4の絶縁膜は第3の絶縁膜より被覆性を低い層間絶縁膜で形成する。このように、第4の絶縁膜は第3の絶縁膜より被覆性を低い層間絶縁膜で形成するので、SOG等の被覆性の低い層間絶縁膜が溝内に埋め込まれず、第3の絶縁膜に空間がより形成され易くなる。
【0014】
請求項6記載の半導体装置の製造方法は、請求項4または5記載の半導体装置の製造方法において、第2の絶縁膜は、シリコン窒化膜である。このように、第2の絶縁膜は、シリコン窒化膜であるので、配線上部にシリコン窒化膜のハードマスクを形成することができる。
【0015】
請求項7記載の半導体装置の製造方法は、請求項4または5記載の半導体装置の製造方法において、第3の絶縁膜は、シリコン酸化膜である。このように、第3の絶縁膜は、シリコン酸化膜であるので、被覆性の良いCVD法で堆積することができる。
【0016】
請求項8記載の半導体装置の製造方法は、請求項4,5または7記載の半導体装置の製造方法において、金属層および第2の絶縁膜を同時にパターンニングした後、前記配線間および配線上に第3の絶縁膜を形成する前に、前記配線をシリコン窒化膜で覆う。このように、金属層および第2の絶縁膜を同時にパターンニングした後、配線間および配線上に第3の絶縁膜を形成する前に、配線をシリコン窒化膜で覆うので、シリコン窒化膜に対して第3の絶縁膜であるシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【0017】
【発明の実施の形態】
この発明の実施の形態を図1〜図11に基づいて説明する。図1〜図10は、この発明の実施の形態による半導体装置の製造方法を示す断面図である。
【0018】
図1〜図10に示すように、この半導体装置は、基板上に複数の配線3a,3b,3c,3dが形成されるとともに、配線は上部に絶縁膜4を有し、配線間および配線上に別の絶縁膜6bが形成され、配線間の絶縁膜6bに溝8b’,8c’,8d’が形成され、別の絶縁膜6b上に層間絶縁膜9が形成されるとともに、溝内は空間8b,8c,8dとなっている。
【0019】
この場合、図1に示すように、シリコン基板(図示せず)の上方に絶縁膜(第1の絶縁膜)1を形成する。該絶縁膜1にはシリコン基板(図示せず)と、後に形成されるCu配線が電気的に繋がるWプラグ2a,2b,2c,2dを有する。絶縁膜1上にめっき法によりCu膜(金属層)3を堆積後、プラズマCVD法により第1のシリコン窒化膜(第2の絶縁膜)4を形成し、レジスト膜5を塗布し、このレジストを露光、現像することによりレジストマスク5a〜5dを形成する。
【0020】
次に、図2に示すように、レジストマスク5a〜5dのパターニングに従い、エッチングでシリコン窒化膜のハードマスク4a〜4dを形成後、エッチングによりCuの配線3a〜3dが形成される。図3に示すように、アッシング、ポリマー除去洗浄により、レジストマスク5a〜5dが除去される。
【0021】
次に、図4に示すように、被覆性の良いCVD法で、ハードマスク上部から第2のシリコン窒化膜6aを堆積後、配線間および配線上にシリコン酸化膜(第3の絶縁膜)6bを堆積させる。図5に示すように、シリコン酸化膜6b上を、CMP(Chemical Mechanical Polishing)研磨により、ハードマスク4a〜4d上のシリコン窒化膜6aの表面が完全に出るまで、シリコン酸化膜6bを平坦化除去することで、Cu配線3a,3b,3c,3dを有する配線層が形成される。この後、図6に示すように、配線の密集箇所のシリコン酸化膜6bのみがエッチングされるようにレジストマスク7を形成する。なお、レジストマスク7を配線の密集箇所の範囲を限定するのは、Cu配線は酸化膜に比べ機械的強度は低く、空間の増加による半導体装置全体の機械的強度の劣化を防ぐことにある。
【0022】
次に、図7に示すように、レジストマスク7で覆われていない配線の密集箇所において、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングし、溝8b’,8c’,8d’が形成され、アッシング、ポリマー除去洗浄によりレジストマスク7が除去され、図8に示す形態となる。
【0023】
次に、図9に示すように、配線3a〜3d及び絶縁膜6bの上に被覆性の低いSOGからなる層間絶縁膜(第4の絶縁膜)9をスピンコート法より塗布する。この際、溝8b’,8c’,8d’を埋め込まないように層間絶縁膜9を形成することで、配線3b〜3dの相互間には空間8b〜8dが形成され、中空配線となる。なお、層間絶縁膜9は被覆性の低い絶縁膜で形成することが好ましい。それにより、空間8b〜8dがより形成され易くなる。
【0024】
ここで、被覆性の低い条件とは、使用するSOGにより異なるが、一般的には、溶剤を少なくし、粘性を上げることである。この後、熱処理により硬化させるが、具体的には、150℃〜160℃で溶剤を気化させ、300℃〜450℃脱水素反応によりSi−O結合を促進させる。その後CMP研磨により表面を平坦化する。
【0025】
次に、層間絶縁膜9上にパターニング、エッチングすることにより、図10に示すように層間絶縁膜9にはビアホール10a〜10dが形成される。
【0026】
上記実施の形態によれば、第3の絶縁膜6bをエッチングして形成した空間(溝)8b〜8dの幅が狭いため、層間絶縁膜9を堆積した際に下層配線の相互間には堆積されず空間のままでの状態であることができる。空間8b〜8dは層間絶縁膜(第3の絶縁膜)6bに比べて比誘電率が非常に低いので、薄いシリコン窒化膜6aを有する構造であっても、配線間の寄生容量を激減させることができる。これにより、素子の動作スピードの低下を抑制することができる。
【0027】
つまり、真空中の誘電率をε0とし、配線間の層間絶縁膜の比誘電率をεとし、配線間の対向している面積をSとし、配線間の距離をdとすると、配線間の寄生容量Cは下記(式1)により求められる。
【0028】
C=(ε0×ε×S)/d ……(式1)
この(式1)から層間絶縁膜の誘電率を下げることにより、配線間の寄生容量を下げることができることがわかる。また、配線間の距離dが大きいときは寄生容量Cが小さくなる。
【0029】
図10の形態において、配線3b,3cの配線間の層間絶縁膜による寄生容量をC1,C3とおき、空間8bの配線間寄生容量をC2と、配線3b,3c間の寄生容量Cは、下記(式2)により求められる。
【0030】
1/C=(1/C1)+(1/C2)+(1/C3) ……(式2)
ここで、C1,C2,C3の距離をd1,d2,d3、比誘電率をε1,ε2,ε3とおくと、ε1=ε3=ε、ε2≒1であり、また、簡略化のため配線間は左右対称であると仮定し、d1≒d3とおくと、(式1)、(式2)より寄生容量Cは、
C≒(ε0×ε×S)/(2×d1+ε×d2) ……(式3)
となる。
【0031】
ここで、配線間の対向している面積S、距離d1,d2が正確に判断できれば、ε0は物理定数であり、εは層間関絶縁膜の材料値であるので、寄生容量Cは容易に見積れる。図10に示す本実施形態では、従来方式の図12に比べ、配線間の空間をエッチングにより加工形成しているため、上記寸法は容易に判断できることは明らかである。
【0032】
また、(式1)より寄生容量Cは、配線間の距離dが小さいとき、即ち配線の密集箇所に限定できる問題であることもわかる。本実施の形態での配線の密集箇所の定義は、ある配線がその配線に最も近い配線との間で(式3)に基づき算出した寄生容量値が、その半導体装置上で最も近い配線間に空間を入れた寄生容量値よりも大きい場合、その配線は密集箇所である。
【0033】
図11には、配線TEGにおける有効比誘電率における従来方式と本発明の実施の形態(本方式)との比較を示すグラフである。棒グラフは有効比誘電率を示し、ロットが異なるウエハを抜粋し比較したものである。有効比誘電率はウエハ内での平均化した値であり、有効誘電率のばらつきが従来方式よりも低減されている。具体的には、有効誘電率のばらつき均一性は、±15%から±5%以下に低減されている。その結果、寄生容量のばらつきも低減されることになり、本発明の有効性を示している。
【0034】
尚、本発明はシリコン基板上に形成した絶縁膜上の配線層に限定されず、その配線層より上層の配線層にも実施することが可能である。また、図9において、層間絶縁膜9にはスピンコート法によるSOGにより形成したが、被覆性が低いければ、プラズマCVD法による層間絶縁膜形成でもよい。
【0035】
また、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。
【0036】
【発明の効果】
この発明の請求項1記載の半導体装置によれば、基板上に複数の配線が形成されるとともに、配線は上部に絶縁膜を有し、配線間および配線上に別の絶縁膜が形成され、配線間の絶縁膜に溝が選択的に形成され、別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっているので、特に配線密集箇所において、配線の相互間に空間を形成することができる。この空間は真空または気体が存在する状態であり、これは層間絶縁膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。
【0037】
請求項2では、層間絶縁膜は配線間の絶縁膜より被覆性が低いので、SOG等の被覆性の低い層間絶縁膜により、配線間に空間を正確に形成することができる。
【0038】
請求項3では、配線間の絶縁膜はシリコン酸化膜で形成され、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第1のシリコン窒化膜で形成され、配線は第1のシリコン窒化膜の上部から第2のシリコン窒化膜で覆われているので、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【0039】
この発明の請求項4記載の半導体装置の製造方法によれば、基板上に第1の絶縁膜を形成し、第1の絶縁膜上に金属層および第2の絶縁膜を順次形成する工程と、金属層および第2の絶縁膜を同時にパターンニングすることにより金属層から複数の配線を形成する工程と、配線間および配線上に第3の絶縁膜を形成し、第3の絶縁膜の表面を第2の絶縁膜が露出するまで研磨する工程と、配線間の第3の絶縁膜を選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第3の絶縁膜上に第4の絶縁膜を形成する工程とを含むので、特に配線の密集箇所に限定し、配線相互間の第3の絶縁膜上をパターニングし、第3の絶縁膜を選択エッチングより除去して溝を形成し、被覆性の低い第4の絶縁膜の堆積で空間を形成することができる。これにより、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。さらに、従来例のような自己整合ではないので、配線間の空間寸法を正確に見積ることができる。
【0040】
請求項5では、第4の絶縁膜は第3の絶縁膜より被覆性を低い層間絶縁膜で形成するので、SOG等の被覆性の低い層間絶縁膜が溝内に埋め込まれず、第3の絶縁膜に空間がより形成され易くなる。
【0041】
請求項6では、第2の絶縁膜は、シリコン窒化膜であるので、配線上部にシリコン窒化膜のハードマスクを形成することができる。
【0042】
請求項7では、第3の絶縁膜は、シリコン酸化膜であるので、被覆性の良いCVD法で堆積することができる。
【0043】
請求項8では、金属層および第2の絶縁膜を同時にパターンニングした後、配線間および配線上に第3の絶縁膜を形成する前に、配線をシリコン窒化膜で覆うので、シリコン窒化膜に対して第3の絶縁膜であるシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態の半導体装置の製造方法の工程を示す断面図である。
【図2】図1の次の工程の断面図である。
【図3】図2の次の工程の断面図である。
【図4】図3の次の工程の断面図である。
【図5】図4の次の工程の断面図である。
【図6】図5の次の工程の断面図である。
【図7】図6の次の工程の断面図である。
【図8】図7の次の工程の断面図である。
【図9】図8の次の工程の断面図である。
【図10】図9の次の工程の断面図である。
【図11】配線TEGにおける有効比誘電率に関する従来方式と本発明の実施の形態(本方式)との比較を示すグラフである。
【図12】従来の半導体装置を示す断面図である。
【符号の説明】
1 絶縁膜(第1の絶縁膜)
2a〜2d Wプラグ
3 Cu膜
3a〜3d 配線
4 シリコン窒化膜(第2の絶縁膜)
4a〜4d ハードマスク(シリコン窒化膜)
5 レジストマスク
6a シリコン窒化膜
6b シリコン酸化膜(第3の絶縁膜)
7 レジストマスク
8b’〜8d’ 溝
8b〜8d 空間
9 層間絶縁膜(第4の絶縁膜)
10a〜10d ビアホール
101 絶縁膜
103a〜103c 配線(Al合金)
105 層間絶縁膜
106 空気層(ボイド)
Claims (8)
- 基板上に複数の配線が形成されるとともに、前記配線は上部に絶縁膜を有し、前記配線間および配線上に別の絶縁膜が形成され、前記配線間の絶縁膜に溝が選択的に形成され、前記別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっていることを特徴とする半導体装置。
- 層間絶縁膜は配線間の絶縁膜より被覆性が低い請求項1記載の半導体装置。
- 配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第1のシリコン窒化膜で形成され、配線は前記第1のシリコン窒化膜の上部から第2のシリコン窒化膜で覆われている請求項1または2記載の半導体装置。
- 基板上に第1の絶縁膜を形成し、前記第1の絶縁膜上に金属層および第2の絶縁膜を順次形成する工程と、前記金属層および前記第2の絶縁膜を同時にパターンニングすることにより前記金属層から複数の配線を形成する工程と、前記配線間および配線上に第3の絶縁膜を形成し、前記第3の絶縁膜の表面を前記第2の絶縁膜が露出するまで研磨する工程と、前記配線間の前記第3の絶縁膜を選択的にエッチングして溝を形成する工程と、前記溝を埋め込まないように前記第3の絶縁膜上に第4の絶縁膜を形成する工程とを含む半導体装置の製造方法。
- 第4の絶縁膜は第3の絶縁膜より被覆性を低い層間絶縁膜で形成する請求項4記載の半導体装置の製造方法。
- 第2の絶縁膜は、シリコン窒化膜である請求項4または5記載の半導体装置の製造方法。
- 第3の絶縁膜は、シリコン酸化膜である請求項4または5記載の半導体装置の製造方法。
- 金属層および第2の絶縁膜を同時にパターンニングした後、前記配線間および配線上に第3の絶縁膜を形成する前に、前記配線をシリコン窒化膜で覆う請求項4,5または7記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003029693A JP2004241635A (ja) | 2003-02-06 | 2003-02-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003029693A JP2004241635A (ja) | 2003-02-06 | 2003-02-06 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004241635A true JP2004241635A (ja) | 2004-08-26 |
Family
ID=32956801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003029693A Pending JP2004241635A (ja) | 2003-02-06 | 2003-02-06 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004241635A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009063591A1 (ja) * | 2007-11-12 | 2009-05-22 | Panasonic Corporation | 半導体装置の製造方法 |
CN103839884A (zh) * | 2014-03-10 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 半导体器件结构及其形成方法 |
-
2003
- 2003-02-06 JP JP2003029693A patent/JP2004241635A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009063591A1 (ja) * | 2007-11-12 | 2009-05-22 | Panasonic Corporation | 半導体装置の製造方法 |
US8034693B2 (en) | 2007-11-12 | 2011-10-11 | Panasonic Corporation | Method for fabricating semiconductor device |
CN103839884A (zh) * | 2014-03-10 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 半导体器件结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7056822B1 (en) | Method of fabricating an interconnect structure employing air gaps between metal lines and between metal layers | |
US9312220B2 (en) | Structure and method for a low-K dielectric with pillar-type air-gaps | |
US6479380B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100307490B1 (ko) | 반도체 장치의 기생 용량 감소 방법 | |
CN109427657B (zh) | 半导体器件及其形成方法 | |
JP2008004939A (ja) | デバイス、方法(mimキャパシタおよびその製造方法) | |
KR20080033300A (ko) | 인터커넥트 컨택트의 건식 에치백 | |
CN106952863B (zh) | 半导体器件的形成方法 | |
US6277705B1 (en) | Method for fabricating an air-gap with a hard mask | |
US7211495B2 (en) | Semiconductor devices having a capacitor and methods of manufacturing the same | |
JP2004241635A (ja) | 半導体装置およびその製造方法 | |
US6303484B1 (en) | Method of manufacturing dummy pattern | |
KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
KR100508538B1 (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
JP2004241634A (ja) | 半導体装置およびその製造方法 | |
WO2011160466A1 (zh) | 层间介质层及其制造方法、具有该层间介质层的半导体器件 | |
US20090072402A1 (en) | Semiconductor device and method of fabricating the same | |
KR100685531B1 (ko) | 반도체 메모리 소자의 금속 배선 형성 방법 | |
US20230099965A1 (en) | Airgap isolation for back-end-of-the-line semiconductor interconnect structure with top via | |
KR100483838B1 (ko) | 금속배선의 듀얼 다마신 방법 | |
KR100677990B1 (ko) | 반도체 소자의 제조 방법 | |
KR20040077307A (ko) | 다마신 금속 배선 형성방법 | |
KR100485157B1 (ko) | 반도체 소자의 다층 금속배선 및 그 형성 방법 | |
KR100456420B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
KR100299332B1 (ko) | 반도체 소자의 층간 절연막 제조 방법 |