JP2004236279A - ジッタ付加回路及び方法並びにパルス列生成回路及び方法 - Google Patents
ジッタ付加回路及び方法並びにパルス列生成回路及び方法 Download PDFInfo
- Publication number
- JP2004236279A JP2004236279A JP2003076026A JP2003076026A JP2004236279A JP 2004236279 A JP2004236279 A JP 2004236279A JP 2003076026 A JP2003076026 A JP 2003076026A JP 2003076026 A JP2003076026 A JP 2003076026A JP 2004236279 A JP2004236279 A JP 2004236279A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- pulse
- delay time
- circuit
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/159—Applications of delay lines not covered by the preceding subgroups
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
【解決手段】第1及び第2遅延ブロック16及び18は、入力される基準パルス列の各エッジを設定された遅延時間だけ遅延して出力する。信号合成回路46は、第1及び第2遅延ブロックの出力を合成して出力する。遅延時間制御回路44は、第1及び第2遅延ブロック16及び18における各エッジの遅延時間を制御する。スイッチ14は、基準パルス列を第1又は第2遅延ブロックに選択的に供給する。入力遅延回路10は、基準パルス列を遅延してパルスがスイッチ制御回路に達する後にスイッチ14に達するようにする。このとき、スイッチ制御回路12は、遅延時間設定回路44が第2遅延ブロック18に遅延時間を設定した後にパルスを受けると、スイッチ14がパルスを供給する先を第1遅延ブロックから第2遅延ブロックに切り替える。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、基準パルス列の各パルスのエッジに対してジッタを付加して出力できるジッタ付加回路及び方法並びにパルス列生成回路及び方法に関し、所望のジッタ量を正確に付加してパルスを出力できるジッタ付加回路及び方法並びにパルス列生成回路及び方法に関する。
【0002】
【従来の技術】
【特許文献1】
特開平7−95022号公報
【特許文献2】
特開平6−112785号公報
【特許文献3】
特開昭51−78624号公報
【特許文献4】
特開平6−104708号公報
【特許文献5】
特公平7−97130号公報
【0003】
デジタル信号処理が行われる回路においては、入力される複数のパルスの列(以下、パルス列と呼ぶ)が常に理想的な状態とは限らず、外部からのノイズなどによって、ジッタが生じてしまう場合もある。そこで、パルス列中のパルスにある程度のジッタが含まれていても、正常に動作できるように回路を設計しておく必要がある。そして回路の試作段階では、ジッタを含んだパルス列を実際に試作回路に流し、ジッタを含むパルス列が入力されても回路が正常に動作するか否かを検証しておくことも必要である。こうした試験をジッタ耐性試験と呼ぶ。
【0004】
ジッタ耐性試験を行うには、ジッタを含んだ試験信号(パルス列)を用意する必要がある。この試験信号は、被試験デジタル回路に通常供給される正常なパルス列を基準(この意味で以下では基準パルス列と呼ぶ)として、これにジッタを付加して生成できれば、正常な信号と対比しながら試験できる点で効果的である。このとき、エッジにジッタを付加するには、具体的には、基準となるパルスのエッジに遅延を付加し、更にその遅延時間を連続的に可変させれば良い。
【0005】
回路に入力されるパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方の遅延時間を可変させる技術については、例えば、特開平7−95022号公報(特許文献1)に開示されており、図2はそのブロック図を示している。バッファ1は、入力パルス列を受けて非反転及び反転出力し、これら出力を遅延回路2及び3に夫々供給する。遅延回路2及び3での遅延時間は、第1及び第2遅延設定信号を受けて夫々独立に設定可能となっている。アンド・ゲート4は、遅延回路2の出力とバッファ1の非反転出力を受けて、これらの論理積をSRフリップフロップ6のS入力端子に供給する。また、アンド・ゲート5は、遅延回路3の出力とバッファ1の反転出力を受けて、これらの論理積をSRフリップフロップ6のR入力端子に供給する。よって、SRフリップフロップ6の出力パルスの立ち上がりエッジのタイミングは、SRフリップフロップ6のS入力端子への入力信号によって定まり、一方、立ち下がりエッジのタイミングはR入力端子への入力信号によって定まる。
【0006】
図3は、図2に示す従来例のタイミング・チャートである。この図からわかるように、図2に示す従来例では、アンド・ゲート4の出力が、入力パルスが立ち上がる時点t1に対してtd1だけ遅延した時点で立ち上がり、これによってSRフリップフロップ6の出力の立ち上がりエッジを定めていることがわかる。また、アンド・ゲート5の出力が入力パルスの立ち下がる時点t2に対してtd2だけ遅延した時点で立ち下がり、これによってSRフリップフロップ6の出力の立ち下がりエッジを定めていることがわかる。これらの遅延時間td1及びtd2は、第1及び第2遅延設定信号によって夫々独立に設定される。
【0007】
特許文献1の図3には、遅延回路2及び3の具体的な実施例として、ランプ波形を可変の基準電圧と比較することにより、遅延時間を変化させるアナログ的方法が開示されている。このとき、遅延回路における遅延時間は、ユーザが設定した通り正確で入力パルス列の幅広い周波数に対応可能であることが望ましい。しかし、このアナログ的方法では、特に高周波においてランプ波形を線形に形成するのは困難なため、高周波において所望通りの正確な遅延量を得るのは困難である。また、比較器におけるランダム・ジッタのため、小さな遅延量を正確に得るのが難しいという問題もある。
【0008】
一方、特許文献1の図4には、複数段の遅延回路を選択的に接続することにより遅延時間を変化させるデジタル的方法が開示されている。このデジタル的方法では、各遅延回路の遅延時間を固定にすることで、入力パルス列の幅広い周波数に対して、正確な遅延時間を設定可能になる。また、各遅延回路の遅延時間を短くする一方、縦列接続する段数を多くすれば、遅延時間も比較的細かく且つ短い時間から長い時間まで幅広く設定可能になる。図9は、このデジタル遅延回路の等価回路のブロック図である。ここでは、遅延線DLと結線SLの対を4個縦列に並べ、これらを選択的に接続できる構造となっている。4個の遅延線DLには、それぞれ固有の遅延時間があり、結線SLでは遅延時間は生じない。そして、スイッチSWでいくつの遅延線DLを接続するかによって、遅延時間を変化させることができる。
【0009】
なお、これらの技術は、特開平6−112785号公報(特許文献2)にも同様なものが記載されている。また、ランプ波形を可変の基準電圧と比較することで遅延時間を変化させるアナログ的手法に関しては、更に出願日が前の特開昭51−78624号公報(特許文献3)及び特開平6−104708号公報(特許文献4)にも記載されている。
【0010】
ところで、基準となるパルス列には、ICパッケージなどが実際に出力するものを用いても良いが、この場合だと多数種類のパルス列を得ようとすれば、それだけ多数のICパッケージを用意しなければならず、不便である。そこで、メモリに必要とするパルス列のデータを書き込んでおき、このデータからパルス列を生成する装置が開発されている。こうした装置は、例えば、特公平7−97130号公報などに記載されている。
【0011】
【発明が解決しようとする課題】
図9に示すようなデジタル遅延回路では、遅延時間を正確に設定可能なものの、設定する遅延時間をダイナミックに変化させた場合に次の問題が生じる。即ち、もし大きな遅延時間を設定した後に続けて小さな遅延時間を設定した場合、先に入力されたパルスが複数段ある遅延線DLのどれかに残っていて、後から入力されたパルスが先に最後の遅延線の出力端子に達してしまい、入力パルスの順番が入れ替わる又は前後のパルスが混ざるという問題が生じる。こうしたことから、特開平7−95022号公報等が開示する技術は、パルスのエッジを遅延させることはできるものの、遅延時間を連続して高速に変化させることには適していない。即ち、遅延時間を連続して高速に変化させることが必須のジッタ発生に適したものではない。
【0012】
一方、ランプ波形を用いたアナログ的方法では、ランプ波形と比較する基準電圧を変化させれば、遅延時間も連続的に変化させることができるが、上述の如くランプ波形を線形にするのが困難なために、ユーザが希望するとおりの正確な遅延時間を得ることができない。
【0013】
また、図2に示す従来例では、第1遅延回路2での遅延時間td1が、時点t1〜t2に係る入力パルスのパルス幅Pw1より短い場合には、アンド・ゲート4の出力に立ち上がりエッジを生じる。しかし、第1遅延回路2に第1遅延設定信号で設定される遅延時間が入力パルスのパルス幅Pw1より長い場合、例えば、図2i)に示すtd3だった場合を仮に想定すると、第1遅延回路2とバッファ1の出力の論理積を取っても、時点t1からtd3だけ遅れた時点においてアンド・ゲート4の出力には立ち上がりエッジが生じない。よって、第1遅延回路2に設定された遅延時間td3が、SRフリップフロップ6の出力信号の立ち上がりエッジの形では反映されないことになってしまう。これは、立ち下がりエッジに関しても同様である。
【0014】
本発明は、こうした課題を解決しようとするもので、基準パルス列の各パルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方に対し、ユーザが設定した通りの正確な遅延時間を付加できると同時に、この遅延時間を連続して変更可能にすることで、パルスの各エッジに効果的にジッタを付加できるジッタ付加回路を提供しようとするものである。また、別の観点から見れば、同様の趣旨で各エッジにジッタを付加したパルス列を生成可能なジッタ付加パルス列生成方法を提供しようとするものである。更には、複数のパルスの内、所望のパルスにのみジッタが付加されたパルス列を生成する発明についても本願は開示する。
【0015】
【課題を解決するための手段】
本発明のジッタ付加回路は、次のように構成される。遅延手段が複数あり、これらは基準パルス列の各パルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方を設定された遅延時間だけ遅延して出力可能となっている。信号合成手段は、複数の遅延手段の出力を合成して出力する。遅延時間設定手段は、複数の遅延手段夫々におけるパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方の遅延時間を設定する。スイッチ手段は、複数の遅延手段の1つにパルスを選択的に供給する。スイッチ制御手段は、複数の遅延手段のうちの遅延時間設定手段による遅延時間の設定が完了した遅延手段にパルスを選択的に供給するようスイッチ手段を制御する。
【0016】
このとき、基準パルス列のパルスを遅延してスイッチ手段に供給する入力遅延手段を更に具えるようにしても良い。これによれば、スイッチ制御手段は、パルスをトリガとして利用して、スイッチ手段によるパルスの遅延手段への選択的供給を制御することができる。各遅延手段をパルスが通過している間は、遅延時間の設定変更をしないので、通過するパルスの順序が前後することはない。よって、複数ある遅延手段には複数の遅延素子を選択的に接続するデジタル式の遅延回路を用いても良い。更に、こうしたデジタル式の遅延回路を用いることとで、各エッジにユーザが設定する通りの正確な遅延を付加できるので、遅延時間設定手段により、時間に対する遅延時間の変化が所望の関数となる制御を行うことも可能となる。
【0017】
遅延手段のより具体的構成としては、非反転及び反転出力を供給するバッファ回路と、非反転出力を受けて設定された遅延時間だけ遅延する第1遅延回路と、第1遅延回路の出力をワンショット・パルスに変換する第1ワンショット・パルス回路と、反転出力を受けて設定された遅延時間だけ遅延する第2遅延回路と、第2遅延回路の出力をワンショット・パルスに変換する第2ワンショット・パルス回路と、第1ワンショット・パルス回路の出力で第1ロジック状態になり第2ワンショット・パルス回路の出力で第2ロジック状態になる論理回路とで構成しても良い。この構成によれば、パルスの各エッジに加える遅延時間をパルス幅による制限を受けずに設定することが可能となる。
【0018】
本発明は、別の見方によれば、パルス列生成方法であって、基準パルス列の各パルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方に付加する遅延時間を、連続するインターバル毎に設定するステップと、立ち上がりエッジ及び立ち下がりエッジの少なくとも一方に対してインターバル毎に設定した遅延時間を付加したパルスの列を、対応するインターバルの順番通りに出力するステップとで構成される。このとき更に、遅延時間をインターバル毎に設定し、連続するインターバルに対する遅延時間の変化が所望の関数となるよう制御しても良い。
【0019】
本発明は、更に別の見方によれば、基準パルス列の各パルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方に付加する遅延時間が所望のインターバル毎に設定可能となっており、連続するインターバルに対する遅延時間の変化が所望の関数となるよう制御することを特徴とするパルス列生成方法と考えても良い。更に言えば、インターバルは、時間の長さであるから、時間に対してエッジに付加する遅延時間の変化が所望の関数となるよう制御していると考えても良い。
【0020】
上述のパルス列生成方法においては、インターバルの長さを固定又は任意に設定しても良い。これにより、エッジに付加する遅延時間を設定できることと相まって、多様なジッタを含むパルス列を生成できる。
【0021】
本発明は、更にジッタ付加方法を提供する。この方法は、複数の遅延手段の中から選択された第1の遅延手段に基準パルス列のパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方の遅延時間を設定するステップと、基準パルス列を第1の遅延手段で遅延して出力端子に供給するステップと、複数の遅延手段の中の第1の遅延手段以外から選択された第2の遅延手段に基準パルス列のパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方の遅延時間を設定ステップと、基準パルス列の供給先を第1の遅延手段から第2の遅延手段に切り替えるステップと、基準パルス列を第2の遅延手段で遅延して出力端子に供給するステップとを具えている。このとき、複数の遅延手段の夫々に設定する遅延時間を時間に対して変化させ、時間に対する遅延時間の変化が所望の関数となる制御を行うようにしても良い。
【0022】
本発明の応用としては、基準パルス列の内の所望のパルスにのみジッタを有するパルス列を生成することもできる。複数の遅延手段は、供給されるパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方を設定された遅延時間だけ遅延して出力可能となっている。パルス供給手段は、基準パルス列のデータを元にジッタを付加するパルスと、ジッタを付加しないパルスを複数の遅延手段に別々に供給する。遅延時間設定手段は、複数の遅延手段夫々におけるパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方の遅延時間を設定する。このとき、ジッタを付加しないパルスが供給された遅延手段の遅延時間は固定とする一方、ジッタを付加するパルスが供給された遅延手段の遅延時間の設定は順次変更するようにする。こうした複数の遅延手段から得られたパルス列を、信号合成手段は合成して出力するようにする。
【0023】
本発明は、また、基準パルス列の一部分のパルスにのみジッタを有するパルス列の生成方法を提供する。この方法は、基準パルス列のデータを元にジッタを付加するパルスと、ジッタを付加しないパルスを別々に生成する第1ステップと、ジッタを付加するパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方を設定された遅延時間だけ遅延する第2ステップと、ジッタを付加しないパルスと第2ステップで遅延されたパルスを合成する第3ステップとを具え、第1乃至第3ステップを繰り返す度に第2ステップにおける遅延時間を所望の関数に従って変化させることを特徴とする。これによって、更に多彩なジッタを含むパルス列を生成可能にしている。
【0024】
【発明の実施の形態】
本発明によるジッタ付加回路は、基準となるパルス列が入力されたときに、このパルスのエッジの遅延時間を連続して高速且つ正確に変更可能とすることで、結果的にパルスのエッジにジッタを付加することを可能にしている。入力されるパルス列は、例えば、種々のデジタル回路で使用する正常な信号である。本発明のジッタ付加回路を用いてジッタを有するパルス列をこうしたデジタル回路(被試験デジタル回路)に供給することで、どの程度までのジッタであればそのデジタル回路が誤動作することがないかを調べるジッタ耐性試験を実施できる。尚、以下に述べる実施形態は、本発明の好ましい具体例であるから技術的に好ましい種々の限定が付されているが、本発明は以下の態様に限られるものではない。
【0025】
図1は、本発明の実施形態の一例を示すブロック図である。図1には示さないものの、本発明のジッタ付加回路は、表示装置、キーボード、マウス、CPU、RAM、ハードディスクなど周知のマイクロプロセッサ・システムを有しており、本発明を実施するためのコンピュータ・プログラムは例えばハードディスクなどの記憶手段に記憶させておけば良い。
【0026】
ジッタ付加の対象となる基準のパルス列は、入力遅延回路10及びスイッチ制御回路12に入力される。スイッチ制御回路12は、切替ステートと非切替ステートの2つのステートがあり、後述のように切替ステートのときに入力パルスを受けると、その立ち上がりエッジでスイッチ14を端子14Aから端子14Bへ又は端子14Bから端子14Aへと切り替る。よって、スイッチ14は、スイッチ制御回路12の制御に従って、第1遅延ブロック16及び第2遅延ブロック18のいずれか一方に入力パルス列を供給する。
【0027】
第1遅延ブロック16は、立ち上がりエッジ及び立ち下がりエッジの夫々を独立に設定した遅延時間だけ遅延して出力する回路である。第1バッファ20は、スイッチ14から入力パルス列を受け、非反転出力を第1遅延回路22に供給し、反転出力を第2遅延回路24に供給する。第1及び第2遅延回路22及び24の出力は、夫々第1及び第2ワンショット・パルス回路26及び28で、ワンショット・パルスに変換される。SRフリップフロップ30の出力は、第1ワンショット・パルス回路26の出力でH(ハイ:第1ロジック状態)になり、第2ワンショット・パルス回路28の出力でL(ロー:第2ロジック状態)になる。即ち、第1ワンショット・パルス回路26の出力で立ち上がりエッジが決まり、第2ワンショット・パルス回路28の出力で立ち下がりエッジが決まる。
【0028】
図4は、第1遅延ブロック16を構成する各要素における動作を示すタイミング・チャートである。ここに示す例においては、第1遅延回路22は、図4dに示すように、バッファ20の非反転出力をユーザが設定した遅延時間td4だけ遅延させる。また、第2遅延回路24は、図4fに示すように、バッファ20の反転出力をユーザが設定した遅延時間td5だけ遅延させる。よって、第1ワンショット・パルス回路26は、時点t1から時間td4遅延した時点にワンショット・パルスを出力し(図4e)、第2ワンショット・パルス回路28は、時点t2から時間td5遅延した時点にワンショット・パルスを出力する(図4g)。この結果、SRフリップフロップ30は、時点t1から時間td4遅延した時点で立ち上がり、時点t2から時間td5遅延した時点で立ち下がるパルスを出力する。別の見方によれば、時点t1で立ち上がり、時点t2で立ち下がるパルスが第1遅延ブロックに入力されると、時点t1から時間だけtd4遅延した時点で立ち上がり、時点t2から時間だけtd5遅延した時点で立ち下がるパルスに変換されると考えることもできる。
【0029】
図3及び図4を参照しつつ、図2に示す従来例と本発明を比較すると、図2の従来例では、第1遅延回路2の出力とバッファ1の非反転出力の論理積をSRフリップフロップに入力していたため、遅延時間がパルス幅Pw1より長いtd3になると、入力パルスがL(ロー)の位置で第1遅延回路の出力がHになる条件の場合には、アンド・ゲート4の出力がH(ハイ)にならず、よって、時点t1からtd3だけ遅れた時点においてSRフリップフロップ6の出力がHにならないという問題があった(図3i)。しかし、図1に示す例では、第1遅延回路22の出力が第1ワンショット・パルス回路でワンショット・パルスに変換されるため、遅延時間がパルス幅Pw1よりも長くなっても、SRフリップフロップの出力は問題なく立ち上がりHになる。これは、SRフリップフロップの出力の立ち下がりに関しても同様である。このように、本発明では、ワンショット・パルス回路を採用したことで、パルス幅に関係なく遅延時間を設定可能にしている。ただし、遅延時間がパルス幅より短いものだけで充分な場合も多い。この場合には、図2に示す従来技術と同じく、ワンショット・パルス回路を利用しない回路を用いても良い。
【0030】
遅延時間td4及びtd5は、遅延時間設定回路44が第1遅延回路22及び第2遅延回路24に夫々設定する。設定データに応じて遅延時間が可変になる遅延回路については、上述の特開平7−95022号公報の図3及び図4に開示のものを初めとして種々のものが知られている(特許文献2〜4など参照)。
【0031】
第2遅延ブロック18ついては、第1遅延ブロック16と構成が同じなので、詳細な説明は省略する。本発明では、同じ構成の第1及び第2遅延ブロックを設けることで、一方の遅延ブロックにパルスを通過させている間に、他方の遅延ブロックの遅延時間の設定を変更している。即ち、1つの遅延ブロックを複数のパルスが通過するときだけを見れば、遅延時間の設定は変更されないので、遅延回路が複数段の遅延素子で構成したデジタル遅延回路の場合であっても、入力パルス列のパルスの順序を前後させることがない。しかも遅延ブロックの設定遅延時間を交互に変更することで、2つの遅延ブロックを全体として見れば、連続的且つ高速に遅延時間を変更できるようになるので、効果的にジッタを付加することが可能になる。
【0032】
以下、本発明によるジッタ付加回路の切替動作について説明する。最初に、第1遅延ブロック16をパルス列が流れている状態から、第2遅延ブロック18に切り替える場合について説明する。ユーザがキーボード等のユーザ・インタフェースを通じ、遅延時間の切替と所望の遅延時間を設定すると、CPUを通じて遅延時間設定回路44が第2遅延ブロック18の第3及び第4遅延回路34及び36にパルスの立ち上がりエッジ及び立ち下がりエッジの遅延時間データを夫々設定する。遅延時間データの第3及び第4遅延回路34及び36への書込みが完了すると、遅延時間設定回路44はスイッチ制御回路12に書込み完了を知らせる。これによって、スイッチ制御回路12は、非切替ステートから切替ステートに遷移する。切替ステートになったところでスイッチ制御回路12がパルスの入力を受けると、スイッチ制御回路12は、その最初の立ち上がりエッジでスイッチ14を端子14A側から端子14B側に切り替えて、入力パルスを第2遅延ブロック18に供給できるようにスイッチ14を制御する。スイッチ制御回路12は、スイッチ14の接続端子を端子14A側から端子14B側に切り替た後に再度非切替ステートになる。
【0033】
このとき注意すべき点は、入力遅延回路10があるために、スイッチ14を端子14A側から端子14B側に切り替えるトリガとなった入力パルスは遅延し、スイッチ14が端子14A側から端子14B側に切り替わった後で、スイッチ14を通過するということである。逆に言えば、このタイミングとなるように入力遅延回路10の遅延時間が予め設定される。
【0034】
こうして入力された基準パルス列は、第1遅延ブロック16に供給されないようになり、遅延時間設定回路44は第1遅延ブロック16の第1及び第2遅延回路22及び24に次の遅延時間データを書き込む動作に移ることになる。しかし、スイッチ14を切り替えた直後では、まだパルスが第1遅延ブロック16に残っているので、遅延時間設定回路44は第1遅延ブロック16中のパルスが全て信号合成回路46に出力されるタイミングまで、遅延時間データの第1及び第2遅延回路22及び24への書込み動作をしないように設定される。
【0035】
遅延時間設定回路44は、第1遅延ブロック16の第1及び第2遅延回路22及び24への遅延時間データの書込みを完了すると、スイッチ制御回路12に書込み完了を知らせ、スイッチ制御回路12は、非切替ステートから切替ステートに遷移する。切替ステートになったところでスイッチ制御回路12がパルスの入力を受けると、スイッチ制御回路12は、その最初の立ち上がりエッジでスイッチ14を端子14B側から端子14A側に切り替えて、入力パルス列を第1遅延ブロック16に供給できるようにスイッチ14を制御する。スイッチ制御回路12は、スイッチ14の接続端子を端子14B側から端子14A側に切り替えた後に再度非切替ステートになる。以下、上述の動作を繰り返す。
【0036】
上述のようにして第1及び第2遅延ブロック16及び18に設定する遅延時間データを交互に変化させると共に、スイッチ14の切り替えを繰り返し、入力パルスを供給する遅延ブロックを交互に切り替えると、出力されるパルスの各エッジに生じた遅延時間にもバラツキを生じさせることができる。即ち、結果として、出力パルスの各エッジにジッタを生じさせることができる。もちろん、遅延時間の設定を一定にすれば、ジッタのないパルスも出力できる。このように、本発明のジッタ付加回路は、設定次第で種々のジッタを含むパルスを出力できる。
【0037】
スイッチ14の切替インターバル(周期)によっては、第1及び第2遅延ブロック16及び18を流れるパルスの個数が1個となる場合もあるし、複数個となる場合もある。スイッチ14の切替インターバルは、遅延時間データの各遅延回路へ書込みのタイミングも含めてCPUで制御される。もちろん、こうしたCPUの制御は、ユーザの設定に応じて行われる。
【0038】
また、上述の例では、スイッチ制御回路12は遅延時間設定回路44から遅延時間データの書込み完了を知らせる信号を受けて、非切替ステートから切替ステートに遷移させている。しかし、非切替ステートから切替ステートに遷移させるタイミングは、CPUがスイッチ制御回路を直接制御することで行ってもよい。スイッチ制御回路12が非切替ステートから切替ステートに遷移するタイミングは、遅延時間設定回路44が次にパルスを通過させる遅延ブロックの各遅延回路に遅延時間データを書き込んだ後になることは間違いないが、遅延時間データの書込みを終えた直後である必要はなく、任意に設定した待ち時間があった後に切替ステートに遷移するようにしても良い。
【0039】
第1及び第2遅延ブロック16及び18から出力された信号は、信号合成回路46で合成され、出力端子48に供給される。信号合成回路46は、第1及び第2遅延ブロック16及び18の両方の出力を合成する回路で、図1では論理和回路で実現する例を示す。しかし、これに限らず図5に示すような排他的論理和でも良い。更に言えば、どの論理回路でも組み合わせを工夫することで、2つの入力に対して出力がH又はLの2通りの出力を生成できるので、結局、論理合成はどのロジック回路を用いて行っても良い。なお、上述の説明においてロジック回路が負論理のときは、H及びLの関係が逆になるので、Lを第1ロジック状態、Hを第2ロジック状態として考えれば良い。
【0040】
上述の例では、2つの遅延ブロックを交互に使用しているが、2つに限らず、3つ以上とすることも可能である。この場合、スイッチ14は、現在パルスが通過している遅延ブロックから、遅延時間の設定が完了した遅延ブロックへと選択的にパルスを供給するよう動作する。これによれば、ある遅延ブロックに関してその使用する順番が回ってくるまでの時間が相対的に長くなるので、その分だけ遅延時間データを書き込む時間を余計に取ることができ、結果として1つの遅延ブロックを使用する時間(インターバル)を短くできる。インターバルを短くできるということは、遅延時間の設定をそれだけ頻繁に変更可能になることになる。
【0041】
図6は、本発明によりジッタ付加されたパルス列とジッタの遅延時間の関係を示す概念図である。横軸は時間軸であるが、ここでは同じ入力パルス列(P1、P2、P3のみ示す)がn回繰り返し入力され、異なる遅延時間で遅延されて出力されたパルス列がn回重ねて表示された状態を示すので、時間軸tnとしている。各パルスの各エッジ部分にある斜線部分は、そこにジッタがあることを示す。縦軸は時間軸tであり、ここでは特に時間経過とともにパルスP1の立ち上がりエッジに関する遅延時間td4がどのように変化するかを示している。
【0042】
ジッタ付加回路に入力された基準パルス列は、第1遅延ブロック16と第2遅延ブロック18を交互に通過するが、遅延ブロック夫々を使用している期間(インターバル)D1k及びD2kにおける立ち上がりエッジの遅延時間はそれぞれtd4−1k及びtd4−2kと設定される。なお、図6中の添え字kは、任意の整数である。第1遅延ブロック16と第2遅延ブロック18それぞれのインターバルD1k及びD2kは、上述の如く、他方ブロックでの遅延時間データ書込み時間を下回らない範囲でユーザが任意に設定できる。また、各ブロックの遅延時間td4−1k及びtd4−2kもユーザが任意に設定できる。インターバルD1又はD2において、パルスは1個しか入力されないこともあるが、複数個入力されることもある。
【0043】
ところで、図6に示す遅延時間td4は、インターバル毎に不連続に(即ち、連続するインターバルに対して滑らかではなく、ステップ状に飛び飛びに)変化しているが、全体としてはおおよそ正弦波(点線で示す)に沿って変化していることがわかる。これは偶然ではなく、このように遅延時間が推移するよう設定しているからである。このとき、連続するインターバルに対する遅延時間の変化が表す波形を以下では遅延時間推移波形と呼び、遅延時間推移曲線の細かな変化を無視し、全体の大きな変化を表す曲線を遅延時間推移概略曲線と呼ぶことにする。
【0044】
遅延時間推移概略曲線は、図6に示す正弦波に限られるものでなく、三角波等種々のものがユーザの希望に応じて設定される。図7は、遅延時間推移概略曲線が三角波である場合の一例を示す。また、図8は、遅延時間推移概略曲線が更に他の関数曲線である場合の例を示す。遅延時間推移概略曲線を所望の関数曲線形状となるよう制御するには、第1及び第2遅延ブロックの切替時間と各遅延ブロックでの遅延時間を制御すればよく、こうした制御は本発明の回路を用いれば、ハードディスクに予め記憶させたコンピュータ・プログラムを用いて実現できる。なお、図6乃至図8では、第1遅延ブロックと第2遅延ブロックを同じインターバル(使用期間)で交互に切り替える例を示しているが、各ブロックのインターバルを毎回変えるように制御しても良い。これにより、更に複雑なジッタが付加可能になる。
【0045】
図10は、本発明によるジッタを付加したパルス列と基準パルス列の関係を時間軸上から比較した波形図である。基準パルス列の各パルスの立ち上がりエッジ及び立ち下がりエッジは、インターバル単位で遅延される。図10aは、インターバルの順番を時系列に示し、説明の便宜上、インターバル1、インターバル2のように各インターバルに時系列順に番号を付している。ここでは、インターバル5までしか示さないが、その後も同様である。図10bは、各インターバルにおける立ち上がりエッジ及び立ち下がりエッジ夫々の設定された遅延時間をカッコ内にカンマで区切って示している。例えば、インターバル1におけるパルスの立ち上がりエッジの遅延時間は10ps(ピコ秒)、立ち下がりエッジの遅延時間は20psであることを示す。図10cは、基準パルス列を示す。図10dは、基準パルス列の各パルスの各エッジについて、インターバル毎に上述の設定した遅延時間を付加したジッタ付加パルス列を示す。
【0046】
図1に示す回路例であれば、例えば、奇数番のインターバルについては第1遅延ブロック16が各エッジに遅延を付加し、偶数番のインターバルについては第2遅延ブロック18が各エッジに遅延を付加することで実現される。図10では、各インターバルの長さが一定の例を示しているが、任意に変更しても良い。各インターバルの長さとエッジの遅延時間の組み合わせにより、種々のジッタを含むパルス列が生成可能となる。
【0047】
図10では示していないが、先に説明したように、連続するインターバルに対するパルスの各エッジの遅延時間の変化が所望の関数となるように設定しても良い。この場合では、遅延時間の設定をインターバル毎ではなく、例えば、使用する関数のパラメータで指定しても良い。即ち、ユーザは使用する関数(正弦波、三角波など)、周波数、振幅等を指定するようにして、インターバルの1つ1つに設定する各エッジの遅延時間については内蔵するCPUが算出することにより、ユーザ自身が各インターバルでの遅延時間を直接設定しなくて良いようにしても良い。
【0048】
ところで、図10からわかるように、本発明によれば、各インターバル中のパルス列についてはそのパルスの順番が前後する恐れはない。しかし、隣接するインターバルの境界付近のパルスに関して、順序が前後する可能性がある。即ち、隣接する2つのインターバルにおいて、例えば、前のインターバルにおける立ち上がりエッジの遅延時間を長くし、後のインターバルにおける立ち上がりエッジの遅延時間を短くした場合などである。しかし、これは、前のインターバルにおける立ち上がりエッジの遅延時間を、後のインターバルにおけるそれに比べて極端に長くしないように制御することで防止できる。それは、例えば、上述したように連続するインターバルに対する遅延時間の変化を正弦波のような連続的に変化する関数とすることでも実現可能となる。
【0049】
図11は、本発明の他の実施形態の例を示すブロック図である。パルス供給(データ・パターン発生)回路1は、パルス列のデータを記憶するメモリ、回路動作の基準となるクロック発振回路、データを実際のパルス列信号として出力するためのドライブ回路等から構成されるもので、例えば、特公平7−97130号公報に開示されているようなものを使用すれば良い。
【0050】
図11では、パルス供給回路1については、その主要機能のみを機能ブロック図の形で示している。また、図12は、図11の動作を説明する波形図である。
【0051】
パルス供給回路1は、基準パルス列に対応するデータ0をメモリ2中に記憶している。ユーザが基準パルス列の一部のパルスにジッタをもつパルス列を生成したい場合には、表示装置、キーボード等のユーザ・インタフェース(図示せず)を通じて、部分ジッタ・モードを選択し、基準パルス列の複数のパルスからジッタを付加するパルスを選択することによって、ジッタが付加されるパルスが指定される。ジッタを付加するパルスの選択は、パルスを1個づつ選択しても良いが、基準パルス列のジッタを付加したい期間を指定し、その期間に含まれるパルスをジッタを付加するパルスとしても良い。
【0052】
ジッタを付加するパルスが指定されると、図12(i)〜(iii)に示すように、パルス供給回路1は、ジッタを付加しないパルスに対応するデータ1と、ジッタを付加するパルスに対応するデータ2とを、データ0を部分的にコピーすることによって生成する。これらデータ1及びデータ2は、第1及び第2ドライブ回路3及び4において実際のパルス信号に変換され、第1及び第2遅延ブロック16及び18のそれぞれに、基準パルス列の長さで定まる期間(周期)で繰り返し供給される。
【0053】
ユーザが部分ジッタ・モードを選択した場合には、第1遅延ブロックに設定される遅延時間は複数周期に渡って固定となる。一方、第2遅延ブロックの第3及び第4遅延回路34及び36の遅延時間データは、順次書き換えられる。図1に示す回路(全体ジッタ・モード)と比較すると、部分ジッタ・モードの場合では、第1及び第2遅延ブロックを交互に切り替える動作がないので、第1遅延ブロック16をパルス列が通過している間に、第2遅延ブロック18の遅延時間データを書き換えるという動作はできない。しかし、第2遅延ブロック18には、基準パルス列の一部分のパルスしか通過せず、しかもパルス供給回路1が供給するパルス列のデータが予めわかっているので、パルスの通過しない時間に第3及び第4遅延回路34及び36の遅延時間データを書き換えることができる。
【0054】
第2遅延ブロック18の遅延時間データを書き換えは、例えば、基準パルス列の長さで定まる期間(周期)毎に行う。よって、この周期毎に、図12(iii)に示すパルス列の立ち上がりエッジ又は立ち下がりエッジの位置が変化し、複数の周期で見たときには、立ち上がりエッジ又は立ち下がりエッジにジッタが発生したパルスを得ることができる(図12(iv))。
【0055】
ただし、ジッタを付加するパルスの隣接するパルス(図12の例におけるパルスBとパルスD)の間が時間的に充分に離れ、よってパルス1個毎に遅延時間データを書き換えることが可能であれば、パルス毎に遅延時間の設定を変えても良い。
【0056】
第3及び第4遅延回路における遅延時間は、図6等において説明したように、時間に対して所望の関数となるように変化させても良いのは、上述と同様である。
【0057】
信号合成回路46は、第1及び第2遅延ブロック16及び18の出力を合成し、基準パルス列においてユーザが指定した所望のパルスにジッタを有するパルスを出力する(図12(v))。図12では、信号合成回路46にOR回路を用いた例を示しているが、これに限るものではない。図13は、基準パルス列を負論理とし、信号合成回路46に排他的論理和を用いた例を示している。ジッタを付加しないパルスに対応するデータ1は負論理で生成する。一方、ジッタを付加するパルスに対応するデータ2は、データ0から反転して生成している。これを排他的論理和で合成すれば、図13(v)に示す出力を得ることができる。即ち、立ち下がりと立ち上がりの順番でジッタを含むパルスを生成することもできる。
【0058】
図11においては、遅延ブロックが2つの例で説明してきたが、これに限るものではない。3つ以上の遅延ブロックを利用し、その内の1つの遅延ブロックに基準パルス列のジッタを付加しないパルスを供給し、他の遅延ブロックにジッタを付加するパルスを供給し、これら複数の遅延ブロックの出力を合成するようにしても良い。この場合、2つ以上の遅延ブロックにジッタを付加するパルスを供給するので、それぞれの遅延ブロックで付加するジッタ量を異なるものにすれば、更に複雑なジッタを含むパルス列が生成可能となる。例えば、ジッタを付加したい2つのパルスが近接しているために、同じ遅延ブロックでは遅延時間データの書き換えが間に合わない場合であっても、これらパルスを異なる遅延ブロックに供給し、それぞれに異なるジッタ量を付加し合成することで、隣接するパルスに異なる量のジッタを付加することが可能になる。
【0059】
以上説明してきたように、本発明のジッタ付加回路によれば、遅延時間の設定をインターバル毎に連続的に変更しても、各インターバルにおいてはパルス列中のパルスの順番が前後することがない。よって、デジタル遅延回路を用いることが可能になるので、基準パルス列のパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方に対し、所望のインターバル毎に、ユーザが設定した通りの遅延時間を正確に付加でき、複数のインターバルにおいて所望のジッタを付加できる。更に、ユーザが設定した通りの遅延時間をパルスの各エッジに付加できることから、連続するインターバルに対する遅延時間の変化、即ち、時間に対する遅延時間の変化を所望の関数となるよう制御することもできる。更には、特公平7−97130号公報に記載されているような所望のパルス列を生成する装置と組み合わせ、周知のこうした装置で基準パルス列を生成し、本発明によって所望のジッタを付加したパルス列を生成することも可能になる。
【図面の簡単な説明】
【図1】本発明によるジッタ付加回路の実施形態の例を示すブロック図である。
【図2】従来の遅延回路の一例を示すブロック図である。
【図3】図2に示す従来例におけるタイミング・チャートである。
【図4】図1に示すジッタ付加回路の例のタイミング・チャートである。
【図5】信号合成回路の実施形態の他例を示す図である。
【図6】ジッタを付加されたパルスと遅延時間の推移を示す概念図である。
【図7】遅延時間推移波形の概略波形が三角波の場合の一例を示す図である。
【図8】遅延時間推移概略曲線が更に他の関数曲線である場合の例を示す図である。
【図9】デジタル遅延回路の等価回路を示すブロック図である。
【図10】本発明によるジッタを付加したパルス列と基準パルス列の関係を時間軸上から比較した波形図である。
【図11】本発明の他の実施形態の例を示すブロック図である。
【図12】図11における回路動作の一例を説明する波形図である。
【図13】図11における回路において、信号合成に排他的論理和を用いた場合の動作例を説明する波形図である。
【符号の説明】
1 パルス供給回路
2 メモリ
3 第1ドライブ回路
4 第2ドライブ回路
8 入力端子
10 入力遅延回路
12 スイッチ制御回路
14 スイッチ
14A スイッチ端子A
14B スイッチ端子B
16 第1遅延手段(第1遅延ブロック)
18 第2遅延手段(第2遅延ブロック
20 第1バッファ
22 第1遅延回路
24 第2遅延回路
26 第1ワンショット・パルス回路
28 第2ワンショット・パルス回路
30 第1SRフリップフロップ
32 第2バッファ
34 第3遅延回路
36 第4遅延回路
38 第3ワンショット・パルス回路
40 第4ワンショット・パルス回路
42 第2SRフリップフロップ
44 遅延時間設定回路
46 信号合成回路
48 出力端子
D1 第1遅延ブロックのインターバル(使用期間)
D2 第2遅延ブロックのインターバル(使用期間)
td 遅延時間
Pw パルス幅
Claims (12)
- 基準パルス列のパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方を設定された遅延時間だけ遅延して出力可能な複数の遅延手段と、
上記複数の遅延手段の出力を合成して出力する信号合成手段と、
上記複数の遅延手段夫々における上記パルスの上記立ち上がりエッジ及び上記立ち下がりエッジの少なくとも一方の遅延時間を設定する遅延時間設定手段と、
上記複数の遅延手段の1つに上記パルスを選択的に供給するスイッチ手段と、
上記複数の遅延手段のうちの上記遅延時間設定手段による上記遅延時間の設定が完了した遅延手段に上記パルスを選択的に供給するよう上記スイッチ手段を制御するスイッチ制御手段とを具えるジッタ付加回路。 - 上記基準パルス列の上記パルスを遅延して上記スイッチ手段に供給する入力遅延手段を更に具え、
上記スイッチ制御手段が上記パルスをトリガとして上記スイッチ手段による上記パルスの上記遅延手段への選択的供給を制御することを特徴とする請求項1記載のジッタ付加回路。 - 上記遅延時間設定手段は、時間に対する上記遅延時間の変化が所望の関数となる制御を行うことを特徴とする請求項1又は2のいずれかに記載のジッタ付加回路。
- 上記遅延手段は、非反転及び反転出力を供給するバッファ回路と、上記非反転出力を受けて設定された遅延時間だけ遅延する第1遅延回路と、該第1遅延回路の出力をワンショット・パルスに変換する第1ワンショット・パルス回路と、上記反転出力を受けて設定された遅延時間だけ遅延する第2遅延回路と、該第2遅延回路の出力をワンショット・パルスに変換する第2ワンショット・パルス回路と、上記第1ワンショット・パルス回路の出力で第1ロジック状態になり上記第2ワンショット・パルス回路の出力で第2ロジック状態になる論理回路とを有することを特徴とする請求項1乃至3のいずれかに記載のジッタ付加回路。
- 基準パルス列のパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方に付加する遅延時間を、連続するインターバル毎に設定するステップと、
上記立ち上がりエッジ及び上記立ち下がりエッジの少なくとも一方に対して上記インターバル毎に設定した上記遅延時間を付加した上記パルスの列を、対応する上記インターバルの順番通りに出力するステップとを具えるパルス列生成方法。 - 上記遅延時間を上記インターバル毎に設定し、連続する該インターバルに対する上記遅延時間の変化が所望の関数となるよう制御することを特徴とする請求項5記載のパルス列生成方法。
- 基準パルス列のパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方に付加する遅延時間が所望のインターバル毎に設定可能となっており、連続する上記インターバルに対する上記遅延時間の変化が所望の関数となるよう制御することを特徴とするパルス列生成方法。
- 上記関数のパラメータを設定することにより、上記パルスの上記立ち上がりエッジ及び上記立ち下がりエッジの少なくとも一方に付加する上記遅延時間を設定することを特徴とする請求項7記載のパルス列生成方法。
- 複数の遅延手段の中から選択された第1の遅延手段に基準パルス列のパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方の遅延時間を設定するステップと、
上記基準パルス列を上記第1の遅延手段で遅延して出力端子に供給するステップと、
上記複数の遅延手段の中の上記第1の遅延手段以外から選択された第2の遅延手段に上記基準パルス列の上記パルスの上記立ち上がりエッジ及び上記立ち下がりエッジの少なくとも一方の遅延時間を設定するステップと、
上記基準パルス列の供給先を上記第1の遅延手段から上記第2の遅延手段に切り替えるステップと、
上記基準パルス列を上記第2の遅延手段で遅延して上記出力端子に供給するステップとを具えるジッタ付加方法。 - 上記複数の遅延手段の夫々に設定する上記遅延時間を時間に対して変化させ、時間に対する上記遅延時間の変化が所望の関数となる制御を行うことを特徴とする請求項9記載のジッタ付加方法。
- 供給されるパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方を設定された遅延時間だけ遅延して出力可能な複数の遅延手段と、
基準パルス列のデータを元にジッタを付加するパルスと、ジッタを付加しないパルスを上記複数の遅延手段に別々に供給するパルス供給手段と、
上記複数の遅延手段の出力を合成して出力する信号合成手段と、
上記複数の遅延手段夫々における上記パルスの上記立ち上がりエッジ及び上記立ち下がりエッジの少なくとも一方の遅延時間を設定する遅延時間設定手段とを具え、
上記ジッタを付加しないパルスが供給された上記遅延手段の上記遅延時間は固定とする一方、上記ジッタを付加するパルスが供給された上記遅延手段の上記遅延時間の設定は順次変更することを特徴とするパルス列生成回路。 - 基準パルス列のデータを元にジッタを付加するパルスと、ジッタを付加しないパルスを別々に生成する第1ステップと、
上記ジッタを付加するパルスの立ち上がりエッジ及び立ち下がりエッジの少なくとも一方を設定された遅延時間だけ遅延する第2ステップと、
上記ジッタを付加しないパルスと上記第2ステップで遅延されたパルスを合成する第3ステップとを具え、
第1乃至第3ステップを繰り返す度に上記第2ステップにおける上記遅延時間を所望の関数に従って変化させることを特徴とするパルス列生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076026A JP4113447B2 (ja) | 2002-12-02 | 2003-03-19 | ジッタ付加回路及び方法並びにパルス列生成回路及び方法 |
US10/726,079 US6998893B2 (en) | 2002-12-02 | 2003-12-01 | Circuit and method for inducing jitter to a signal |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002350436 | 2002-12-02 | ||
JP2003076026A JP4113447B2 (ja) | 2002-12-02 | 2003-03-19 | ジッタ付加回路及び方法並びにパルス列生成回路及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004236279A true JP2004236279A (ja) | 2004-08-19 |
JP4113447B2 JP4113447B2 (ja) | 2008-07-09 |
Family
ID=32716277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003076026A Expired - Fee Related JP4113447B2 (ja) | 2002-12-02 | 2003-03-19 | ジッタ付加回路及び方法並びにパルス列生成回路及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6998893B2 (ja) |
JP (1) | JP4113447B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045246A (ja) * | 2012-08-24 | 2014-03-13 | Mitsubishi Electric Corp | 入力フィルタ回路 |
CN106771652A (zh) * | 2016-11-15 | 2017-05-31 | 中国电子科技集团公司第四十研究所 | 一种短时间间隔调制域测量时序设计方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101139141B1 (ko) * | 2004-06-09 | 2012-04-26 | 가부시키가이샤 아드반테스트 | 타이밍 발생기 및 반도체 시험 장치 |
JP4250707B2 (ja) * | 2004-09-24 | 2009-04-08 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | パルス遅延回路 |
JP4418954B2 (ja) * | 2005-05-27 | 2010-02-24 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | データ・パターン発生装置 |
JP5210840B2 (ja) * | 2008-12-10 | 2013-06-12 | 株式会社アドバンテスト | ジッタ印加装置および試験装置 |
US8350612B2 (en) * | 2009-10-30 | 2013-01-08 | Himax Technologies Limited | Circuit for resetting system and delay circuit |
WO2011058142A1 (en) * | 2009-11-13 | 2011-05-19 | St-Ericsson (Grenoble) Sas | Time-to-digital converter with successive measurements |
US8533518B2 (en) | 2011-01-07 | 2013-09-10 | Anue Systems, Inc. | Systems and methods for precise timing measurements using high-speed deserializers |
US8850259B2 (en) | 2011-01-07 | 2014-09-30 | Anue Systems, Inc. | Systems and methods for precise generation of phase variation in digital signals |
US8788867B2 (en) | 2011-01-07 | 2014-07-22 | Anue Systems, Inc. | Systems and methods for playback of detected timing events |
US8683254B2 (en) | 2011-01-07 | 2014-03-25 | Anue Systems, Inc. | Systems and methods for precise event timing measurements |
CN107171657B (zh) * | 2017-06-14 | 2019-06-14 | 电子科技大学 | 一种序列脉冲部分上升沿加抖的装置 |
CN107271891B (zh) * | 2017-06-14 | 2019-06-14 | 电子科技大学 | 一种序列脉冲上升沿加抖的装置 |
US10116297B1 (en) | 2017-06-19 | 2018-10-30 | Psemi Corporation | DC-coupled high-voltage level shifter |
US10348293B2 (en) | 2017-06-19 | 2019-07-09 | Psemi Corporation | Timing controller for dead-time control |
TWI638521B (zh) * | 2017-09-19 | 2018-10-11 | 新唐科技股份有限公司 | 時脈濾波器及時脈濾波方法 |
US10763876B2 (en) * | 2018-10-29 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus, circuits and methods for calibrating a time to digital converter |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0810490B2 (ja) * | 1989-03-20 | 1996-01-31 | 富士通株式会社 | 光ディスク情報書込制御方法およびその装置 |
US5298866A (en) * | 1992-06-04 | 1994-03-29 | Kaplinsky Cecil H | Clock distribution circuit with active de-skewing |
JPH0797130B2 (ja) | 1993-03-19 | 1995-10-18 | ソニー・テクトロニクス株式会社 | デジタル・パターン発生器 |
US5880612A (en) * | 1996-10-17 | 1999-03-09 | Samsung Electronics Co., Ltd. | Signal de-skewing using programmable dual delay-locked loop |
EP0853385B1 (en) | 1997-11-18 | 1999-06-23 | Hewlett-Packard Company | Variable digital delay cell |
US6289068B1 (en) * | 1998-06-22 | 2001-09-11 | Xilinx, Inc. | Delay lock loop with clock phase shifter |
EP1213870A1 (en) | 2001-08-22 | 2002-06-12 | Agilent Technologies, Inc. (a Delaware corporation) | Jitter generation with delay unit |
-
2003
- 2003-03-19 JP JP2003076026A patent/JP4113447B2/ja not_active Expired - Fee Related
- 2003-12-01 US US10/726,079 patent/US6998893B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045246A (ja) * | 2012-08-24 | 2014-03-13 | Mitsubishi Electric Corp | 入力フィルタ回路 |
CN106771652A (zh) * | 2016-11-15 | 2017-05-31 | 中国电子科技集团公司第四十研究所 | 一种短时间间隔调制域测量时序设计方法 |
CN106771652B (zh) * | 2016-11-15 | 2019-11-12 | 中国电子科技集团公司第四十一研究所 | 一种短时间间隔调制域测量时序设计方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4113447B2 (ja) | 2008-07-09 |
US6998893B2 (en) | 2006-02-14 |
US20040135606A1 (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4113447B2 (ja) | ジッタ付加回路及び方法並びにパルス列生成回路及び方法 | |
JPH11304888A (ja) | 半導体試験装置 | |
JP4943729B2 (ja) | 半導体集積回路装置とac特性測定システム | |
JP2007115351A (ja) | 同期型半導体記憶装置 | |
US9013208B1 (en) | Method and apparatus for clocking | |
JP2003307551A (ja) | 半導体集積回路および半導体集積回路の設計方法 | |
JP3633988B2 (ja) | 半導体ic試験装置のタイミングエッジ生成回路 | |
JP3768663B2 (ja) | バーストモード制御信号を発生する半導体メモリ装置 | |
US7583460B2 (en) | Edge controlled fast data pattern generator | |
JPS6051020A (ja) | パルス発生方法 | |
JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びcad装置 | |
KR100608372B1 (ko) | 동기식 메모리 장치의 데이타 출력 시점 조절 방법 | |
JPH05257565A (ja) | データ処理回路配置 | |
JP2013072797A (ja) | 半導体テスト回路 | |
KR950015047B1 (ko) | 클럭 전환 회로 | |
JP3631390B2 (ja) | 同期回路システム及び同期回路 | |
JP2006180520A (ja) | 個々のパルスの調節可能な開始時点および終了時点を有するパルス列を形成する方法とパルス発生器 | |
JP3579277B2 (ja) | クロック同期遅延制御回路 | |
JP2003087103A (ja) | 半導体集積回路及び送信信号の伝達方法 | |
JP2624142B2 (ja) | スキャンテスト用クロック発生回路 | |
JP3969939B2 (ja) | タイミングパルス生成回路 | |
JP2005322075A (ja) | クロック信号出力装置 | |
JP2006041755A (ja) | 遅延可変回路 | |
JP2001267891A (ja) | パルス幅調整回路 | |
JPH06273489A (ja) | デジタル・パターン発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050303 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070207 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |