JP2004235180A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2004235180A
JP2004235180A JP2003018243A JP2003018243A JP2004235180A JP 2004235180 A JP2004235180 A JP 2004235180A JP 2003018243 A JP2003018243 A JP 2003018243A JP 2003018243 A JP2003018243 A JP 2003018243A JP 2004235180 A JP2004235180 A JP 2004235180A
Authority
JP
Japan
Prior art keywords
zinc oxide
channel layer
layer
oxide layer
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003018243A
Other languages
Japanese (ja)
Inventor
Masao Isomura
雅夫 磯村
Katsutoshi Takeda
勝利 武田
Kenichiro Wakizaka
健一郎 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003018243A priority Critical patent/JP2004235180A/en
Publication of JP2004235180A publication Critical patent/JP2004235180A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the deterioration in characteristics due to the lattice mismatch of a gate insulating film and a channel layer in a semiconductor device using zinc oxide as a channel material. <P>SOLUTION: A semiconductor device has the channel layer 2 using zinc oxide as the channel material, a gate electrode 6 formed on the layer 2 through the gate insulating film 5, a source electrode 3, and a drain electrode 4. In the device, a high-resistance zinc-oxide layer 7 composed of a zinc oxide material having a resistance higher than that of the layer 2 is formed between the layer 2 and the gate insulating film 5. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、酸化亜鉛をチャネル材料として用いた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
酸化亜鉛は、透明な半導体として注目されており、透明な薄膜トランジスタ（ＴＦＴ）への検討がなされている（例えば、特許文献１〜３）。
【０００３】
【特許文献１】
特開２０００−１５０９００号公報
【特許文献２】
特開２０００−２７７５３４号公報
【特許文献３】
特開２００２−７６３５６号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、酸化亜鉛をチャネル材料として用いてＴＦＴを構成する場合、酸化亜鉛からなるチャネル層の上に形成される絶縁膜との格子整合に問題があり、十分な薄膜トランジスタ特性を得ることができないという問題があった。
【０００５】
本発明の目的は、酸化亜鉛をチャネル材料とする半導体装置において、ゲート絶縁膜との格子不整合による特性低下を低減することができる半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、酸化亜鉛をチャネル材料とするチャネル層と、該チャネル層の上にゲート絶縁膜を介して設けられたゲート電極と、ソース電極と、ドレイン電極とを備える半導体装置であり、チャネル層とゲート絶縁膜の間に、チャネル層より高い抵抗の酸化亜鉛材料からなる高抵抗酸化亜鉛層が設けられていることを特徴としている。
【０００７】
本発明においては、チャネル層とゲート絶縁膜の間に、チャネル層より高い抵抗の酸化亜鉛材料からなる高抵抗酸化亜鉛層が設けられている。このため、チャネル層とゲート絶縁膜が直接接することがなく、これらの間の界面で生じる格子不整合による悪影響を防止することができる。すなわち、格子不整合による界面欠陥がチャネル層における電子の流れに影響を及ぼすのを防止することができる。
【０００８】
本発明において、高抵抗酸化亜鉛層の抵抗率は、チャネル層の抵抗率より２桁以上高いことが好ましい。また、高抵抗酸化亜鉛層の抵抗率は１０９〜１０１３Ω・ｃｍの範囲内であることが好ましく、チャネル層の抵抗率は１０３〜１０９Ω・ｃｍの範囲内であることが好ましい。このような範囲内とすることにより、良好なＴＦＴ特性を得ることができる。
【０００９】
高抵抗酸化亜鉛層の膜厚は、特に限定されるものではないが、一般に１０Å〜５００Åの範囲内であることが好ましい。このような範囲から外れると、良好なＴＦＴ特性が得られるという本発明の効果が十分に得られない場合がある。
【００１０】
本発明における高抵抗酸化亜鉛層は、チャネル材料に用いられる酸化亜鉛材料よりも多量の酸素または窒素含有量となるように酸素または窒素を酸化亜鉛材料に導入することにより形成することができる。従って、チャネル材料を形成する際よりも多くの酸素または窒素を含む雰囲気中で、スパッタリングなどの薄膜形成方法により形成することができる。
【００１１】
また、チャネル層を形成した後、チャネル層の表面に酸素または窒素を導入することにより、高抵抗酸化亜鉛層を形成してもよい。
本発明の半導体装置の製造方法は、この方法を採用した製造方法である。
【００１２】
すなわち、本発明の製造方法は、上記本発明の半導体装置を製造することができる方法であり、チャネル層を形成した後、チャネル層の表面に酸素または窒素を導入することにより、高抵抗酸化亜鉛層を形成することを特徴としている。
【００１３】
チャネル層に酸素または窒素を導入して、高抵抗酸化亜鉛層を形成する方法としては、以下の（１）〜（３）の方法が挙げられる。
（１）酸素、窒素または窒素酸化物を含む雰囲気中でチャネル層の表面を加熱することにより、高抵抗酸化亜鉛層を形成する方法。例えば、チャネル層を形成した後、１００％の酸素雰囲気中または酸素が５０％以上である不活性ガスと酸素ガスとの混合気体雰囲気中において、３００〜５００℃に加熱することにより、チャネル層の表面を高抵抗酸化亜鉛層にすることができる。
【００１４】
（２）酸素、窒素または窒素酸化物を含む気体のプラズマを、チャネル層の表面に照射することにより、高抵抗酸化亜鉛層を形成する方法。例えば、容量結合型の並行平板型装置を用いてプラズマ処理する場合、酸素ガス１００％の雰囲気または酸素５０％以上の不活性ガスと酸素ガスとの混合気体雰囲気中で、圧力１〜１００Ｐａ、投入電力１０〜１００Ｗ、基板温度を室温〜３００℃として、プラズマ処理することによりチャネル層の表面に酸素を導入して高抵抗酸化亜鉛層を形成することができる。窒素ガスを含む雰囲気中または窒素酸化物ガスを含む雰囲気中でプラズマ処理しても、同様に窒素または窒素酸化物をチャネル層の表面に導入することができ、高抵抗酸化亜鉛層を形成することができる。
【００１５】
（３）チャネル層の表面にエネルギービームを照射することにより、高抵抗酸化亜鉛層を形成する方法。具体的には、酸素、窒素または窒素酸化物を含む雰囲気中で、イオンビーム、電子ビーム、及びレーザビーム等のエネルギービームを照射することにより、照射領域に酸素または窒素を導入して、高抵抗酸化亜鉛層を形成することができる。また、窒素、酸素または窒素酸化物のイオンビームを照射することにより、酸素または窒素をチャネル層の表面に導入して、高抵抗酸化亜鉛層を形成することができる。
【００１６】
本発明の半導体装置におけるその他の構成、例えばソース電極及びドレイン電極については、従来の半導体装置と同様にして形成することができる。
ソース電極及びドレイン電極は、チャネル層の上に形成された低抵抗の酸化亜鉛層の上に形成してもよい。このような低抵抗の酸化亜鉛層の抵抗率は、１０−３〜１００Ω・ｃｍの範囲内であることが好ましい。
【００１７】
【発明の実施の形態】
（実施例１）
図１は、本発明に従う一実施例の半導体装置であるＭＩＳ型トランジスタを示す断面図である。基板１の上には、酸化亜鉛からなるチャネル層２が設けられており、チャネル層２の中央部の上には、チャネル層２より高い抵抗の酸化亜鉛材料からなる高抵抗酸化亜鉛層７が設けられている。基板１としては、一般に透明な基板が用いられる。本実施例ではガラス基板が用いられている。高抵抗酸化亜鉛層７の上には、窒化ケイ素からなるゲート絶縁膜５が設けられており、ゲート絶縁膜５の上に、アルミニウムからなるゲート電極６が設けられている。
【００１８】
ゲート電極６を挟む両側のチャネル層２の上には、ソース電極３及びドレイン電極４がそれぞれ設けられている。ソース電極３及びドレイン電極４は、アルミニウムから形成されている。ソース電極３及びドレイン電極４は、チャネル層２の上に、低抵抗の酸化亜鉛層８及び９を介して設けられている。
【００１９】
高抵抗酸化亜鉛層７は、チャネル層を形成する際の雰囲気に比べ、窒素または酸素が多い雰囲気中で、チャネル層２と同様の薄膜形成方法で形成することができる。例えば、チャネル層２を酸素が５〜４０％含まれた不活性ガス中でマグネトロンＲＦスパッタリング法により形成する場合、高抵抗酸化亜鉛層７は、酸素が５０％以上含まれた不活性ガス中または酸素が１００％であるガス中で、マグネトロンＲＦスパッタリング法により形成することができる。
【００２０】
また、窒素ガスを含む雰囲気中でもチャネル層２及び高抵抗酸化亜鉛層７を形成することができる。例えば、窒素ガスを５〜４０％含む不活性ガス中でチャネル層２を形成する場合、高抵抗酸化亜鉛層７は窒素ガスを５０％以上含む不活性ガス中または窒素ガス１００％のガス中で形成することができる。
【００２１】
一般に、チャネル層２及び高抵抗酸化亜鉛層７を形成する際のターゲットとしては、高純度の酸化亜鉛が用いられる。低抵抗酸化亜鉛層８及び９を形成する場合には、アルミニウムを１〜１０重量％含む酸化亜鉛ターゲットを用いて形成することができる。酸化亜鉛層を形成する場合の基板温度は、一般に、２００℃〜３００℃程度であることが好ましい。
【００２２】
本実施例におけるチャネル層２、高抵抗酸化亜鉛層７、及び低抵抗酸化亜鉛層８及び９の形成条件を表１に示す。なお、いずれの酸化亜鉛層も、スパッタリングにより形成している。また、表１には、各酸化亜鉛層の抵抗率及び膜厚を示している。
【００２３】
【表１】

Figure 2004235180
【００２４】
（比較例１）
図５は、比較例１の半導体装置であるＭＩＳ型トランジスタを示す断面図である。比較例１においては、チャネル層２の上に高抵抗酸化亜鉛層７を設けずに、直接ゲート絶縁膜５を形成している。高抵抗酸化亜鉛層７を設けないこと以外は、上記実施例１と同様にして各層が形成されている。
【００２５】
（ＴＦＴ特性の評価）
実施例１及び比較例１のＴＦＴについて、ＴＦＴ特性を評価した。なお、実施例１及び比較例１において、ゲート長及びゲート幅は、いずれも５０ｎｍである。
【００２６】
図６は、実施例１のＴＦＴ特性を示しており、図７は比較例１のＴＦＴ特性を示している。図６から明らかなように、実施例１においては、ゲート電圧の増加に対し、ドレイン電流が鋭く立ち上がっており、７桁以上のオン／オフ比が得られ、良好なＴＦＴ特性が得られている。一方、図７から明らかなように、比較例１においては、ゲート電圧の増加に対し、ドレイン電流の立ち上がりが緩くなっており、オン／オフ比は５桁程度となっている。
【００２７】
以上のことから、チャネル層とゲート絶縁膜の間に高抵抗酸化亜鉛層を設けた実施例１のＴＦＴにおいては、良好なＴＦＴ特性が得られることがわかる。これは、比較例１の従来のＴＦＴにおいては、チャネル層とゲート絶縁膜が直接接しているため、チャネル層とゲート絶縁膜の界面に格子不整合が生じ、この格子不整合による界面欠陥がチャネル層を流れる電子に悪影響を及ぼしており、一方本発明に従う実施例１では、チャネル層とゲート絶縁膜の間に高抵抗酸化亜鉛層が設けられているので、上記のような格子不整合が生じず、格子不整合による界面欠陥の影響が生じにくくなるためである。
【００２８】
（実施例２）
本実施例では、チャネル層の表面に酸素を導入することにより、高抵抗酸化亜鉛層を形成した。
【００２９】
図２及び図３は、その製造工程を示す断面図である。図２に示すように、基板１の上に、上記実施例１と同様にしてチャネル層２を形成する。その厚みとしては、１１００Åとなるように形成する。次に、１気圧（１．０１×１０５Ｐａ）の１００％酸素ガス中で４００℃に１時間加熱する。これにより、チャネル層２の表面に酸素ガスが導入され、高抵抗酸化亜鉛層２ａが形成される。このときの高抵抗酸化亜鉛層２ａの厚みは、１００Åである。
【００３０】
次に、図３に示すように、ソース電極及びドレイン電極を形成する部分を、エッチングにより除去し、パターニングして、高抵抗酸化亜鉛層７を形成する。その後は、図１に示す実施例１と同様にして、ゲート絶縁膜５及びゲート電極６、並びに低抵抗酸化亜鉛層８及び９、ソース電極３及びドレイン電極４をそれぞれ形成する。
【００３１】
なお、本実施例においては、酸素ガス中で加熱することにより高抵抗酸化亜鉛層を形成しているが、酸素ガスを含む不活性ガス中や、窒素ガスまたは窒素酸化物を含む雰囲気中で熱処理しても、同様に高抵抗酸化亜鉛層を形成することができる。
【００３２】
（実施例３）
本実施例では、チャネル層の表面に酸素を含む気体のプラズマを照射することにより、高抵抗酸化亜鉛層を形成した。具体的には、上記実施例２と同様に、基板上に１１００Åの厚みでチャネル層を形成し、このチャネル層の表面に酸素を含むプラズマを照射し、高抵抗酸化亜鉛層を形成した。高抵抗酸化亜鉛層の厚みは１００Åとなるように形成した。具体的には、容量結合型の並行平板型のプラズマ発生装置を用い、以下の表２に示す条件でプラズマ処理した。
【００３３】
【表２】
Figure 2004235180
【００３４】
本実施例では、酸素を含むプラズマを照射しているが、窒素または窒素酸化物を含むプラズマを照射しても、同様にして高抵抗酸化亜鉛層を形成することができる。
【００３５】
（実施例４）
本実施例では、チャネル層の表面に酸素雰囲気中でレーザビームを照射することにより、高抵抗酸化亜鉛層を形成した。
【００３６】
図４は、本実施例の半導体装置であるＭＩＳ型トランジスタを示す断面図である。基板１の上に、実施例１と同様にして、酸化亜鉛材料からなるチャネル層２を形成した。なお、厚みは、１１００Åとする。さらに、チャネル層２の高抵抗酸化亜鉛層を形成する領域に、波長３０８ｎｍのエキシマレーザ光を、以下に示す条件で照射した。レーザビーム光を走査して高抵抗酸化亜鉛層を所定の領域に形成した。
【００３７】
【表３】
Figure 2004235180
【００３８】
形成した高抵抗酸化亜鉛層の厚み（深さ）は、１００Åであった。
次に、実施例１と同様にして、形成した高抵抗酸化亜鉛層７の上に、ゲート絶縁膜及びゲート電極６を形成した。また、実施例１と同様にして、低抵抗酸化亜鉛層８及び９を形成し、それらの上にソース電極３及びドレイン電極４を形成した。
【００３９】
なお、本実施例では、酸素ガスを含む雰囲気中でレーザ光を照射することにより、高抵抗酸化亜鉛層を形成しているが、窒素ガスまたは窒素酸化物ガスを含む雰囲気中でレーザビームを照射しても、同様にして高抵抗酸化亜鉛層を形成することができる。また、イオンビームや電子ビームなどを照射することによっても、同様に高抵抗酸化亜鉛層を形成することができる。
【００４０】
（ＴＦＴ特性の評価）
実施例２〜４で得られたＴＦＴについて、ＴＦＴ特性を評価した。
図８は、実施例２〜４のＴＦＴ特性を示す図である。図８から明らかなように、ゲート電圧の増加に対し、ドレイン電極が鋭く立ち上がり、７桁以上のオン／オフ比が得られており、良好なＴＦＴ特性が得られている。
【００４１】
上記実施例では、ゲート電極、ソース電極及びドレイン電極が全て基板から離れた位置に設けられており、いわゆるトップゲート型のＴＦＴであるが、本発明はこれに限定されるものではない。例えば、ゲート電極、ソース電極及びドレイン電極の一部または全てが基板の近傍に設けられるＴＦＴの構造であってもよい。
【００４２】
【発明の効果】
本発明によれば、チャネル層とゲート絶縁膜との格子不整合による特性低下を低減することができる。
【図面の簡単な説明】
【図１】本発明に従う一実施例を示す断面図。
【図２】本発明に従う他の実施例の製造工程を示す断面図。
【図３】本発明に従う他の実施例の製造工程を示す断面図。
【図４】本発明に従うさらに他の実施例を示す断面図。
【図５】比較例の半導体装置を示す断面図。
【図６】本発明に従う実施例のＴＦＴ特性を示す図。
【図７】比較例のＴＦＴ特性を示す図。
【図８】本発明に従う他の実施例のＴＦＴ特性を示す図。
【符号の説明】
１…基板
２…チャネル層
３…ソース電極
４…ドレイン電極
５…ゲート絶縁膜
６…ゲート電極
７…高抵抗酸化亜鉛層
８，９…低抵抗酸化亜鉛層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device using zinc oxide as a channel material and a method for manufacturing the same.
[0002]
[Prior art]
Zinc oxide has attracted attention as a transparent semiconductor, and studies have been made on transparent thin film transistors (TFTs) (for example, Patent Documents 1 to 3).
[0003]
[Patent Document 1]
JP 2000-150900 A [Patent Document 2]
JP 2000-277534 A [Patent Document 3]
JP 2002-76356 A
[Problems to be solved by the invention]
However, in the case of forming a TFT using zinc oxide as a channel material, there is a problem in lattice matching with an insulating film formed on a channel layer made of zinc oxide, and a problem that sufficient thin film transistor characteristics cannot be obtained. was there.
[0005]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device using zinc oxide as a channel material and capable of reducing a deterioration in characteristics due to lattice mismatch with a gate insulating film, and a method for manufacturing the same.
[0006]
[Means for Solving the Problems]
The present invention is a semiconductor device including a channel layer using zinc oxide as a channel material, a gate electrode provided over the channel layer with a gate insulating film interposed therebetween, a source electrode, and a drain electrode. A high-resistance zinc oxide layer made of a zinc oxide material having a higher resistance than the channel layer is provided between the gate insulating film and the gate insulating film.
[0007]
In the present invention, a high-resistance zinc oxide layer made of a zinc oxide material having a higher resistance than the channel layer is provided between the channel layer and the gate insulating film. For this reason, the channel layer and the gate insulating film do not come into direct contact with each other, so that adverse effects due to lattice mismatch occurring at the interface between them can be prevented. That is, it is possible to prevent interface defects due to lattice mismatch from affecting the flow of electrons in the channel layer.
[0008]
In the present invention, the resistivity of the high-resistance zinc oxide layer is preferably at least two orders of magnitude higher than the resistivity of the channel layer. The resistivity of the high-resistance zinc oxide layer is preferably in the range of 10 9 to 10 13 Ω · cm, and the resistivity of the channel layer is preferably in the range of 10 3 to 10 9 Ω · cm. . By setting it within such a range, good TFT characteristics can be obtained.
[0009]
The thickness of the high-resistance zinc oxide layer is not particularly limited, but is generally preferably in the range of 10 ° to 500 °. If the ratio is out of such a range, the effect of the present invention of obtaining good TFT characteristics may not be sufficiently obtained.
[0010]
The high-resistance zinc oxide layer in the present invention can be formed by introducing oxygen or nitrogen into a zinc oxide material so as to have a larger oxygen or nitrogen content than the zinc oxide material used for the channel material. Therefore, the channel material can be formed by a thin film formation method such as sputtering in an atmosphere containing more oxygen or nitrogen than when the channel material is formed.
[0011]
After the channel layer is formed, a high-resistance zinc oxide layer may be formed by introducing oxygen or nitrogen to the surface of the channel layer.
The method of manufacturing a semiconductor device according to the present invention is a manufacturing method employing this method.
[0012]
That is, the manufacturing method of the present invention is a method capable of manufacturing the above-described semiconductor device of the present invention. After the channel layer is formed, oxygen or nitrogen is introduced into the surface of the channel layer to provide a high-resistance zinc oxide. It is characterized by forming a layer.
[0013]
As a method for forming a high-resistance zinc oxide layer by introducing oxygen or nitrogen into the channel layer, the following methods (1) to (3) are mentioned.
(1) A method of forming a high-resistance zinc oxide layer by heating the surface of a channel layer in an atmosphere containing oxygen, nitrogen, or nitrogen oxide. For example, after the channel layer is formed, the channel layer is heated to 300 to 500 ° C. in an oxygen atmosphere of 100% or a mixed gas atmosphere of an inert gas containing 50% or more of oxygen and an oxygen gas, so that The surface can be a high resistance zinc oxide layer.
[0014]
(2) A method of forming a high-resistance zinc oxide layer by irradiating the surface of the channel layer with plasma of a gas containing oxygen, nitrogen, or nitrogen oxide. For example, when plasma processing is performed using a parallel-coupling type apparatus of a capacitive coupling type, a pressure of 1 to 100 Pa is applied in an atmosphere of 100% oxygen gas or a mixed gas atmosphere of 50% or more of inert gas and oxygen gas. By performing plasma treatment at a power of 10 to 100 W and a substrate temperature of room temperature to 300 ° C., oxygen can be introduced to the surface of the channel layer to form a high-resistance zinc oxide layer. Even when plasma treatment is performed in an atmosphere containing nitrogen gas or an atmosphere containing nitrogen oxide gas, nitrogen or nitrogen oxide can be similarly introduced to the surface of the channel layer, and a high-resistance zinc oxide layer is formed. Can be.
[0015]
(3) A method of forming a high-resistance zinc oxide layer by irradiating the surface of the channel layer with an energy beam. Specifically, by irradiating an energy beam such as an ion beam, an electron beam, and a laser beam in an atmosphere containing oxygen, nitrogen, or nitrogen oxide, oxygen or nitrogen is introduced into an irradiation region to obtain a high-resistance A zinc oxide layer can be formed. Further, by irradiation with an ion beam of nitrogen, oxygen, or nitrogen oxide, oxygen or nitrogen can be introduced to the surface of the channel layer, so that a high-resistance zinc oxide layer can be formed.
[0016]
Other structures in the semiconductor device of the present invention, for example, a source electrode and a drain electrode can be formed in the same manner as a conventional semiconductor device.
The source electrode and the drain electrode may be formed on a low-resistance zinc oxide layer formed on the channel layer. The resistivity of such a low-resistance zinc oxide layer is preferably in the range of 10 -3 ~10 0 Ω · cm.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
(Example 1)
FIG. 1 is a sectional view showing a MIS transistor which is a semiconductor device according to an embodiment of the present invention. A channel layer 2 made of zinc oxide is provided on the substrate 1, and a high-resistance zinc oxide layer 7 made of a zinc oxide material having a higher resistance than the channel layer 2 is provided on a central portion of the channel layer 2. Is provided. Generally, a transparent substrate is used as the substrate 1. In this embodiment, a glass substrate is used. A gate insulating film 5 made of silicon nitride is provided on the high-resistance zinc oxide layer 7, and a gate electrode 6 made of aluminum is provided on the gate insulating film 5.
[0018]
A source electrode 3 and a drain electrode 4 are respectively provided on the channel layers 2 on both sides of the gate electrode 6. The source electrode 3 and the drain electrode 4 are formed from aluminum. The source electrode 3 and the drain electrode 4 are provided on the channel layer 2 via low-resistance zinc oxide layers 8 and 9.
[0019]
The high-resistance zinc oxide layer 7 can be formed by a method for forming a thin film similar to that of the channel layer 2 in an atmosphere containing more nitrogen or oxygen than an atmosphere in forming the channel layer. For example, when the channel layer 2 is formed by a magnetron RF sputtering method in an inert gas containing 5 to 40% of oxygen, the high-resistance zinc oxide layer 7 is formed in an inert gas containing 50% or more of oxygen or It can be formed by a magnetron RF sputtering method in a gas containing 100% oxygen.
[0020]
Further, the channel layer 2 and the high-resistance zinc oxide layer 7 can be formed even in an atmosphere containing a nitrogen gas. For example, when the channel layer 2 is formed in an inert gas containing 5 to 40% of nitrogen gas, the high-resistance zinc oxide layer 7 is formed in an inert gas containing 50% or more of nitrogen gas or in a gas of 100% nitrogen gas. Can be formed.
[0021]
Generally, high-purity zinc oxide is used as a target when forming the channel layer 2 and the high-resistance zinc oxide layer 7. When the low-resistance zinc oxide layers 8 and 9 are formed, they can be formed using a zinc oxide target containing 1 to 10% by weight of aluminum. In general, it is preferable that the substrate temperature when forming the zinc oxide layer is about 200 ° C. to 300 ° C.
[0022]
Table 1 shows the conditions for forming the channel layer 2, the high-resistance zinc oxide layer 7, and the low-resistance zinc oxide layers 8 and 9 in this embodiment. Note that each of the zinc oxide layers is formed by sputtering. Table 1 shows the resistivity and the film thickness of each zinc oxide layer.
[0023]
[Table 1]
Figure 2004235180
[0024]
(Comparative Example 1)
FIG. 5 is a cross-sectional view illustrating a MIS transistor that is the semiconductor device of Comparative Example 1. In Comparative Example 1, the gate insulating film 5 is formed directly without providing the high-resistance zinc oxide layer 7 on the channel layer 2. Each layer was formed in the same manner as in Example 1 except that the high-resistance zinc oxide layer 7 was not provided.
[0025]
(Evaluation of TFT characteristics)
The TFT characteristics of the TFTs of Example 1 and Comparative Example 1 were evaluated. In Example 1 and Comparative Example 1, the gate length and the gate width were both 50 nm.
[0026]
FIG. 6 shows the TFT characteristics of Example 1, and FIG. 7 shows the TFT characteristics of Comparative Example 1. As is clear from FIG. 6, in Example 1, the drain current sharply rises with an increase in the gate voltage, and an on / off ratio of 7 digits or more is obtained, and good TFT characteristics are obtained. . On the other hand, as is apparent from FIG. 7, in Comparative Example 1, the rise of the drain current becomes slower with the increase of the gate voltage, and the on / off ratio is about five digits.
[0027]
From the above, it can be seen that in the TFT of Example 1 in which the high-resistance zinc oxide layer was provided between the channel layer and the gate insulating film, good TFT characteristics were obtained. This is because, in the conventional TFT of Comparative Example 1, since the channel layer and the gate insulating film are in direct contact, lattice mismatch occurs at the interface between the channel layer and the gate insulating film. In the first embodiment according to the present invention, since the high resistance zinc oxide layer is provided between the channel layer and the gate insulating film, the lattice mismatch as described above occurs. This is because the influence of interface defects due to lattice mismatch is less likely to occur.
[0028]
(Example 2)
In this embodiment, a high-resistance zinc oxide layer was formed by introducing oxygen to the surface of the channel layer.
[0029]
2 and 3 are sectional views showing the manufacturing process. As shown in FIG. 2, a channel layer 2 is formed on a substrate 1 in the same manner as in the first embodiment. The thickness is formed to be 1100 °. Next, it is heated at 400 ° C. for 1 hour in 100% oxygen gas at 1 atm (1.01 × 10 5 Pa). Thereby, oxygen gas is introduced into the surface of the channel layer 2, and the high-resistance zinc oxide layer 2a is formed. At this time, the thickness of high-resistance zinc oxide layer 2a is 100 °.
[0030]
Next, as shown in FIG. 3, portions where the source electrode and the drain electrode are to be formed are removed by etching and patterned to form a high-resistance zinc oxide layer 7. Thereafter, the gate insulating film 5 and the gate electrode 6, the low-resistance zinc oxide layers 8 and 9, the source electrode 3 and the drain electrode 4 are formed in the same manner as in the first embodiment shown in FIG.
[0031]
Note that in this embodiment, the high-resistance zinc oxide layer is formed by heating in an oxygen gas; however, the heat treatment is performed in an inert gas containing an oxygen gas or an atmosphere containing a nitrogen gas or a nitrogen oxide. Even in this case, a high-resistance zinc oxide layer can be similarly formed.
[0032]
(Example 3)
In this embodiment, a high-resistance zinc oxide layer is formed by irradiating the surface of the channel layer with a gas plasma containing oxygen. More specifically, as in Example 2, a channel layer having a thickness of 1100 ° was formed on the substrate, and the surface of the channel layer was irradiated with plasma containing oxygen to form a high-resistance zinc oxide layer. The high-resistance zinc oxide layer was formed to have a thickness of 100 °. Specifically, plasma processing was performed under the conditions shown in Table 2 below using a capacitively coupled parallel plate type plasma generator.
[0033]
[Table 2]
Figure 2004235180
[0034]
In this embodiment, a plasma containing oxygen is irradiated. However, a high-resistance zinc oxide layer can be formed in the same manner by irradiation with plasma containing nitrogen or nitrogen oxide.
[0035]
(Example 4)
In this example, a high-resistance zinc oxide layer was formed by irradiating the surface of the channel layer with a laser beam in an oxygen atmosphere.
[0036]
FIG. 4 is a cross-sectional view illustrating a MIS transistor that is the semiconductor device of the present embodiment. A channel layer 2 made of a zinc oxide material was formed on a substrate 1 in the same manner as in Example 1. The thickness is 1100 °. Further, the region of the channel layer 2 where the high-resistance zinc oxide layer is to be formed was irradiated with excimer laser light having a wavelength of 308 nm under the following conditions. A high-resistance zinc oxide layer was formed in a predetermined region by scanning with a laser beam.
[0037]
[Table 3]
Figure 2004235180
[0038]
The thickness (depth) of the formed high-resistance zinc oxide layer was 100 °.
Next, a gate insulating film and a gate electrode 6 were formed on the formed high-resistance zinc oxide layer 7 in the same manner as in Example 1. In the same manner as in Example 1, low resistance zinc oxide layers 8 and 9 were formed, and a source electrode 3 and a drain electrode 4 were formed thereon.
[0039]
Note that in this embodiment, the high-resistance zinc oxide layer is formed by irradiating a laser beam in an atmosphere containing an oxygen gas; however, the laser beam is irradiated in an atmosphere containing a nitrogen gas or a nitrogen oxide gas. Even in this case, a high-resistance zinc oxide layer can be formed in the same manner. Alternatively, a high-resistance zinc oxide layer can be similarly formed by irradiation with an ion beam, an electron beam, or the like.
[0040]
(Evaluation of TFT characteristics)
The TFT characteristics of the TFTs obtained in Examples 2 to 4 were evaluated.
FIG. 8 is a diagram illustrating TFT characteristics of Examples 2 to 4. As is clear from FIG. 8, the drain electrode sharply rises with an increase in the gate voltage, and an on / off ratio of seven digits or more is obtained, and good TFT characteristics are obtained.
[0041]
In the above embodiment, the gate electrode, the source electrode, and the drain electrode are all provided at positions away from the substrate, and are so-called top gate TFTs. However, the present invention is not limited to this. For example, a TFT structure in which part or all of a gate electrode, a source electrode, and a drain electrode are provided near a substrate may be used.
[0042]
【The invention's effect】
According to the present invention, it is possible to reduce deterioration in characteristics due to lattice mismatch between the channel layer and the gate insulating film.
[Brief description of the drawings]
FIG. 1 is a sectional view showing an embodiment according to the present invention.
FIG. 2 is a cross-sectional view showing a manufacturing process of another embodiment according to the present invention.
FIG. 3 is a sectional view showing a manufacturing process of another embodiment according to the present invention.
FIG. 4 is a sectional view showing still another embodiment according to the present invention.
FIG. 5 is a cross-sectional view illustrating a semiconductor device of a comparative example.
FIG. 6 is a view showing TFT characteristics of an example according to the present invention.
FIG. 7 is a view showing TFT characteristics of a comparative example.
FIG. 8 is a diagram showing TFT characteristics of another embodiment according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Channel layer 3 ... Source electrode 4 ... Drain electrode 5 ... Gate insulating film 6 ... Gate electrode 7 ... High resistance zinc oxide layer 8, 9 ... Low resistance zinc oxide layer

Claims (6)

酸化亜鉛をチャネル材料とするチャネル層と、該チャネル層の上にゲート絶縁膜を介して設けられたゲート電極と、ソース電極と、ドレイン電極とを備える半導体装置において、
前記チャネル層と前記ゲート絶縁膜の間に、前記チャネル層より高い抵抗の酸化亜鉛材料からなる高抵抗酸化亜鉛層が設けられていることを特徴とする半導体装置。In a semiconductor device including a channel layer using zinc oxide as a channel material, a gate electrode provided over the channel layer with a gate insulating film interposed therebetween, a source electrode, and a drain electrode,
A semiconductor device, wherein a high-resistance zinc oxide layer made of a zinc oxide material having a higher resistance than the channel layer is provided between the channel layer and the gate insulating film. 前記高抵抗酸化亜鉛層の抵抗率が１０９〜１０１３Ω・ｃｍの範囲内であり、前記チャネル層の抵抗率が１０３〜１０９Ω・ｃｍの範囲内であることを特徴とする請求項１に記載の半導体装置。The resistivity of the high-resistance zinc oxide layer is in the range of 10 9 to 10 13 Ω · cm, and the resistivity of the channel layer is in the range of 10 3 to 10 9 Ω · cm. Item 2. The semiconductor device according to item 1. 請求項１または２に記載の半導体装置を製造する方法であって、
前記チャネル層の表面に酸素または窒素を導入することにより、前記高抵抗酸化亜鉛層を形成することを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device according to claim 1, wherein:
A method for manufacturing a semiconductor device, wherein the high-resistance zinc oxide layer is formed by introducing oxygen or nitrogen to the surface of the channel layer. 酸素、窒素または窒素酸化物を含む雰囲気中で前記チャネル層の表面を加熱することにより、前記高抵抗酸化亜鉛層を形成することを特徴とする請求項３に記載の半導体装置の製造方法。4. The method according to claim 3, wherein the high-resistance zinc oxide layer is formed by heating a surface of the channel layer in an atmosphere containing oxygen, nitrogen, or nitrogen oxide. 酸素、窒素または窒素酸化物を含む気体のプラズマを、前記チャネル層の表面に照射することにより、前記高抵抗酸化亜鉛層を形成することを特徴とする請求項３に記載の半導体装置の製造方法。4. The method according to claim 3, wherein the high-resistance zinc oxide layer is formed by irradiating a surface of the channel layer with a plasma of a gas containing oxygen, nitrogen, or nitrogen oxide. . 前記チャネル層の表面にエネルギービームを照射することにより、前記高抵抗酸化亜鉛層を形成することを特徴する請求項３に記載の半導体装置の製造方法。The method according to claim 3, wherein the high-resistance zinc oxide layer is formed by irradiating an energy beam to a surface of the channel layer.
JP2003018243A 2003-01-28 2003-01-28 Semiconductor device and its manufacturing method Withdrawn JP2004235180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003018243A JP2004235180A (en) 2003-01-28 2003-01-28 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003018243A JP2004235180A (en) 2003-01-28 2003-01-28 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004235180A true JP2004235180A (en) 2004-08-19

Family

ID=32948429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003018243A Withdrawn JP2004235180A (en) 2003-01-28 2003-01-28 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004235180A (en)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165531A (en) * 2004-11-10 2006-06-22 Canon Inc Method of manufacturing field effect transistor
JP2007073703A (en) * 2005-09-06 2007-03-22 Canon Inc Thin-film transistor and thin-film diode
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2007142195A (en) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd Semiconductor thin film, manufacturing method thereof, thin-film transistor, and active matrix drive display panel
JP2008042088A (en) * 2006-08-09 2008-02-21 Nec Corp Thin film device, and its manufacturing method
JP2008199005A (en) * 2007-02-09 2008-08-28 Samsung Electronics Co Ltd Thin film transistor and manufacturing method of the same
JP2009099953A (en) * 2007-09-26 2009-05-07 Canon Inc Method of manufacturing field effect transistor
WO2009093625A1 (en) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009188213A (en) * 2008-02-06 2009-08-20 Fujifilm Corp Thin-film field effect transistor, and display using the same
JP2009212497A (en) * 2007-03-27 2009-09-17 Fujifilm Corp Thin film field effect transistor and display using the same
JP2009218562A (en) * 2008-03-07 2009-09-24 Samsung Electronics Co Ltd Transistor and method of manufacturing the same
JP2009290111A (en) * 2008-05-30 2009-12-10 Fujifilm Corp Manufacturing method of semiconductor device
JP2010016126A (en) * 2008-07-02 2010-01-21 Fujifilm Corp Thin film field effect transistor, fabrication process therefor, and display device using the same
JP2010206190A (en) * 2009-02-05 2010-09-16 Semiconductor Energy Lab Co Ltd Transistor and method for manufacturing the transistor
US7863607B2 (en) 2007-06-14 2011-01-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP2011086962A (en) * 2011-01-26 2011-04-28 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2011249823A (en) * 2004-11-10 2011-12-08 Canon Inc Amorphous oxide and electric field effect transistor
JP2012060160A (en) * 2008-10-24 2012-03-22 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2012134469A (en) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same
JP2012134470A (en) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same
US8274077B2 (en) 2005-09-29 2012-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012216863A (en) * 2007-05-08 2012-11-08 Idemitsu Kosan Co Ltd Semiconductor device, thin film transistor and manufacturing methods of the same
US8324628B2 (en) 2007-06-27 2012-12-04 Samsung Electronics Co., Ltd. Channel layer for a thin film transistor, thin film transistor including the same, and methods of manufacturing the same
KR101325053B1 (en) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 Thin film transistor substrate and manufacturing method thereof
JP2014027286A (en) * 2013-08-26 2014-02-06 Idemitsu Kosan Co Ltd Semiconductor thin film and manufacturing method of the same, and thin film transistor and active-matrix-driven display panel
JP2014207454A (en) * 2009-01-16 2014-10-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2015019093A (en) * 2005-11-15 2015-01-29 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2015026863A (en) * 2009-07-03 2015-02-05 株式会社半導体エネルギー研究所 Manufacturing method for semiconductor device
JP2015165579A (en) * 2008-10-31 2015-09-17 株式会社半導体エネルギー研究所 semiconductor device
JP2017028302A (en) * 2009-11-20 2017-02-02 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
JP2017038093A (en) * 2009-12-04 2017-02-16 株式会社半導体エネルギー研究所 Semiconductor element
JP2017085166A (en) * 2008-10-24 2017-05-18 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2018133594A (en) * 2011-03-25 2018-08-23 株式会社半導体エネルギー研究所 Transistor, semiconductor device, memory, central arithmetic processing circuit, and semiconductor integrated circuit
JP2018198330A (en) * 2009-07-10 2018-12-13 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal display device
JP2019033274A (en) * 2008-07-31 2019-02-28 株式会社半導体エネルギー研究所 Semiconductor device
CN112002762A (en) * 2020-07-30 2020-11-27 郑州大学 Gradient channel nitrogen-doped zinc oxide thin film transistor and preparation method thereof
JP2021114605A (en) * 2009-08-07 2021-08-05 株式会社半導体エネルギー研究所 Semiconductor device
JP2022133321A (en) * 2008-12-26 2022-09-13 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249823A (en) * 2004-11-10 2011-12-08 Canon Inc Amorphous oxide and electric field effect transistor
JP2006165531A (en) * 2004-11-10 2006-06-22 Canon Inc Method of manufacturing field effect transistor
JP2007073703A (en) * 2005-09-06 2007-03-22 Canon Inc Thin-film transistor and thin-film diode
US8466463B2 (en) 2005-09-29 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US10304962B2 (en) 2005-09-29 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8796069B2 (en) 2005-09-29 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8790959B2 (en) 2005-09-29 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8669550B2 (en) 2005-09-29 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9099562B2 (en) 2005-09-29 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629069B2 (en) 2005-09-29 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8274077B2 (en) 2005-09-29 2012-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015019093A (en) * 2005-11-15 2015-01-29 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2007142195A (en) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd Semiconductor thin film, manufacturing method thereof, thin-film transistor, and active matrix drive display panel
US8420442B2 (en) 2006-08-09 2013-04-16 Nlt Technologies, Ltd. Method of fabricating a thin-film device
US8889480B2 (en) 2006-08-09 2014-11-18 Nlt Technologies, Ltd. Method of fabricating a thin-film device
JP4609797B2 (en) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 Thin film device and manufacturing method thereof
US7884360B2 (en) 2006-08-09 2011-02-08 Nec Lcd Technologies, Ltd. Thin-film device and method of fabricating the same
JP2008042088A (en) * 2006-08-09 2008-02-21 Nec Corp Thin film device, and its manufacturing method
US9209026B2 (en) 2006-08-09 2015-12-08 Nlt Technologies, Ltd. Method of fabricating a thin-film device
KR101312259B1 (en) * 2007-02-09 2013-09-25 삼성전자주식회사 Thin film transistor and method for forming the same
US8558323B2 (en) 2007-02-09 2013-10-15 Samsung Electronics Co., Ltd Thin film transistors having multi-layer channel
JP2008199005A (en) * 2007-02-09 2008-08-28 Samsung Electronics Co Ltd Thin film transistor and manufacturing method of the same
JP2009212497A (en) * 2007-03-27 2009-09-17 Fujifilm Corp Thin film field effect transistor and display using the same
KR101325053B1 (en) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 Thin film transistor substrate and manufacturing method thereof
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
JP2012216863A (en) * 2007-05-08 2012-11-08 Idemitsu Kosan Co Ltd Semiconductor device, thin film transistor and manufacturing methods of the same
US7863607B2 (en) 2007-06-14 2011-01-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US8324628B2 (en) 2007-06-27 2012-12-04 Samsung Electronics Co., Ltd. Channel layer for a thin film transistor, thin film transistor including the same, and methods of manufacturing the same
JP2009099953A (en) * 2007-09-26 2009-05-07 Canon Inc Method of manufacturing field effect transistor
WO2009093625A1 (en) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009188213A (en) * 2008-02-06 2009-08-20 Fujifilm Corp Thin-film field effect transistor, and display using the same
JP2009218562A (en) * 2008-03-07 2009-09-24 Samsung Electronics Co Ltd Transistor and method of manufacturing the same
JP2009290111A (en) * 2008-05-30 2009-12-10 Fujifilm Corp Manufacturing method of semiconductor device
JP2010016126A (en) * 2008-07-02 2010-01-21 Fujifilm Corp Thin film field effect transistor, fabrication process therefor, and display device using the same
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2019033274A (en) * 2008-07-31 2019-02-28 株式会社半導体エネルギー研究所 Semiconductor device
US10170632B2 (en) 2008-10-24 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US9318512B2 (en) 2008-10-24 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10153380B2 (en) 2008-10-24 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11563124B2 (en) 2008-10-24 2023-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including flip-flop circuit which includes transistors
US9029851B2 (en) 2008-10-24 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US10763372B2 (en) 2008-10-24 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with dual and single gate structure transistors
JP2017085166A (en) * 2008-10-24 2017-05-18 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US9601603B2 (en) 2008-10-24 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012060160A (en) * 2008-10-24 2012-03-22 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2015165579A (en) * 2008-10-31 2015-09-17 株式会社半導体エネルギー研究所 semiconductor device
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP7365459B2 (en) 2008-12-26 2023-10-19 株式会社半導体エネルギー研究所 semiconductor equipment
JP2022133321A (en) * 2008-12-26 2022-09-13 株式会社半導体エネルギー研究所 Semiconductor device
JP2014207454A (en) * 2009-01-16 2014-10-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2010206190A (en) * 2009-02-05 2010-09-16 Semiconductor Energy Lab Co Ltd Transistor and method for manufacturing the transistor
US8822991B2 (en) 2009-02-05 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US9887276B2 (en) 2009-07-03 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device having oxide semiconductor
JP2015026863A (en) * 2009-07-03 2015-02-05 株式会社半導体エネルギー研究所 Manufacturing method for semiconductor device
JP2020010058A (en) * 2009-07-03 2020-01-16 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
US10297679B2 (en) 2009-07-03 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11855194B2 (en) 2009-07-10 2023-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11152493B2 (en) 2009-07-10 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2018198330A (en) * 2009-07-10 2018-12-13 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal display device
JP7129510B2 (en) 2009-08-07 2022-09-01 株式会社半導体エネルギー研究所 semiconductor equipment
JP7469402B2 (en) 2009-08-07 2024-04-16 株式会社半導体エネルギー研究所 Semiconductor Device
JP2021114605A (en) * 2009-08-07 2021-08-05 株式会社半導体エネルギー研究所 Semiconductor device
JP2017028302A (en) * 2009-11-20 2017-02-02 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
US10186619B2 (en) 2009-11-20 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017038093A (en) * 2009-12-04 2017-02-16 株式会社半導体エネルギー研究所 Semiconductor element
JP2012134469A (en) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same
JP2012134470A (en) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same
US9202927B2 (en) 2010-11-30 2015-12-01 Seminconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011086962A (en) * 2011-01-26 2011-04-28 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2018133594A (en) * 2011-03-25 2018-08-23 株式会社半導体エネルギー研究所 Transistor, semiconductor device, memory, central arithmetic processing circuit, and semiconductor integrated circuit
JP2014027286A (en) * 2013-08-26 2014-02-06 Idemitsu Kosan Co Ltd Semiconductor thin film and manufacturing method of the same, and thin film transistor and active-matrix-driven display panel
CN112002762A (en) * 2020-07-30 2020-11-27 郑州大学 Gradient channel nitrogen-doped zinc oxide thin film transistor and preparation method thereof
CN112002762B (en) * 2020-07-30 2023-03-14 郑州大学 Gradient channel nitrogen-doped zinc oxide thin film transistor and preparation method thereof

Similar Documents

Publication Publication Date Title
JP2004235180A (en) Semiconductor device and its manufacturing method
JP5116225B2 (en) Manufacturing method of oxide semiconductor device
JP6231880B2 (en) Thin film transistor
KR101206033B1 (en) Fabrication method of ZnO Thin Film and ZnO Transistor, and Thin Film Transistor adopting the same
JP5015473B2 (en) Thin film transistor array and manufacturing method thereof
KR100222319B1 (en) Thin film transistor and method for fabricating the same
JP5617174B2 (en) Method for manufacturing transistor element
JP5437776B2 (en) Thin film transistor using oxide semiconductor and method of manufacturing the same
JP2008108985A (en) Method of manufacturing semiconductor element
JP2011040729A (en) Method for manufacturing semiconductor substrate, and semiconductor device
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
JP2009540560A (en) Method to prevent arc generation during rapid heat treatment by Joule heating (METHODF PREVENTING GENERATION ATIOFARCDURINGRAPIDANNEALINGBYJOULEHEEATING)
WO2018223476A1 (en) Manufacturing method for indium gallium zinc oxide thin film transistor
TW201017756A (en) Method for making field effect transistor
JP2001102587A (en) Thin film transistor and fabrication thereof and method for forming semiconductor thin film
JP6036984B2 (en) Oxynitride semiconductor thin film
TWI305055B (en) Semiconductor device and method of manufacturing the same
JP4987198B2 (en) Method for manufacturing polycrystalline silicon thin film transistor
JP2002110542A (en) Method for manufacturing silicon semiconductor thin film and thin film transistor
JP4091025B2 (en) Polysilicon layer forming method and thin film transistor manufacturing method using the same
JP4104891B2 (en) Manufacturing method of semiconductor device
JP4211085B2 (en) Thin film transistor manufacturing method
JP3084089B2 (en) Semiconductor device substrate and method of manufacturing the same
JP2004327649A (en) Semiconductor device, thin film transistor, and method of manufacturing semiconductor device
JP3360677B2 (en) Method for manufacturing thin film semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070727