JP4104891B2

JP4104891B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4104891B2
Application number: JP2002098214A
Authority: JP
Inventors: 宗義吹田; 拓真南條; 哲也高見; 敏之大石; 成久三浦; 雄次阿部
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-04-01
Filing date: 2002-04-01
Publication date: 2008-06-18
Anticipated expiration: 2022-04-01
Also published as: JP2003297855A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、ヘテロ接合電界効果型トランジスタを備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ヘテロ接合電界効果型トランジスタとして、たとえば文献（Appl.Phys.Lett.,Vol.64,No.8,1003(1994)））には、ＩＩＩ族窒化物半導体のヘテロ接合電界効果型トランジスタが開示されている。そこで、この文献に記載されたヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極の製造方法について説明する。
【０００３】
まず、図１９に示すように、ＩＩＩ族窒化物半導体基板としてたとえばｎ型窒化ガリウム（ＧａＮ）基板１０１上に写真製版処理を施すことにより、ソース／ドレイン電極領域１０３を形成するためのレジストパターン１０２を形成する。
【０００４】
次に、図２０に示すように、蒸着法によりソース／ドレイン電極を形成するための金属膜１０４を形成する。具体的に金属膜１０４として、まずチタン膜が蒸着され、次にアルミニウム膜が蒸着される。
【０００５】
次に、図２１に示すように、リフトオフ処理を施すことによりｎ型窒化ガリウム基板１０１上に、ソース／ドレイン電極１０４ａを形成する。その後、ソース／ドレイン電極１０４ａとｎ型窒化ガリウム基板１０１との固相反応を促進するための熱処理を施す。このようにして、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極が形成されることになる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述したヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極の形成方法では、ソース／ドレイン電極１０４ａとｎ型窒化ガリウム基板１０１との接触抵抗の値が比較的高く、そのため、ソース／ドレイン電極１０４ａにおける電力損失が大きくなるという問題があった。
【０００７】
本発明は、上記問題点を解決するためになされたものであり、その目的は導電部とＩＩＩ族半導体基板との接触抵抗が低減される半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法の第１のものは、ＩＩＩ族窒化物半導体に電気的に接続される導電部を有する半導体装置の製造方法であって、以下の工程を備えている。ＩＩＩ族窒化物半導体の表面において、導電部を形成するための導電部形成領域を設ける。所定の不純物をイオン照射にて導入することにより、その導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分におけるドナー密度を、導電部形成領域以外のところに位置するＩＩＩ族窒化物半導体の表面におけるドナー密度よりも高くするための所定の処理を施す。その所定の処理を施した後に、導電部形成領域に導電部を形成する。その所定の処理を施す工程は、所定の不純物としてヘリウムイオン、ネオンイオン、アルゴンイオンおよびガリウムイオンからなる群から選ばれるいずれかのイオンを導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分に照射する工程を備えている。
【０００９】
この製造方法によれば、所定の不純物としてヘリウムイオン、ネオンイオン、アルゴンイオンおよびガリウムイオンからなる群から選ばれるいずれかのイオンを導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分に照射することで、イオンが照射されない部分に比べてドナーとしての機能を有する欠陥（結晶欠陥）をより多く含む領域が形成され、特に、ガリウムイオンの場合には、ＩＩＩ族元素であるガリウムが窒素に比べて化学量論的組成比よりも多く存在する領域が形成される。これにより、導電部と接触するＩＩＩ族窒化物半導体表面の部分におけるドナー密度がより高くなって、導電部とＩＩＩ族窒化物半導体との接触抵抗の値を従来の半導体装置の場合よりも低減することができる。
【００１４】
本発明に係る半導体装置の製造方法の第２のものは、ＩＩＩ族窒化物半導体に電気的に接続される導電部を有する半導体装置の製造方法であって、以下の工程を備えている。ＩＩＩ族窒化物半導体の表面において、導電部を形成するための導電部形成領域を設ける。所定の不純物をイオン照射にて導入することにより、導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分におけるエネルギーバンドギャップを、導電部形成領域以外のところに位置するＩＩＩ族窒化物半導体の部分におけるエネルギーバンドギャップよりも狭めるための所定の処理を施す。その所定の処理を施した後に、導電部形成領域に導電部を形成する。その所定の処理を施す工程は、所定の不純物としてインジウムイオンを導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分に照射する工程を備えている。
【００１５】
この製造方法によれば、所定の不純物としてインジウムイオンを導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分に照射することで、導電部と接触するＩＩＩ族窒化物半導体表面の部分におけるエネルギーバンドギャップがより狭くなる。これにより、導電部とＩＩＩ族窒化物半導体との接触抵抗の値を従来の半導体装置の場合よりも低減することができる。
【００１８】
また、所定の処理を施す工程を経た後、不純物としてＩＶ族元素を少なくとも一つ以上含む原子を導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分にドーピングする工程を備えることが好ましい。
【００１９】
この場合には、ＩＩＩ族窒化物半導体においてドナーとして作用するＩＶ族元素がドーピングされて、ドナーの密度がより高い領域が形成されることになる。その結果、導電部とＩＩＩ族窒化物半導体との接触抵抗の値をさらに低減することができる。
【００２４】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る半導体装置の製造方法として、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極の製造方法の一例について説明する。まず、図１に示すように、ＩＩＩ族窒化物半導体基板としてたとえばｎ型窒化ガリウム（ＧａＮ）基板１上に写真製版処理を施すことにより、ソース／ドレイン電極領域３を形成するためのレジストパターン２を形成する。
【００２５】
次に、図２に示すように、たとえばイオンミリング装置を用い加速電圧１ＫＶ以下にてアルゴンイオン５をｎ型窒化ガリウム基板１に向けて照射する。次に、図３に示すように、たとえば電子ビーム蒸着装置またはスパッタ蒸着装置を用いて、ソース／ドレイン電極を形成するための所定の金属膜４をｎ型窒化ガリウム基板１上に形成する。より具体的にこの金属膜４として、まずチタン膜が蒸着され、次にアルミニウム膜が蒸着される。
【００２６】
次に、図４に示すように、リフトオフ処理を施すことによりｎ型窒化ガリウム基板１上に、ソース／ドレイン電極４ａを形成する。その後、ソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との固相反応を促進するための熱処理を施す。このようにして、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極４ａが形成されることになる。
【００２７】
上述した製造方法では、図２に示すように、レジストパターン２をマスクとしてアルゴンイオン５がｎ型窒化ガリウム基板１の表面に照射される。これにより、アルゴンイオンが照射されたｎ型窒化ガリウム基板１の表面には、アルゴンイオンが照射されない部分に比べてドナーとしての機能を有する欠陥（結晶欠陥）をより多く含む領域１１が形成されることになる。
【００２８】
このように、欠陥を多く含む領域１１がソース／ドレイン電極４ａの直下に位置するｎ型窒化ガリウム基板１の表面に形成されることで、熱処理を施した後におけるソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との接触抵抗の値が従来の半導体装置に比べて低減されることになる。
【００２９】
このことを示す、ソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との接触抵抗率の評価結果を図５に示す。図５に示すように、アルゴンイオンが照射された場合では、アルゴンイオンが照射されない場合に比べて接触抵抗率が約１桁低減していることがわかる。
【００３０】
この実施の形態ではｎ型窒化ガリウム基板１の表面に照射するイオン源としてアルゴンを例に挙げて説明した。アルゴンの他に、ｎ型窒化ガリウム基板１の表面に欠陥を発生させることができ、かつガリウムよりも原子半径の小さいヘリウム、窒素またはネオンをイオン源として用いてもよく、この場合にもアルゴンの場合と同様の効果を得ることができる。
【００３１】
また、ＩＩＩ族窒化物半導体基板として窒化ガリウム（ＧａＮ）基板を例に挙げて説明したが、ＩＩＩ族窒化物半導体基板としては、Ａｌ、ＧａおよびＩｎのうちから選ばれる少なくともいずれかの元素を含む窒化物半導体基板であればよい。
【００３２】
実施の形態２
本発明の実施の形態２に係る半導体装置の製造方法として、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極の製造方法の他の例について説明する。まず、前述した図１に示したのと同様に、図６に示すようにｎ型窒化ガリウム基板１上に写真製版処理を施すことにより、ソース／ドレイン電極領域３を形成するためのレジストパターン２を形成する。
【００３３】
次に、図７に示すように、収束イオンビーム装置を用いてガリウムイオン６をｎ型窒化ガリウム基板１に向けて照射する。次に、図８に示すように、たとえば電子ビーム蒸着装置またはスパッタ蒸着装置を用いて、ソース／ドレイン電極を形成するための所定の金属膜４として、チタン膜およびアルミニウム膜を順次ｎ型窒化ガリウム基板１上に形成する。
【００３４】
次に、図９に示すように、リフトオフ処理を施すことによりｎ型窒化ガリウム基板１上に、ソース／ドレイン電極４ａを形成する。その後、ソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との固相反応を促進するための熱処理を施す。このようにして、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極４ａが形成されることになる。
【００３５】
上述した製造方法では、図７に示すように、レジストパターン２をマスクとしてガリウムイオン６がｎ型窒化ガリウム基板１の表面に照射される。これにより、ガリウムイオンが照射されたｎ型窒化ガリウム基板１の表面には、ＩＩＩ族元素であるガリウムが窒素に比べて化学量論的組成比よりも多く存在することになる。
【００３６】
このように、ＩＩＩ族元素であるガリウムが窒素に比べて化学量論的組成比よりも多く存在する領域１２がソース／ドレイン電極４ａの直下に位置するＮ型窒化ガリウム基板１の表面に形成されることで、領域１２におけるドナーの密度がより高くなる。その結果、熱処理を施した後におけるソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との接触抵抗の値が従来の半導体装置に比べて低減されることになる。
【００３７】
実施の形態３
本発明の実施の形態３に係る半導体装置の製造方法として、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極の製造方法のさらに他の例について説明する。まず、前述した図１に示したのと同様に、図１０に示すようにｎ型窒化ガリウム基板１上に写真製版処理を施すことにより、ソース／ドレイン電極領域３を形成するためのレジストパターン２を形成する。
【００３８】
次に、図１１に示すように、収束イオンビーム装置を用いてインジウムイオン７をｎ型窒化ガリウム基板１に向けて照射する。次に、図１２に示すように、たとえば電子ビーム蒸着装置またはスパッタ蒸着装置を用いて、ソース／ドレイン電極を形成するための所定の金属膜４として、チタン膜およびアルミニウム膜を順次ｎ型窒化ガリウム基板１上に形成する。
【００３９】
次に、図１３に示すように、リフトオフ処理を施すことによりｎ型窒化ガリウム基板１上に、ソース／ドレイン電極４ａを形成する。その後、ソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との固相反応を促進するための熱処理を施す。このようにして、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極４ａが形成されることになる。
【００４０】
上述した製造方法では、図１１に示すように、レジストパターン２をマスクとしてインジウムイオン７がｎ型窒化ガリウム基板１の表面に照射される。これにより、インジウムイオン７が照射されたｎ型窒化ガリウム基板１の表面には、インジウムが多く存在する領域１３が形成されることになる。
【００４１】
このように、インジウムが多く存在する領域１３がソース／ドレイン電極４ａの直下に位置するｎ型窒化ガリウム基板１の表面に形成されることで、ｎ型窒化ガリウム基板１において領域１３のエネルギーバンドギャップがより狭くなる。
【００４２】
その結果、同じ材料からなる電極を形成した場合に比べて、ソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との接触抵抗の値が低減されることになる。
【００４３】
実施の形態４
本発明の実施の形態４に係る半導体装置の製造方法として、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極の製造方法のさらに他の例について説明する。まず、前述した図１に示したのと同様に、図１４に示すようにｎ型窒化ガリウム基板１上に写真製版処理を施すことにより、ソース／ドレイン電極領域３を形成するためのレジストパターン２を形成する。
【００４４】
次に、図１５に示す工程においては、実施の形態１において説明した図２に示す工程、実施の形態２において説明した図７に示す工程、または、実施の形態３において説明した図１１に示す工程と同様に所定のイオン８をｎ型窒化ガリウム基板１に向けて照射する。
【００４５】
次に、図１６に示すように、露出したｎ型窒化ガリウム基板１の表面にＩＩＩ族窒化物半導体においてドナーとして作用するＩＶ族元素として、たとえばシリコン９をイオン注入する。このＩＶ族元素のドーピング方法としては、イオン注入法の他に熱拡散法が好ましい。
【００４６】
次に、図１７に示すように、たとえば電子ビーム蒸着装置またはスパッタ蒸着装置を用いて、ソース／ドレイン電極を形成するための所定の金属膜４として、チタン膜およびアルミニウム膜を順次ｎ型窒化ガリウム基板１上に形成する。
【００４７】
次に、図１８に示すように、リフトオフ処理を施すことによりｎ型窒化ガリウム基板１上に、ソース／ドレイン電極４ａを形成する。その後、ソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との固相反応を促進するための熱処理を施す。このようにして、ヘテロ接合電界効果型トランジスタにおけるソース／ドレイン電極４ａが形成されることになる。
【００４８】
上述した製造方法では、まず、図１５に示す工程において所定のイオンが注入された領域１４ａが形成され、その後図１６に示す工程において、ＩＩＩ族窒化物半導体においてドナーとして作用するＩＶ族元素が露出したｎ型窒化ガリウム基板１の表面にさらにドーピングされて、ドナーの密度がより高い領域１４が形成されることになる。その結果、ソース／ドレイン電極４ａとｎ型窒化ガリウム基板１との接触抵抗の値が、実施の形態１〜３において説明した半導体装置に比べてさらに低減されることになる。
【００４９】
なお、上記実施の形態では、ＩＶ族元素としてシリコンを例に挙げて説明したが、ＩＶ族元素としてはシリコンの他にゲルマニウムを用いてもよい。また、シリコンやゲルマニウムをそれぞれ単独でドーピングさせる他に、たとえばシリコンとゲルマニウム、シリコンと酸素、ゲルマニウムとベリリウムなどのように、他の元素と併せてドーピングすることで不純物濃度のより高い領域１４を形成することができる。
【００５０】
また、上記各実施の形態では半導体装置としてＩＩＩ族窒化物半導体を用いたヘテロ接合電界効果型トランジスタを例に挙げて説明したが、このトランジスタにはいわゆる高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が含まれる。また、ヘテロ接合電界効果型トランジスタの他に、ＩＩＩ族窒化物半導体を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）等の他のトランジスタにも適用することができる。
【００５１】
さらに、ＩＩＩ族窒化物半導体と電極との接触抵抗に限られず、たとえば配線層などの他の導電部とＩＩＩ族窒化物半導体との接触抵抗を低減することができる。
【００５２】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５３】
【発明の効果】
本発明に係る半導体装置の製造方法の第１のものによれば、所定の不純物としてヘリウムイオン、ネオンイオン、アルゴンイオンおよびガリウムイオンからなる群から選ばれるいずれかのイオンを導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分に照射することで、イオンが照射されない部分に比べてドナーとしての機能を有する欠陥（結晶欠陥）をより多く含む領域が形成され、特に、ガリウムイオンの場合には、ＩＩＩ族元素であるガリウムが窒素に比べて化学量論的組成比よりも多く存在する領域が形成される。これにより、導電部と接触するＩＩＩ族窒化物半導体表面の部分におけるドナー密度がより高くなって、導電部とＩＩＩ族窒化物半導体との接触抵抗の値を従来の半導体装置の場合よりも低減することができる。
【００５６】
本発明に係る半導体装置の製造方法の第２のものによれば、所定の不純物としてインジウムイオンを導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分に照射することで、導電部と接触するＩＩＩ族窒化物半導体表面の部分におけるエネルギーバンドギャップがより狭くなる。これにより、導電部とＩＩＩ族窒化物半導体との接触抵抗の値を従来の半導体装置の場合よりも低減することができる。
【００５８】
また、所定の処理を施す工程を経た後、不純物としてＩＶ族元素を少なくとも一つ以上含む原子を導電部形成領域に位置するＩＩＩ族窒化物半導体表面の部分にドーピングする工程を備えることが好ましく、この場合には、ＩＩＩ族窒化物半導体においてドナーとして作用するＩＶ族元素がドーピングされて、ドナーの密度がより高い領域が形成されることになる。その結果、導電部とＩＩＩ族窒化物半導体との接触抵抗の値をさらに低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】同実施の形態において、図１に示す工程の後に行なわれる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行なわれる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行なわれる工程を示す断面図である。
【図５】同実施の形態において、接触抵抗率の評価結果を示す図である。
【図６】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行なわれる工程を示す断面図である。
【図１０】本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行なわれる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行なわれる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行なわれる工程を示す断面図である。
【図１４】本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行なわれる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行なわれる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行なわれる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行なわれる工程を示す断面図である。
【図１９】従来の半導体装置の製造方法の一工程を示す断面図である。
【図２０】図１９に示す工程の後に行なわれる工程を示す断面図である。
【図２１】図２０に示す工程の後に行なわれる工程を示す断面図である。
【符号の説明】
１ｎ型窒化ガリウム基板、２レジストパターン、３ソース／ドレイン電極領域、４金属膜、４ａソース／ドレイン電極、５アルゴンイオン、６ガリウムイオン、７インジウムイオン、８イオン、１１，１２，１３，１４，１４ａ領域。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to the production how a semiconductor device, particularly, to a method for manufacturing a semiconductor equipment comprising a heterojunction field effect transistor.
[0002]
[Prior art]
As a heterojunction field effect transistor, for example, a literature (Appl. Phys. Lett., Vol. 64, No. 8, 1003 (1994)) discloses a group III nitride semiconductor heterojunction field effect transistor. ing. Therefore, a method of manufacturing the source / drain electrodes in the heterojunction field effect transistor described in this document will be described.
[0003]
First, as shown in FIG. 19, a resist pattern 102 for forming a source / drain electrode region 103 is formed by performing a photoengraving process on an n-type gallium nitride (GaN) substrate 101 as a group III nitride semiconductor substrate, for example. Form.
[0004]
Next, as shown in FIG. 20, a metal film 104 for forming source / drain electrodes is formed by vapor deposition. Specifically, as the metal film 104, a titanium film is first deposited, and then an aluminum film is deposited.
[0005]
Next, as shown in FIG. 21, a source / drain electrode 104a is formed on the n-type gallium nitride substrate 101 by performing a lift-off process. Thereafter, heat treatment is performed to promote a solid phase reaction between the source / drain electrode 104a and the n-type gallium nitride substrate 101. In this way, the source / drain electrodes in the heterojunction field effect transistor are formed.
[0006]
[Problems to be solved by the invention]
However, in the method of forming the source / drain electrode in the above-described heterojunction field effect transistor, the value of the contact resistance between the source / drain electrode 104a and the n-type gallium nitride substrate 101 is relatively high. Therefore, the source / drain electrode 104a There was a problem that the power loss in the case becomes large.
[0007]
The present invention has been made to solve the above problems, the purpose of that is to provide a method of manufacturing a semiconductor device in which contact resistance between the conductive portion and the group III semiconductor substrate is reduced.
[0008]
[Means for Solving the Problems]
First of the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a conductive portion electrically connected to the group III nitride semiconductor includes the following steps. A conductive part forming region for forming a conductive part is provided on the surface of the group III nitride semiconductor. By introducing a predetermined impurity by ion irradiation, the donor density in the portion of the group III nitride semiconductor surface located in the conductive portion formation region can be changed to that of the group III nitride semiconductor located in a portion other than the conductive portion formation region. A predetermined treatment for increasing the donor density on the surface is performed. After performing the predetermined treatment, a conductive portion is formed in the conductive portion formation region. The step of performing the predetermined treatment includes a portion of the surface of the group III nitride semiconductor in which any one selected from the group consisting of helium ions, neon ions, argon ions, and gallium ions is positioned as the predetermined impurity in the conductive portion formation region. The process of irradiating is provided.
[0009]
According to this manufacturing method, a portion of the group III nitride semiconductor surface located in the conductive portion forming region is irradiated with any one selected from the group consisting of helium ions, neon ions, argon ions, and gallium ions as the predetermined impurity. As a result, a region including more defects (crystal defects) having a function as a donor is formed compared to a portion not irradiated with ions. In particular, in the case of gallium ions, gallium which is a group III element is added to nitrogen. Compared to the stoichiometric composition ratio, a region that exists more than that is formed. As a result, the donor density in the portion of the group III nitride semiconductor surface in contact with the conductive portion becomes higher, and the value of the contact resistance between the conductive portion and the group III nitride semiconductor is reduced as compared with the conventional semiconductor device. be able to.
[0014]
A second method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a conductive portion electrically connected to a group III nitride semiconductor, and includes the following steps. A conductive part forming region for forming a conductive part is provided on the surface of the group III nitride semiconductor. By introducing a predetermined impurity by ion irradiation, the energy band gap in the portion of the surface of the group III nitride semiconductor located in the conductive portion formation region is reduced to the group III nitride semiconductor located in a portion other than the conductive portion formation region. A predetermined process for narrowing the energy band gap in the portion is performed. After performing the predetermined treatment, a conductive portion is formed in the conductive portion formation region. The step of performing the predetermined treatment includes a step of irradiating a portion of the surface of the group III nitride semiconductor located in the conductive portion formation region with indium ions as the predetermined impurity.
[0015]
According to this manufacturing method, the energy in the portion of the group III nitride semiconductor surface in contact with the conductive portion is irradiated with indium ions as the predetermined impurity on the portion of the group III nitride semiconductor surface located in the conductive portion forming region. The band gap becomes narrower. Thereby, the value of the contact resistance between the conductive portion and the group III nitride semiconductor can be reduced as compared with the conventional semiconductor device.
[0018]
In addition, it is preferable to include a step of doping a portion of the surface of the group III nitride semiconductor located in the conductive portion formation region with an atom containing at least one group IV element as an impurity after performing a predetermined treatment step.
[0019]
In this case, a group IV element acting as a donor in the group III nitride semiconductor is doped, and a region having a higher donor density is formed. As a result, the value of contact resistance between the conductive portion and the group III nitride semiconductor can be further reduced.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1
As a method for manufacturing the semiconductor device according to the first embodiment of the present invention, an example of a method for manufacturing a source / drain electrode in a heterojunction field effect transistor will be described. First, as shown in FIG. 1, a resist pattern 2 for forming a source / drain electrode region 3 by performing a photolithography process, for example, on an n-type gallium nitride (GaN) substrate 1 as a group III nitride semiconductor substrate. Form.
[0025]
Next, as shown in FIG. 2, for example, an ion milling apparatus is used to irradiate the n-type gallium nitride substrate 1 with argon ions 5 at an acceleration voltage of 1 KV or less. Next, as shown in FIG. 3, a predetermined metal film 4 for forming source / drain electrodes is formed on the n-type gallium nitride substrate 1 using, for example, an electron beam vapor deposition apparatus or a sputter vapor deposition apparatus. More specifically, as the metal film 4, a titanium film is first deposited, and then an aluminum film is deposited.
[0026]
Next, as shown in FIG. 4, a source / drain electrode 4a is formed on the n-type gallium nitride substrate 1 by performing a lift-off process. Thereafter, a heat treatment for promoting a solid phase reaction between the source / drain electrode 4a and the n-type gallium nitride substrate 1 is performed. In this manner, the source / drain electrode 4a in the heterojunction field effect transistor is formed.
[0027]
In the manufacturing method described above, as shown in FIG. 2, the surface of the n-type gallium nitride substrate 1 is irradiated with argon ions 5 using the resist pattern 2 as a mask. As a result, a region 11 containing more defects (crystal defects) having a function as a donor than the portion not irradiated with argon ions is formed on the surface of the n-type gallium nitride substrate 1 irradiated with argon ions. It will be.
[0028]
Thus, the region 11 containing many defects is formed on the surface of the n-type gallium nitride substrate 1 located immediately below the source / drain electrode 4a, so that the source / drain electrode 4a and the n-type after the heat treatment are performed. The value of the contact resistance with the gallium nitride substrate 1 is reduced as compared with the conventional semiconductor device.
[0029]
FIG. 5 shows the evaluation result of the contact resistivity between the source / drain electrode 4a and the n-type gallium nitride substrate 1 showing this. As shown in FIG. 5, it can be seen that when the argon ions are irradiated, the contact resistivity is reduced by about one digit as compared with the case where the argon ions are not irradiated.
[0030]
In this embodiment, argon has been described as an example of an ion source that irradiates the surface of the n-type gallium nitride substrate 1. In addition to argon, defects can be generated on the surface of the n-type gallium nitride substrate 1 and helium, nitrogen or neon having an atomic radius smaller than that of gallium may be used as an ion source. The same effect as the case can be obtained.
[0031]
Further, although the gallium nitride (GaN) substrate has been described as an example of the group III nitride semiconductor substrate, the group III nitride semiconductor substrate includes at least one element selected from Al, Ga, and In. Any nitride semiconductor substrate may be used.
[0032]
Embodiment 2
As a method for manufacturing a semiconductor device according to the second embodiment of the present invention, another example of a method for manufacturing a source / drain electrode in a heterojunction field effect transistor will be described. First, as shown in FIG. 1 described above, a resist pattern 2 for forming the source / drain electrode region 3 by performing photolithography on the n-type gallium nitride substrate 1 as shown in FIG. Form.
[0033]
Next, as shown in FIG. 7, gallium ions 6 are irradiated toward the n-type gallium nitride substrate 1 using a focused ion beam apparatus. Next, as shown in FIG. 8, as a predetermined metal film 4 for forming source / drain electrodes, for example, using an electron beam vapor deposition apparatus or a sputter vapor deposition apparatus, a titanium film and an aluminum film are sequentially formed by n-type gallium nitride. It is formed on the substrate 1.
[0034]
Next, as shown in FIG. 9, a source / drain electrode 4a is formed on the n-type gallium nitride substrate 1 by performing a lift-off process. Thereafter, a heat treatment for promoting a solid phase reaction between the source / drain electrode 4a and the n-type gallium nitride substrate 1 is performed. In this manner, the source / drain electrode 4a in the heterojunction field effect transistor is formed.
[0035]
In the manufacturing method described above, as shown in FIG. 7, the surface of the n-type gallium nitride substrate 1 is irradiated with gallium ions 6 using the resist pattern 2 as a mask. As a result, the surface of the n-type gallium nitride substrate 1 irradiated with gallium ions has more Group III element gallium than the stoichiometric composition ratio compared to nitrogen.
[0036]
As described above, the region 12 in which gallium which is a group III element is present in a larger amount than the stoichiometric composition ratio is formed on the surface of the N-type gallium nitride substrate 1 located immediately below the source / drain electrode 4a. This increases the density of donors in the region 12. As a result, the value of the contact resistance between the source / drain electrode 4a and the n-type gallium nitride substrate 1 after the heat treatment is reduced as compared with the conventional semiconductor device.
[0037]
Embodiment 3
As another method for manufacturing a semiconductor device according to the third embodiment of the present invention, another example of a method for manufacturing a source / drain electrode in a heterojunction field effect transistor will be described. First, as shown in FIG. 1 described above, a resist pattern 2 for forming the source / drain electrode region 3 by performing photolithography on the n-type gallium nitride substrate 1 as shown in FIG. Form.
[0038]
Next, as illustrated in FIG. 11, the n-type gallium nitride substrate 1 is irradiated with indium ions 7 using a focused ion beam apparatus. Next, as shown in FIG. 12, a titanium film and an aluminum film are sequentially formed as n-type gallium nitride as the predetermined metal film 4 for forming the source / drain electrodes using, for example, an electron beam vapor deposition apparatus or a sputter vapor deposition apparatus. It is formed on the substrate 1.
[0039]
Next, as shown in FIG. 13, a source / drain electrode 4a is formed on the n-type gallium nitride substrate 1 by performing a lift-off process. Thereafter, a heat treatment for promoting a solid phase reaction between the source / drain electrode 4a and the n-type gallium nitride substrate 1 is performed. In this manner, the source / drain electrode 4a in the heterojunction field effect transistor is formed.
[0040]
In the manufacturing method described above, as shown in FIG. 11, the surface of the n-type gallium nitride substrate 1 is irradiated with indium ions 7 using the resist pattern 2 as a mask. As a result, a region 13 in which a large amount of indium exists is formed on the surface of the n-type gallium nitride substrate 1 irradiated with the indium ions 7.
[0041]
As described above, the region 13 in which a large amount of indium is present is formed on the surface of the n-type gallium nitride substrate 1 located immediately below the source / drain electrode 4a, whereby the energy band gap of the region 13 in the n-type gallium nitride substrate 1 is obtained. Becomes narrower.
[0042]
As a result, the value of the contact resistance between the source / drain electrode 4a and the n-type gallium nitride substrate 1 is reduced as compared with the case where an electrode made of the same material is formed.
[0043]
Embodiment 4
As a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention, still another example of a method for manufacturing a source / drain electrode in a heterojunction field effect transistor will be described. First, as shown in FIG. 1 described above, a resist pattern 2 for forming the source / drain electrode region 3 by performing photolithography on the n-type gallium nitride substrate 1 as shown in FIG. Form.
[0044]
Next, in the step shown in FIG. 15, the step shown in FIG. 2 explained in the first embodiment, the step shown in FIG. 7 explained in the second embodiment, or the step shown in FIG. 11 explained in the third embodiment. Similar to the process, predetermined ions 8 are irradiated toward the n-type gallium nitride substrate 1.
[0045]
Next, as shown in FIG. 16, for example, silicon 9 is ion-implanted into the exposed surface of the n-type gallium nitride substrate 1 as a group IV element that acts as a donor in the group III nitride semiconductor. As a doping method of the group IV element, a thermal diffusion method is preferable in addition to the ion implantation method.
[0046]
Next, as shown in FIG. 17, a titanium film and an aluminum film are sequentially formed as n-type gallium nitride as the predetermined metal film 4 for forming the source / drain electrodes using, for example, an electron beam vapor deposition apparatus or a sputter vapor deposition apparatus. It is formed on the substrate 1.
[0047]
Next, as shown in FIG. 18, a source / drain electrode 4a is formed on the n-type gallium nitride substrate 1 by performing a lift-off process. Thereafter, a heat treatment for promoting a solid phase reaction between the source / drain electrode 4a and the n-type gallium nitride substrate 1 is performed. In this manner, the source / drain electrode 4a in the heterojunction field effect transistor is formed.
[0048]
In the manufacturing method described above, first, a region 14a into which predetermined ions are implanted is formed in the step shown in FIG. 15, and then, in the step shown in FIG. 16, a group IV element acting as a donor in the group III nitride semiconductor is exposed. The surface of the n-type gallium nitride substrate 1 is further doped to form a region 14 having a higher donor density. As a result, the value of the contact resistance between source / drain electrode 4a and n-type gallium nitride substrate 1 is further reduced as compared with the semiconductor device described in the first to third embodiments.
[0049]
In the above embodiment, silicon has been described as an example of the group IV element, but germanium may be used as the group IV element in addition to silicon. In addition to doping silicon and germanium independently, a region 14 having a higher impurity concentration is formed by doping together with other elements such as silicon and germanium, silicon and oxygen, germanium and beryllium. can do.
[0050]
In each of the above embodiments, a heterojunction field effect transistor using a group III nitride semiconductor is described as an example of the semiconductor device. However, this transistor includes a so-called high electron mobility transistor (HEMT). Transistor). In addition to heterojunction field effect transistors, other transistors such as heterojunction bipolar transistors (HBTs) and insulated gate bipolar transistors (IGBTs) using group III nitride semiconductors are also used. Can also be applied.
[0051]
Further, the contact resistance between the group III nitride semiconductor and the electrode is not limited, and the contact resistance between another conductive part such as a wiring layer and the group III nitride semiconductor can be reduced.
[0052]
The embodiment disclosed this time is to be considered as illustrative in all points and not restrictive. The present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0053]
【The invention's effect】
According to the first method of manufacturing a semiconductor device according to the present invention , any one selected from the group consisting of helium ions, neon ions, argon ions, and gallium ions is positioned in the conductive portion formation region as the predetermined impurity. By irradiating the portion of the group III nitride semiconductor surface to be irradiated, a region containing more defects (crystal defects) having a function as a donor than the portion not irradiated with ions is formed, particularly in the case of gallium ions. In this case, a region is formed in which gallium, which is a group III element, is present in a larger amount than the stoichiometric composition ratio compared to nitrogen. As a result, the donor density in the portion of the group III nitride semiconductor surface in contact with the conductive portion becomes higher, and the value of the contact resistance between the conductive portion and the group III nitride semiconductor is reduced as compared with the conventional semiconductor device. be able to.
[0056]
According to the second method of manufacturing a semiconductor device according to the present invention , a portion of the surface of the group III nitride semiconductor located in the conductive portion formation region is irradiated with indium ions as a predetermined impurity, thereby making contact with the conductive portion. The energy band gap in the portion of the surface of the group III nitride semiconductor to be reduced becomes narrower. Thereby, the value of the contact resistance between the conductive portion and the group III nitride semiconductor can be reduced as compared with the conventional semiconductor device.
[0058]
Further, it is preferable to include a step of doping a portion of the surface of the group III nitride semiconductor located in the conductive portion formation region with an atom containing at least one group IV element as an impurity after a predetermined treatment step, In this case, a group IV element acting as a donor in the group III nitride semiconductor is doped, and a region having a higher donor density is formed. As a result, the value of contact resistance between the conductive portion and the group III nitride semiconductor can be further reduced.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a step of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
2 is a cross-sectional view showing a step performed after the step shown in FIG. 1 in the embodiment. FIG.
3 is a cross-sectional view showing a step performed after the step shown in FIG. 2 in the embodiment. FIG.
4 is a cross-sectional view showing a step performed after the step shown in FIG. 3 in the embodiment. FIG.
FIG. 5 is a diagram showing an evaluation result of contact resistivity in the same embodiment.
FIG. 6 is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the second embodiment of the present invention.
7 is a cross-sectional view showing a process performed after the process shown in FIG. 6 in the same Example; FIG.
8 is a cross-sectional view showing a process performed after the process shown in FIG. 7 in the same Example; FIG.
9 is a cross-sectional view showing a process performed after the process shown in FIG. 8 in the same Example; FIG.
FIG. 10 is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the third embodiment of the present invention.
11 is a cross-sectional view showing a process performed after the process shown in FIG. 10 in the same Example; FIG.
12 is a cross-sectional view showing a process performed after the process shown in FIG. 11 in the same Example; FIG.
13 is a cross-sectional view showing a process performed after the process shown in FIG. 12 in the same Example; FIG.
FIG. 14 is a cross-sectional view showing a step of the method of manufacturing a semiconductor device according to the fourth embodiment of the present invention.
15 is a cross-sectional view showing a process performed after the process shown in FIG. 14 in the same Example; FIG.
16 is a cross-sectional view showing a process performed after the process shown in FIG. 15 in the same Example; FIG.
17 is a cross-sectional view showing a process performed after the process shown in FIG. 16 in the same Example; FIG.
18 is a cross-sectional view showing a process performed after the process shown in FIG. 17 in the same Example; FIG.
FIG. 19 is a cross-sectional view showing a step of a conventional method for manufacturing a semiconductor device.
20 is a cross-sectional view showing a step performed after the step shown in FIG.
FIG. 21 is a cross sectional view showing a step performed after the step shown in FIG.
[Explanation of symbols]
1 n-type gallium nitride substrate, 2 resist pattern, 3 source / drain electrode region, 4 metal film, 4a source / drain electrode, 5 argon ion, 6 gallium ion, 7 indium ion, 8 ion, 11, 12, 13, 14 , 14a region.

Claims

ＩＩＩ族窒化物半導体に電気的に接続される導電部を有する半導体装置の製造方法であって、
ＩＩＩ族窒化物半導体の表面において、導電部を形成するための導電部形成領域を設ける工程と、
所定の不純物をイオン照射にて導入することにより、前記導電部形成領域に位置する前記ＩＩＩ族窒化物半導体表面の部分におけるドナー密度を、前記導電部形成領域以外のところに位置する前記ＩＩＩ族窒化物半導体の表面におけるドナー密度よりも高くするための所定の処理を施す工程と、
前記所定の処理を施した後に、前記導電部形成領域に導電部を形成する工程と
を有し、
前記所定の処理を施す工程は、前記所定の不純物としてヘリウムイオン、ネオンイオン、アルゴンイオンおよびガリウムイオンからなる群から選ばれるいずれかのイオンを前記導電部形成領域に位置する前記ＩＩＩ族窒化物半導体表面の部分に照射する工程を備えた、半導体装置の製造方法。A method for manufacturing a semiconductor device having a conductive portion electrically connected to a group III nitride semiconductor,
Providing a conductive part forming region for forming a conductive part on the surface of the group III nitride semiconductor;
By introducing a predetermined impurity by ion irradiation, the donor density in the portion of the group III nitride semiconductor surface located in the conductive part formation region is changed to the group III nitride located in a part other than the conductive part formation region. Applying a predetermined treatment for making the donor density higher on the surface of the semiconductor,
Forming a conductive part in the conductive part forming region after performing the predetermined treatment; and
Have
The step of performing the predetermined treatment includes the group III nitride semiconductor in which any one selected from the group consisting of helium ions, neon ions, argon ions, and gallium ions is positioned in the conductive portion formation region as the predetermined impurities. A method for manufacturing a semiconductor device, comprising a step of irradiating a surface portion .

ＩＩＩ族窒化物半導体に電気的に接続される導電部を有する半導体装置の製造方法であって、
ＩＩＩ族窒化物半導体の表面において、導電部を形成するための導電部形成領域を設ける工程と、
所定の不純物をイオン照射にて導入することにより、前記導電部形成領域に位置する前記ＩＩＩ族窒化物半導体表面の部分におけるエネルギーバンドギャップを、前記導電部形成領域以外のところに位置する前記ＩＩＩ族窒化物半導体の部分におけるエネルギーバンドギャップよりも狭めるための所定の処理を施す工程と、
前記所定の処理を施した後に、前記導電部形成領域に導電部を形成する工程と
を有し、
前記所定の処理を施す工程は、前記所定の不純物としてインジウムイオンを前記導電部形成領域に位置する前記ＩＩＩ族窒化物半導体表面の部分に照射する工程を備えた、半導体装置の製造方法。 A method for manufacturing a semiconductor device having a conductive portion electrically connected to a group III nitride semiconductor,
Providing a conductive part forming region for forming a conductive part on the surface of the group III nitride semiconductor;
By introducing a predetermined impurity by ion irradiation, an energy band gap in a portion of the group III nitride semiconductor surface located in the conductive portion forming region is made to be the group III located in a portion other than the conductive portion forming region. Applying a predetermined treatment for narrowing the energy band gap in the nitride semiconductor portion;
Forming a conductive part in the conductive part forming region after performing the predetermined treatment; and
Have
The step of performing the predetermined treatment includes a step of irradiating a portion of the group III nitride semiconductor surface located in the conductive portion formation region with indium ions as the predetermined impurity .

請求項１または２に記載の前記所定の処理を施す工程を経た後、不純物としてＩＶ族元素を少なくとも一つ以上含む原子を前記導電部形成領域に位置する前記ＩＩＩ族窒化物半導体表面の部分にドーピングする工程を備えた、半導体装置の製造方法。 After passing through the step of performing the predetermined treatment according to claim 1 or 2, an atom containing at least one group IV element as an impurity is included in a portion of the group III nitride semiconductor surface located in the conductive portion formation region. A method for manufacturing a semiconductor device , comprising a step of doping .