JP2004228364A - Surface mounting structure of surface mounting electronic part - Google Patents
Surface mounting structure of surface mounting electronic part Download PDFInfo
- Publication number
- JP2004228364A JP2004228364A JP2003014909A JP2003014909A JP2004228364A JP 2004228364 A JP2004228364 A JP 2004228364A JP 2003014909 A JP2003014909 A JP 2003014909A JP 2003014909 A JP2003014909 A JP 2003014909A JP 2004228364 A JP2004228364 A JP 2004228364A
- Authority
- JP
- Japan
- Prior art keywords
- land
- electrode
- electronic component
- surface mounting
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、表面実装用電子部品の表面実装構造に係り、詳しくは回路基板のランド上に表面実装用電子部品を半田により接合した表面実装用電子部品の表面実装構造に関する。
【0002】
【従来の技術】
半田接合は、接合作業が比較的容易であり、接合強度も強固で信頼性が高く、かつ安価である等の優れた長所を有するため、従来より電子部品の実装に多用されている。
【0003】
一方、近年、電子装置の小型化等の目的で、電子部品を回路基板上に実装する際の高密度化のため、電子部品の実装構造の主流は、リード部品を使用する挿入実装から表面実装用電子部品(チップ部品)を使用する表面実装へと変化している。
【0004】
例えば、表面実装用電子部品としてのセラミックコンデンサを実装する場合は、図10(a)に示すように、直方体状のチップ部品51の両端にメッキ等で形成された電極52が設けられている。そして、回路基板53の表面に形成された一対のランド54にクリーム半田55が印刷された状態で、チップ部品51が両電極52において各ランド54のクリーム半田55上にマウントされる。次いで、リフロー炉に入れられて、クリーム半田55が加熱溶融されることにより、チップ部品51が回路基板53上に半田接合により実装される。
【0005】
電子装置の使用環境が温度変化の少ない場合は通常の半田接合で問題はない。しかし、例えば、車載用の電子装置では使用環境温度が氷点下から数十℃までの変化に耐えることが必要とされ、高温環境下及び低温環境下での信頼性及び高温環境と低温環境とのサイクル変化を受けた際の信頼性が求められる。
【0006】
一般に材料は、温度の上昇により膨張し、温度の下降により収縮し、その度合い(線膨張係数)は材料によって異なる。電子部品の半田実装部分においても、回路基板(ランド)側と電子部品とでは線膨張係数が異なるため、温度変化に伴って両者の半田接合部分に熱応力が発生する。そして、これが長期間にわたって繰り返されると、半田組成におけるPb(鉛)リッチなα相とSn(錫)リッチなβ相とが分離し、徐々に両相の粒子が成長しこの粒界は脆い。また、ランドの材質がCu(銅)である場合には、Cu−Sn合金層が生じるが、やはり硬くて脆い。クラックは主にこのような脆い結晶粒界や合金層に沿って生じ、それが進展すると半田接合部が断線し、故障に至ることがある。
【0007】
半田フィレット先端や半田接合部に発生する熱応力による疲労、クラックや破断を防止する表面実装用電子部品が提案されている(特許文献1参照)。図11に示すように、特許文献1に記載の表面実装用電子部品(チップ部品51)は、長手方向両側に設けられた電極52の半田と接合される部分に複数の凹凸形成されている。
【0008】
【特許文献1】
特開平11−68284号公報(明細書の段落[0005]、図1)
【0009】
【発明が解決しようとする課題】
ところが、特許文献1に記載の表面実装用電子部品は、電極に複数の凹凸を形成する特殊な加工を施す必要があり、表面実装用電子部品の製造コストが高くなる。
【0010】
冷熱衝撃試験に投入した試験品を切断して断面観察を行った結果、図10(b)に示すように、半田フィレット56に発生するクラックの傾向として、先ず、電極52の下面とランド54間にクラック57が発生し、これが徐々に進展して、最終的に貫通破断に至ることが判明した。なお、図10(b)はチップ部品51の片側半分を示している。「貫通破断」とは、クラックが半田接合部をランド側部分と電極側部分とに分割するように面状に進展して、電極とランドの導通が妨げられる状態になることを意味する。
【0011】
この原因として、線膨張係数の異なるチップ部品51と基板53(ランド54)とが相対最近接するチップ部品51の両端の電極52下面と基板53(ランド54)との間に応力集中し易いこと等が考えられる。また、チップ部品51の両端の電極52下面と基板53(ランド54)との間の中でも、特に内側両角部に応力集中が生じる。
【0012】
本発明は、前記知見と従来技術の問題に鑑みてなされたものである。本発明の目的は、表面実装用電子部品に特殊な加工を施すことなく、表面実装用電子部品の電極を回路基板のランドに接合するための半田接合部の特定部分に熱応力が集中するのを抑制し、半田クラックの発生、進展を低減あるいは防止することができる表面実装用電子部品の表面実装構造を提供することにある。
【0013】
【課題を解決するための手段】
前記の目的を達成するため請求項1に記載の発明は、回路基板のランド上に表面実装用電子部品を半田により接合した表面実装用電子部品の表面実装構造において、前記ランドの形状が、半田接合部の熱応力を低下若しくは分散させる形状に形成されている。この発明では、半田接合部の表面実装用電子部品の電極下面と回路基板のランドとの間に発生する応力が低下若しくは分散され、特定部分に集中するのが緩和される。その結果、貫通破断に至るクラックを低減、若しくは解消することができる。
【0014】
請求項2に記載の発明は、請求項1に記載の発明において、前記ランドは、前記表面実装用電子部品の電極の内側端部寄りの形状が、半田接合部の熱応力を低下若しくは分散させる形状に形成されている。「表面実装用電子部品の電極の内側端部」とは、例えば、直方体状のチップ部品の長手方向の両端に形成された電極のチップ部品中央寄りの端部を意味する。
【0015】
この発明では、半田接合部の表面実装用電子部品の電極下面と回路基板のランドとの間に発生する応力が特に集中し易い部分に対応するランド部分の形状を従来と変えることにより、当該部分への応力集中が緩和され、貫通破断に至るクラックをより低減、若しくは解消することができる。「電極下面」とは電極のランドと対向する面を意味する。
【0016】
請求項3に記載の発明は、請求項2に記載の発明において、前記ランドは、前記表面実装用電子部品の電極の内側端部寄り部分の両側に膨出部が形成され、前記膨出部上にも半田接合部が形成されている。このため、表面実装用電子部品の電極下面と対応する部分の半田厚を増加させることができ、電極下面とランドとの間に発生する熱応力が緩和される。また、電極の側面にも半田フィレットが形成され、電極下面の半田接合部にクラックが発生しても、その進展が側面の半田フィレットには及ばず、貫通破断による断線を回避できる。
【0017】
請求項4に記載の発明は、回路基板のランド上に表面実装用電子部品を半田により接合した表面実装用電子部品の表面実装構造において、前記ランドは、前記表面実装用電子部品の電極の内側端部寄り両端隅部が面取り形状又は扇形状に形成されている。この発明では、表面実装用電子部品の電極下面とランドとの間に存在する半田接合部の隅部に直角あるいは鋭角の部分が無くなり、当該箇所への応力集中が緩和される。
【0018】
請求項5に記載の発明は、請求項2〜請求項4のいずれか一項に記載の発明において、前記ランドは、前記表面実装用電子部品の電極の内側端部寄り部分は、電極の外方への少なくとも一つの凹部を備えている。この発明では、表面実装用電子部品の電極下面とランドとの間に存在する半田接合部の、電極下面内側端部に発生する応力の方向が分散され、特定の箇所への応力集中が緩和される。
【0019】
請求項6に記載の発明は、請求項2に記載の発明において、前記ランドは、前記表面実装用電子部品の電極と対応する部分の厚さが前記表面実装用電子部品の幅方向と直交する方向において変化する形状に形成されている。この発明では、表面実装用電子部品の電極下面とランドとの間に存在する半田接合部に発生する応力の方向が分散され、特定の箇所への応力集中が緩和される。
【0020】
請求項7に記載の発明は、請求項2〜請求項5のいずれか一項に記載の発明において、前記ランドは、前記表面実装用電子部品の電極と対応する部分の少なくとも一辺に面取りが施されている。この発明では、表面実装用電子部品の電極下面とランドとの間に存在する半田接合部の、ランドの辺と対応する部分が厚くなり、当該部分に発生する応力が緩和される。
【0021】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明を具体化した第1の実施の形態を図1及び図2に従って説明する。図1(a)は、チップ部品とランドの関係を示す模式斜視図、(b)はチップ部品が実装された状態の模式側面図、(c)はランドとチップ部品の関係を示す模式平面図であり、図2(a),(b)は変更例の部分模式平面図である。なお、図1及び図2では半田付け箇所以外の回路基板上に半田が付着するのを防止するためのソルダーレジストの図示を省略している。
【0022】
図1(b)に示すように、回路基板11の表面にはランド12が形成され、ランド12上に表面実装用電子部品としてのチップ部品13が半田14により接合されている。チップ部品13は、回路基板11の表面に形成された導体パターンを構成するランド12上に、リフロー半田法で半田付けされている。即ち、チップ部品13は回路基板11上に表面実装されている。チップ部品13としては例えばセラミックコンデンサがある。
【0023】
チップ部品13は直方体状に形成され、その長手方向の両端にメッキ等で電極15が形成されている。そして、図1(a)に示すように、一対のランド12にクリーム半田16が印刷された状態で、チップ部品13は各電極15においてクリーム半田16上にマウントされる。そして、リフロー炉に入れられて、クリーム半田16が加熱溶融されることにより、回路基板11上に半田接合により実装される。
【0024】
図1(b)に示すように、一対のランド12は、その先端間の距離がチップ部品13の一対の電極15の内側端部の距離と略一致するように形成されるとともに、チップ部品13の長手方向に沿う方向の長さが電極15と対向する部分以上に形成されている。
【0025】
ランド12は、その形状が半田接合部の熱応力を低下若しくは分散させる形状に形成されている。この実施の形態ではランド12は、チップ部品13の電極15の内側端部寄りの形状が、半田接合部の熱応力を低下若しくは分散させる形状に形成されている。詳述すれば、図1(c)に示すように、ランド12には、チップ部品13の電極15の内側端部寄り部分の両側に膨出部12aが形成されている。両膨出部12aは対称に形成されている。
【0026】
膨出部12aの形状は、図1(c)に示すような円弧面状に限らず、図2(a)に示すように長方形状としたり、図2(b)に示すように三角形状としてもよい。また、例示した以外の形状でも、電極15の内側端部寄り部分の両側に膨出形成されていて、電極15の側面にも半田フィレットを形成可能な形状であれば、適宜の形状に変更してもよい。
【0027】
前記の形状に形成されたランド12にチップ部品13を半田によって接合する場合、ランド12の膨出部12a上にもクリーム半田16を塗布した状態で従来と同様なリフロー法で半田接合が行われる。膨出部12a上にもクリーム半田16が塗布された状態で加熱溶融が行われると、チップ部品13の電極15の下面と対応する部分の半田厚が、膨出部12aが無い場合に比較して増加する。その結果、チップ部品13が実装された後、半田接合部に熱応力が作用する場合、従来、応力集中が起こり易かった電極15下面とランド12との間に発生する熱応力が緩和される。
【0028】
また、電極15の先端面と対応する位置だけでなく、側面と対応する位置にも半田フィレット17が形成される。その結果、電極15下面の半田接合部14aにクラックが発生しても、その進展が側面の半田フィレットには及ばず、貫通破断による断線が回避される。なお、図では側面と対応する半田フィレット17は図示を省略している。
【0029】
膨出部12aを対称となるように形成する代わりに、非対称となるように形成してもよい。
この実施の形態では以下の効果を有する。
【0030】
(1) ランド12は、チップ部品13の電極15の内側端部寄り部分の両側に膨出部12aが形成された形状に形成されている。従って、膨出部12a上にもクリーム半田16を塗布した状態でリフロー法によりチップ部品13を半田接合により実装すると、チップ部品13の電極15下面と対応する部分の半田厚を増加させることができ、電極15下面とランド12との間の半田接合部14aに発生する熱応力が緩和される。また、電極15の側面にも半田フィレットが形成されるため半田接合部の面積が増加し、電極15下面の半田接合部14aにクラックが発生しても、その進展が側面の半田フィレットには及ばず、貫通破断による断線を回避できる。
【0031】
(2) ランド12の形状を一部変更するだけで、チップ部品13側には何ら加工する必要がなく、従来と同様に、ランド12にクリーム半田16を塗布し、チップ部品13をクリーム半田16上にマウントして加熱溶融を行うことにより前記(1)の効果が得られる。従って、チップ部品13に加工を施す方法に比較してコストを低減できる。
【0032】
(3) 膨出部12aが対称に形成された場合は、非対称に形成された場合に比較してチップ部品13が所定の位置に正確に半田実装され易い。
(第2の実施の形態)
次に第2の実施の形態を図3(a)〜(c)に従って説明する。この実施の形態では、チップ部品13の電極15下面と対応する部分の半田厚を増加させるのではなく、電極15下面と対応する部分の半田接合部14aに熱応力が発生した際に、応力集中が起こり易い鋭角部分や直角部分を無くすようにした点が第1の実施の形態と大きく異なっている。第1の実施の形態と同様な部分は同一符号を付して詳しい説明を省略する。
【0033】
従来のランドは、チップ部品13の電極15の内側端部と対応する両端隅部が直角であるが、図3(a)〜(c)に示すように、この実施の形態のランド12は、前記電極15の内側端部寄り両端隅部が面取り形状又は扇形状に形成されている。図3(a)に示すランド12は、前記両端隅部が直線状に切り落とされた面取り形状に形成された面取り部12bを備え、図3(b)に示すランド12は、前記両端隅部が円弧状となる面取り形状に形成された面取り部12bを備えている。また、図3(c)に示すランド12は、前記両端隅部に扇形状部12cが形成されている。
【0034】
また、例示した以外の形状でも、電極15の内側両端部と対応する部分に鋭角部分や直角部分が無くなる形状であれば、他の形状であってもよい。また、両隅部を対称構造とする必要はなく、非対称構造であってもよい。
【0035】
前記の形状に形成されたランド12にチップ部品13を半田によって接合する場合、ランド12上にクリーム半田16を塗布した状態で従来と同様なリフロー法で半田接合が行われる。ランド12上に塗布されたクリーム半田16の量は従来のランドの場合と同じか殆ど変わらない。図3(c)に示す、扇形状部12cを有する場合も、膨出されている面積が第1の実施の形態の場合に比較して小さいため、第1の実施の形態と異なり、チップ部品13の電極15の下面と対応する部分の半田厚が、熱応力を緩和させるほど増加することはない。
【0036】
この実施の形態では次の効果を有する。
(4) ランド12は、チップ部品13の電極15の内側端部寄り両端隅部が面取り形状又は扇形状に形成されている。従って、チップ部品13の電極15下面とランド12との間に存在する半田接合部14aの隅部に直角あるいは鋭角の部分が無くなり、当該箇所への応力集中が緩和される。その結果、半田接合部14aへの半田クラックの発生、進展を低減あるいは抑制することができる。
【0037】
(5) ランド12の前記両端隅部に面取り部12bを設けた場合は、ランド12の幅が広くならず、高密度化に悪影響を与えない。
(第3の実施の形態)
次に第3の実施の形態を図4(a)〜(c)に従って説明する。この実施の形態では、チップ部品13の電極15下面とランド12との間に存在する半田接合部14aの、電極15下面内側端部に発生する応力の方向が分散され、特定の箇所への応力集中が緩和されるようにした点が前記第1及び第2の実施の形態と大きく異なっている。第1及び第2の実施の形態と同様な部分は同一符号を付して詳しい説明を省略する。
【0038】
図4(a)に示すランド12は、チップ部品13の電極15の内側端部寄り部分の形状が矩形波状、即ち凹凸が連続する形状に形成され、図4(b)に示すランド12は、前記内側端部寄り部分の形状が内側に凸の曲線部12dとなるように形成されている。また、図4(c)に示すランド12は、前記内側端部寄り部分の形状が三角波状、即ち凹凸が連続する形状に形成されている。なお、両隅部に鋭角部分が形成されないように、図4(b),(c)に示す形状のランド12では、両隅部の角が落とされた形状となっている。この実施の形態では、ランド12は、チップ部品13の電極15の内側端部寄り部分は、電極15の外方への少なくとも一つの凹部を備えている。
【0039】
図4(b)に示す曲線部12dを有するランド12の場合、曲線部12dの曲率は限定されず、適宜設定し得る。また、全域が一定の曲率に限定されることもなく、途中で段階的に変化させてもよいし、連続的に変化させてもよい。例えば、両端隅部を大きい曲率とし、その間を次第に小さくなるように除変させてもよい。
【0040】
また、矩形波形状あるいは三角波形状に形成する場合、等ピッチに限定されず、適宜幅や高さを変えてもよいし、連続的に変化させてもよい。たとえば、応力集中が起こり易い両端隅部を狭ピッチとし、その間を次第に大きくなるように除変させてもよい。また、矩形波及び三角波の両端隅部の始点をチップ部品13の中央側に向かって凸となる形状ではなく、凹となる形状としたり、一方が凸で他方が凹となるようにしてもよい。
【0041】
また、例示した以外の形状でも、半田接合部14aの電極15下面内側端部に発生する応力の方向が分散される形状であれば、他の形状であってもよい。
チップ部品13とランド12の線膨張率の差によって、電極15下面とランド12との間に存在する半田接合部14aに発生する熱応力の向きは、端部においてはチップ部品13の長手方向に平行な方向となる。ランド12の前記内側端部寄り部分の形状が直線状の場合は、前記熱応力の向きは同じ方向となる。しかし、この実施の形態では、ランド12の前記内側端部寄り部分の形状が直線状でないため、チップ部品13の電極15下面とランド12との間に存在する半田接合部14aの、電極15下面内側端部に発生する応力の方向が分散され、特定の箇所への応力集中が緩和される。
【0042】
図4(a)に示すランド12では、前記内側端部寄り部分に作用する応力の向きが、図に矢印で示すように、チップ部品13の長手方向と平行な方向と、長手方向と直交する方向となる。図4(b)に示すランド12では、前記内側端部寄り部分に作用する応力の向きが、図に矢印で示すように、全体的に異なる方向となる。また、図4(c)に示すランド12では、前記内側端部寄り部分に作用する応力の向きが、図に矢印で示すように、三角形の辺とほぼ直交する方向となる。
【0043】
この実施の形態では次の効果を有する。
(6) ランド12は、チップ部品13の電極15の内側端部寄り部分の形状が内側に凸の形状又は複数の凹凸が連続する形状に形成されている。ランド12は、チップ部品13の電極15の内側端部寄り部分は、電極15の外方への少なくとも一つの凹部を備えている。従って、チップ部品13の電極15下面とランド12との間に存在する半田接合部14aの、電極15下面内側端部に発生する応力の方向が分散され、特定の箇所への応力集中が緩和される。その結果、半田接合部14aへの半田クラックの発生、進展を低減あるいは抑制することができる。
【0044】
(7) ランド12の前記電極15の内側端部寄り部分の形状が、矩形波状あるいは三角波状に形成した場合は角部が増えるため、従来、両端隅部に集中していた応力がより分散されて、低減される。
【0045】
(第4の実施の形態)
次に第4の実施の形態を図5(a),(b)及び図6(a),(b)に従って説明する。この実施の形態では、チップ部品13の電極15下面とランド12との間に存在する半田接合部14aに発生する応力の方向が分散され、特定の箇所への応力集中が緩和されるようにした点が前記第1及び第2の実施の形態と大きく異なっている。第1及び第2の実施の形態と同様な部分は同一符号を付して詳しい説明を省略する。
【0046】
ランド12は、チップ部品13の電極15と対応する部分の厚さがチップ部品13の幅方向と直交する方向において変化する形状に形成されている。図5(a)に示すランド12は、チップ部品13の電極15と対応する部分に断面矩形状の溝18が複数平行に形成され、側面から見た状態で矩形波状、即ち凹凸が連続する形状に形成されている。図6(a)に示すランド12は、電極15と対応する部分の形状が側面から見た状態で凹の曲線部となるように形成されている。また、図6(b)に示すランド12は、チップ部品13の電極15と対応する部分に断面三角形状の溝18が複数平行に形成され、側面から見た状態で三角波状、即ち凹凸が連続する形状に形成されている。
【0047】
図6(a)に示す曲線部を有するランド12の場合、曲線部の曲率は限定されず、適宜設定し得る。また、全域が一定の曲率に限定されることもなく、途中で段階的に変化させてもよいし、連続的に変化させてもよい。例えば、両端部を大きい曲率とし、その間を次第に小さくなるように除変させてもよい。
【0048】
また、矩形波形状あるいは三角波形状に形成する場合、等ピッチに限定されず、適宜幅や高さを変えてもよいし、連続的に変化させてもよい。たとえば、応力集中が起こり易い電極15の下面内側端部及び外側端部の両端部を狭ピッチとし、その間を次第に大きくなるように除変させてもよい。また、矩形波及び三角波の両端部の始点を電極15側に向かって凸となる形状ではなく、凹となる形状としたり、一方は凸、他方は凹となるようにしてもよい。
【0049】
また、例示した以外の形状でも、半田接合部14aの電極15の下面内側端部と対応する箇所に発生する応力の方向が分散される形状であれば、他の形状であってもよい。
【0050】
この実施の形態では次の効果を有する。
(8) ランド12は、チップ部品13の電極15と対応する部分の厚さがチップ部品13の幅方向と直交する方向において変化する形状に形成されている。従って、チップ部品13の電極15下面とランド12との間に存在する半田接合部14aに発生する応力の方向が分散され、特定の箇所への応力集中が緩和される。その結果、半田接合部14aへの半田クラックの発生、進展を低減あるいは抑制することができる。
【0051】
実施の形態は前記に限定されるものではなく、例えば、次のように変更してもよい。
○ 図7に示すように、チップ部品13の電極15と対向するランド12の部分を薄く形成してもよい。薄く形成する方法としては、プレス加工、切削加工、エッチング等が考えられる。この場合も、チップ部品13の電極15下面と対応する部分の半田接合部14aの半田厚を増加させることができ、電極15下面とランド12との間の半田接合部14aに発生する熱応力が緩和される。
【0052】
〇 図8(a)に示すように、ランド12の周縁部に複数の凹部19を設けたり、図8(b)に示すように、ランド12の周縁部に面取り部12bを設けてもよい。これらの場合、ランド12の周縁部の半田厚を増加させることができ、電極15下面とランド12との間の半田接合部14aに発生する熱応力が緩和される。なお、面取り部12bや凹部19を一辺のみに設けてもよい。
【0053】
○ ランド12の形状及び配線部の延びる方向は同じに限らず、例えば、図9に示すように、配線部20が別の方向に延びるように形成し、チップ部品13の電極15の内側端部寄り部分を、第3の実施の形態と同様な形状となるように加工を施してもよい。
【0054】
○ 第1〜第3の実施の形態において、ランド12自体を各実施の形態で説明した各ランド12の形状に形成するのではなく、例えば、ランドと対応する部分の導体パターンの形状をランドより大きな形状に形成し、所望の形状でランドが露出するように半田レジスト層を形成してもよい。この場合、回路基板11上のランド(導体パターン)をサブトラクティブ法で形成する際に、エッチングで除去する金属量が少なくなる。
【0055】
○ ランド12は、チップ部品13の電極15の内側端部寄りの形状が、半田接合部の熱応力を低下若しくは分散させる形状に形成されたものに限らない。例えば、電極15から離れた側の端部、即ち半田フィレット17の裾の端部と対応する部分の形状が半田接合部の熱応力を低下若しくは分散させる形状に形成されていてもよい。銅製のランド12と半田との接合面近傍には、Cu−Sn合金層が生じ、合金層は脆いため、半田フィレット17の裾の端部側で先にクラックが発生すると、そのクラックがチップ部品13の電極15と対応する部分に向かって進展して貫通破断となる虞もある。しかし、半田フィレット17の裾の端部側と対応する部分のランド12の形状を前記のように形成することにより、そのようなクラックの発生、進展を抑制することができる。
【0056】
○ 第1〜第4の実施の形態の各構成を適宜組み合わせてもよい。例えば、第1の実施の形態と第3の実施の形態とを組み合わせ、チップ部品13の電極15の内側端部寄り部分の両側に膨出部12aを形成し、前記内側端部寄り部分の形状を内側に凸の形状又は複数の凹凸が連続する形状に形成する。また、第2の実施の形態と第3の実施の形態とを組み合わせたり、第1〜第3の実施の形態のいずれかと、第4の実施の形態とを組み合わせてもよい。また、第1〜第4の実施の形態の各構成と、別の実施の形態の構成とを組み合わせてもよい。
【0057】
○ 半田付け方法はリフロー形式に限定されない。例えば、卓上式ホットプレート上で加熱溶融してもよい。
○ 半田はクリーム半田に限定されない。例えば、ペレット状半田を用いてもよい。
【0058】
○ 銅製のランド12の表面にNiメッキが施されていてもよい。
○ ランド12の素材は銅に限らず、導電性の良い金属(例えば、銀、アルミニウム等)であってもよい。
【0059】
○ チップ部品13の形状は直方体形状に限らず、また、電極の数が3個以上のものであってもよい。
○ 回路基板は表面実装部品のみが搭載される回路基板に限らず、表面実装部品とリード部品とが混載される回路基板に適用してもよい。
【0060】
前記実施の形態から把握できる請求項記載以外の技術的思想について、以下に記載する。
(1) 請求項3〜請求項5のいずれか一項に記載の発明において、前記ランドは、ランドと対応する部分の導体パターンの形状がランドより大きな形状に形成され、所望の形状でランドが露出するように半田レジスト層が形成されることにより形成されている。
【0061】
(2) 請求項1に記載の発明において、前記ランドは、表面実装用電子部品の電極と対向する部分が薄く形成されている。
【0062】
【発明の効果】
以上詳述したように、請求項1〜請求項7に記載の発明によれば、表面実装用電子部品に特殊な加工を施すことなく、表面実装用電子部品の電極を回路基板のランドに接合するための半田接合部の特定部分に熱応力が集中するのを抑制することができる。
【図面の簡単な説明】
【図1】(a)は第1の実施の形態のチップ部品とランドの関係を示す模式斜視図、(b)はチップ部品が実装された状態の模式側面図、(c)は同じくチップ部品とランドの関係を示す模式平面図。
【図2】(a),(b)は第1の実施の形態の変更例の部分模式平面図。
【図3】(a)〜(c)は第2の実施の形態のチップ部品とランドの関係を示す部分模式平面図。
【図4】(a)〜(c)は第3の実施の形態のチップ部品とランドの関係を示す部分模式平面図。
【図5】(a)は第4の実施の形態のランドの模式斜視図、(b)はチップ部品が実装された状態の模式側面図。
【図6】(a),(b)は第4の実施の形態の別例の部分模式側面図。
【図7】別の実施の形態の部分模式側面図。
【図8】(a),(b)は別の実施の形態のランドを示す模式斜視図。
【図9】別の実施の形態のランドを示す模式平面図。
【図10】(a)はチップ部品とランドの関係を示す模式斜視図、(b)はクラックの発生状態を示す模式側面図。
【図11】従来技術を示す模式図。
【符号の説明】
11…回路基板、12…ランド、12a…膨出部、12d…凹部としての曲線部、13…表面実装用電子部品としてのチップ部品、14…半田、14a…半田接合部、15…電極。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a surface mounting structure of a surface mounting electronic component, and more particularly, to a surface mounting structure of a surface mounting electronic component in which a surface mounting electronic component is joined to a land of a circuit board by soldering.
[0002]
[Prior art]
Solder bonding has been used extensively for mounting electronic components because of its advantages such as relatively easy bonding, strong bonding strength, high reliability, and low cost.
[0003]
On the other hand, in recent years, in order to increase the density when electronic components are mounted on a circuit board for the purpose of downsizing electronic devices, the mounting structure of electronic components has been changed from insertion mounting using lead components to surface mounting. Has been changed to surface mounting using electronic components (chip components).
[0004]
For example, when a ceramic capacitor as a surface mounting electronic component is mounted, as shown in FIG. 10A,
[0005]
When the use environment of the electronic device is small in temperature change, there is no problem in ordinary soldering. However, for example, in-vehicle electronic devices are required to withstand changes in the operating environment temperature from below freezing to several tens of degrees Celsius, and reliability under high and low temperature environments and the cycle between high and low temperature environments are required. Reliability is required when receiving changes.
[0006]
Generally, a material expands with an increase in temperature and contracts with a decrease in temperature, and the degree (linear expansion coefficient) differs depending on the material. Also in the solder mounting portion of the electronic component, since the linear expansion coefficient is different between the circuit board (land) side and the electronic component, thermal stress is generated in the solder joint portion of the two with the temperature change. When this is repeated for a long period of time, the Pb (lead) -rich α phase and the Sn (tin) -rich β phase in the solder composition separate, and particles of both phases grow gradually, and the grain boundaries are brittle. Further, when the material of the land is Cu (copper), a Cu—Sn alloy layer is formed, but is also hard and brittle. Cracks mainly occur along such brittle crystal grain boundaries and alloy layers, and when the cracks develop, the solder joints may break, leading to failure.
[0007]
There has been proposed a surface mount electronic component that prevents fatigue, cracks, and breakage due to thermal stress generated at a solder fillet tip and a solder joint (see Patent Document 1). As shown in FIG. 11, the surface-mounting electronic component (chip component 51) described in Patent Literature 1 has a plurality of irregularities formed on portions of
[0008]
[Patent Document 1]
JP-A-11-68284 (paragraph [0005] of the specification, FIG. 1)
[0009]
[Problems to be solved by the invention]
However, the electronic component for surface mounting described in Patent Literature 1 needs to perform a special process of forming a plurality of irregularities on the electrode, and the manufacturing cost of the electronic component for surface mounting increases.
[0010]
As shown in FIG. 10B, as a result of cutting the test sample put into the thermal shock test and observing the cross section, the tendency of cracks to be generated in the
[0011]
This is because the
[0012]
The present invention has been made in view of the above findings and the problems of the related art. It is an object of the present invention that thermal stress is concentrated on a specific portion of a solder joint for joining an electrode of a surface mount electronic component to a land of a circuit board without performing special processing on the surface mount electronic component. An object of the present invention is to provide a surface mounting structure of a surface mounting electronic component capable of suppressing the occurrence of solder cracks and reducing or preventing the occurrence and progress of solder cracks.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, in a surface mounting structure of a surface mounting electronic component in which a surface mounting electronic component is joined to a land of a circuit board by solder, the land has a shape of solder. It is formed in a shape that reduces or disperses the thermal stress of the joint. According to the present invention, the stress generated between the lower surface of the electrode of the surface mounting electronic component at the solder joint and the land of the circuit board is reduced or dispersed, and concentration on a specific portion is reduced. As a result, it is possible to reduce or eliminate cracks leading to breakthrough.
[0014]
According to a second aspect of the present invention, in the first aspect of the present invention, the shape of the land near the inner end of the electrode of the surface mounting electronic component reduces or disperses the thermal stress of the solder joint. It is formed in a shape. The “inside end of the electrode of the surface-mount electronic component” means, for example, an end near the center of the chip component of the electrode formed at both ends in the longitudinal direction of the rectangular parallelepiped chip component.
[0015]
According to the present invention, the shape of the land portion corresponding to the portion where the stress generated between the lower surface of the electrode of the surface mounting electronic component of the solder joint and the land of the circuit board is particularly likely to concentrate is changed from the conventional shape. The concentration of stress on the substrate is reduced, and cracks leading to breakage through can be further reduced or eliminated. “Electrode lower surface” means a surface facing an electrode land.
[0016]
According to a third aspect of the present invention, in the invention of the second aspect, the land has bulging portions formed on both sides of a portion near an inner end of the electrode of the surface mounting electronic component, and A solder joint is also formed thereon. For this reason, the solder thickness of the portion corresponding to the electrode lower surface of the surface mounting electronic component can be increased, and the thermal stress generated between the electrode lower surface and the land is reduced. Further, a solder fillet is also formed on the side surface of the electrode, and even if a crack occurs in the solder joint on the lower surface of the electrode, the crack does not extend to the solder fillet on the side surface, and disconnection due to penetration breakage can be avoided.
[0017]
According to a fourth aspect of the present invention, in the surface mounting structure of the surface mounting electronic component in which the surface mounting electronic component is joined to the land of the circuit board by soldering, the land is provided inside the electrode of the surface mounting electronic component. Both end corners near the end are formed in a chamfered shape or a fan shape. According to the present invention, there is no right-angled or acute-angled portion at the corner of the solder joint between the lower surface of the electrode of the surface-mounting electronic component and the land, and the concentration of stress on the portion is reduced.
[0018]
According to a fifth aspect of the present invention, in the invention according to any one of the second to fourth aspects, the land is formed such that a portion of the surface-mounting electronic component near an inner end of the electrode is outside the electrode. At least one recess. According to the present invention, the direction of the stress generated at the inner end of the lower surface of the electrode of the solder joint between the lower surface of the electrode and the land of the electronic component for surface mounting is dispersed, and the concentration of stress at a specific location is reduced. You.
[0019]
According to a sixth aspect of the present invention, in the second aspect of the present invention, in the land, a thickness of a portion corresponding to an electrode of the surface mounting electronic component is orthogonal to a width direction of the surface mounting electronic component. It is formed in a shape that changes in the direction. According to the present invention, the direction of the stress generated in the solder joint existing between the lower surface of the electrode and the land of the electronic component for surface mounting is dispersed, and the concentration of the stress on a specific location is reduced.
[0020]
According to a seventh aspect of the present invention, in the invention according to any one of the second to fifth aspects, the land is chamfered on at least one side of a portion corresponding to an electrode of the surface mounting electronic component. Have been. According to the present invention, the portion of the solder joint between the lower surface of the electrode of the surface mounting electronic component and the land corresponding to the side of the land becomes thicker, and the stress generated in the portion is reduced.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
(First Embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1A is a schematic perspective view showing a relationship between a chip component and a land, FIG. 1B is a schematic side view showing a state where the chip component is mounted, and FIG. 1C is a schematic plan view showing a relationship between the land and the chip component. 2A and 2B are partial schematic plan views of a modified example. In FIGS. 1 and 2, illustration of a solder resist for preventing the solder from adhering to the circuit board other than the soldering location is omitted.
[0022]
As shown in FIG. 1B, a
[0023]
The
[0024]
As shown in FIG. 1B, the pair of
[0025]
The
[0026]
The shape of the bulging
[0027]
When the
[0028]
The
[0029]
Instead of forming the bulging
This embodiment has the following effects.
[0030]
(1) The
[0031]
(2) It is not necessary to perform any processing on the
[0032]
(3) When the bulging
(Second embodiment)
Next, a second embodiment will be described with reference to FIGS. In this embodiment, instead of increasing the solder thickness at the portion corresponding to the lower surface of the
[0033]
In the conventional land, both end corners corresponding to the inner end of the
[0034]
In addition, other shapes may be used as long as the shapes corresponding to the inner ends of the
[0035]
When the
[0036]
This embodiment has the following effects.
(4) The
[0037]
(5) In the case where the chamfered
(Third embodiment)
Next, a third embodiment will be described with reference to FIGS. In this embodiment, the direction of the stress generated at the inner end of the lower surface of the
[0038]
In the
[0039]
In the case of the
[0040]
In the case of forming a rectangular wave shape or a triangular wave shape, the pitch is not limited to the same pitch, and the width and height may be changed as appropriate, or may be changed continuously. For example, the corners at both ends where stress concentration is likely to occur may have a narrow pitch, and the interval between the corners may be gradually increased. Also, the starting points of the corners at both ends of the rectangular wave and the triangular wave may not be convex toward the center of the
[0041]
In addition, any shape other than the illustrated shape may be used as long as the direction of the stress generated at the inner end of the lower surface of the
Due to the difference in the linear expansion coefficient between the
[0042]
In the
[0043]
This embodiment has the following effects.
(6) The
[0044]
(7) When the shape of the portion of the
[0045]
(Fourth embodiment)
Next, a fourth embodiment will be described with reference to FIGS. 5 (a) and 5 (b) and FIGS. 6 (a) and 6 (b). In this embodiment, the direction of the stress generated in the solder joint 14a existing between the lower surface of the
[0046]
The
[0047]
In the case of the
[0048]
In the case of forming a rectangular wave shape or a triangular wave shape, the pitch is not limited to the same pitch, and the width and height may be changed as appropriate, or may be changed continuously. For example, both ends of the inner and outer ends of the lower surface of the
[0049]
In addition, any shape other than the illustrated shape may be used as long as the direction of the stress generated at a portion corresponding to the inner end of the lower surface of the
[0050]
This embodiment has the following effects.
(8) The
[0051]
The embodiment is not limited to the above, and may be changed as follows, for example.
As shown in FIG. 7, a portion of the
[0052]
複数 As shown in FIG. 8A, a plurality of
[0053]
The shape of the
[0054]
In the first to third embodiments, the
[0055]
The shape of the
[0056]
O The configurations of the first to fourth embodiments may be appropriately combined. For example, by combining the first embodiment and the third embodiment, bulging
[0057]
○ The soldering method is not limited to the reflow method. For example, it may be heated and melted on a tabletop hot plate.
○ Solder is not limited to cream solder. For example, pellet-shaped solder may be used.
[0058]
○ The surface of the
The material of the
[0059]
The shape of the
The circuit board is not limited to a circuit board on which only surface mount components are mounted, but may be applied to a circuit board on which surface mount components and lead components are mixed.
[0060]
The technical ideas other than those described in the claims that can be grasped from the embodiment will be described below.
(1) In the invention according to any one of claims 3 to 5, the land is formed such that a shape of a conductor pattern corresponding to the land is larger than that of the land, and the land has a desired shape. It is formed by forming a solder resist layer so as to be exposed.
[0061]
(2) In the invention described in claim 1, the land has a thin portion at a portion facing the electrode of the surface-mounting electronic component.
[0062]
【The invention's effect】
As described in detail above, according to the first to seventh aspects of the present invention, the electrodes of the surface mount electronic component are joined to the lands of the circuit board without performing special processing on the surface mount electronic component. Concentration of the thermal stress on a specific portion of the solder joint to be performed can be suppressed.
[Brief description of the drawings]
1A is a schematic perspective view showing a relationship between a chip component and a land according to a first embodiment, FIG. 1B is a schematic side view showing a state where the chip component is mounted, and FIG. FIG. 4 is a schematic plan view showing the relationship between the land and the land.
FIGS. 2A and 2B are partial schematic plan views of a modification of the first embodiment.
FIGS. 3A to 3C are partial schematic plan views illustrating a relationship between a chip component and a land according to the second embodiment.
FIGS. 4A to 4C are partial schematic plan views illustrating a relationship between a chip component and a land according to a third embodiment.
FIG. 5A is a schematic perspective view of a land according to a fourth embodiment, and FIG. 5B is a schematic side view of a state where chip components are mounted.
FIGS. 6A and 6B are partial schematic side views of another example of the fourth embodiment.
FIG. 7 is a partial schematic side view of another embodiment.
FIGS. 8A and 8B are schematic perspective views showing lands according to another embodiment.
FIG. 9 is a schematic plan view showing a land according to another embodiment.
10A is a schematic perspective view showing a relationship between a chip component and a land, and FIG. 10B is a schematic side view showing a state in which cracks are generated.
FIG. 11 is a schematic view showing a conventional technique.
[Explanation of symbols]
Claims (7)
前記ランドの形状が、半田接合部の熱応力を低下若しくは分散させる形状に形成されている表面実装用電子部品の表面実装構造。In the surface mounting structure of the electronic component for surface mounting, in which the electronic component for surface mounting is joined to the land of the circuit board by soldering,
A surface mounting structure for a surface mounting electronic component, wherein the land has a shape that reduces or disperses thermal stress at a solder joint.
前記ランドは、前記表面実装用電子部品の電極の内側端部寄り両端隅部が面取り形状又は扇形状に形成されている表面実装用電子部品の表面実装構造。In the surface mounting structure of the electronic component for surface mounting, in which the electronic component for surface mounting is joined to the land of the circuit board by soldering,
The surface mounting structure of the electronic component for surface mounting, wherein the lands are formed in a chamfered or fan shape at both corners near the inner end of the electrode of the electronic component for surface mounting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003014909A JP4276446B2 (en) | 2003-01-23 | 2003-01-23 | Surface mounting structure of electronic components for surface mounting |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003014909A JP4276446B2 (en) | 2003-01-23 | 2003-01-23 | Surface mounting structure of electronic components for surface mounting |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004228364A true JP2004228364A (en) | 2004-08-12 |
JP4276446B2 JP4276446B2 (en) | 2009-06-10 |
Family
ID=32902810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003014909A Expired - Fee Related JP4276446B2 (en) | 2003-01-23 | 2003-01-23 | Surface mounting structure of electronic components for surface mounting |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4276446B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008252016A (en) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | Substrate and manufacturing method therefor, and circuit device and manufacturing method therefor |
WO2011078214A1 (en) * | 2009-12-24 | 2011-06-30 | 古河電気工業株式会社 | Assembly structure for injection molded substrate and for mounting component |
JP2014067756A (en) * | 2012-09-24 | 2014-04-17 | Sharp Corp | Surface mounting structure of circuit board, and printed board equipped with surface mounting structure |
JP2014072241A (en) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | Chip component |
JP2016092119A (en) * | 2014-10-31 | 2016-05-23 | Tdk株式会社 | Mounting structure |
JP2016219580A (en) * | 2015-05-19 | 2016-12-22 | 日亜化学工業株式会社 | Semiconductor device |
JP2018107302A (en) * | 2016-12-27 | 2018-07-05 | 日立オートモティブシステムズ株式会社 | Semiconductor device |
JP2020194859A (en) * | 2019-05-28 | 2020-12-03 | 三菱電機株式会社 | Electronic component mounting board and printed circuit board |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0265293A (en) * | 1988-08-31 | 1990-03-05 | Toyo Commun Equip Co Ltd | Pattern on printed board for surface mounting |
JPH0323965U (en) * | 1989-07-15 | 1991-03-12 | ||
JPH04273192A (en) * | 1991-02-27 | 1992-09-29 | Sharp Corp | Terminal connection structure of part |
JPH04127679U (en) * | 1991-05-13 | 1992-11-20 | 株式会社三ツ葉電機製作所 | circuit board |
JPH07336030A (en) * | 1994-06-13 | 1995-12-22 | Sony Corp | Solder land structure for printed circuit board |
JP2002374060A (en) * | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | Electronic circuit board |
-
2003
- 2003-01-23 JP JP2003014909A patent/JP4276446B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0265293A (en) * | 1988-08-31 | 1990-03-05 | Toyo Commun Equip Co Ltd | Pattern on printed board for surface mounting |
JPH0323965U (en) * | 1989-07-15 | 1991-03-12 | ||
JPH04273192A (en) * | 1991-02-27 | 1992-09-29 | Sharp Corp | Terminal connection structure of part |
JPH04127679U (en) * | 1991-05-13 | 1992-11-20 | 株式会社三ツ葉電機製作所 | circuit board |
JPH07336030A (en) * | 1994-06-13 | 1995-12-22 | Sony Corp | Solder land structure for printed circuit board |
JP2002374060A (en) * | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | Electronic circuit board |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4498378B2 (en) * | 2007-03-30 | 2010-07-07 | 三洋電機株式会社 | Substrate and manufacturing method thereof, circuit device and manufacturing method thereof |
US8258409B2 (en) | 2007-03-30 | 2012-09-04 | Sanyo Electric Co., Ltd. | Circuit board and circuit device |
JP2008252016A (en) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | Substrate and manufacturing method therefor, and circuit device and manufacturing method therefor |
US9078358B2 (en) | 2009-12-24 | 2015-07-07 | Furukawa Electric Co., Ltd. | Assembly structure for injection molded substrate and for mounting component |
WO2011078214A1 (en) * | 2009-12-24 | 2011-06-30 | 古河電気工業株式会社 | Assembly structure for injection molded substrate and for mounting component |
CN102668726A (en) * | 2009-12-24 | 2012-09-12 | 古河电气工业株式会社 | Assembly structure for injection molded substrate and for mounting component |
JP2014067756A (en) * | 2012-09-24 | 2014-04-17 | Sharp Corp | Surface mounting structure of circuit board, and printed board equipped with surface mounting structure |
JP2014072241A (en) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | Chip component |
JP2016092119A (en) * | 2014-10-31 | 2016-05-23 | Tdk株式会社 | Mounting structure |
JP2016219580A (en) * | 2015-05-19 | 2016-12-22 | 日亜化学工業株式会社 | Semiconductor device |
US9985189B2 (en) | 2015-05-19 | 2018-05-29 | Nichia Corporation | Semiconductor device |
JP2018107302A (en) * | 2016-12-27 | 2018-07-05 | 日立オートモティブシステムズ株式会社 | Semiconductor device |
JP2020194859A (en) * | 2019-05-28 | 2020-12-03 | 三菱電機株式会社 | Electronic component mounting board and printed circuit board |
JP7345278B2 (en) | 2019-05-28 | 2023-09-15 | 三菱電機株式会社 | Electronic component mounting boards and printed circuit boards |
Also Published As
Publication number | Publication date |
---|---|
JP4276446B2 (en) | 2009-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3976020B2 (en) | Surface mounting structure of electronic components for surface mounting | |
JP5459445B2 (en) | Electronic components | |
EP1342294B1 (en) | I-channel surface-mount connector | |
KR102408016B1 (en) | Chip electronic component | |
JP2004228364A (en) | Surface mounting structure of surface mounting electronic part | |
US4864079A (en) | Electrical components and assemblies | |
JP2009049272A (en) | Semiconductor device, and its manufacturing method | |
JPH11251176A (en) | Ceramic electronic component | |
JP4700343B2 (en) | I-channel surface mount connector with expansion flange | |
JP3809575B2 (en) | Surface mount multilayer ceramic electronic components | |
JP2007188957A (en) | Surface-mounting electronic component | |
JP4544387B2 (en) | Ceramic capacitor and manufacturing method thereof | |
US20060084329A1 (en) | Connection terminal structure of wiring board | |
JP2009130147A (en) | Electronic chip component, and mounting method for electronic chip component | |
TWI550767B (en) | Trace design for bump-on-trace (bot) assembly | |
JP2004228444A (en) | Surface mounting structure of surface mounting electronic part | |
JP2004296624A (en) | Semiconductor device | |
JP6565167B2 (en) | Mounting structure | |
JP2006294932A (en) | Circuit mounting substrate having lands and surface mounting components mounted thereon | |
JP2005340699A (en) | Surface mounting electronic component, packaging structure and method of electronic component | |
JP2007251032A (en) | Connection structure of circuit board and frame body | |
WO2015087692A1 (en) | Substrate onto which to mount electronic component | |
JP2003007510A (en) | Chip thermistor | |
JPS6235209Y2 (en) | ||
JP3139747B2 (en) | Chip components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070223 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090306 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4276446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |