JP2004226862A

JP2004226862A - 映像表示装置及び映像表示方法

Info

Publication number: JP2004226862A
Application number: JP2003016893A
Authority: JP
Inventors: Makoto Sakai; 誠坂井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-01-27
Filing date: 2003-01-27
Publication date: 2004-08-12

Abstract

【課題】入力信号の表示率及び入力信号のレベルの如何にかかわらず、常に十分な階調数で映像を表示することを可能にし、それにより特に入力信号のレベルが小さい場合の階調再現性を改善する
【解決手段】アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換するアナログ／デジタル変換手段３ａと、デジタル映像信号から構成される１つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記１つのフィールドを階調表示する表示手段７とを有する映像表示装置において、アナログ映像信号の最大値をフィールド毎に検出する検出手段５ａと、検出された最大値に応じて前記基準信号の値を補正する基準信号補正手段１１とを備えることを特徴とする。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイ等の映像表示装置及び映像表示方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイでは一般に、階調表示を行うため１フィールドを複数のサブフィールドに分割している。各サブフィールドは消去期間、アドレス書き込み期間および放電維持期間からなる。例えば２５６階調表示の場合、１フィールドを、発光輝度の比率、即ち放電維持期間の長さの比率を１，２，３，…，８とした８つのサブフィールドＳＦ１，ＳＦ２，・・・，ＳＦ８に分割し、サブフィールドＳＦ１，ＳＦ２，・・・，ＳＦ８においてセルのサステイン電極に印加される放電パルス数をそれぞれ２^０×Ｎ（Ｎ＝基準輝度＝基準パルス数），２^１×Ｎ，２^２×Ｎ，・・・，２^７×Ｎとすればこれらのサブフィールドの輝度の比率は１，２，３，…，８となる。
【０００３】
サブフィールドを組み合わせることにより得られる放電パルス数の総和の比率、即ち輝度の比率は１，２，３，…，２５６となるので２５６階調表示が可能となる。基準輝度Ｎは一般に１から４とする。Ｎ＝１の場合は最大放電パルス数２５６がその場合の最大輝度に対応し、また、Ｎ＝４の場合は最大放電パルス数１０２４がその場合の最大輝度に対応する。
【０００４】
輝度の分解能、即ち１階調当たりの輝度差はＮの値に依存し、また、消費電力もＮの値に依存する。全画面白表示のような表示率の高い映像（１フィールド中の放電パルスの数が多い画像）を表示するときはＮを１〜２とするようにＮを動的に変化させることにより消費電力を抑制する場合もあり、このような場合には表示率が変わると同じレベル（ＩＲＥ）の入力信号でも輝度が変わることになる。
【０００５】
一般のプラズマディスプレイでは上に説明したように２５６階調の表示を行っている場合、最小輝度の最大輝度に対する比は１／２５６であるが、この程度の比では画像の暗い部分での微妙な階調表示ができず自然な映像像表示ができないという問題があった。この問題に対処するため、入力信号の非線形変換特性（逆ガンマ変換）を入力信号のレベルに応じて切替えることにより、低輝度部分での良好な映像表示を図った構成が知られている（例えば特許文献１参照）。
【０００６】
【特許文献１】
特開平１０−１５３９８３号公報
【０００７】
【発明が解決しようとする課題】
しかし、この構成では、非線形変換特性を本来あるべきものから変えることになるので入力信号に忠実な映像が表示されないという問題がある。また、アナログ入力信号をＡ／Ｄ変換器によりデジタル信号に変換して信号処理を行うプラズマディスプレイ等の表示装置では、０ＩＲＥから１００ＩＲＥの範囲のアナログ入力信号は、例えば２５６階調表示の場合、００からＦＦの範囲のデジタル信号に変換される。しかし、入力信号が０ＩＲＥから５０ＩＲＥの範囲である場合はＡ／Ｄ変換器は００から７Ｆの範囲のデジタル信号を出力する。即ち、Ａ／Ｄ変換器は２５６階調のデジタル信号を生成する能力があるにもかかわらず１２８階調のデジタル信号しか生成しないことになる。このため画像の低輝度部分では階調変化が十分に再現されず等高線状の輪郭が見えてしまう場合がある。この現象は表示率が低く、最大入力信号レベルが低いほど顕著になる。この問題は特許文献１に記載の構成でも解消されない。
【０００８】
本発明は、入力信号の表示率及び入力信号のレベルの如何にかかわらず、常に十分な階調数で映像を表示することを可能にし、それにより特に入力信号のレベルが小さい場合の階調再現性を従来に比べ大幅に改善することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成すべく、アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換するアナログ／デジタル変換手段と、デジタル映像信号から構成される１つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記１つのフィールドを階調表示する表示手段とを有する本発明の映像表示装置は、アナログ映像信号の最大値をフィールド毎に検出する検出手段と、検出された最大値に応じて前記基準信号の値を補正する基準信号補正手段とを備えることを特徴とする。
【００１０】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１に係るプラズマディスプレイ装置の構成を示すブロック図である。同図において、アナログ映像信号はアナログ処理回路１に入力され、操作部１２からの指示に従い輝度やコントラストの映像調整、逆ガンマ補正等の処理を行った後にフィールド遅延回路２に出力される。ピーク値検出回路５ａ及び最小値検出回路６ａはそれぞれ１フィールド分の映像信号から最大値（ピーク値）と最小値を検出する。ここで検出された最大値と最小値は制御部１１に送られ、制御部１１はそれらの値に基づきＡ／Ｄコンバータ３ａがアナログ映像信号をデジタル信号に変換する際の基準値として用いる基準電圧ＶＬ及びＶＨの値を設定する。検出された最大値と最小値は放電維持周波数制御回路９とオフセット放電制御回路１０にも出力される。Ａ／Ｄコンバータ３ａと放電維持周波数制御回路９及びオフセット放電制御回路１０からそれぞれ出力される信号によりプラズマディスプレイ駆動回路７はプラズマディスプレイパネル８に映像を表示させる。
【００１１】
本実施形態のプラズマディスプレイ装置は、Ａ／Ｄコンバータ３ａに供給する基準電圧を入力信号のレベルに応じて調整することによりＡ／Ｄコンバータ３ａの能力、即ち出力信号の階調数を常に最大（２５６）にすることができる。その様子を通常よく使用される８ビットのＡ／Ｄコンバータを例に取り説明する。
【００１２】
既に説明したように、従来のプラズマディスプレイ装置では、Ａ／Ｄコンバータに供給される基準電圧は固定であり、Ａ／Ｄコンバータは０ＩＲＥ（黒レベル）を００（ＨＥＸ）、１００ＩＲＥ（白レベル）をＦＦ（ＨＥＸ）に変換する。従って従来の装置では図２（ａ）に示すような最大値が５０ＩＲＥである入力信号は、０Ｆから７Ｆの範囲のデジタル信号に変換される。即ち、８ビットのＡ／Ｄ変換器を用いれば２５６階調表示が可能であるにも拘わらず、この場合１２８階調表示となり、Ａ／Ｄ変換器の概ね半分の能力しか利用しないことになる。
【００１３】
それに対し、本実施形態では、図２（ｂ）に示すように例えば入力信号が５ＩＲＥから８０ＩＲＥの範囲の場合、その最小値５ＩＲＥが００に変換され最大値８０ＩＲＥがＦＦに変換されるように入力信号のレベルに応じてＡ／Ｄコンバータに供給される基準電圧のレベルを調整している。この構成により、Ａ／Ｄコンバータの階調分解能２５６を、入力信号の最大値が１００ＩＲＥ未満の場合でも得ることが可能となり、より滑らかな階調表示が実現される。
【００１４】
但し、本実施形態では上記したように入力信号の最大値が常にＦＦに変換され、また入力信号の最小値が常に００に変換されるため、プラズマディスプレイ駆動回路７はＦＦ及び００が実際にはどの輝度レベルに相当するものであるかを知った上でプラズマディスプレイパネル８を駆動する必要がある。そのため放電維持周波数制御回路９及びオフセット放電制御回路１０が備えられている。
【００１５】
入力信号の最大値が１００ＩＲＥであり、最小値が０ＩＲＥの場合はＮ＝４に設定し、最大値（ＦＦ）が１０２４パルスに対応するように放電維持周波数制御回路９を動作させる。このときのオフセット値は０なので、オフセット放電制御回路１０には、サブフィールドに先立って表示するオフセットフィールドの放電パルス数が０（即ち、非表示）となるよう動作させる。
【００１６】
次に図２（ｂ）に示したように入力信号の最大値が８０ＩＲＥであり、最小値が５ＩＲＥの場合について説明する。この場合はＮ＝３に設定することにより、ＦＦが１０２４×０．８≒８２０パルスに対応するように放電維持周波数制御回路９を動作させる。またそれと同時に最小値には１０２４×０．０５≒５２パルスを割り当て、オフセットフィールド期間の放電パルス数を５２とするようにオフセット放電制御回路１０を動作させる。これにより２５６階調に対して７６８パルスが割り当てられる（即ち、１階調当たり３パルス）ことになる。このときの表示シーケンスは図３に示すものとなる。従来は入力信号のレベルの如何に拘わらず、階調が１段階上がると印加パルス数は４増えていたが、本実施形態ではこの場合は階調が１段階上がると印加パルス数は３増えることになり、従来に比べてなめらかな階調表現が実現される。
【００１７】
図４に入力信号の最大値が６０ＩＲＥであり、最小値が１０ＩＲＥの場合のパルスの割り当て例を示す。更に図５に入力信号の最大値が３０ＩＲＥであり、最小値が５ＩＲＥの場合のパルスの割り当て例を示す。図４の場合は１階調当たりのパルス数は２であるので従来の方式に比べ２倍の滑らかさで、また図５の場合は１階調当たりのパルス数は１であるので従来の方式に比べ４倍の滑らかさで階調を表現することができる。
【００１８】
尚、上述した３例では説明を簡単にするためＡ／Ｄ変換後の映像信号のレベル数を２５６としたが、それ以外であっても同様の処理を行うことにより同じ効果を得ることができることは言うまでもない。この場合の処理としては例えば、映像信号の最小レベルとピーク値を実際の値から広げる処理をすることにより映像信号レベルの数を２５６の倍数にする方法や、近似計算によるまるめ処理により２５６の倍数にする方法等が考えられる。
【００１９】
実施の形態２．
本発明の実施の形態２に係るプラズマディスプレイ装置の構成を図６に示す。本実施の形態２は実施の形態１と異なり、アナログ処理回路１で処理された入力信号を遅延させることなくそのままＡ／Ｄ変換し、また、ブライトネス、コントラスト、逆ガンマ補正などの映像調整をアナログ処理回路１ではなく、Ａ／Ｄ変換した後にデジタル処理部で行っている。１２ビットのＡ／Ｄ変換器を用い、このＡ／Ｄ変換器から出力される１２ビットのデジタル信号を８ビットのデジタル信号に変換する場合の本実施形態の動作を図７を参照して以下に説明する。
【００２０】
１２ビットのＡ／Ｄ変換器では、黒レベル（０ＩＲＥ）から白レベル（１００ＩＲＥ）までの入力映像信号は、０００（ＨＥＸ）からＦＦＦ（ＨＥＸ）までのデジタル値に変換されが、例えば図７示すようなレベルが５ＩＲＥから８０ＩＲＥの範囲の映像信号が入力された場合、最小値検出部６ｂは最小値として５ＩＲＥを検出し、それに対応するデジタルデータ０ＣＣ（ＨＥＸ）を制御部１１に送り、また、ピーク検出部５ｂはピーク値として８０ＩＲＥを検出し、それに対応するデジタルデータＣＣＣ（ＨＥＸ）を制御部１１に送る。ビット数変換回路１３は、このデータに基づき０ＣＣが００に変換され、ＣＣＣがＦＦに変換されるような１２ビット信号から８ビット信号へのビット数変換処理を行う。
【００２１】
尚、実施の形態１と同様、最小値とピーク値のデータは維持周波数制御回路９とオフセット放電制御回路１０にも送られ、実施の形態１と同様のオフセット放電期間の制御、即ちオフセットフィールド表示の制御が行われる。本実施の形態においても実施の形態１と同様、従来に比べ滑らかな階調表現が実現されることは明らかである。また、最小値やピーク値が上記と異なる値であっても同様の処理により、同じ効果を得ることができることは明らかである。
【００２２】
【発明の効果】
本発明によれば、入力信号の表示率及び入力信号のレベルの如何にかかわらず、常に十分な階調数で映像を表示することが可能となり、それにより特に入力信号のレベルが小さい場合の階調再現性が従来に比べ大幅に改善される。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るプラズマディスプレイ装置の構成を示すブロック図である。
【図２】図１の装置において、Ａ／Ｄ変換器に入力するアナログ映像信号とＡ／Ｄ変換器から出力されるデジタル信号との関係を、従来の装置と比較して説明する図である。
【図３】図１の装置における表示シーケンスの例を示す図である。
【図４】図１の装置において、Ａ／Ｄ変換器に入力するアナログ映像信号とＡ／Ｄ変換器から出力されるデジタル信号との関係を示す図である。
【図５】図１の装置において、Ａ／Ｄ変換器に入力するアナログ映像信号とＡ／Ｄ変換器から出力されるデジタル信号との関係を示す図である。
【図６】本発明の実施の形態２に係るプラズマディスプレイ装置の構成を示すブロック図である。
【図７】図６の装置において、Ａ／Ｄ変換器に入力するアナログ映像信号とＡ／Ｄ変換器から出力されるデジタル信号との関係を示す図である。
【符号の説明】
１アナログ処理回路、２フィールド遅延回路、３ａ，３ｂＡ／Ｄコンバータ（Ａ／Ｄ変換・画像処理回路）、４フィールドメモリ、５ａアナログ信号ピーク値検出回路、５ｂデジタル信号ピーク値検出回路、６ａアナログ信号最小値検出回路回路、６ｂデジタル信号最小値検出回路回路、７プラズマディスプレイパネル駆動回路、８プラズマディスプレイパネル、９維持周波数制御回路、１０オフセット放電制御回路、１１制御部、１２操作部、１３ビット数変換回路。

Claims

アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換するアナログ／デジタル変換手段と、デジタル映像信号から構成される１つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記１つのフィールドを階調表示する表示手段とを有する映像表示装置において、
アナログ映像信号の最大値をフィールド毎に検出する検出手段と、検出された最大値に応じて前記基準信号の値を補正する基準信号補正手段とを備えることを特徴とする映像表示装置。
前記検出手段は更にアナログ映像信号の最小値をフィールド毎に検出し、前記表示手段は検出された最小値に応じた長さの表示期間を有するオフセットフィールドを前記複数のサブフィールドに先立って表示することを特徴とする請求項１に記載の映像表示装置。
検出された最大値に応じて前記複数のサブフィールドの総表示期間を補正することにより、１階調当たりの表示期間の長さを補正する表示期間補正手段を備えることを特徴とする請求項１または２に記載の映像表示装置。
デジタル映像信号から構成される１つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記１つのフィールドを階調表示する表示手段を有する映像表示装置において、
第１の個数のビットで表されるデジタル映像信号の最大値及び最小値をフィールド毎に検出する検出手段と、検出された最大値及び最小値に基づき、前記デジタル映像信号を前記第１の個数と異なる第２の個数で表されるデジタル映像信号に変換して前記表示手段に供給するビット数変換手段とを備えたことを特徴とする映像表示装置。
前記表示手段は検出された最小値に応じた長さの表示期間を有するオフセットフィールドを前記複数のサブフィールドの表示に先立って表示することを特徴とする請求項４に記載の映像表示装置。
検出された最大値に応じて前記複数のサブフィールドの総表示期間を補正することにより１階調当たりの表示期間の長さを補正する表示期間補正手段を備えることを特徴とする請求項４または５に記載の映像表示装置。
アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換し、デジタル映像信号から構成される１つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記１つのフィールドを階調表示する映像表示方法において、
アナログ映像信号の最大値をフィールド毎に検出し、検出された最大値に応じて前記基準信号の値を補正することを特徴とする映像表示方法。
更にアナログ映像信号の最小値をフィールド毎に検出し、検出された最小値に応じた長さの表示期間を有するオフセットフィールドを前記複数のサブフィールドに先立って表示することを特徴とする請求項７に記載の映像表示方法。
検出された最大値に応じて前記複数のサブフィールドの総表示期間を補正することにより１階調当たりの表示期間の長さを補正することを特徴とする請求項７または８に記載の映像表示方法。
デジタル映像信号から構成される１つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記１つのフィールドを階調表示する映像表示方法において、
第１の個数のビットで表されるデジタル映像信号の最大値及び最小値をフィールド毎に検出し、検出された最大値及び最小値に基づき、前記デジタル映像信号を前記第１の個数と異なる第２の個数で表されるデジタル映像信号に変換してからサブフィールドに分割することを特徴とする映像表示方法。
検出された最小値に応じた長さの表示期間を有するオフセットフィールドを前記複数のサブフィールドに先立って表示することを特徴とする請求項１０に記載の映像表示方法。
検出された最大値に応じて前記複数のサブフィールドの総表示期間を補正することにより１階調当たりの表示期間の長さを補正することを特徴とする請求項１０または１１に記載の映像表示方法。