JP2004226862A - 映像表示装置及び映像表示方法 - Google Patents
映像表示装置及び映像表示方法 Download PDFInfo
- Publication number
- JP2004226862A JP2004226862A JP2003016893A JP2003016893A JP2004226862A JP 2004226862 A JP2004226862 A JP 2004226862A JP 2003016893 A JP2003016893 A JP 2003016893A JP 2003016893 A JP2003016893 A JP 2003016893A JP 2004226862 A JP2004226862 A JP 2004226862A
- Authority
- JP
- Japan
- Prior art keywords
- display
- video signal
- subfields
- field
- maximum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】入力信号の表示率及び入力信号のレベルの如何にかかわらず、常に十分な階調数で映像を表示することを可能にし、それにより特に入力信号のレベルが小さい場合の階調再現性を改善する
【解決手段】アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換するアナログ/デジタル変換手段3aと、デジタル映像信号から構成される1つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記1つのフィールドを階調表示する表示手段7とを有する映像表示装置において、アナログ映像信号の最大値をフィールド毎に検出する検出手段5aと、検出された最大値に応じて前記基準信号の値を補正する基準信号補正手段11とを備えることを特徴とする。
【選択図】 図1
【解決手段】アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換するアナログ/デジタル変換手段3aと、デジタル映像信号から構成される1つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記1つのフィールドを階調表示する表示手段7とを有する映像表示装置において、アナログ映像信号の最大値をフィールド毎に検出する検出手段5aと、検出された最大値に応じて前記基準信号の値を補正する基準信号補正手段11とを備えることを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、プラズマディスプレイ等の映像表示装置及び映像表示方法に関する。
【0002】
【従来の技術】
プラズマディスプレイでは一般に、階調表示を行うため1フィールドを複数のサブフィールドに分割している。各サブフィールドは消去期間、アドレス書き込み期間および放電維持期間からなる。例えば256階調表示の場合、1フィールドを、発光輝度の比率、即ち放電維持期間の長さの比率を1,2,3,…,8とした8つのサブフィールドSF1,SF2,・・・,SF8に分割し、サブフィールドSF1,SF2,・・・,SF8においてセルのサステイン電極に印加される放電パルス数をそれぞれ20×N(N=基準輝度=基準パルス数),21×N,22×N,・・・,27×Nとすればこれらのサブフィールドの輝度の比率は1,2,3,…,8となる。
【0003】
サブフィールドを組み合わせることにより得られる放電パルス数の総和の比率、即ち輝度の比率は1,2,3,…,256となるので256階調表示が可能となる。基準輝度Nは一般に1から4とする。N=1の場合は最大放電パルス数256がその場合の最大輝度に対応し、また、N=4の場合は最大放電パルス数1024がその場合の最大輝度に対応する。
【0004】
輝度の分解能、即ち1階調当たりの輝度差はNの値に依存し、また、消費電力もNの値に依存する。全画面白表示のような表示率の高い映像(1フィールド中の放電パルスの数が多い画像)を表示するときはNを1〜2とするようにNを動的に変化させることにより消費電力を抑制する場合もあり、このような場合には表示率が変わると同じレベル(IRE)の入力信号でも輝度が変わることになる。
【0005】
一般のプラズマディスプレイでは上に説明したように256階調の表示を行っている場合、最小輝度の最大輝度に対する比は1/256であるが、この程度の比では画像の暗い部分での微妙な階調表示ができず自然な映像像表示ができないという問題があった。この問題に対処するため、入力信号の非線形変換特性(逆ガンマ変換)を入力信号のレベルに応じて切替えることにより、低輝度部分での良好な映像表示を図った構成が知られている(例えば特許文献1参照)。
【0006】
【特許文献1】
特開平10−153983号公報
【0007】
【発明が解決しようとする課題】
しかし、この構成では、非線形変換特性を本来あるべきものから変えることになるので入力信号に忠実な映像が表示されないという問題がある。また、アナログ入力信号をA/D変換器によりデジタル信号に変換して信号処理を行うプラズマディスプレイ等の表示装置では、0IREから100IREの範囲のアナログ入力信号は、例えば256階調表示の場合、00からFFの範囲のデジタル信号に変換される。しかし、入力信号が0IREから50IREの範囲である場合はA/D変換器は00から7Fの範囲のデジタル信号を出力する。即ち、A/D変換器は256階調のデジタル信号を生成する能力があるにもかかわらず128階調のデジタル信号しか生成しないことになる。このため画像の低輝度部分では階調変化が十分に再現されず等高線状の輪郭が見えてしまう場合がある。この現象は表示率が低く、最大入力信号レベルが低いほど顕著になる。この問題は特許文献1に記載の構成でも解消されない。
【0008】
本発明は、入力信号の表示率及び入力信号のレベルの如何にかかわらず、常に十分な階調数で映像を表示することを可能にし、それにより特に入力信号のレベルが小さい場合の階調再現性を従来に比べ大幅に改善することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成すべく、アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換するアナログ/デジタル変換手段と、デジタル映像信号から構成される1つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記1つのフィールドを階調表示する表示手段とを有する本発明の映像表示装置は、アナログ映像信号の最大値をフィールド毎に検出する検出手段と、検出された最大値に応じて前記基準信号の値を補正する基準信号補正手段とを備えることを特徴とする。
【0010】
【発明の実施の形態】
実施の形態1.
図1は本発明の実施の形態1に係るプラズマディスプレイ装置の構成を示すブロック図である。同図において、アナログ映像信号はアナログ処理回路1に入力され、操作部12からの指示に従い輝度やコントラストの映像調整、逆ガンマ補正等の処理を行った後にフィールド遅延回路2に出力される。ピーク値検出回路5a及び最小値検出回路6aはそれぞれ1フィールド分の映像信号から最大値(ピーク値)と最小値を検出する。ここで検出された最大値と最小値は制御部11に送られ、制御部11はそれらの値に基づきA/Dコンバータ3aがアナログ映像信号をデジタル信号に変換する際の基準値として用いる基準電圧VL及びVHの値を設定する。検出された最大値と最小値は放電維持周波数制御回路9とオフセット放電制御回路10にも出力される。A/Dコンバータ3aと放電維持周波数制御回路9及びオフセット放電制御回路10からそれぞれ出力される信号によりプラズマディスプレイ駆動回路7はプラズマディスプレイパネル8に映像を表示させる。
【0011】
本実施形態のプラズマディスプレイ装置は、A/Dコンバータ3aに供給する基準電圧を入力信号のレベルに応じて調整することによりA/Dコンバータ3aの能力、即ち出力信号の階調数を常に最大(256)にすることができる。その様子を通常よく使用される8ビットのA/Dコンバータを例に取り説明する。
【0012】
既に説明したように、従来のプラズマディスプレイ装置では、A/Dコンバータに供給される基準電圧は固定であり、A/Dコンバータは0IRE(黒レベル)を00(HEX)、100IRE(白レベル)をFF(HEX)に変換する。従って従来の装置では図2(a)に示すような最大値が50IREである入力信号は、0Fから7Fの範囲のデジタル信号に変換される。即ち、8ビットのA/D変換器を用いれば256階調表示が可能であるにも拘わらず、この場合128階調表示となり、A/D変換器の概ね半分の能力しか利用しないことになる。
【0013】
それに対し、本実施形態では、図2(b)に示すように例えば入力信号が5IREから80IREの範囲の場合、その最小値5IREが00に変換され最大値80IREがFFに変換されるように入力信号のレベルに応じてA/Dコンバータに供給される基準電圧のレベルを調整している。この構成により、A/Dコンバータの階調分解能256を、入力信号の最大値が100IRE未満の場合でも得ることが可能となり、より滑らかな階調表示が実現される。
【0014】
但し、本実施形態では上記したように入力信号の最大値が常にFFに変換され、また入力信号の最小値が常に00に変換されるため、プラズマディスプレイ駆動回路7はFF及び00が実際にはどの輝度レベルに相当するものであるかを知った上でプラズマディスプレイパネル8を駆動する必要がある。そのため放電維持周波数制御回路9及びオフセット放電制御回路10が備えられている。
【0015】
入力信号の最大値が100IREであり、最小値が0IREの場合はN=4に設定し、最大値(FF)が1024パルスに対応するように放電維持周波数制御回路9を動作させる。このときのオフセット値は0なので、オフセット放電制御回路10には、サブフィールドに先立って表示するオフセットフィールドの放電パルス数が0(即ち、非表示)となるよう動作させる。
【0016】
次に図2(b)に示したように入力信号の最大値が80IREであり、最小値が5IREの場合について説明する。この場合はN=3に設定することにより、FFが1024×0.8≒820パルスに対応するように放電維持周波数制御回路9を動作させる。またそれと同時に最小値には1024×0.05≒52パルスを割り当て、オフセットフィールド期間の放電パルス数を52とするようにオフセット放電制御回路10を動作させる。これにより256階調に対して768パルスが割り当てられる(即ち、1階調当たり3パルス)ことになる。このときの表示シーケンスは図3に示すものとなる。従来は入力信号のレベルの如何に拘わらず、階調が1段階上がると印加パルス数は4増えていたが、本実施形態ではこの場合は階調が1段階上がると印加パルス数は3増えることになり、従来に比べてなめらかな階調表現が実現される。
【0017】
図4に入力信号の最大値が60IREであり、最小値が10IREの場合のパルスの割り当て例を示す。更に図5に入力信号の最大値が30IREであり、最小値が5IREの場合のパルスの割り当て例を示す。図4の場合は1階調当たりのパルス数は2であるので従来の方式に比べ2倍の滑らかさで、また図5の場合は1階調当たりのパルス数は1であるので従来の方式に比べ4倍の滑らかさで階調を表現することができる。
【0018】
尚、上述した3例では説明を簡単にするためA/D変換後の映像信号のレベル数を256としたが、それ以外であっても同様の処理を行うことにより同じ効果を得ることができることは言うまでもない。この場合の処理としては例えば、映像信号の最小レベルとピーク値を実際の値から広げる処理をすることにより映像信号レベルの数を256の倍数にする方法や、近似計算によるまるめ処理により256の倍数にする方法等が考えられる。
【0019】
実施の形態2.
本発明の実施の形態2に係るプラズマディスプレイ装置の構成を図6に示す。本実施の形態2は実施の形態1と異なり、アナログ処理回路1で処理された入力信号を遅延させることなくそのままA/D変換し、また、ブライトネス、コントラスト、逆ガンマ補正などの映像調整をアナログ処理回路1ではなく、A/D変換した後にデジタル処理部で行っている。12ビットのA/D変換器を用い、このA/D変換器から出力される12ビットのデジタル信号を8ビットのデジタル信号に変換する場合の本実施形態の動作を図7を参照して以下に説明する。
【0020】
12ビットのA/D変換器では、黒レベル(0IRE)から白レベル(100IRE)までの入力映像信号は、000(HEX)からFFF(HEX)までのデジタル値に変換されが、例えば図7示すようなレベルが5IREから80IREの範囲の映像信号が入力された場合、最小値検出部6bは最小値として5IREを検出し、それに対応するデジタルデータ0CC(HEX)を制御部11に送り、また、ピーク検出部5bはピーク値として80IREを検出し、それに対応するデジタルデータCCC(HEX)を制御部11に送る。ビット数変換回路13は、このデータに基づき0CCが00に変換され、CCCがFFに変換されるような12ビット信号から8ビット信号へのビット数変換処理を行う。
【0021】
尚、実施の形態1と同様、最小値とピーク値のデータは維持周波数制御回路9とオフセット放電制御回路10にも送られ、実施の形態1と同様のオフセット放電期間の制御、即ちオフセットフィールド表示の制御が行われる。本実施の形態においても実施の形態1と同様、従来に比べ滑らかな階調表現が実現されることは明らかである。また、最小値やピーク値が上記と異なる値であっても同様の処理により、同じ効果を得ることができることは明らかである。
【0022】
【発明の効果】
本発明によれば、入力信号の表示率及び入力信号のレベルの如何にかかわらず、常に十分な階調数で映像を表示することが可能となり、それにより特に入力信号のレベルが小さい場合の階調再現性が従来に比べ大幅に改善される。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係るプラズマディスプレイ装置の構成を示すブロック図である。
【図2】図1の装置において、A/D変換器に入力するアナログ映像信号とA/D変換器から出力されるデジタル信号との関係を、従来の装置と比較して説明する図である。
【図3】図1の装置における表示シーケンスの例を示す図である。
【図4】図1の装置において、A/D変換器に入力するアナログ映像信号とA/D変換器から出力されるデジタル信号との関係を示す図である。
【図5】図1の装置において、A/D変換器に入力するアナログ映像信号とA/D変換器から出力されるデジタル信号との関係を示す図である。
【図6】本発明の実施の形態2に係るプラズマディスプレイ装置の構成を示すブロック図である。
【図7】図6の装置において、A/D変換器に入力するアナログ映像信号とA/D変換器から出力されるデジタル信号との関係を示す図である。
【符号の説明】
1 アナログ処理回路、 2 フィールド遅延回路、 3a,3b A/Dコンバータ(A/D変換・画像処理回路)、 4 フィールドメモリ、 5a アナログ信号ピーク値検出回路、 5b デジタル信号ピーク値検出回路、 6aアナログ信号最小値検出回路回路、 6b デジタル信号最小値検出回路回路、 7 プラズマディスプレイパネル駆動回路、 8 プラズマディスプレイパネル、 9 維持周波数制御回路、 10 オフセット放電制御回路、 11 制御部、 12 操作部、 13 ビット数変換回路。
【発明の属する技術分野】
本発明は、プラズマディスプレイ等の映像表示装置及び映像表示方法に関する。
【0002】
【従来の技術】
プラズマディスプレイでは一般に、階調表示を行うため1フィールドを複数のサブフィールドに分割している。各サブフィールドは消去期間、アドレス書き込み期間および放電維持期間からなる。例えば256階調表示の場合、1フィールドを、発光輝度の比率、即ち放電維持期間の長さの比率を1,2,3,…,8とした8つのサブフィールドSF1,SF2,・・・,SF8に分割し、サブフィールドSF1,SF2,・・・,SF8においてセルのサステイン電極に印加される放電パルス数をそれぞれ20×N(N=基準輝度=基準パルス数),21×N,22×N,・・・,27×Nとすればこれらのサブフィールドの輝度の比率は1,2,3,…,8となる。
【0003】
サブフィールドを組み合わせることにより得られる放電パルス数の総和の比率、即ち輝度の比率は1,2,3,…,256となるので256階調表示が可能となる。基準輝度Nは一般に1から4とする。N=1の場合は最大放電パルス数256がその場合の最大輝度に対応し、また、N=4の場合は最大放電パルス数1024がその場合の最大輝度に対応する。
【0004】
輝度の分解能、即ち1階調当たりの輝度差はNの値に依存し、また、消費電力もNの値に依存する。全画面白表示のような表示率の高い映像(1フィールド中の放電パルスの数が多い画像)を表示するときはNを1〜2とするようにNを動的に変化させることにより消費電力を抑制する場合もあり、このような場合には表示率が変わると同じレベル(IRE)の入力信号でも輝度が変わることになる。
【0005】
一般のプラズマディスプレイでは上に説明したように256階調の表示を行っている場合、最小輝度の最大輝度に対する比は1/256であるが、この程度の比では画像の暗い部分での微妙な階調表示ができず自然な映像像表示ができないという問題があった。この問題に対処するため、入力信号の非線形変換特性(逆ガンマ変換)を入力信号のレベルに応じて切替えることにより、低輝度部分での良好な映像表示を図った構成が知られている(例えば特許文献1参照)。
【0006】
【特許文献1】
特開平10−153983号公報
【0007】
【発明が解決しようとする課題】
しかし、この構成では、非線形変換特性を本来あるべきものから変えることになるので入力信号に忠実な映像が表示されないという問題がある。また、アナログ入力信号をA/D変換器によりデジタル信号に変換して信号処理を行うプラズマディスプレイ等の表示装置では、0IREから100IREの範囲のアナログ入力信号は、例えば256階調表示の場合、00からFFの範囲のデジタル信号に変換される。しかし、入力信号が0IREから50IREの範囲である場合はA/D変換器は00から7Fの範囲のデジタル信号を出力する。即ち、A/D変換器は256階調のデジタル信号を生成する能力があるにもかかわらず128階調のデジタル信号しか生成しないことになる。このため画像の低輝度部分では階調変化が十分に再現されず等高線状の輪郭が見えてしまう場合がある。この現象は表示率が低く、最大入力信号レベルが低いほど顕著になる。この問題は特許文献1に記載の構成でも解消されない。
【0008】
本発明は、入力信号の表示率及び入力信号のレベルの如何にかかわらず、常に十分な階調数で映像を表示することを可能にし、それにより特に入力信号のレベルが小さい場合の階調再現性を従来に比べ大幅に改善することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成すべく、アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換するアナログ/デジタル変換手段と、デジタル映像信号から構成される1つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記1つのフィールドを階調表示する表示手段とを有する本発明の映像表示装置は、アナログ映像信号の最大値をフィールド毎に検出する検出手段と、検出された最大値に応じて前記基準信号の値を補正する基準信号補正手段とを備えることを特徴とする。
【0010】
【発明の実施の形態】
実施の形態1.
図1は本発明の実施の形態1に係るプラズマディスプレイ装置の構成を示すブロック図である。同図において、アナログ映像信号はアナログ処理回路1に入力され、操作部12からの指示に従い輝度やコントラストの映像調整、逆ガンマ補正等の処理を行った後にフィールド遅延回路2に出力される。ピーク値検出回路5a及び最小値検出回路6aはそれぞれ1フィールド分の映像信号から最大値(ピーク値)と最小値を検出する。ここで検出された最大値と最小値は制御部11に送られ、制御部11はそれらの値に基づきA/Dコンバータ3aがアナログ映像信号をデジタル信号に変換する際の基準値として用いる基準電圧VL及びVHの値を設定する。検出された最大値と最小値は放電維持周波数制御回路9とオフセット放電制御回路10にも出力される。A/Dコンバータ3aと放電維持周波数制御回路9及びオフセット放電制御回路10からそれぞれ出力される信号によりプラズマディスプレイ駆動回路7はプラズマディスプレイパネル8に映像を表示させる。
【0011】
本実施形態のプラズマディスプレイ装置は、A/Dコンバータ3aに供給する基準電圧を入力信号のレベルに応じて調整することによりA/Dコンバータ3aの能力、即ち出力信号の階調数を常に最大(256)にすることができる。その様子を通常よく使用される8ビットのA/Dコンバータを例に取り説明する。
【0012】
既に説明したように、従来のプラズマディスプレイ装置では、A/Dコンバータに供給される基準電圧は固定であり、A/Dコンバータは0IRE(黒レベル)を00(HEX)、100IRE(白レベル)をFF(HEX)に変換する。従って従来の装置では図2(a)に示すような最大値が50IREである入力信号は、0Fから7Fの範囲のデジタル信号に変換される。即ち、8ビットのA/D変換器を用いれば256階調表示が可能であるにも拘わらず、この場合128階調表示となり、A/D変換器の概ね半分の能力しか利用しないことになる。
【0013】
それに対し、本実施形態では、図2(b)に示すように例えば入力信号が5IREから80IREの範囲の場合、その最小値5IREが00に変換され最大値80IREがFFに変換されるように入力信号のレベルに応じてA/Dコンバータに供給される基準電圧のレベルを調整している。この構成により、A/Dコンバータの階調分解能256を、入力信号の最大値が100IRE未満の場合でも得ることが可能となり、より滑らかな階調表示が実現される。
【0014】
但し、本実施形態では上記したように入力信号の最大値が常にFFに変換され、また入力信号の最小値が常に00に変換されるため、プラズマディスプレイ駆動回路7はFF及び00が実際にはどの輝度レベルに相当するものであるかを知った上でプラズマディスプレイパネル8を駆動する必要がある。そのため放電維持周波数制御回路9及びオフセット放電制御回路10が備えられている。
【0015】
入力信号の最大値が100IREであり、最小値が0IREの場合はN=4に設定し、最大値(FF)が1024パルスに対応するように放電維持周波数制御回路9を動作させる。このときのオフセット値は0なので、オフセット放電制御回路10には、サブフィールドに先立って表示するオフセットフィールドの放電パルス数が0(即ち、非表示)となるよう動作させる。
【0016】
次に図2(b)に示したように入力信号の最大値が80IREであり、最小値が5IREの場合について説明する。この場合はN=3に設定することにより、FFが1024×0.8≒820パルスに対応するように放電維持周波数制御回路9を動作させる。またそれと同時に最小値には1024×0.05≒52パルスを割り当て、オフセットフィールド期間の放電パルス数を52とするようにオフセット放電制御回路10を動作させる。これにより256階調に対して768パルスが割り当てられる(即ち、1階調当たり3パルス)ことになる。このときの表示シーケンスは図3に示すものとなる。従来は入力信号のレベルの如何に拘わらず、階調が1段階上がると印加パルス数は4増えていたが、本実施形態ではこの場合は階調が1段階上がると印加パルス数は3増えることになり、従来に比べてなめらかな階調表現が実現される。
【0017】
図4に入力信号の最大値が60IREであり、最小値が10IREの場合のパルスの割り当て例を示す。更に図5に入力信号の最大値が30IREであり、最小値が5IREの場合のパルスの割り当て例を示す。図4の場合は1階調当たりのパルス数は2であるので従来の方式に比べ2倍の滑らかさで、また図5の場合は1階調当たりのパルス数は1であるので従来の方式に比べ4倍の滑らかさで階調を表現することができる。
【0018】
尚、上述した3例では説明を簡単にするためA/D変換後の映像信号のレベル数を256としたが、それ以外であっても同様の処理を行うことにより同じ効果を得ることができることは言うまでもない。この場合の処理としては例えば、映像信号の最小レベルとピーク値を実際の値から広げる処理をすることにより映像信号レベルの数を256の倍数にする方法や、近似計算によるまるめ処理により256の倍数にする方法等が考えられる。
【0019】
実施の形態2.
本発明の実施の形態2に係るプラズマディスプレイ装置の構成を図6に示す。本実施の形態2は実施の形態1と異なり、アナログ処理回路1で処理された入力信号を遅延させることなくそのままA/D変換し、また、ブライトネス、コントラスト、逆ガンマ補正などの映像調整をアナログ処理回路1ではなく、A/D変換した後にデジタル処理部で行っている。12ビットのA/D変換器を用い、このA/D変換器から出力される12ビットのデジタル信号を8ビットのデジタル信号に変換する場合の本実施形態の動作を図7を参照して以下に説明する。
【0020】
12ビットのA/D変換器では、黒レベル(0IRE)から白レベル(100IRE)までの入力映像信号は、000(HEX)からFFF(HEX)までのデジタル値に変換されが、例えば図7示すようなレベルが5IREから80IREの範囲の映像信号が入力された場合、最小値検出部6bは最小値として5IREを検出し、それに対応するデジタルデータ0CC(HEX)を制御部11に送り、また、ピーク検出部5bはピーク値として80IREを検出し、それに対応するデジタルデータCCC(HEX)を制御部11に送る。ビット数変換回路13は、このデータに基づき0CCが00に変換され、CCCがFFに変換されるような12ビット信号から8ビット信号へのビット数変換処理を行う。
【0021】
尚、実施の形態1と同様、最小値とピーク値のデータは維持周波数制御回路9とオフセット放電制御回路10にも送られ、実施の形態1と同様のオフセット放電期間の制御、即ちオフセットフィールド表示の制御が行われる。本実施の形態においても実施の形態1と同様、従来に比べ滑らかな階調表現が実現されることは明らかである。また、最小値やピーク値が上記と異なる値であっても同様の処理により、同じ効果を得ることができることは明らかである。
【0022】
【発明の効果】
本発明によれば、入力信号の表示率及び入力信号のレベルの如何にかかわらず、常に十分な階調数で映像を表示することが可能となり、それにより特に入力信号のレベルが小さい場合の階調再現性が従来に比べ大幅に改善される。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係るプラズマディスプレイ装置の構成を示すブロック図である。
【図2】図1の装置において、A/D変換器に入力するアナログ映像信号とA/D変換器から出力されるデジタル信号との関係を、従来の装置と比較して説明する図である。
【図3】図1の装置における表示シーケンスの例を示す図である。
【図4】図1の装置において、A/D変換器に入力するアナログ映像信号とA/D変換器から出力されるデジタル信号との関係を示す図である。
【図5】図1の装置において、A/D変換器に入力するアナログ映像信号とA/D変換器から出力されるデジタル信号との関係を示す図である。
【図6】本発明の実施の形態2に係るプラズマディスプレイ装置の構成を示すブロック図である。
【図7】図6の装置において、A/D変換器に入力するアナログ映像信号とA/D変換器から出力されるデジタル信号との関係を示す図である。
【符号の説明】
1 アナログ処理回路、 2 フィールド遅延回路、 3a,3b A/Dコンバータ(A/D変換・画像処理回路)、 4 フィールドメモリ、 5a アナログ信号ピーク値検出回路、 5b デジタル信号ピーク値検出回路、 6aアナログ信号最小値検出回路回路、 6b デジタル信号最小値検出回路回路、 7 プラズマディスプレイパネル駆動回路、 8 プラズマディスプレイパネル、 9 維持周波数制御回路、 10 オフセット放電制御回路、 11 制御部、 12 操作部、 13 ビット数変換回路。
Claims (12)
- アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換するアナログ/デジタル変換手段と、デジタル映像信号から構成される1つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記1つのフィールドを階調表示する表示手段とを有する映像表示装置において、
アナログ映像信号の最大値をフィールド毎に検出する検出手段と、検出された最大値に応じて前記基準信号の値を補正する基準信号補正手段とを備えることを特徴とする映像表示装置。 - 前記検出手段は更にアナログ映像信号の最小値をフィールド毎に検出し、前記表示手段は検出された最小値に応じた長さの表示期間を有するオフセットフィールドを前記複数のサブフィールドに先立って表示することを特徴とする請求項1に記載の映像表示装置。
- 検出された最大値に応じて前記複数のサブフィールドの総表示期間を補正することにより、1階調当たりの表示期間の長さを補正する表示期間補正手段を備えることを特徴とする請求項1または2に記載の映像表示装置。
- デジタル映像信号から構成される1つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記1つのフィールドを階調表示する表示手段を有する映像表示装置において、
第1の個数のビットで表されるデジタル映像信号の最大値及び最小値をフィールド毎に検出する検出手段と、検出された最大値及び最小値に基づき、前記デジタル映像信号を前記第1の個数と異なる第2の個数で表されるデジタル映像信号に変換して前記表示手段に供給するビット数変換手段とを備えたことを特徴とする映像表示装置。 - 前記表示手段は検出された最小値に応じた長さの表示期間を有するオフセットフィールドを前記複数のサブフィールドの表示に先立って表示することを特徴とする請求項4に記載の映像表示装置。
- 検出された最大値に応じて前記複数のサブフィールドの総表示期間を補正することにより1階調当たりの表示期間の長さを補正する表示期間補正手段を備えることを特徴とする請求項4または5に記載の映像表示装置。
- アナログ映像信号を基準信号と比較することによりデジタル映像信号に変換し、デジタル映像信号から構成される1つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記1つのフィールドを階調表示する映像表示方法において、
アナログ映像信号の最大値をフィールド毎に検出し、検出された最大値に応じて前記基準信号の値を補正することを特徴とする映像表示方法。 - 更にアナログ映像信号の最小値をフィールド毎に検出し、検出された最小値に応じた長さの表示期間を有するオフセットフィールドを前記複数のサブフィールドに先立って表示することを特徴とする請求項7に記載の映像表示方法。
- 検出された最大値に応じて前記複数のサブフィールドの総表示期間を補正することにより1階調当たりの表示期間の長さを補正することを特徴とする請求項7または8に記載の映像表示方法。
- デジタル映像信号から構成される1つのフィールドを表示期間の長さが互いに異なる複数のサブフィールドに分割し、選択された複数のサブフィールドを順次表示することにより前記1つのフィールドを階調表示する映像表示方法において、
第1の個数のビットで表されるデジタル映像信号の最大値及び最小値をフィールド毎に検出し、検出された最大値及び最小値に基づき、前記デジタル映像信号を前記第1の個数と異なる第2の個数で表されるデジタル映像信号に変換してからサブフィールドに分割することを特徴とする映像表示方法。 - 検出された最小値に応じた長さの表示期間を有するオフセットフィールドを前記複数のサブフィールドに先立って表示することを特徴とする請求項10に記載の映像表示方法。
- 検出された最大値に応じて前記複数のサブフィールドの総表示期間を補正することにより1階調当たりの表示期間の長さを補正することを特徴とする請求項10または11に記載の映像表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003016893A JP2004226862A (ja) | 2003-01-27 | 2003-01-27 | 映像表示装置及び映像表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003016893A JP2004226862A (ja) | 2003-01-27 | 2003-01-27 | 映像表示装置及び映像表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004226862A true JP2004226862A (ja) | 2004-08-12 |
Family
ID=32904185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003016893A Withdrawn JP2004226862A (ja) | 2003-01-27 | 2003-01-27 | 映像表示装置及び映像表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004226862A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011253101A (ja) * | 2010-06-03 | 2011-12-15 | Mitsubishi Electric Corp | 映像表示装置 |
WO2014112032A1 (ja) * | 2013-01-15 | 2014-07-24 | Necディスプレイソリューションズ株式会社 | 画像表示装置および画像表示方法 |
-
2003
- 2003-01-27 JP JP2003016893A patent/JP2004226862A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011253101A (ja) * | 2010-06-03 | 2011-12-15 | Mitsubishi Electric Corp | 映像表示装置 |
WO2014112032A1 (ja) * | 2013-01-15 | 2014-07-24 | Necディスプレイソリューションズ株式会社 | 画像表示装置および画像表示方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100563405B1 (ko) | 표시 장치 | |
WO1996031865A1 (fr) | Procede de commande de dispositif d'affichage et circuit correspondant | |
WO1998045831A1 (fr) | Procede de correction d'image dynamique et circuit de correction d'image dynamique pour ecran | |
JP2002082647A (ja) | 表示装置および表示方法 | |
JPH10333639A (ja) | 画像表示装置 | |
JP2002182606A (ja) | 表示装置および表示方法 | |
JP2001067041A (ja) | プラズマディスプレイの駆動装置、プラズマディスプレイのサブフィールド変換方法、およびプラズマディスプレイ装置 | |
KR100438604B1 (ko) | 플라즈마 디스플레이 패널의 계조표시 처리방법 | |
JPH11259043A (ja) | 画像表示装置 | |
US7355570B2 (en) | Method of expressing gray level of high load image and plasma display panel driving apparatus using the method | |
JPH10319894A (ja) | 画像表示装置 | |
JP2004226862A (ja) | 映像表示装置及び映像表示方法 | |
EP1607928A2 (en) | Device and method for driving display panel | |
KR100339594B1 (ko) | 디스플레이 구동 장치 및 그 구동 방법 | |
JP2004020991A (ja) | 階調表示装置の表示信号処理回路 | |
US20040212559A1 (en) | Image data correction method and apparatus for plasma display panel, and plasma display panel device having the apparatus | |
JP3414161B2 (ja) | 擬似中間調画像表示装置 | |
JP2002149106A (ja) | プラズマディスプレイパネルの階調表示処理方法 | |
JPH1039829A (ja) | ディスプレイ装置の階調歪み補正回路 | |
KR20040000791A (ko) | 다중 휘도 레벨 부 필드를 사용하여 그레이 스케일선형성을 개선하는 교류형 플라즈마 디스플레이의 구동 방법 | |
JPH10333640A (ja) | 画像表示装置 | |
JP3811738B2 (ja) | 表示装置 | |
KR20040063767A (ko) | 표시장치 및 그 계조표시방법 | |
JP2005039490A (ja) | 映像信号処理装置及び映像信号処理方法 | |
JP2003255886A (ja) | 表示装置及び階調表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |