JP2004226786A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004226786A JP2004226786A JP2003015809A JP2003015809A JP2004226786A JP 2004226786 A JP2004226786 A JP 2004226786A JP 2003015809 A JP2003015809 A JP 2003015809A JP 2003015809 A JP2003015809 A JP 2003015809A JP 2004226786 A JP2004226786 A JP 2004226786A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- supply voltage
- converter
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】ＤＣ／ＤＣコンバータの実装構造を改善し、その効率化及び低コスト化を図る。
【解決手段】表示装置は、表示領域２とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部１２とを絶縁基板１上に一体的に形成したパネルからなる。絶縁基板１は、中央に表示領域２が配され、これを囲む四辺に回路部が配され、その一辺の端に端子部１２が配されている。回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータ７を含んでいる。ＤＣ／ＤＣコンバータ７は、絶縁基板１上に搭載される内蔵回路と、端子部１２を介して内蔵回路に接続される外付け部品７０４，７２０とを含む。内蔵回路は、端子部１２が配された一辺上で端子部１２と表示領域２の間に配され、端子部１２を介して内蔵回路と外付け部品を結ぶ配線１３を短縮化する。
【選択図】 図６
【解決手段】表示装置は、表示領域２とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部１２とを絶縁基板１上に一体的に形成したパネルからなる。絶縁基板１は、中央に表示領域２が配され、これを囲む四辺に回路部が配され、その一辺の端に端子部１２が配されている。回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータ７を含んでいる。ＤＣ／ＤＣコンバータ７は、絶縁基板１上に搭載される内蔵回路と、端子部１２を介して内蔵回路に接続される外付け部品７０４，７２０とを含む。内蔵回路は、端子部１２が配された一辺上で端子部１２と表示領域２の間に配され、端子部１２を介して内蔵回路と外付け部品を結ぶ配線１３を短縮化する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は中央の表示領域と周辺の回路部とを共通の絶縁基板上に一体的に形成した表示装置（システムディスプレイ）に関する。より詳しくは、周辺回路部の一ブロックとして含まれるＤＣ／ＤＣコンバータの実装技術に関する。
【０００２】
【従来の技術】
ＴＦＴをスイッチング素子に用いるアクティブマトリクス型の液晶パネルは、表示領域に加え周辺の回路部もＴＦＴで集積形成できる為、いわゆるシステムディスプレイを構築できるメリットがある。システムディスプレイは、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作する。システムディスプレイの回路部は、電子機器本体側（セット側）から供給される一次の電源電圧を表示パネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータを含んでいる。一般にＤＣ／ＤＣコンバータは、表示パネルを構成する絶縁基板上に搭載される内蔵回路と、接続端子を介して内蔵回路に接続されるフライングキャパシタなどの外付け部品とに分かれている。システムディスプレイ用のＤＣ／ＤＣコンバータは、例えば特許文献１に記載されている。
【０００３】
【特許文献１】特開２０００−３０５５０４
【０００４】
【発明が解決しようとする課題】
特許文献１に記載されたＤＣ／ＤＣコンバータなどでは、システムディスプレイに搭載されたＤＣ／ＤＣコンバータの変換効率が駆動システムの改良により大きく改善されてきている。しかしながら、駆動システムの改良に比べ実装技術の改善が進んでおらず、解決すべき課題となっている。
【０００５】
第一に、従来のＤＣ／ＤＣコンバータでは、パネル上でのレイアウト配置が最適化されておらず、これが変換効率の更なる向上を阻害する要因となっていた。
【０００６】
第二に、パネルの仕様に応じて複数のＤＣ／ＤＣコンバータを搭載した表示装置において、ＤＣ／ＤＣコンバータに含まれるフライングキャパシタやバイパスコンデンサなど一部の部品は、素子面積が非常に大きくなる為、表示装置を構成するパネル側と機器本体側（セット側）を結ぶフラットケーブル上に実装する場合がある。この場合、複数の外付け部品をフラットケーブル上に実装する為、配線がクロスせざるを得ず、配線構造が多層化していた。従来単層配線を実現する為の最適なＤＣ／ＤＣコンバータ用端子配列が工夫されておらず、多層配線にならざるを得なかった為、フラットケーブルのコストが増大しており、解決すべき課題となっている。
【０００７】
第三に、ＤＣ／ＤＣコンバータをパネル上に搭載する場合、周辺回路部が必要とする電流量を全て供給する為、十分な容量を持つ必要があり、フライングキャパシタの内蔵化が難しいという課題があった。フライングキャパシタを外付け部品としてパネル外にレイアウトすると、部品点数の増加やコストの増加の要因になる。
【０００８】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は表示領域に加え周辺の回路部も内蔵したシステムディスプレイにおいて、ＤＣ／ＤＣコンバータの実装構造を改善し、以ってＤＣ／ＤＣコンバータの一層の効率化及び低コスト化を図ることを目的とする。係る目的を達成するために以下の手段を講じた。第一面は、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部とを絶縁基板上に一体的に形成したパネルからなる表示装置であって、前記絶縁基板は、中央に該表示領域が配され、これを囲む四辺に該回路部が配され、該四辺の内の一辺の端に該端子部が配されており、前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータを含んでおり、前記ＤＣ／ＤＣコンバータは、該絶縁基板上に搭載される内蔵回路と、該端子部を介して該内蔵回路に接続される外付け部品とを含み、前記内蔵回路は、該端子部が配された一辺上で該端子部と該表示領域の間に配され、該端子部を介して該内蔵回路と該外付け部品を結ぶ配線長を短縮化する。好ましくは、前記ＤＣ／ＤＣコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサは外付け部品として組み込まれる。
【０００９】
第二面は、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とを絶縁基板上に一体的に形成したパネルと、これを電子機器の本体側に接続する複数の配線が平面的に配されたフラットケーブルとからなる表示装置であって、前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じて複数レベルの二次の電源電圧に変換する複数のＤＣ／ＤＣコンバータを含んでおり、各ＤＣ／ＤＣコンバータは、該絶縁基板上に搭載される内蔵回路と、該フラットケーブル上に搭載され配線を介して該内蔵回路に接続される外付け部品とを含み、複数のＤＣ／ＤＣコンバータに属する複数個の外付け部品を該フラットケーブル上で配線がクロスしない様適切にレイアウトし、以ってフラットケーブルを単層配線化することを特徴とする。好ましくは、各ＤＣ／ＤＣコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサの少なくとも一つは外付け部品としてフラットケーブルに搭載される。
【００１０】
第三面は、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ、クロック信号及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とを絶縁基板上に一体的に形成したパネルからなる表示装置であって、前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータと、電子機器本体から供給されるクロック信号を処理して該回路部のタイミング制御に必要なパルスを生成するタイミングジェネレータとを含んでおり、前記ＤＣ／ＤＣコンバータは、該絶縁基板上に形成され且つポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路とを含み、前記タイミングジェネレータは、電子機器本体から供給されるクロック信号を分周処理して該ポンングパルスを内部的に生成し、該ＤＣ／ＤＣコンバータに供給する。
【００１１】
本発明の第一面によれば、ＤＣ／ＤＣコンバータの内蔵回路部分は、接続端子が配された絶縁基板上の一辺で接続端子と表示領域の間にレイアウトされている。これにより、接続端子を介してＤＣ／ＤＣコンバータの内蔵回路部分とフライングキャパシタなど外付け部品とを結ぶ配線長を極限まで短縮化できる。配線長の短縮化により、有害な出力電圧降下を抑制可能とし、合わせて変換効率の改善を達成している。
本発明の第二面によれば、ＤＣ／ＤＣコンバータは、パネルを構成する絶縁基板上に搭載される内蔵回路と、フラットケーブル上に搭載され配線を介して内蔵回路に接続される外付け部品とに分かれている。複数のＤＣ／ＤＣコンバータに属する外付け部品をフラットケーブル上で配線がクロスしない様に適切にレイアウトし、以ってフラットケーブルを単層配線化することに成功している。これにより、システム全体のコストを下げることが可能である。
本発明の第三面によれば、従来外付けされていたフライングキャパシタを絶縁基板上に内蔵させている。これを実現する為、フライングキャパシタをポンピングする為に必要なポンピングパルスをセット側から供給するのではなく、システムディスプレイ内部のタイミングジェネレータで生成している。これにより、ポンヒングパルスの高速化が可能となり、その分フライングキャパシタの容量を少なくでき、内蔵化が実現できる。
【００１２】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係る表示装置の全体構成を示すブロック図である。図示する様に、本表示装置０は、ガラスなどからなる絶縁基板１の上に集積形成されている。絶縁基板１の中央には表示領域２が形成されており、これを囲む様に周辺の回路部も一体的に形成されている。矩形の絶縁基板１の上辺には接続端子が形成されており、フレキシブルプリントケーブル（ＦＰＣ）１１を介して、電子機器本体側（セット側）と接続する様になっている。ＦＰＣ１１は複数の配線が平面的に配列した単層構造のフラットケーブルとなっている。
【００１３】
表示領域２は行状のゲートラインＧ１〜Ｇｍと列状の信号ラインＳ１〜Ｓｎが互いに交差配置したマトリクス構成となっている。各ゲートラインＧと信号ラインＳの交差部には画素が形成されている。本実施形態では、各画素は液晶素子ＬＣ、補助容量ＣＳ及び薄膜トランジスタＴＦＴで構成されている。液晶素子ＬＣは画素電極とこれに対向するコモン電極（ＣＯＭ）と両者の間に保持された液晶（電気光学物質）とで構成されている。ＴＦＴのゲート電極はゲートラインＧに接続し、ソース電極は信号ラインＳに接続し、ドレイン電極は液晶素子ＬＣの画素電極に接続している。補助容量ＣＳはＴＦＴのドレイン電極と補助容量ラインとの間に接続されている。ＴＦＴはゲートラインＧから供給される選択パルスで導通し、信号ラインＳから供給される信号電圧を対応する液晶素子ＬＣの画素電極に書き込む。補助容量ＣＳは一フレームもしくは一フィールドの間、信号電圧を保持しておく。
【００１４】
液晶素子ＬＣは一般に交流駆動される。すなわち、信号ラインＳを介して液晶素子ＬＣに書き込まれる信号電圧は周期的に極性が反転する。これに合わせて、液晶素子ＬＣのコモン電極ＣＯＭに印加するコモン電圧ＶＣＯＭも周期的に極性反転する必要がある。ここで、液晶素子ＬＣやこれをスイッチング駆動するＴＦＴには、極性に関し非対称性がある。この為、画素電極側とコモン電極側で中心レベルを合わせておくと、極性に関する非対称性が表われて、焼付きなど画品位の劣化が生じる。この対策として、信号電圧に対しコモン電圧を所定電圧分だけオフセットし、極性に関する非対称性を打ち消すことが行われている。尚、補助容量ＣＳも、液晶素子ＬＣの交流駆動に合わせて、交流動作させる必要がある。この為、各補助容量ＣＳに共通接続された補助容量ラインに、同じく所定の周期で極性反転する電圧を印加する必要がある。
【００１５】
上述した表示領域２を囲む上下左右四辺に周辺の回路部が集積形成されている。本実施形態の場合、この周辺回路部は、垂直ドライバ３、水平ドライバ４、ＣＯＭドライバ５、ＣＳドライバ６、ＤＣ／ＤＣコンバータ７、ＤＣ／ＤＣコンバータ７ａ、レベルシフタ（Ｌ／Ｓ）を含むインターフェース８、タイミングジェネレータ９、アナログ電圧ジェネレータ１０などを含んでいる。但し本発明はこの構成に限られるものではなく、表示装置（システムディスプレイ）０の仕様に応じて適宜必要な回路が追加される一方、不必要な回路は削除される。例えば、場合により信号電圧とは別に完全な白表示や完全な黒表示に使われる信号電圧レベルを生成するドライバなどが組み込まれることもある。
【００１６】
垂直ドライバ３は各ゲートラインＧ１〜Ｇｍに接続され、線順次で選択パルスを供給する。水平ドライバ４は上下一対形成されており、各信号ラインＳ１〜Ｓｎの両端に接続して、両側から同時に所定の信号電圧を供給している。尚この信号電圧はＦＰＣ１１を介してセット側から送られてくる表示データ（画像情報）に応じたものとなっている。
【００１７】
コモンドライバ（ＣＯＭドライバ）５は、周期的に極性反転するコモン電圧ＶＣＯＭを各液晶素子ＬＣに共通するコモン電極に印加する。ＣＯＭドライバ５にはオフセット回路やスタート回路（ＣＯＭスタータ）が付属している。オフセット回路はコモンドライバ５で生成されるコモン電圧のオフセットレベルを調節する。スタート回路（ＣＯＭスタータ）はパネルの起動時にオフセット回路を充電してコモン電圧ＶＣＯＭの印加を速やかに立ち上げる。ＣＳドライバ６は周期的に極性反転する電圧を、各補助容量ＣＳに共通する補助容量ラインに印加する。
【００１８】
ＤＣ／ＤＣコンバータ７は、電子機器本体からＦＰＣ１１を介して供給される一次の電源電圧を、パネル（表示装置０）の仕様に応じた二次の電源電圧に変換する。特に、ＤＣ／ＤＣコンバータ７は正側の電源電圧ＶＤＤの変換に用いられる。これに対し、ＤＣ／ＤＣコンバータ７ａは負側の電源電圧ＶＳＳの変換に用いられる。
【００１９】
Ｌ／Ｓを含むインターフェース８は、ＦＰＣ１１を介してセット側から供給されたクロック信号、同期信号、画像信号などの制御信号を受け入れる。レベルシフタＬ／Ｓは、セット側から送られてきた制御信号（外部制御信号）をレベルシフトして、表示装置内部の回路動作仕様に適合した制御信号（内部制御信号）を生成する。尚、本明細書では外部制御信号と内部制御信号を区別する必要がある場合、各制御信号の種類を表わす記号の後ろに外部制御信号の場合数字（３）を付し、内部制御信号の場合数字（５）を付することがある。タイミングジェネレータ９は、Ｌ／Ｓを含むインターフェース８から送られてきたクロック信号や同期信号を処理して、回路各部のタイミング制御に必要なクロック信号などを生成する。アナログ電圧ジェネレータ１０は、あらかじめ階調に応じた複数のレベルのアナログ電圧を、水平ドライバ４に供給する。水平ドライバ４は、電子機器の本体側から送られる画像情報に応じて階調化されたアナログの信号電圧を液晶素子ＬＣに書き込む。
【００２０】
図２は、表示装置側に対するセット側の制御シーケンスを示すタイミングチャートであり、（Ａ）はオンシーケンスを表わし、（Ｂ）はオフシーケンスを表わしている。但し、待機モード（スタンバイモード）に関するシーケンス制御がない通常の場合を表わしている。ディスプレイ側に対してセット側からマスタクロックＭＣＫ、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、表示データＤＡＴＡ、リセット信号ＲＳＴ、表示許可信号ＰＣＩ、電源電圧ＶＤＤが所定のシーケンスに従って入力される。セット側からディスプレイ側を立ち上げるオンシーケンス（Ａ）では、最初にＶＤＤが立ち上がり次いでＭＣＫ、ＨＳＹＮＣ、ＶＳＹＮＣがアクティブになる。時間ｔｏｎ１経過後、リセット信号ＲＳＴがローからハイに切り換わり、ディスプレイの回路部が初期化される。この後時間ｔｏｎ２経過後、ＤＡＴＡがローからアクティブに切り換わるとともに、表示許可信号ＰＣＩがローからハイに切り換わる。これにより、ディスプレイの表示領域に画像が映し出される。
【００２１】
セット側からディスプレイを立ち下げるオフシーケンス（Ｂ）では、まずＤＡＴＡがアクティブからローに切り換わるとともに表示許可信号ＰＣＩがハイからローに切り換わる。時間ｔｏｆｆ１経過後、リセット信号ＲＳＴがハイからローに切り換わり、ディスプレイの回路の内部状態をリセットする。時間ｔｏｆｆ２経過後、ＭＣＫ、ＨＳＹＮＣ、ＶＳＹＮＣの供給を遮断し最後にＶＤＤを立ち下げる。これにより、ＶＤＤは接地電位あるいは浮遊電位となる。
【００２２】
図３は、待機モード（スタンバイモード）を採用したオンシーケンス及びオフシーケンスを示すタイミングチャートである。理解を容易にする為、図２に示した通常のオンシーケンス及びオフシーケンスと対応する部分には対応する参照符号を用いてある。セット側は通常消費電力状態と低消費電力状態の切り換えが可能である。これに合わせてディスプレイ側を動作モードと待機モード（スタンバイモード）に切り換え制御する必要があり、この為セット側はディスプレイ側に対してスタンバイ信号ＳＴＢを入力している。
【００２３】
オンシーケンス（Ａ）では、まずスタンバイ信号ＳＴＢがローからハイに立ち上がり、ディスプレイは待機モードから動作モードに復帰する。ＳＴＢの立ち上がりに合わせて、ＭＣＫ、ＨＳＹＮＣ、ＶＳＹＮＣがアクティブになる。但し、ＶＤＤはＳＴＢに関わらず常に供給されている。時間ｔｏｎ１経過後ＲＳＴがローからハイに切り換わり、ディスプレイの回路状態が初期化される。時間ｔｏｎ２経過後ＤＡＴＡがアクティブになるとともにＰＣＩがハイに切り換わり、画像が表示領域に映し出される。
【００２４】
オフシーケンス（Ｂ）ではまずＤＡＴＡ及びＰＣＩが非アクティブとなる。ｔｏｆｆ１経過後ＲＳＴがハイからローになりディスプレイの内部回路がリセットされる。ｔｏｆｆ２経過後ＳＴＢがハイからローに切り換わるとともに、ＭＣＫ、ＨＳＹＮＣ、ＶＳＹＮＣが非アクティブになる。ＳＴＢがハイからローになることで、ディスプレイ側は動作モードから待機モードに移行する。一方ＶＤＤは待機モードに移行したにも関わらず、常に電源電圧に維持されている。
【００２５】
この様にスタンバイモードを採用したシステムでは、ＶＤＤをアクティブとしたままディスプレイ側の駆動回路システムをＳＴＢに応じて非アクティブとする。スタンバイモード制御に用いる信号ＳＴＢは、図示の様にセット側から独立して入力される制御信号の場合もあるが、セット側から供給される他の外部信号を、ディスプレイ側で内部的に論理処理して生成することもできる。オフシーケンスではＲＳＴでディスプレイの内部回路を論理リセットしてから、ＳＴＢが立ち下がることになる。
【００２６】
図４は、スタンバイモードに適応したＤＣ／ＤＣコンバータ７の具体的な構成例を示す回路図である。ただし本発明はこれに限られるものではなく、スタンバイモードに対応していないＤＣ／ＤＣコンバータを用いることも可能である。図示する様に、ＤＣ／ＤＣコンバータ７は、アンド素子（ＡＮＤ）７０１、遅延素子（ＤＥＬＡＹ）７０２、多段バッファ７０３、外付けのフライングキャパシタ７０４、クランピング用のトランジスタ７０５−７０７、出力トランジスタ７０８、内部コンデンサ７０９、レベルシフタ（Ｌ／Ｓ）７１０、アンド素子７１１、バッファ７１２、外付けのバイパスコンデンサ７２０、終端抵抗７２１などで構成されている。ＤＣ／ＤＣコンバータ７は、絶縁基板上に搭載される内蔵回路と、接続端子を介して内蔵回路に接続される外付け部品とで構成されている。図示の例では、フライングキャパシタ７０４とバイパスコンデンサ７２０が外付け部品であり、残る回路要素は全て絶縁基板上に内蔵されている。内蔵回路部は、表示領域に形成されているスイッチング用の薄膜トランジスタＴＦＴと同一のプロセスで形成されるＴＦＴなどで構成されている。
【００２７】
ＤＣ／ＤＣコンバータ７は、セット側から供給される一次の電源電圧ＶＤＤ１を、パネルの仕様に応じた二次の電源電圧ＶＤＤ２に変換する。この為、ポンピング用のクロック信号（ポンピングパルス）がアンド素子７０１及び位相調整用の遅延素子７０２を介して、多段バッファ７０３に供給される。多段バッファ７０３を介してフライングキャパシタ７０４の一次側がポンピングパルスによってＶＤＤ１までポンピングされる。フライングキャパシタ７０４の二次側にはＴＦＴ７０５，７０６，７０７からなるクランプ回路が接続されており、フライングキャパシタ７０４の出力電圧をＶＤＤ２までクランピングする。本実施例では、ＶＤＤ２＝２×ＶＤＤ１までクランピングしている。出力トランジスタ７０８はＶＤＤ２までクランプされた矩形波の波高部を取り出して、直流の二次電源電圧ＶＤＤ２を出力する。その際、外付けのバイパスコンデンサ（デカップリングコンデンサ）７２０は、二次電源電圧ＶＤＤ２に含まれるリップルノイズを除去して平滑化している。尚、遅延素子７０２を通過したクロック信号は内部コンデンサ７０９を介してクランプ用トランジスタ７０５，７０６のドレインに印加されるとともに、出力トランジスタ７０８のゲートに印加されている。又アンド素子７０１を通過したクロック信号はレベルシフタ７１０、アンド素子７１１及びバッファ７１２によりクランピング用パルスＣＬＰに整形された上で、トランジスタ７０５，７０６のゲートに印加されている。又必要に応じ制御信号がアンド素子７１１を介して入力され、ＤＣ／ＤＣコンバータ７をリセットする様になっている。この様に、ＤＣ／ＤＣコンバータ７は、ポンピングパルスで一次の電源電圧ＶＤＤ１にポンピングされるフライングキャパシタ７０４と、ポンピングされたフライングキャパシタ７０４をクランピングして二次の電源電圧ＶＤＤ２を取り出すクランプ回路（７０５−７０８）と、二次の電源電圧ＶＤＤに含まれるノイズを除去するバイパスコンデンサ７２０とで基本的に構成されている。
【００２８】
ＤＣ／ＤＣコンバータ７はスタンバイモードに対応するため、待機制御手段としてアンド素子７０１を用いており、ＳＴＢ信号を受け入れる様になっている。ＳＴＢ信号がハイからローに切り換わって待機モードへの移行が指示されると、アンド素子７０１が閉じてクロック信号（ポンピングパルス）の入力が遮断される。ポンピングパルスを停止してフライングキャパシタ７０４への充放電を停止し、以って消費電力を削減している。尚、スタンバイモードに移行した場合、ＤＣ／ＤＣコンバータ７の出力端子は終端抵抗７２１によってＶＤＤ１又はＧＮＤなどの所定電位に固定される。これにより、システムディスプレイ内の電源ラインが浮遊状態になることを防いでいる。図示の例では終端抵抗７２１は内蔵となっているが、外付部品としてもよい。
【００２９】
図５は、ＤＣ／ＤＣコンバータを表示装置に搭載する場合の問題点を模式的に表わしている。表示装置を構成する絶縁基板１上にＤＣ／ＤＣコンバータ７を集積形成する場合、フライングキャパシタ７０４及びバイパスコンデンサ７２０は素子面積が非常に大きくなる為、外付け部品とすることが多い。この時、ＤＣ／ＤＣコンバータ７からフライングキャパシタ７０４までの距離が長いと、表示装置内の配線抵抗ｒ１，ｒ２により、フライングキャパシタ７０４への充放電の時定数の低下が生じ、変換効率の悪化につながる。又、ＤＣ／ＤＣコンバータ７からバイパスコンデンサ７２０までの距離が長いと、表示装置内の配線抵抗ｒ３，ｒ４により、ＤＣ／ＤＣコンバータ７の出力電圧の降下ΔＶ１＋ΔＶ２が生じ、同じく変換効率の低下につながる。
【００３０】
図６は、図５に示した課題を解決する為に考案されたレイアウトを模式的に表わしている。本表示装置は、電子機器のディスプレイ部品として用いられ、電子機器の本体側（図示せず）から供給される表示データ及び電源電圧に応じて動作し、表示領域２とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部１２とを絶縁基板１上に一体的に形成したパネルからなる。絶縁基板１は、中央に表示領域２が配され、これを囲む四辺に回路部が配されている。四辺の内の一辺（本実施例では下辺）の端に端子部１２が配されている。表示領域２を囲む回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧へ変換するＤＣ／ＤＣコンバータ７を含んでいる。ＤＣ／ＤＣコンバータ７は、絶縁基板１上に搭載される内蔵回路と、端子部１２を介して内蔵回路に接続される外付け部品とを含む。本実施例では、ＤＣ／ＤＣコンバータ７は、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタ７０４と、ポンピングされたフライングキャパシタ７０４をクランピングして二次の電源電圧を取り出すクランプ回路と、二次の電源電圧に含まれるノイズを除去するバイパスコンデンサ７２０とを含んでいる。クランプ回路は内蔵回路に含まれる一方、フライングキャパシタ７０４及びバイパスコンデンサ７２０は外付け部品として組み込まれている。本実施形態の特徴事項として、ＤＣ／ＤＣコンバータ７の内蔵回路部分は、端子部１２が配された下辺上で端子部１２と表示領域２の間に配され、端子部１２を介して内蔵回路と外付け部品を結ぶ配線１３の長さを短縮化している。
【００３１】
図６に示したレイアウトを採用することで、入力端子からＤＣ／ＤＣコンバータ７までの距離を最短化できる。表示装置の他の制御信号に割り当てられる配線の影響が少ない為、外付け部品に対する配線幅を太くできるなどのメリットが生じる。フライングキャパシタ７０４の両側電極につながる配線１３の電気抵抗及び内蔵ＤＣ／ＤＣコンバータ７の出力端子からバイパスコンデンサ７２０までの配線抵抗を最小化することができ、ＤＣ／ＤＣコンバータ７の変換効率の改善につながる。
【００３２】
図７は、フレキシブルケーブル１１上にフライングキャパシタ７０４やバイパスコンデンサ７２０を実装した場合の構造を表わしている。表示装置側の入力端子１２はフレキシブルケーブル（フラットケーブル）１１を介して本体側の出力端子へと接続されている。ＧＮＤ端子に隣接してフライングキャパシタ７０４用の接続端子１，２を配置する。さらにその隣にバイパスコンデンサ用の接続端子２を二本配置する。これは、ＤＣ／ＤＣコンバータ側から見て、バイパスコンデンサ７２０に対する入力端子及び出力端子となっている。バイパスコンデンサ７２０の他方の端子はフレキシブルケーブル１１上でＧＮＤ端子に接続されている。この様なレイアウトにすると、フレキシブルケーブル１１上で配線がクロスすることがなくなり、単層化が実現できる。フレキシブルケーブル１１を単純なプロセスで作ることが可能となり、フレキシブルケーブル１１の部品コストの低減化を実現できる。
【００３３】
図８は、複数のＤＣ／ＤＣコンバータ（図示の例では３個）に対応したフライングキャパシタ７０４やバイパスコンデンサ７２０をフレキシブルケーブル１１上に実装する場合のレイアウトを表わしている。一番目のＤＣ／ＤＣコンバータに対応して、ＧＮＤ端子、フライングキャパシタ用接続端子１，２及びバイパスコンデンサ用接続端子２，２を図示の様にａ，ｂ，ｃの順に配列する。ＧＮＤ端子は全てのＤＣ／ＤＣコンバータに対して共通である。二番目のＤＣ／ＤＣコンバータについてはｂ及びｃのレイアウトを繰り返す。更に三番目のＤＣ／ＤＣコンバータについてもｂ，ｃのレイアウトを繰り返す。尚図示のように三番目のＤＣ／ＤＣコンバータがフライングキャパシタを内蔵している場合、ｂのレイアウトは省略される。この様に、一番目のＤＣ／ＤＣコンバータに対するａ−ｂ−ｃのレイアウトの後、二番目以降のＤＣ／ＤＣコンバータに対してｂ−ｃの配列を繰り返すことで、フレキシブルケーブル１１上の配線がクロスすることなく、単層化を実現できる。
【００３４】
図９は、本発明の別の実施形態に係るＤＣ／ＤＣコンバータを示す回路図である。基本的には、図４に示した先のＤＣ／ＤＣコンバータ７と同様であり、理解を容易にする為対応する部分には対応する参照番号を付してある。異なる点は、図４に示したＤＣ／ＤＣコンバータがフライングキャパシタ７０４を外付けとしていたのに対し、図９に示したＤＣ／ＤＣコンバータはフライングキャパシタ７０４を内蔵化していることである。フライングキャパシタ７０４を表示装置内に内蔵させることにより、表示装置外部の部品点数を削減することができる。通常フライングキャパシタ７０４はＤＣ／ＤＣコンバータが表示装置内の回路部を駆動する為に十分な電流能力を必要とし、フライングキャパシタ７０４も大きな容量が要求される。しかしながら容量が大きいと素子面積も大きくなる為、内蔵化の妨げとなる。ＤＣ／ＤＣコンバータの電流能力はＣＶｆ値で決定される。Ｃはフライングキャパシタの容量、Ｖはポンピングパルスの波高値、ｆは同じくポンピングパルスの周波数である。ポンピング周波数を増大させることで、フライングキャパシタの素子面積をその分小さくでき、フライングキャパシタの内蔵化を実現可能である。但し、ポンピング周波数が速過ぎる場合、ＤＣ／ＤＣコンバータに含まれる多段バッファ７０３を構成するインバータの遷移による電流ロスが大きくなり、逆に変換効率の低下が生じてしまう。
【００３５】
この解決策として本発明では図１０に示した構成を採用している。まず前提として、フライングキャパシタを内蔵させることのできる最小周波数を計算する。ポンピングパルスはこの最小周波数より高く設定する必要がある。但し、最高周波数の外部信号周波数よりは低くする必要がある。この様な前提で、まずタイミングジェネレータ９に外部信号入力（ＭＣＫ，ＨＣＫなど）を供給する。タイミングジェネレータ９はこの外部信号を分周して所望周波数のポンピングパルスを生成する。ＤＣ／ＤＣコンバータ７はこのポンピングパルスを用いて表示装置内蔵のフライングキャパシタ７０４をポンピングする。この様に本実施形態では、タイミングジェネレータ９を利用して、速い周波数のクロックをＤＣ／ＤＣコンバータの高効率化に適する様に分周する。
【００３６】
図１１は、図１０に示したシステムの動作説明に供するタイミングチャートである。図示する様に外部本体からの高周波数信号入力を、表示装置内のタイミングジェネレータにより分周して周波数を低くし、ポンピングパルスとして用いる。入力パルスのデューティ比は任意で良く、これを表示装置内のタイミングジェネレータでＤＣ／ＤＣコンバータに必要な所望周波数に分周して、適切な周波数及びデューティ比のポンピングパルスに変換する。これをＤＣ／ＤＣコンバータに入力することで、外部セット側から個別にポンピングパルスを入力する必要がなくなる。よって表示装置の入力端子数を削減でき、システムの小型化に寄与する。又フライングキャパシタを表示装置に内蔵することで部品点数の削減が実現できる。
【００３７】
【発明の効果】
以上説明した様に、本発明の第一面によれば、表示装置を構成する絶縁基板上でＤＣ／ＤＣコンバータのレイアウトを改善することにより、変換効率の更なる効率化を達成でき、ひいては表示装置の低消費電力化が実現できる。又、本発明の第二面によれば、入力端子配列の最適化により、フラットケーブルのクロス配線をなくすことができ、フラットケーブルを単純なプロセスで作ることを可能とし部品コストの低減化を実現できる。又、本発明の第三面によれば、ＤＣ／ＤＣコンバータに入力するポンピングパルスを表示装置内のタイミングジェネレータで生成している。これにより、表示装置の入力端子数が削減でき、システムの小型化につながる。又、フライングキャパシタを表示装置に内蔵することで、部品点数の削減が実現できる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の全体構成を示すブロック図である。
【図２】表示装置のオンシーケンス及びオフシーケンスを示すタイミングチャートである。
【図３】待機モードを採用した表示装置のオンシーケンス及びオフシーケンスを示すタイミングチャートである。
【図４】図１に示した表示装置に組み込まれるＤＣ／ＤＣコンバータの実施例を示す回路図である。
【図５】内蔵ＤＣ／ＤＣコンバータの問題点を示す模式図である。
【図６】本発明の第一実施形態に係る表示装置を示す模式図である。
【図７】ＤＣ／ＤＣコンバータの構成部品のレイアウトを示す模式図である。
【図８】本発明の第二実施形態に係る表示装置の主要部となるＤＣ／ＤＣコンバータを示す模式図である。
【図９】本発明の第三実施形態に係る表示装置に組み込まれるＤＣ／ＤＣコンバータを示す回路図である。
【図１０】図９に示したＤＣ／ＤＣコンバータに供給されるポンピングパルスの生成過程を示す模式図である。
【図１１】図９に示したＤＣ／ＤＣコンバータに供給されるポンピングパルスの生成過程を示すタイミングチャートである。
【符号の説明】
０・・・表示装置、１・・・絶縁基板、２・・・表示領域、７・・・ＤＣ／ＤＣコンバータ、９・・・タイミングジェネレータ、１１・・・フラットケーブル、１２・・・入力端子部、７０４・・・フライングキャパシタ、７２０・・・バイパスコンデンサ
【発明の属する技術分野】
本発明は中央の表示領域と周辺の回路部とを共通の絶縁基板上に一体的に形成した表示装置（システムディスプレイ）に関する。より詳しくは、周辺回路部の一ブロックとして含まれるＤＣ／ＤＣコンバータの実装技術に関する。
【０００２】
【従来の技術】
ＴＦＴをスイッチング素子に用いるアクティブマトリクス型の液晶パネルは、表示領域に加え周辺の回路部もＴＦＴで集積形成できる為、いわゆるシステムディスプレイを構築できるメリットがある。システムディスプレイは、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作する。システムディスプレイの回路部は、電子機器本体側（セット側）から供給される一次の電源電圧を表示パネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータを含んでいる。一般にＤＣ／ＤＣコンバータは、表示パネルを構成する絶縁基板上に搭載される内蔵回路と、接続端子を介して内蔵回路に接続されるフライングキャパシタなどの外付け部品とに分かれている。システムディスプレイ用のＤＣ／ＤＣコンバータは、例えば特許文献１に記載されている。
【０００３】
【特許文献１】特開２０００−３０５５０４
【０００４】
【発明が解決しようとする課題】
特許文献１に記載されたＤＣ／ＤＣコンバータなどでは、システムディスプレイに搭載されたＤＣ／ＤＣコンバータの変換効率が駆動システムの改良により大きく改善されてきている。しかしながら、駆動システムの改良に比べ実装技術の改善が進んでおらず、解決すべき課題となっている。
【０００５】
第一に、従来のＤＣ／ＤＣコンバータでは、パネル上でのレイアウト配置が最適化されておらず、これが変換効率の更なる向上を阻害する要因となっていた。
【０００６】
第二に、パネルの仕様に応じて複数のＤＣ／ＤＣコンバータを搭載した表示装置において、ＤＣ／ＤＣコンバータに含まれるフライングキャパシタやバイパスコンデンサなど一部の部品は、素子面積が非常に大きくなる為、表示装置を構成するパネル側と機器本体側（セット側）を結ぶフラットケーブル上に実装する場合がある。この場合、複数の外付け部品をフラットケーブル上に実装する為、配線がクロスせざるを得ず、配線構造が多層化していた。従来単層配線を実現する為の最適なＤＣ／ＤＣコンバータ用端子配列が工夫されておらず、多層配線にならざるを得なかった為、フラットケーブルのコストが増大しており、解決すべき課題となっている。
【０００７】
第三に、ＤＣ／ＤＣコンバータをパネル上に搭載する場合、周辺回路部が必要とする電流量を全て供給する為、十分な容量を持つ必要があり、フライングキャパシタの内蔵化が難しいという課題があった。フライングキャパシタを外付け部品としてパネル外にレイアウトすると、部品点数の増加やコストの増加の要因になる。
【０００８】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は表示領域に加え周辺の回路部も内蔵したシステムディスプレイにおいて、ＤＣ／ＤＣコンバータの実装構造を改善し、以ってＤＣ／ＤＣコンバータの一層の効率化及び低コスト化を図ることを目的とする。係る目的を達成するために以下の手段を講じた。第一面は、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部とを絶縁基板上に一体的に形成したパネルからなる表示装置であって、前記絶縁基板は、中央に該表示領域が配され、これを囲む四辺に該回路部が配され、該四辺の内の一辺の端に該端子部が配されており、前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータを含んでおり、前記ＤＣ／ＤＣコンバータは、該絶縁基板上に搭載される内蔵回路と、該端子部を介して該内蔵回路に接続される外付け部品とを含み、前記内蔵回路は、該端子部が配された一辺上で該端子部と該表示領域の間に配され、該端子部を介して該内蔵回路と該外付け部品を結ぶ配線長を短縮化する。好ましくは、前記ＤＣ／ＤＣコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサは外付け部品として組み込まれる。
【０００９】
第二面は、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とを絶縁基板上に一体的に形成したパネルと、これを電子機器の本体側に接続する複数の配線が平面的に配されたフラットケーブルとからなる表示装置であって、前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じて複数レベルの二次の電源電圧に変換する複数のＤＣ／ＤＣコンバータを含んでおり、各ＤＣ／ＤＣコンバータは、該絶縁基板上に搭載される内蔵回路と、該フラットケーブル上に搭載され配線を介して該内蔵回路に接続される外付け部品とを含み、複数のＤＣ／ＤＣコンバータに属する複数個の外付け部品を該フラットケーブル上で配線がクロスしない様適切にレイアウトし、以ってフラットケーブルを単層配線化することを特徴とする。好ましくは、各ＤＣ／ＤＣコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサの少なくとも一つは外付け部品としてフラットケーブルに搭載される。
【００１０】
第三面は、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ、クロック信号及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とを絶縁基板上に一体的に形成したパネルからなる表示装置であって、前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータと、電子機器本体から供給されるクロック信号を処理して該回路部のタイミング制御に必要なパルスを生成するタイミングジェネレータとを含んでおり、前記ＤＣ／ＤＣコンバータは、該絶縁基板上に形成され且つポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路とを含み、前記タイミングジェネレータは、電子機器本体から供給されるクロック信号を分周処理して該ポンングパルスを内部的に生成し、該ＤＣ／ＤＣコンバータに供給する。
【００１１】
本発明の第一面によれば、ＤＣ／ＤＣコンバータの内蔵回路部分は、接続端子が配された絶縁基板上の一辺で接続端子と表示領域の間にレイアウトされている。これにより、接続端子を介してＤＣ／ＤＣコンバータの内蔵回路部分とフライングキャパシタなど外付け部品とを結ぶ配線長を極限まで短縮化できる。配線長の短縮化により、有害な出力電圧降下を抑制可能とし、合わせて変換効率の改善を達成している。
本発明の第二面によれば、ＤＣ／ＤＣコンバータは、パネルを構成する絶縁基板上に搭載される内蔵回路と、フラットケーブル上に搭載され配線を介して内蔵回路に接続される外付け部品とに分かれている。複数のＤＣ／ＤＣコンバータに属する外付け部品をフラットケーブル上で配線がクロスしない様に適切にレイアウトし、以ってフラットケーブルを単層配線化することに成功している。これにより、システム全体のコストを下げることが可能である。
本発明の第三面によれば、従来外付けされていたフライングキャパシタを絶縁基板上に内蔵させている。これを実現する為、フライングキャパシタをポンピングする為に必要なポンピングパルスをセット側から供給するのではなく、システムディスプレイ内部のタイミングジェネレータで生成している。これにより、ポンヒングパルスの高速化が可能となり、その分フライングキャパシタの容量を少なくでき、内蔵化が実現できる。
【００１２】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係る表示装置の全体構成を示すブロック図である。図示する様に、本表示装置０は、ガラスなどからなる絶縁基板１の上に集積形成されている。絶縁基板１の中央には表示領域２が形成されており、これを囲む様に周辺の回路部も一体的に形成されている。矩形の絶縁基板１の上辺には接続端子が形成されており、フレキシブルプリントケーブル（ＦＰＣ）１１を介して、電子機器本体側（セット側）と接続する様になっている。ＦＰＣ１１は複数の配線が平面的に配列した単層構造のフラットケーブルとなっている。
【００１３】
表示領域２は行状のゲートラインＧ１〜Ｇｍと列状の信号ラインＳ１〜Ｓｎが互いに交差配置したマトリクス構成となっている。各ゲートラインＧと信号ラインＳの交差部には画素が形成されている。本実施形態では、各画素は液晶素子ＬＣ、補助容量ＣＳ及び薄膜トランジスタＴＦＴで構成されている。液晶素子ＬＣは画素電極とこれに対向するコモン電極（ＣＯＭ）と両者の間に保持された液晶（電気光学物質）とで構成されている。ＴＦＴのゲート電極はゲートラインＧに接続し、ソース電極は信号ラインＳに接続し、ドレイン電極は液晶素子ＬＣの画素電極に接続している。補助容量ＣＳはＴＦＴのドレイン電極と補助容量ラインとの間に接続されている。ＴＦＴはゲートラインＧから供給される選択パルスで導通し、信号ラインＳから供給される信号電圧を対応する液晶素子ＬＣの画素電極に書き込む。補助容量ＣＳは一フレームもしくは一フィールドの間、信号電圧を保持しておく。
【００１４】
液晶素子ＬＣは一般に交流駆動される。すなわち、信号ラインＳを介して液晶素子ＬＣに書き込まれる信号電圧は周期的に極性が反転する。これに合わせて、液晶素子ＬＣのコモン電極ＣＯＭに印加するコモン電圧ＶＣＯＭも周期的に極性反転する必要がある。ここで、液晶素子ＬＣやこれをスイッチング駆動するＴＦＴには、極性に関し非対称性がある。この為、画素電極側とコモン電極側で中心レベルを合わせておくと、極性に関する非対称性が表われて、焼付きなど画品位の劣化が生じる。この対策として、信号電圧に対しコモン電圧を所定電圧分だけオフセットし、極性に関する非対称性を打ち消すことが行われている。尚、補助容量ＣＳも、液晶素子ＬＣの交流駆動に合わせて、交流動作させる必要がある。この為、各補助容量ＣＳに共通接続された補助容量ラインに、同じく所定の周期で極性反転する電圧を印加する必要がある。
【００１５】
上述した表示領域２を囲む上下左右四辺に周辺の回路部が集積形成されている。本実施形態の場合、この周辺回路部は、垂直ドライバ３、水平ドライバ４、ＣＯＭドライバ５、ＣＳドライバ６、ＤＣ／ＤＣコンバータ７、ＤＣ／ＤＣコンバータ７ａ、レベルシフタ（Ｌ／Ｓ）を含むインターフェース８、タイミングジェネレータ９、アナログ電圧ジェネレータ１０などを含んでいる。但し本発明はこの構成に限られるものではなく、表示装置（システムディスプレイ）０の仕様に応じて適宜必要な回路が追加される一方、不必要な回路は削除される。例えば、場合により信号電圧とは別に完全な白表示や完全な黒表示に使われる信号電圧レベルを生成するドライバなどが組み込まれることもある。
【００１６】
垂直ドライバ３は各ゲートラインＧ１〜Ｇｍに接続され、線順次で選択パルスを供給する。水平ドライバ４は上下一対形成されており、各信号ラインＳ１〜Ｓｎの両端に接続して、両側から同時に所定の信号電圧を供給している。尚この信号電圧はＦＰＣ１１を介してセット側から送られてくる表示データ（画像情報）に応じたものとなっている。
【００１７】
コモンドライバ（ＣＯＭドライバ）５は、周期的に極性反転するコモン電圧ＶＣＯＭを各液晶素子ＬＣに共通するコモン電極に印加する。ＣＯＭドライバ５にはオフセット回路やスタート回路（ＣＯＭスタータ）が付属している。オフセット回路はコモンドライバ５で生成されるコモン電圧のオフセットレベルを調節する。スタート回路（ＣＯＭスタータ）はパネルの起動時にオフセット回路を充電してコモン電圧ＶＣＯＭの印加を速やかに立ち上げる。ＣＳドライバ６は周期的に極性反転する電圧を、各補助容量ＣＳに共通する補助容量ラインに印加する。
【００１８】
ＤＣ／ＤＣコンバータ７は、電子機器本体からＦＰＣ１１を介して供給される一次の電源電圧を、パネル（表示装置０）の仕様に応じた二次の電源電圧に変換する。特に、ＤＣ／ＤＣコンバータ７は正側の電源電圧ＶＤＤの変換に用いられる。これに対し、ＤＣ／ＤＣコンバータ７ａは負側の電源電圧ＶＳＳの変換に用いられる。
【００１９】
Ｌ／Ｓを含むインターフェース８は、ＦＰＣ１１を介してセット側から供給されたクロック信号、同期信号、画像信号などの制御信号を受け入れる。レベルシフタＬ／Ｓは、セット側から送られてきた制御信号（外部制御信号）をレベルシフトして、表示装置内部の回路動作仕様に適合した制御信号（内部制御信号）を生成する。尚、本明細書では外部制御信号と内部制御信号を区別する必要がある場合、各制御信号の種類を表わす記号の後ろに外部制御信号の場合数字（３）を付し、内部制御信号の場合数字（５）を付することがある。タイミングジェネレータ９は、Ｌ／Ｓを含むインターフェース８から送られてきたクロック信号や同期信号を処理して、回路各部のタイミング制御に必要なクロック信号などを生成する。アナログ電圧ジェネレータ１０は、あらかじめ階調に応じた複数のレベルのアナログ電圧を、水平ドライバ４に供給する。水平ドライバ４は、電子機器の本体側から送られる画像情報に応じて階調化されたアナログの信号電圧を液晶素子ＬＣに書き込む。
【００２０】
図２は、表示装置側に対するセット側の制御シーケンスを示すタイミングチャートであり、（Ａ）はオンシーケンスを表わし、（Ｂ）はオフシーケンスを表わしている。但し、待機モード（スタンバイモード）に関するシーケンス制御がない通常の場合を表わしている。ディスプレイ側に対してセット側からマスタクロックＭＣＫ、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、表示データＤＡＴＡ、リセット信号ＲＳＴ、表示許可信号ＰＣＩ、電源電圧ＶＤＤが所定のシーケンスに従って入力される。セット側からディスプレイ側を立ち上げるオンシーケンス（Ａ）では、最初にＶＤＤが立ち上がり次いでＭＣＫ、ＨＳＹＮＣ、ＶＳＹＮＣがアクティブになる。時間ｔｏｎ１経過後、リセット信号ＲＳＴがローからハイに切り換わり、ディスプレイの回路部が初期化される。この後時間ｔｏｎ２経過後、ＤＡＴＡがローからアクティブに切り換わるとともに、表示許可信号ＰＣＩがローからハイに切り換わる。これにより、ディスプレイの表示領域に画像が映し出される。
【００２１】
セット側からディスプレイを立ち下げるオフシーケンス（Ｂ）では、まずＤＡＴＡがアクティブからローに切り換わるとともに表示許可信号ＰＣＩがハイからローに切り換わる。時間ｔｏｆｆ１経過後、リセット信号ＲＳＴがハイからローに切り換わり、ディスプレイの回路の内部状態をリセットする。時間ｔｏｆｆ２経過後、ＭＣＫ、ＨＳＹＮＣ、ＶＳＹＮＣの供給を遮断し最後にＶＤＤを立ち下げる。これにより、ＶＤＤは接地電位あるいは浮遊電位となる。
【００２２】
図３は、待機モード（スタンバイモード）を採用したオンシーケンス及びオフシーケンスを示すタイミングチャートである。理解を容易にする為、図２に示した通常のオンシーケンス及びオフシーケンスと対応する部分には対応する参照符号を用いてある。セット側は通常消費電力状態と低消費電力状態の切り換えが可能である。これに合わせてディスプレイ側を動作モードと待機モード（スタンバイモード）に切り換え制御する必要があり、この為セット側はディスプレイ側に対してスタンバイ信号ＳＴＢを入力している。
【００２３】
オンシーケンス（Ａ）では、まずスタンバイ信号ＳＴＢがローからハイに立ち上がり、ディスプレイは待機モードから動作モードに復帰する。ＳＴＢの立ち上がりに合わせて、ＭＣＫ、ＨＳＹＮＣ、ＶＳＹＮＣがアクティブになる。但し、ＶＤＤはＳＴＢに関わらず常に供給されている。時間ｔｏｎ１経過後ＲＳＴがローからハイに切り換わり、ディスプレイの回路状態が初期化される。時間ｔｏｎ２経過後ＤＡＴＡがアクティブになるとともにＰＣＩがハイに切り換わり、画像が表示領域に映し出される。
【００２４】
オフシーケンス（Ｂ）ではまずＤＡＴＡ及びＰＣＩが非アクティブとなる。ｔｏｆｆ１経過後ＲＳＴがハイからローになりディスプレイの内部回路がリセットされる。ｔｏｆｆ２経過後ＳＴＢがハイからローに切り換わるとともに、ＭＣＫ、ＨＳＹＮＣ、ＶＳＹＮＣが非アクティブになる。ＳＴＢがハイからローになることで、ディスプレイ側は動作モードから待機モードに移行する。一方ＶＤＤは待機モードに移行したにも関わらず、常に電源電圧に維持されている。
【００２５】
この様にスタンバイモードを採用したシステムでは、ＶＤＤをアクティブとしたままディスプレイ側の駆動回路システムをＳＴＢに応じて非アクティブとする。スタンバイモード制御に用いる信号ＳＴＢは、図示の様にセット側から独立して入力される制御信号の場合もあるが、セット側から供給される他の外部信号を、ディスプレイ側で内部的に論理処理して生成することもできる。オフシーケンスではＲＳＴでディスプレイの内部回路を論理リセットしてから、ＳＴＢが立ち下がることになる。
【００２６】
図４は、スタンバイモードに適応したＤＣ／ＤＣコンバータ７の具体的な構成例を示す回路図である。ただし本発明はこれに限られるものではなく、スタンバイモードに対応していないＤＣ／ＤＣコンバータを用いることも可能である。図示する様に、ＤＣ／ＤＣコンバータ７は、アンド素子（ＡＮＤ）７０１、遅延素子（ＤＥＬＡＹ）７０２、多段バッファ７０３、外付けのフライングキャパシタ７０４、クランピング用のトランジスタ７０５−７０７、出力トランジスタ７０８、内部コンデンサ７０９、レベルシフタ（Ｌ／Ｓ）７１０、アンド素子７１１、バッファ７１２、外付けのバイパスコンデンサ７２０、終端抵抗７２１などで構成されている。ＤＣ／ＤＣコンバータ７は、絶縁基板上に搭載される内蔵回路と、接続端子を介して内蔵回路に接続される外付け部品とで構成されている。図示の例では、フライングキャパシタ７０４とバイパスコンデンサ７２０が外付け部品であり、残る回路要素は全て絶縁基板上に内蔵されている。内蔵回路部は、表示領域に形成されているスイッチング用の薄膜トランジスタＴＦＴと同一のプロセスで形成されるＴＦＴなどで構成されている。
【００２７】
ＤＣ／ＤＣコンバータ７は、セット側から供給される一次の電源電圧ＶＤＤ１を、パネルの仕様に応じた二次の電源電圧ＶＤＤ２に変換する。この為、ポンピング用のクロック信号（ポンピングパルス）がアンド素子７０１及び位相調整用の遅延素子７０２を介して、多段バッファ７０３に供給される。多段バッファ７０３を介してフライングキャパシタ７０４の一次側がポンピングパルスによってＶＤＤ１までポンピングされる。フライングキャパシタ７０４の二次側にはＴＦＴ７０５，７０６，７０７からなるクランプ回路が接続されており、フライングキャパシタ７０４の出力電圧をＶＤＤ２までクランピングする。本実施例では、ＶＤＤ２＝２×ＶＤＤ１までクランピングしている。出力トランジスタ７０８はＶＤＤ２までクランプされた矩形波の波高部を取り出して、直流の二次電源電圧ＶＤＤ２を出力する。その際、外付けのバイパスコンデンサ（デカップリングコンデンサ）７２０は、二次電源電圧ＶＤＤ２に含まれるリップルノイズを除去して平滑化している。尚、遅延素子７０２を通過したクロック信号は内部コンデンサ７０９を介してクランプ用トランジスタ７０５，７０６のドレインに印加されるとともに、出力トランジスタ７０８のゲートに印加されている。又アンド素子７０１を通過したクロック信号はレベルシフタ７１０、アンド素子７１１及びバッファ７１２によりクランピング用パルスＣＬＰに整形された上で、トランジスタ７０５，７０６のゲートに印加されている。又必要に応じ制御信号がアンド素子７１１を介して入力され、ＤＣ／ＤＣコンバータ７をリセットする様になっている。この様に、ＤＣ／ＤＣコンバータ７は、ポンピングパルスで一次の電源電圧ＶＤＤ１にポンピングされるフライングキャパシタ７０４と、ポンピングされたフライングキャパシタ７０４をクランピングして二次の電源電圧ＶＤＤ２を取り出すクランプ回路（７０５−７０８）と、二次の電源電圧ＶＤＤに含まれるノイズを除去するバイパスコンデンサ７２０とで基本的に構成されている。
【００２８】
ＤＣ／ＤＣコンバータ７はスタンバイモードに対応するため、待機制御手段としてアンド素子７０１を用いており、ＳＴＢ信号を受け入れる様になっている。ＳＴＢ信号がハイからローに切り換わって待機モードへの移行が指示されると、アンド素子７０１が閉じてクロック信号（ポンピングパルス）の入力が遮断される。ポンピングパルスを停止してフライングキャパシタ７０４への充放電を停止し、以って消費電力を削減している。尚、スタンバイモードに移行した場合、ＤＣ／ＤＣコンバータ７の出力端子は終端抵抗７２１によってＶＤＤ１又はＧＮＤなどの所定電位に固定される。これにより、システムディスプレイ内の電源ラインが浮遊状態になることを防いでいる。図示の例では終端抵抗７２１は内蔵となっているが、外付部品としてもよい。
【００２９】
図５は、ＤＣ／ＤＣコンバータを表示装置に搭載する場合の問題点を模式的に表わしている。表示装置を構成する絶縁基板１上にＤＣ／ＤＣコンバータ７を集積形成する場合、フライングキャパシタ７０４及びバイパスコンデンサ７２０は素子面積が非常に大きくなる為、外付け部品とすることが多い。この時、ＤＣ／ＤＣコンバータ７からフライングキャパシタ７０４までの距離が長いと、表示装置内の配線抵抗ｒ１，ｒ２により、フライングキャパシタ７０４への充放電の時定数の低下が生じ、変換効率の悪化につながる。又、ＤＣ／ＤＣコンバータ７からバイパスコンデンサ７２０までの距離が長いと、表示装置内の配線抵抗ｒ３，ｒ４により、ＤＣ／ＤＣコンバータ７の出力電圧の降下ΔＶ１＋ΔＶ２が生じ、同じく変換効率の低下につながる。
【００３０】
図６は、図５に示した課題を解決する為に考案されたレイアウトを模式的に表わしている。本表示装置は、電子機器のディスプレイ部品として用いられ、電子機器の本体側（図示せず）から供給される表示データ及び電源電圧に応じて動作し、表示領域２とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部１２とを絶縁基板１上に一体的に形成したパネルからなる。絶縁基板１は、中央に表示領域２が配され、これを囲む四辺に回路部が配されている。四辺の内の一辺（本実施例では下辺）の端に端子部１２が配されている。表示領域２を囲む回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧へ変換するＤＣ／ＤＣコンバータ７を含んでいる。ＤＣ／ＤＣコンバータ７は、絶縁基板１上に搭載される内蔵回路と、端子部１２を介して内蔵回路に接続される外付け部品とを含む。本実施例では、ＤＣ／ＤＣコンバータ７は、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタ７０４と、ポンピングされたフライングキャパシタ７０４をクランピングして二次の電源電圧を取り出すクランプ回路と、二次の電源電圧に含まれるノイズを除去するバイパスコンデンサ７２０とを含んでいる。クランプ回路は内蔵回路に含まれる一方、フライングキャパシタ７０４及びバイパスコンデンサ７２０は外付け部品として組み込まれている。本実施形態の特徴事項として、ＤＣ／ＤＣコンバータ７の内蔵回路部分は、端子部１２が配された下辺上で端子部１２と表示領域２の間に配され、端子部１２を介して内蔵回路と外付け部品を結ぶ配線１３の長さを短縮化している。
【００３１】
図６に示したレイアウトを採用することで、入力端子からＤＣ／ＤＣコンバータ７までの距離を最短化できる。表示装置の他の制御信号に割り当てられる配線の影響が少ない為、外付け部品に対する配線幅を太くできるなどのメリットが生じる。フライングキャパシタ７０４の両側電極につながる配線１３の電気抵抗及び内蔵ＤＣ／ＤＣコンバータ７の出力端子からバイパスコンデンサ７２０までの配線抵抗を最小化することができ、ＤＣ／ＤＣコンバータ７の変換効率の改善につながる。
【００３２】
図７は、フレキシブルケーブル１１上にフライングキャパシタ７０４やバイパスコンデンサ７２０を実装した場合の構造を表わしている。表示装置側の入力端子１２はフレキシブルケーブル（フラットケーブル）１１を介して本体側の出力端子へと接続されている。ＧＮＤ端子に隣接してフライングキャパシタ７０４用の接続端子１，２を配置する。さらにその隣にバイパスコンデンサ用の接続端子２を二本配置する。これは、ＤＣ／ＤＣコンバータ側から見て、バイパスコンデンサ７２０に対する入力端子及び出力端子となっている。バイパスコンデンサ７２０の他方の端子はフレキシブルケーブル１１上でＧＮＤ端子に接続されている。この様なレイアウトにすると、フレキシブルケーブル１１上で配線がクロスすることがなくなり、単層化が実現できる。フレキシブルケーブル１１を単純なプロセスで作ることが可能となり、フレキシブルケーブル１１の部品コストの低減化を実現できる。
【００３３】
図８は、複数のＤＣ／ＤＣコンバータ（図示の例では３個）に対応したフライングキャパシタ７０４やバイパスコンデンサ７２０をフレキシブルケーブル１１上に実装する場合のレイアウトを表わしている。一番目のＤＣ／ＤＣコンバータに対応して、ＧＮＤ端子、フライングキャパシタ用接続端子１，２及びバイパスコンデンサ用接続端子２，２を図示の様にａ，ｂ，ｃの順に配列する。ＧＮＤ端子は全てのＤＣ／ＤＣコンバータに対して共通である。二番目のＤＣ／ＤＣコンバータについてはｂ及びｃのレイアウトを繰り返す。更に三番目のＤＣ／ＤＣコンバータについてもｂ，ｃのレイアウトを繰り返す。尚図示のように三番目のＤＣ／ＤＣコンバータがフライングキャパシタを内蔵している場合、ｂのレイアウトは省略される。この様に、一番目のＤＣ／ＤＣコンバータに対するａ−ｂ−ｃのレイアウトの後、二番目以降のＤＣ／ＤＣコンバータに対してｂ−ｃの配列を繰り返すことで、フレキシブルケーブル１１上の配線がクロスすることなく、単層化を実現できる。
【００３４】
図９は、本発明の別の実施形態に係るＤＣ／ＤＣコンバータを示す回路図である。基本的には、図４に示した先のＤＣ／ＤＣコンバータ７と同様であり、理解を容易にする為対応する部分には対応する参照番号を付してある。異なる点は、図４に示したＤＣ／ＤＣコンバータがフライングキャパシタ７０４を外付けとしていたのに対し、図９に示したＤＣ／ＤＣコンバータはフライングキャパシタ７０４を内蔵化していることである。フライングキャパシタ７０４を表示装置内に内蔵させることにより、表示装置外部の部品点数を削減することができる。通常フライングキャパシタ７０４はＤＣ／ＤＣコンバータが表示装置内の回路部を駆動する為に十分な電流能力を必要とし、フライングキャパシタ７０４も大きな容量が要求される。しかしながら容量が大きいと素子面積も大きくなる為、内蔵化の妨げとなる。ＤＣ／ＤＣコンバータの電流能力はＣＶｆ値で決定される。Ｃはフライングキャパシタの容量、Ｖはポンピングパルスの波高値、ｆは同じくポンピングパルスの周波数である。ポンピング周波数を増大させることで、フライングキャパシタの素子面積をその分小さくでき、フライングキャパシタの内蔵化を実現可能である。但し、ポンピング周波数が速過ぎる場合、ＤＣ／ＤＣコンバータに含まれる多段バッファ７０３を構成するインバータの遷移による電流ロスが大きくなり、逆に変換効率の低下が生じてしまう。
【００３５】
この解決策として本発明では図１０に示した構成を採用している。まず前提として、フライングキャパシタを内蔵させることのできる最小周波数を計算する。ポンピングパルスはこの最小周波数より高く設定する必要がある。但し、最高周波数の外部信号周波数よりは低くする必要がある。この様な前提で、まずタイミングジェネレータ９に外部信号入力（ＭＣＫ，ＨＣＫなど）を供給する。タイミングジェネレータ９はこの外部信号を分周して所望周波数のポンピングパルスを生成する。ＤＣ／ＤＣコンバータ７はこのポンピングパルスを用いて表示装置内蔵のフライングキャパシタ７０４をポンピングする。この様に本実施形態では、タイミングジェネレータ９を利用して、速い周波数のクロックをＤＣ／ＤＣコンバータの高効率化に適する様に分周する。
【００３６】
図１１は、図１０に示したシステムの動作説明に供するタイミングチャートである。図示する様に外部本体からの高周波数信号入力を、表示装置内のタイミングジェネレータにより分周して周波数を低くし、ポンピングパルスとして用いる。入力パルスのデューティ比は任意で良く、これを表示装置内のタイミングジェネレータでＤＣ／ＤＣコンバータに必要な所望周波数に分周して、適切な周波数及びデューティ比のポンピングパルスに変換する。これをＤＣ／ＤＣコンバータに入力することで、外部セット側から個別にポンピングパルスを入力する必要がなくなる。よって表示装置の入力端子数を削減でき、システムの小型化に寄与する。又フライングキャパシタを表示装置に内蔵することで部品点数の削減が実現できる。
【００３７】
【発明の効果】
以上説明した様に、本発明の第一面によれば、表示装置を構成する絶縁基板上でＤＣ／ＤＣコンバータのレイアウトを改善することにより、変換効率の更なる効率化を達成でき、ひいては表示装置の低消費電力化が実現できる。又、本発明の第二面によれば、入力端子配列の最適化により、フラットケーブルのクロス配線をなくすことができ、フラットケーブルを単純なプロセスで作ることを可能とし部品コストの低減化を実現できる。又、本発明の第三面によれば、ＤＣ／ＤＣコンバータに入力するポンピングパルスを表示装置内のタイミングジェネレータで生成している。これにより、表示装置の入力端子数が削減でき、システムの小型化につながる。又、フライングキャパシタを表示装置に内蔵することで、部品点数の削減が実現できる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の全体構成を示すブロック図である。
【図２】表示装置のオンシーケンス及びオフシーケンスを示すタイミングチャートである。
【図３】待機モードを採用した表示装置のオンシーケンス及びオフシーケンスを示すタイミングチャートである。
【図４】図１に示した表示装置に組み込まれるＤＣ／ＤＣコンバータの実施例を示す回路図である。
【図５】内蔵ＤＣ／ＤＣコンバータの問題点を示す模式図である。
【図６】本発明の第一実施形態に係る表示装置を示す模式図である。
【図７】ＤＣ／ＤＣコンバータの構成部品のレイアウトを示す模式図である。
【図８】本発明の第二実施形態に係る表示装置の主要部となるＤＣ／ＤＣコンバータを示す模式図である。
【図９】本発明の第三実施形態に係る表示装置に組み込まれるＤＣ／ＤＣコンバータを示す回路図である。
【図１０】図９に示したＤＣ／ＤＣコンバータに供給されるポンピングパルスの生成過程を示す模式図である。
【図１１】図９に示したＤＣ／ＤＣコンバータに供給されるポンピングパルスの生成過程を示すタイミングチャートである。
【符号の説明】
０・・・表示装置、１・・・絶縁基板、２・・・表示領域、７・・・ＤＣ／ＤＣコンバータ、９・・・タイミングジェネレータ、１１・・・フラットケーブル、１２・・・入力端子部、７０４・・・フライングキャパシタ、７２０・・・バイパスコンデンサ
Claims (5)
- 電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部とを絶縁基板上に一体的に形成したパネルからなる表示装置であって、
前記絶縁基板は、中央に該表示領域が配され、これを囲む四辺に該回路部が配され、該四辺の内の一辺の端に該端子部が配されており、
前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータを含んでおり、
前記ＤＣ／ＤＣコンバータは、該絶縁基板上に搭載される内蔵回路と、該端子部を介して該内蔵回路に接続される外付け部品とを含み、
前記内蔵回路は、該端子部が配された一辺上で該端子部と該表示領域の間に配され、該端子部を介して該内蔵回路と該外付け部品を結ぶ配線長を短縮化することを特徴とする表示装置。 - 前記ＤＣ／ＤＣコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、
前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサは外付け部品として組み込まれることを特徴とする請求項１記載の表示装置。 - 電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とを絶縁基板上に一体的に形成したパネルと、これを電子機器の本体側に接続する複数の配線が平面的に配されたフラットケーブルとからなる表示装置であって、
前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じて複数レベルの二次の電源電圧に変換する複数のＤＣ／ＤＣコンバータを含んでおり、
各ＤＣ／ＤＣコンバータは、該絶縁基板上に搭載される内蔵回路と、該フラットケーブル上に搭載され配線を介して該内蔵回路に接続される外付け部品とを含み、
複数のＤＣ／ＤＣコンバータに属する複数個の外付け部品を該フラットケーブル上で配線がクロスしない様適切にレイアウトし、以ってフラットケーブルを単層配線化することを特徴とする表示装置。 - 各ＤＣ／ＤＣコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、
前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサの少なくとも一つは外付け部品としてフラットケーブルに搭載されることを特徴とする請求項３記載の表示装置。 - 電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ、クロック信号及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とを絶縁基板上に一体的に形成したパネルからなる表示装置であって、
前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するＤＣ／ＤＣコンバータと、電子機器本体から供給されるクロック信号を処理して該回路部のタイミング制御に必要なパルスを生成するタイミングジェネレータとを含んでおり、
前記ＤＣ／ＤＣコンバータは、該絶縁基板上に形成され且つポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該フライングキャパシタをクランピングして二次の電源電圧を取り出すクランプ回路とを含み、
前記タイミングジェネレータは、電子機器本体から供給されるクロック信号を分周処理して該ポンングパルスを内部的に生成し、該ＤＣ／ＤＣコンバータに供給することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003015809A JP4269700B2 (ja) | 2003-01-24 | 2003-01-24 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003015809A JP4269700B2 (ja) | 2003-01-24 | 2003-01-24 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004226786A true JP2004226786A (ja) | 2004-08-12 |
| JP4269700B2 JP4269700B2 (ja) | 2009-05-27 |
Family
ID=32903454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003015809A Expired - Fee Related JP4269700B2 (ja) | 2003-01-24 | 2003-01-24 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4269700B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017490A (ja) * | 2005-07-05 | 2007-01-25 | Sanyo Epson Imaging Devices Corp | 液晶表示装置 |
| JP2007133399A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2008170758A (ja) * | 2007-01-12 | 2008-07-24 | Epson Imaging Devices Corp | 表示装置及びこれを搭載した電子機器 |
| KR100934515B1 (ko) * | 2007-02-22 | 2009-12-29 | 엡슨 이미징 디바이스 가부시키가이샤 | 표시 장치 |
| JP2010002446A (ja) * | 2008-06-18 | 2010-01-07 | Epson Imaging Devices Corp | 表示装置 |
| US8120580B2 (en) | 2007-04-17 | 2012-02-21 | Sony (China) Limited | Electronic apparatus with display screen |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201424466A (zh) | 2012-09-28 | 2014-06-16 | Mevion Medical Systems Inc | 磁場再生器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000131707A (ja) * | 1998-10-27 | 2000-05-12 | Citizen Watch Co Ltd | 液晶表示パネル |
| JP2001013883A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | ドライバｉｃ実装モジュール及びそれを使用した平板型表示装置 |
| JP2001343945A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | 平面表示装置 |
| JP2002175049A (ja) * | 2000-12-06 | 2002-06-21 | Sony Corp | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
| JP2002207441A (ja) * | 2001-01-11 | 2002-07-26 | Toshiba Corp | 平面表示装置 |
-
2003
- 2003-01-24 JP JP2003015809A patent/JP4269700B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000131707A (ja) * | 1998-10-27 | 2000-05-12 | Citizen Watch Co Ltd | 液晶表示パネル |
| JP2001013883A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | ドライバｉｃ実装モジュール及びそれを使用した平板型表示装置 |
| JP2001343945A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | 平面表示装置 |
| JP2002175049A (ja) * | 2000-12-06 | 2002-06-21 | Sony Corp | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
| JP2002207441A (ja) * | 2001-01-11 | 2002-07-26 | Toshiba Corp | 平面表示装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017490A (ja) * | 2005-07-05 | 2007-01-25 | Sanyo Epson Imaging Devices Corp | 液晶表示装置 |
| JP4632127B2 (ja) * | 2005-07-05 | 2011-02-16 | エプソンイメージングデバイス株式会社 | 表示装置 |
| JP2007133399A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2008170758A (ja) * | 2007-01-12 | 2008-07-24 | Epson Imaging Devices Corp | 表示装置及びこれを搭載した電子機器 |
| KR100934515B1 (ko) * | 2007-02-22 | 2009-12-29 | 엡슨 이미징 디바이스 가부시키가이샤 | 표시 장치 |
| CN101251988B (zh) * | 2007-02-22 | 2011-01-26 | 爱普生映像元器件有限公司 | 显示装置 |
| US8902206B2 (en) | 2007-02-22 | 2014-12-02 | Japan Display West Inc. | Display device and electronic equipment therewith |
| US9076407B2 (en) | 2007-02-22 | 2015-07-07 | Japan Display Inc. | Display device with electronic equipment therewith |
| US8120580B2 (en) | 2007-04-17 | 2012-02-21 | Sony (China) Limited | Electronic apparatus with display screen |
| JP2010002446A (ja) * | 2008-06-18 | 2010-01-07 | Epson Imaging Devices Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4269700B2 (ja) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4100178B2 (ja) | 表示装置 | |
| KR0140041B1 (ko) | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 | |
| JP4644087B2 (ja) | シフトレジスタ回路及びそれを用いた表示装置 | |
| US7205989B2 (en) | Power supply voltage converting circuit control method thereof display apparatus and portable terminal | |
| JP4425556B2 (ja) | 駆動装置およびそれを備えた表示モジュール | |
| US6271816B1 (en) | Power saving circuit and method for driving an active matrix display | |
| JP4953228B2 (ja) | 液晶表示装置の駆動回路及び駆動方法 | |
| US10380965B2 (en) | Power circuit of displaying device | |
| JP2007199203A (ja) | 駆動装置およびその駆動方法 | |
| US10629154B2 (en) | Circuit for powering off a liquid crystal panel, peripheral drive device and liquid crystal panel | |
| JP3405579B2 (ja) | 液晶表示装置 | |
| US7307612B2 (en) | Liquid crystal display device having drive circuit | |
| JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
| JP4269700B2 (ja) | 表示装置 | |
| JP4042627B2 (ja) | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 | |
| US7595658B2 (en) | Voltage divider circuit | |
| JP3052873B2 (ja) | 液晶表示装置 | |
| CN1866346B (zh) | 显示装置 | |
| JP2007101570A (ja) | 駆動装置、電気光学装置、電子機器及び駆動方法 | |
| JP4062106B2 (ja) | 表示装置 | |
| US9805683B2 (en) | Gate driver on array circuit for different resolutions, driving method thereof, and display device including the same | |
| JP2008107855A (ja) | 表示装置 | |
| JP4821779B2 (ja) | 表示装置 | |
| US20060181498A1 (en) | Display device | |
| JP3968925B2 (ja) | 表示駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4269700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |