JP2004214706A - 外部接続端子付半導体素子 - Google Patents
外部接続端子付半導体素子 Download PDFInfo
- Publication number
- JP2004214706A JP2004214706A JP2004126362A JP2004126362A JP2004214706A JP 2004214706 A JP2004214706 A JP 2004214706A JP 2004126362 A JP2004126362 A JP 2004126362A JP 2004126362 A JP2004126362 A JP 2004126362A JP 2004214706 A JP2004214706 A JP 2004214706A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- connection terminal
- semiconductor
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 半導体チップのサイズが大きくなった場合、もしくは外部接続端子の数が増加した場合であっても、その外形の増大を抑えることができ、実装密度の向上を図れる外部接続端子付半導体素子を提供する。
【解決手段】 半導体基板１上の素子電極７に接続される外部接続端子４を半導体基板１上を覆う保護膜５の表面に露出させ、かつ、半導体基板１上に形成された溝６の上までこの保護膜５が延在する構成とする。
【選択図】 図１
【解決手段】 半導体基板１上の素子電極７に接続される外部接続端子４を半導体基板１上を覆う保護膜５の表面に露出させ、かつ、半導体基板１上に形成された溝６の上までこの保護膜５が延在する構成とする。
【選択図】 図１
Description
本発明は、外部接続端子がその表面に露出した半導体素子に関するものである。
一般に半導体素子は、セラミックやモールド樹脂を用いてパッケージされている。この場合、複数の素子が形成された略四方形の半導体基板、通常半導体チップとよばれるものは、略四方形の各辺に対向するように並べられた複数の外部端子と金線等により接続される。この半導体チップ、金線および外部端子の一部がセラミックやモールド樹脂により覆われる。
このような構造では、半導体チップのサイズが大きくなった場合、複数の外部端子は、大きくなった半導体チップの周囲に配置されるためその外形を大きくせざるを得ない。また、外部端子の数が増加した場合も、外部端子のピッチには限界があるためその外形を大きくせざるを得ない。
このような場合、実装密度の向上を図ることが困難であった。
なお、本願発明に関連する先行技術文献としては次のようなものがある。
特開平１０−７９３６２号公報
特開平５−２９１３５２号公報
特開平４−１５９７３９号公報
特開平６−７７２３３号公報
特開平１−２７６７４８号公報
なお、本願発明に関連する先行技術文献としては次のようなものがある。
本発明は、半導体チップのサイズが大きくなった場合、もしくは外部端子の数が増加した場合であっても、その外形の増大を抑えることができ、実装密度の向上を図れる外部接続端子付半導体素子を提供することを目的とする。
第１の発明の外部接続端子付半導体素子は、略四方形の半導体基板と、半導体基板の内部もしくは上部に形成された素子本体と、半導体基板の外周に沿って形成された溝と、素子本体上に形成された素子電極と、素子電極の一部を露出させ、溝の内側の素子本体を覆う第１の絶縁膜と、この第１の絶縁膜から露出した素子電極および第１の絶縁膜上に形成され半導体基板上の外部接続端子取出領域まで延在する電極用配線と、この電極用配線上の外部接続端子取出領域に形成された外部接続端子と、電気的に接続されている素子本体、素子電極、電極用配線および外部接続端子を絶縁し、その表面に外部接続端子が露出するように形成され、かつ溝内部まで延在している第２の絶縁膜とを有する。
ここで、第１の絶縁膜とは例えば絶縁膜２であり、第２の絶縁膜とは例えば保護膜５である。
第２の発明の外部接続端子付半導体素子は、略四方形の半導体基板と、半導体基板の内部もしくは上部に形成された素子本体と、半導体基板の外周に沿って形成された溝と、素子本体上に形成された素子電極と、この素子電極の一部を露出させ、溝の内側の素子本体を覆う第１の絶縁膜と、この第１の絶縁膜から露出した素子電極及び第１の絶縁膜上に形成された外部接続端子と、電気的に接続されている素子本体、素子電極および外部接続端子を絶縁し、その表面に外部接続端子が露出するように形成され、かつ溝内部まで延在している第２の絶縁膜とを有する。
ここで、第１の絶縁膜とは例えば絶縁膜２であり、第２の絶縁膜とは例えば保護膜５である。
本発明では、外部接続端子４が半導体チップ表面を覆う保護膜５の上部に露出するように形成されているので、たとえ半導体チップのサイズが大きくなった場合でも、その表面に外部接続端子が配置されるため、従来のような半導体チップの周囲に外部接続端子が配置されることによる外形の増大を抑えることができる。
また、外部接続端子の数が増加した場合も、半導体チップの表面に外部接続端子が配置されるため外部接続端子の配置にゆとりができ、外形の増大を抑えることができる。
また、本発明では、半導体基板の外周に沿って溝６が形成され、その溝内部および上部には保護膜５が形成されているため、素子本体と外部との距離が長くなり、半導体基板１と保護膜５との界面から外部雰囲気が侵入するのを防止することができ、さらに、熱的ストレスによる保護膜５のダメージを防止することができる。また、この溝６により半導体基板と保護膜との接触面積が増加するため、切断時の機械的ストレスを緩和できる。
さらに、半導体チップの表面を保護膜５で覆う構造となっているため、セラミックもしくはモールド樹脂によるさらなる実装が不必要になり、外形の小型化、実装密度の向上を図ることができる。
また、第１の発明では、素子電極７と外部接続端子４との間を電極用配線３を用いて接続しているため、外部接続端子４を半導体チップ表面内で、任意の位置に、任意の数量・ピッチで形成することができ、外形の小型化が実現でき実装密度の向上を図ることができる。
（第１の実施の形態）図１（ａ）は、本発明の第１の実施形態を示す図で、（ｂ）は（ａ）の溝部の平面図である。
まず、この外部接続端子付半導体素子の構造について説明する。
１は略四方形の半導体基板で、この半導体基板１の内部もしくは上部には素子本体が形成されている。この素子本体上には素子電極７が形成され、この素子電極７上には、外部接続端子取出領域Ａまで延在する電極用配線３が形成されている。この電極用配線３上の外部接続端子取出領域Ａには外部接続端子４が形成されている。
また、電気的に接続されている素子電極７、電極用配線３および外部接続端子４は、絶縁膜２と保護膜５により他の素子や電極と絶縁されている。もちろん外部接続端子４の表面は保護膜５の上部に露出している。
６は溝であり、図１（ｂ）に示すようにこの半導体基板１の外周に沿って形成されている。
次に、この外部接続端子付半導体素子の製造方法を説明する。
その内部もしくは上部には素子本体が形成されている略四方形の半導体基板１が複数形成されている半導体ウエハを準備し、それぞれの半導体基板１の外周に沿ってエッチングにより溝６を形成する（図１（ｂ））。
次に、素子本体と接続するよう素子電極７を形成し、この素子電極７上に絶縁膜２を形成する。このとき、溝６上には絶縁膜２を形成しない。
次に、エッチングにより絶縁膜２上に素子電極７まで到達するコンタクトホールを形成し、コンタクトホール上および絶縁膜２上に電極用配線３を形成し、コンタクトホール上から外部接続端子取出領域Ａまで延在するようにパターニングを行う。
次に、溝６、絶縁膜２および電極用配線３上に保護膜５を形成し、外部端子取出領域Ａに電極用配線３まで到達するコンタクトホールを形成する。このコンタクトホール内に外部接続端子４をその表面が保護膜５上に露出するよう形成する。
このように、外部接続端子４は、保護膜５のコンタクトホールを介して電極用配線３に接続され、この電極用配線３は絶縁膜２上に延在し素子電極７に接続される。
最後に、図１（ｂ）に示す各半導体基板１を切り放す。
このように、本発明の第１の実施形態では、外部接続端子４が半導体チップ表面を覆う保護膜５の上部に露出するように形成されているので、たとえ半導体チップのサイズが大きくなった場合でも、その表面に外部接続端子が配置されるため、従来のような半導体チップの周囲に外部接続端子が配置されることによる外形の増大を抑えることができる。
また、外部接続端子の数が増加した場合も、半導体チップの表面に外部接続端子４が配置されるため外部接続端子の配置にゆとりができ、外形の増大を抑えることができる。特に、本発明の第１の実施形態では、素子電極７と外部接続端子４との間を電極用配線３を用いて接続しているため、外部接続端子４を半導体チップ表面の所望の位置に形成することができ、外部接続端子４のピッチを適宜設定できる。
図１（ｃ）は、外部電極端子４がマトリクス状に配置された半導体チップの上面図で、（ｄ）は（ｃ）のＡ−Ａ'断面図である。
このように、外部接続端子がマトリクス状に配置されるように各素子電極７から電極用配線３を引き廻せば、外形を大きくすることなく外部接続端子の増加に対応できる。
また、本発明の第１の実施形態では、半導体基板１の外周に沿って溝６が形成され、その溝内部および上部には保護膜５が形成されているため、素子本体と外部との距離が長くなり、半導体基板１と保護膜５との界面から外部雰囲気が侵入することを防止することができ、さらに、熱的ストレスによる保護膜５のダメージを防止することができる。また、この溝６により半導体基板１と保護膜５との接触面積が増加するため、切断時の機械的ストレスを緩和できる。
さらに、半導体チップの表面を保護膜５で覆う構造となっているため、セラミックもしくはモールド樹脂等によるさらなる実装が不必要になり、外形の小型化、実装密度の向上を図ることができる。
（第２の実施の形態）図２は、本発明の第２の実施形態を示す図である。
図１（ａ）と対応する箇所には同じ符号を付し、その詳細な説明を省略する。
図１（ａ）と対応する箇所には同じ符号を付し、その詳細な説明を省略する。
図２の外部接続端子付半導体素子では、素子電極上７に直接外部接続端子４が形成されており、図１（ａ）の外部接続端子付半導体素子の電極用配線３が形成されていない。
このように、例えば、複数の素子電極７の間隔にゆとりがあるような場合は、電極用配線３を用いず、直接、素子電極上７に外部接続端子４を形成してもよい。
この外部接続端子付半導体素子の製造方法は、絶縁膜２の形成工程までは、第１の実施形態と同じである。この絶縁膜２および溝６上に保護膜５を形成する。
次に、素子電極７まで到達するコンタクトホールを形成し、このコンタクトホール内に外部接続端子４をその表面が保護膜５上に露出するように形成する。
この場合、外部接続端子４は、コンタクトホールを介して直接素子電極７に接続される。
最後に、図１（ｂ）に示す各半導体基板１を切り放す。
このように、本発明の第２の実施形態では、外部接続端子４が半導体チップ表面を覆う保護膜５の上部に露出するよう形成されているので、たとえ半導体チップのサイズが大きくなった場合でも、その表面に外部接続端子が配置されるため、従来のような半導体チップの周囲に外部接続端子が配置されることによる外形の増大を抑えることができる。
また、外部接続端子の数が増加した場合も、半導体チップの表面に外部接続端子が配置されるため外部接続端子の配置にゆとりができ、外形の増大を抑えることができる。
第１の実施形態と比較し、電極用配線３を形成する必要がないため、その構成がシンプルになり、短時間、低コストでの製造が可能である。先述したように、複数の素子電極７の間隔にゆとりがあるような場合には、このような構成が適する。
（第３の実施の形態）図３は、本発明の第３の実施形態を示す図である。
図１（ａ）と対応する箇所には同じ符号を付し、その詳細な説明を省略する。
図１（ａ）と対応する箇所には同じ符号を付し、その詳細な説明を省略する。
図３の外部接続端子付半導体素子では、外部接続端子としてピン型の金属棒３４が使用されており、ピングリッドアレー（ＰＧＡ）型に適用したものである。金属棒３４には銅材料等が用いられる。
この外部接続端子付半導体素子の製造方法は、第１の実施形態と同じであるためその詳細な説明を省略する。
（第４の実施の形態）図４は、本発明の第４の実施形態を示す図である。
図１（ａ）と対応する箇所には同じ符号を付し、その詳細な説明を省略する。
図１（ａ）と対応する箇所には同じ符号を付し、その詳細な説明を省略する。
図４の外部接続端子付半導体素子では、外部接続端子として外部接続用の凹部４４ａを有するソケット４４が使用されており、このソッケト４４に凸部を有する配線を接続することにより外部素子もしくは外部装置への接続がなされる。
この外部接続端子付半導体素子の製造方法は、第１の実施形態と同じであるためその詳細な説明を省略する。
１ 半導体基板
２ 絶縁膜
３ 電極用配線
４ 外部接続端子
５ 保護膜
６ 溝
７ 素子電極
Ａ 外部接続端子取出領域
３４ 金属棒
４４ ソケット
４４ａ 凹部
２ 絶縁膜
３ 電極用配線
４ 外部接続端子
５ 保護膜
６ 溝
７ 素子電極
Ａ 外部接続端子取出領域
３４ 金属棒
４４ ソケット
４４ａ 凹部
Claims (7)
- 略四方形の半導体基板と、
前記半導体基板の内部もしくは上部に形成された素子本体と、
前記半導体基板の外周に沿って形成された溝と、
前記素子本体上に形成された素子電極と、
前記素子電極の一部を露出させ、前記溝の内側の素子本体を覆う第１の絶縁膜と、
前記第１の絶縁膜から露出した前記素子電極および前記第１の絶縁膜上に形成され前記半導体基板上の外部接続端子取出領域まで延在する電極用配線と、
前記電極用配線上の外部接続端子取出領域に形成された外部接続端子と、
電気的に接続されている前記素子本体、素子電極、電極用配線および外部接続端子を絶縁し、その表面に前記外部接続端子が露出するように形成され、かつ前記溝内部まで延在している第２の絶縁膜と、
を有することを特徴とする外部接続端子付半導体素子。 - 略四方形の半導体基板と、
前記半導体基板の内部もしくは上部に形成された素子本体と、
前記半導体基板の外周に沿って形成された溝と、
前記素子本体上に形成された素子電極と、
前記素子電極の一部を露出させ、前記溝の内側の素子本体を覆う第１の絶縁膜と、
前記第１の絶縁膜から露出した前記素子電極及び前記第１の絶縁膜上に形成された外部接続端子と、
電気的に接続されている前記素子本体、素子電極および外部接続端子を絶縁し、その表面に前記外部接続端子が露出するように形成され、かつ前記溝内部まで延在している第２の絶縁膜と、
を有することを特徴とする外部接続端子付半導体素子。 - 前記外部接続端子付半導体素子は、複数の素子本体を有し、各素子本体それぞれと電気的に接続される複数の外部接続端子が、絶縁膜表面にマトリクス状に形成されていることを特徴とする請求項１又は２記載の外部接続端子付半導体素子。
- 前記外部接続端子は、ピン形状の金属棒であることを特徴とする請求項１乃至３のいずれかに記載の外部接続端子付半導体素子。
- 前記外部接続端子は、外部接続用の凹部を有するソケットであることを特徴とする請求項１乃至３のいずれかに記載の外部接続端子付半導体素子。
- 前記外部接続端子付半導体素子は、前記溝がウエハ状態で形成され、その後略四方形状に切断されたものであることを特徴とする請求項１乃至５のいずれかに記載の外部接続端子付半導体素子。
- 前記第１の絶縁膜は、前記溝が形成される位置よりも若干内側までを覆う請求項１乃至６のいずれかに記載の外部接続端子付半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004126362A JP2004214706A (ja) | 2004-04-22 | 2004-04-22 | 外部接続端子付半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004126362A JP2004214706A (ja) | 2004-04-22 | 2004-04-22 | 外部接続端子付半導体素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24713497A Division JP3910694B2 (ja) | 1997-09-11 | 1997-09-11 | 外部端子付半導体素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007223401A Division JP5064938B2 (ja) | 2007-08-30 | 2007-08-30 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004214706A true JP2004214706A (ja) | 2004-07-29 |
Family
ID=32822459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004126362A Pending JP2004214706A (ja) | 2004-04-22 | 2004-04-22 | 外部接続端子付半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004214706A (ja) |
-
2004
- 2004-04-22 JP JP2004126362A patent/JP2004214706A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006278646A (ja) | 半導体装置の製造方法 | |
| JP2007194436A (ja) | 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法 | |
| JP2006093367A (ja) | 半導体装置の製造方法 | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| JP2008130701A (ja) | 配線基板とそれを用いた半導体装置及び半導体装置の製造方法 | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| JP5481111B2 (ja) | 半導体装置 | |
| JP3910694B2 (ja) | 外部端子付半導体素子の製造方法 | |
| KR20160101502A (ko) | Rf 패키지 및 그 제조 방법 | |
| JP3642414B2 (ja) | 半導体装置およびその製造方法 | |
| JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
| JP3855992B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5064938B2 (ja) | 半導体素子の製造方法 | |
| JP2004214706A (ja) | 外部接続端子付半導体素子 | |
| JP2008131017A (ja) | 半導体装置 | |
| US9437457B2 (en) | Chip package having a patterned conducting plate and method for forming the same | |
| JP2008277595A (ja) | 半導体装置およびその製造方法 | |
| JP5683777B2 (ja) | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 | |
| JP4622646B2 (ja) | 半導体装置 | |
| US6538302B1 (en) | Semiconductor chip and method for the production thereof | |
| JP2005183517A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20150264809A1 (en) | Wiring substrate and semiconductor device using the same | |
| JP2006186053A (ja) | 積層型半導体装置 | |
| US20070232095A1 (en) | QFN housing having optimized connecting surface geometry |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |