JP2008277595A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008277595A
JP2008277595A JP2007120434A JP2007120434A JP2008277595A JP 2008277595 A JP2008277595 A JP 2008277595A JP 2007120434 A JP2007120434 A JP 2007120434A JP 2007120434 A JP2007120434 A JP 2007120434A JP 2008277595 A JP2008277595 A JP 2008277595A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
electrode
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007120434A
Other languages
English (en)
Inventor
Shigeru Nonoyama
茂 野々山
Toshitaka Akaboshi
年隆 赤星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007120434A priority Critical patent/JP2008277595A/ja
Publication of JP2008277595A publication Critical patent/JP2008277595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48998—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】拡散プロセスの微細化並びに半導体素子の高機能化にともない、半導体素子上の表面電極数が飛躍的に増加しても、ボンディングワイヤ同士の接触を防止することが可能となる半導体装置を提供する。
【解決手段】回路基板１上に、ボンディングワイヤ９を支持する絶縁性の突起部１２を形成する。
【選択図】図１

Description

本発明は、半導体装置およびその半導体装置の製造方法に関する。
従来より、半導体素子上の表面電極と回路基板上の表面電極とをボンディングワイヤにより電気的に接続したＢＧＡ（ボール・グリッド・アレイ）型半導体装置が知られている（例えば、特許文献１参照。）。従来のＢＧＡ型半導体装置について、図５を用いて説明する。
図５は従来のＢＧＡ型半導体装置の構造を示す模式図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＡ−Ａ’間の断面図である。図５において、回路基板１は、ポリイミド樹脂等からなる有機基板、或いは窒化アルミニウム（ＡｌＮ）等からなるセラミック基板などから形成されている。
また、回路基板１の上側面には、四辺からなる回路基板１の各辺に沿って表面電極２が複数列（ここでは２列）配置されている。また、回路基板１の上側面には、半導体素子を搭載する素子搭載面（回路基板１の中央部）を囲むリング状の電源リング３が、表面電極２よりも内側に配置されている。電源リング３は、半導体素子へ電源あるいは接地電源を供給するための電極である。また、回路基板１の下側面には、格子状に裏面電極４が配置されている。これらの表面電極２、電源リング３、裏面電極４は、回路基板１の両面に形成されている銅（Ｃｕ）等からなる導体パターン（図示せず）の一部にめっきを施すことで形成される。また、回路基板１の両面は、導体パターンを外部環境から保護するために、半導体素子が搭載される領域（素子搭載面）、表面電極２、電源リング３、裏面電極４が形成されている領域を除く領域がソルダレジスト５で被覆されている。
また、図示しないが、回路基板１の内部には銅（Ｃｕ）等からなる導体パターン、およびビアが形成されており、その導体パターンとビアにより、上側面に形成されている表面電極２および電源リング３と下側面に形成されている裏面電極４とが電気的に接続されている。
半導体素子６は、回路基板１の上側面の中央部（素子搭載面）に接着剤７により接着されている。また、半導体素子６の上側面には、四辺からなる半導体素子６の各辺に沿って表面電極８が複数列（ここでは２列）配置されている。また、半導体素子６上の表面電極８と回路基板１上の表面電極２および電源リング３とが金（Ａｕ）などの金属性のボンディングワイヤ９により電気的に接続されている。また、上下間で隣接するボンディングワイヤ同士の接触を避けるために、基板中央部側に接続するボンディングワイヤ９よりも基板外周部側に接続するボンディングワイヤ９のループ高さを高く設定している。
また、回路基板１の上側面は、半導体素子６およびボンディングワイヤ９を外部環境から保護するために、エポキシ樹脂等からなる封止樹脂体１０により被覆されている。また、回路基板１の下側面に形成されている裏面電極４上には、半田ボール等の外部電極端子１１が形成されている。外部電極端子１１は外部基板との接続に用いる。
特開平５−１２９３５７号公報
近年、拡散プロセスの微細化並びに半導体素子の高機能化にともない、半導体素子上の表面電極数が飛躍的に増加してきており、これに対応して回路基板上の表面電極数、およびボンディングワイヤ本数を増加させるために、電極幅の縮小化およびボンディングワイヤの細線化等による対策が検討されている。しかしながら、電極幅の縮小化およびボンディングワイヤの細線化により、隣接するボンディングワイヤ間の間隔が縮小するとともに、ボンディングワイヤの強度が低下するため、回路基板の上側面をエポキシ樹脂等で樹脂封止する際の樹脂注入工程時のワイヤ流れによる、隣接するボンディングワイヤ同士の接触や、ループ中央部分でワイヤが垂れることによる、上下間で隣接するボンディングワイヤ同士の接触が発生する確率が高くなるという問題があった。
本発明は、上記従来の問題点に鑑み、拡散プロセスの微細化並びに半導体素子の高機能化にともない、半導体素子上の表面電極数が飛躍的に増加しても、ボンディングワイヤ同士の接触を防止することが可能となり、半導体装置の安定的な生産を実現することができる半導体装置およびその製造方法を提供することを目的とする。
本発明の請求項１記載の半導体装置は、回路基板と、前記回路基板の素子搭載面に搭載された半導体素子と、前記半導体素子上に配置された電極と、前記半導体素子の電極に対応して前記回路基板上に配置された電極と、前記半導体素子の電極と前記回路基板の電極とを電気的に接続する金属細線と、前記回路基板上に形成された、前記金属細線を支持する絶縁性の突起部と、を備えたことを特徴とする。
また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記突起部は溝を有し、その溝に前記金属細線が嵌め込まれていることを特徴とする。
また、本発明の請求項３記載の半導体装置は、請求項１もしくは２のいずれかに記載の半導体装置であって、前記回路基板の電極が配置されている面が、前記素子搭載面に対して高いことを特徴とする。
また、本発明の請求項４記載の半導体装置は、請求項１ないし３のいずれかに記載の半導体装置であって、前記回路基板の電極は複数列配置されており、その各列を構成する電極が配置されている各電極配置面が、前記回路基板の中央部側に隣接する電極配置面に対して高いか、少なくとも同一の高さであることを特徴とする。
また、本発明の請求項５記載の半導体装置の製造方法は、両面に導体パターンが形成されている基材に、その両面の導体パターン間を電気的に接続するビアを形成する工程と、ビアを形成した基材に、片面に導体パターンが形成されている基材を積層し、その積層した基材に、隣接する基材の導体パターン間を電気的に接続するビアを形成する工程と、積層した基材からなる回路基板の表面の一部を、導体パターンの一部を露出して絶縁樹脂で被覆する工程と、前記絶縁樹脂から露出する導体パターンの一部にめっきを形成する工程と、を有する回路基板を形成する工程を具備する半導体装置の製造方法であって、半導体素子を搭載する素子搭載面を有する基材の前記素子搭載面側に積層する基材には、積層する前に、半導体素子を格納可能な開口部を形成しておくことを特徴とする。
また、本発明の請求項６記載の半導体装置の製造方法は、請求項５記載の半導体装置の製造方法であって、前記素子搭載面を有する基材の前記素子搭載面側に複数の基材を積層して回路基板を形成する場合、前記開口部が、前記素子搭載面を有する基材に近い順に小さくなるように積層することを特徴とする。
また、本発明の請求項７記載の半導体装置の製造方法は、請求項５もしくは６のいずれかに記載の半導体装置の製造方法であって、回路基板の表面の一部を、導体パターンの一部を露出して絶縁樹脂で被覆するに際し、部分的に前記絶縁樹脂を厚くして突起部を形成することを特徴とする。
本発明によれば、拡散プロセスの微細化並びに半導体素子の高機能化にともない、半導体素子上の電極（表面電極）数が飛躍的に増加しても、突起部により金属細線（ボンディングワイヤ）を支持することで、金属細線の長ループ化および細線化よるループ中央部分での垂れを抑制し、上下間で隣接する金属細線同士の接触を防止することが可能となる。さらに、突起部の溝に金属細線を嵌め込むことで、金属細線が溝内で固定され、安定的な半導体装置の生産を図ることができる。
また、半導体素子を搭載する素子搭載面に対して、回路基板の電極（表面電極）が配置されている面を高くすることで、金属細線の長さを縮小することが可能となり、回路基板の上側面をエポキシ樹脂等で樹脂封止する際の樹脂注入工程時のワイヤ流れを抑制し、隣接する金属細線同士の接触を防止することが可能となる。
以下、本発明の実施の形態における半導体装置、および半導体装置の製造方法について、ＢＧＡ型半導体装置を例に説明を行うが、本発明はＢＧＡ型半導体装置に限定されるものではない。
（実施の形態１）
図１は本発明の実施の形態１におけるＢＧＡ型半導体装置の構造を示す模式図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’間の断面図、図１（ｃ）は図１（ａ）のＢ部の拡大図、図１（ｄ）は突起部の断面図である。
図１（ａ）、図１（ｂ）において、回路基板１は、ポリイミド樹脂等からなる有機基板、或いは窒化アルミニウム（ＡｌＮ）等からなるセラミック基板などから形成されている。また、回路基板１の上側面には、四辺からなる回路基板１の各辺に沿って表面電極２が複数列（ここでは２列）配置されている。また、回路基板１の上側面には、半導体素子を搭載する素子搭載面（回路基板１の中央部）を囲むリング状の電源リング３が、表面電極２よりも内側に配置されている。電源リング３は、半導体素子へ電源あるいは接地電源を供給するための電極である。また、回路基板１の下側面には、格子状に裏面電極４が配置されている。これらの表面電極２、電源リング３、裏面電極４は、回路基板１の両面に形成されている銅（Ｃｕ）等からなる導体パターン（図示せず）の一部にめっきを施すことで形成される。また、回路基板１の両面は、導体パターンを外部環境から保護するために、半導体素子が搭載される領域（素子搭載面）、表面電極２、電源リング３、裏面電極４が形成されている領域を除く領域がソルダレジスト５で被覆されている。
また、図示しないが、回路基板１の内部には銅（Ｃｕ）等からなる導体パターン、およびビアが形成されており、その導体パターンとビアにより、上側面に形成されている表面電極２および電源リング３と下側面に形成されている裏面電極４とが電気的に接続されている。
半導体素子６は、回路基板１の上側面の中央部（素子搭載面）に接着剤７により接着されている。また、半導体素子６の上側面には、四辺からなる半導体素子６の各辺に沿って表面電極８が複数列（ここでは２列）配置されている。また、半導体素子６上の表面電極８と回路基板１上の表面電極２および電源リング３とが金（Ａｕ）などの金属性のボンディングワイヤ（金属細線）９により電気的に接続されている。
また、回路基板１の上側面は、半導体素子６およびボンディングワイヤ９を外部環境から保護するために、エポキシ樹脂等からなる封止樹脂体１０により被覆されている。また、回路基板１の下側面に形成されている裏面電極４上には、半田ボール等の外部電極端子１１が形成されている。外部電極端子１１は外部基板との接続に用いる。
また、上下間で隣接するボンディングワイヤ同士の接触を避けるために、基板中央部側に接続するボンディングワイヤ９よりも基板外周部側に接続するボンディングワイヤ９のループ高さを高く設定している。その上、本実施の形態１では、回路基板１上に、ボンディングワイヤ９を支持する絶縁性の突起部１２が形成されており、この突起部１２でボンディングワイヤ９を支持することで、ボンディングワイヤ９の長ループ化および細線化によるループ中央部分での垂れを抑制し、上下間で隣接するボンディングワイヤ同士の接触を防止している。
さらに、突起部１２は、図１（ｃ）、（ｄ）に示すように溝１３を有し、その溝１３にボンディングワイヤ９が嵌め込まれている。この構成により、ボンディングワイヤ９が溝１３内で固定され、安定的な半導体装置の生産を図ることができる。
（実施の形態２）
図２は本発明の実施の形態２におけるＢＧＡ型半導体装置の構造を示す模式図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’間の断面図である。但し、前述した実施の形態１において説明した部材と同一の部材には同一符号を付して、説明を省略する。
本実施の形態２における半導体装置は、各列を構成する表面電極２が配置されている各電極配置面が、回路基板１の中央部側に隣接する電極配置面に対して高くなっている点に特徴がある。すなわち、図２に示すように、基板外周部側（２列目）の電極配置面が、基板中央部側に隣接する１列目の電極配置面に対して高くなっている。また、ここでは、１列目の電極配置面が素子搭載面と同じ高さとなっており、２列目の電極配置面は、素子搭載面に対しても高くなっている。
この構成により、ボンディングワイヤの長さを縮小することが可能となり、回路基板の上側面をエポキシ樹脂等で樹脂封止する際の樹脂注入工程時のワイヤ流れを抑制し、隣接するボンディングワイヤ同士の接触を防止することが可能となる。
なお、本実施の形態２では、表面電極２が２列配置されている場合について説明したが、３列以上配置されている構成にも適用することができ、その場合、各列を構成する表面電極２が配置されている各電極配置面を、回路基板１の中央部側に隣接する電極配置面に対して高くするか、あるいは少なくとも同一の高さにする。
（実施の形態３）
図３は本発明の実施の形態３におけるＢＧＡ型半導体装置の構造を示す模式図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＡ−Ａ’間の断面図である。但し、前述した実施の形態１、２において説明した部材と同一の部材には同一符号を付して、説明を省略する。
本実施の形態３における半導体装置は、図３に示すように、１列目の電極配置面も素子搭載面に対して高くなっている点が、前述の実施の形態２と異なる。また、電源リング３と１列目を構成する表面電極２との間にも突起部１２が形成されており、その突起部１２により、１列目を構成する表面電極２に接続するボンディングワイヤ９が支持されている。このように、各列ごとに突起部１２を設けてもよい。
この構成により、ボンディングワイヤの長さを縮小することが可能となり、回路基板の上側面をエポキシ樹脂等で樹脂封止する際の樹脂注入工程時のワイヤ流れを抑制し、隣接するボンディングワイヤ同士の接触を防止することが可能となる。
続いて、本実施の形態３における半導体装置の製造方法について説明する。図４は本発明の実施の形態３における半導体装置の製造方法を示す工程断面図であり、図３（ａ）のＡ−Ａ’間に相当する部分の断面を示している。
まず、図４（ａ）に示すように、例えば両面に銅等の金属箔が予め形成されたガラスエポキシ樹脂からなる基材１４ａの中央部に、半導体素子を格納可能な開口部を形成する。次に、両面にフォトレジスト等からなる樹脂皮膜を所望の配線パターンが残るように形成し、ドライエッチングもしくはウエットエッチングし、樹脂皮膜を除去することで配線パターン（導体パターン）１５を形成する。
次に、図４（ｂ）に示すように、配線パターン１５を形成した基材１４ａにドリルやレーザー加工等により穴を形成し、その穴の壁面に導体めっき等により導体を形成することで、ビア１６を形成し、両面に形成された配線パターン１５間を電気的に接続する。
次に、図４（ｃ）に示すように、予め片面に配線パターン１５を形成した基材１４ｂ、１４ｃを、ビアを形成した基材１４ａの両面に積層する。その際、基材１４ｂ、１４ｃは、配線パターン１５が形成された面とは反対側の面を基材１４ａに対向させて積層する。なお、基材１４ａの上部に積層する基材１４ｂの中央部には、積層前に、基材１４ａよりも大きな開口部を形成しておく。このように、ここでは、基材１４ｃが半導体素子を搭載する素子搭載面を有し、基材１４ｃの上部側（素子搭載面側）に積層する基材１４ａ、１４ｂに、積層前に開口部を形成しておき、基材１４ｃに近い順に開口部が小さくなるように積層する。こうすることで、半導体素子を搭載する素子搭載面に対して、回路基板の表面電極が配置される面を高くすることができる。
次に、図４（ｄ）に示すように、基材１４ｂ、１４ｃにドリルやレーザー加工等により穴を形成し、その穴の壁面に導体めっき等により導体を形成し、ビア１６を形成することで、隣接する基材の配線パターン１５間を電気的に接続する。すなわち、中央の基材１４ａの配線パターン１５と積層された基材１４ｂ、１４ｃの配線パターン１５との間を電気的に接続する。
次に、外部環境から配線パターン１５を保護するために、図４（ｅ）に示すように、積層した基材１４ａ〜１４ｃからなる回路基板の両面のうち、半導体素子を搭載する領域、前記した表面電極２、電源リング３、裏面電極４を形成する領域を除く領域上に印刷工法等によりソルダレジスト（絶縁樹脂）５を塗布して、配線パターン１５をソルダレジスト５で被覆する。
また、その際、一度ソルダレジストを塗布した後、再度、部分的にソルダレジストを塗布することで、部分的にソルダレジストを厚くして、絶縁性の突起部１２を形成する。また、突起部１２上にフォトレジスト等からなる樹脂皮膜を形成し、ドライエッチングもしくはウエットエッチングし、ソルダレジストを局部的に除去することで、突起部１２上に溝１３を形成する。なお、突起部に関しては、絶縁テープなどの絶縁材料をソルダレジスト面に貼り付けることで形成することも可能である。
次に、図４（ｆ）に示すように、配線パターン１５のソルダレジスト５から露出する部分に、ウエットめっき等によりニッケルや金等の導体めっき１７を形成することで、前記した表面電極２、電源リング３、裏面電極４を形成する。
本発明にかかる半導体装置およびその製造方法は、拡散プロセスの微細化並びに半導体素子の高機能化にともない、半導体素子上の表面電極数が飛躍的に増加しても、ボンディングワイヤ同士の接触を防止することが可能となり、半導体装置の安定的な生産を実現することに有用である。
本発明の実施の形態１における半導体装置の構造を示す模式図 本発明の実施の形態２における半導体装置の構造を示す模式図 本発明の実施の形態３における半導体装置の構造を示す模式図 本発明の実施の形態３における半導体装置の製造方法を示す工程断面図 従来の半導体装置の構造を示す模式図
符号の説明
１ 回路基板
２ 回路基板の表面電極
３ 電源リング
４ 回路基板の裏面電極
５ ソルダレジスト（絶縁樹脂）
６ 半導体素子
７ 接着剤
８ 半導体素子の表面電極
９ ボンディングワイヤ（金属細線）
１０ 封止樹脂体
１１ 外部電極端子
１２ 突起部
１３ 突起部の溝
１４ａ〜１４ｃ 基材
１５ 配線パターン（導体パターン）
１６ ビア
１７ 導体めっき

Claims (7)

  1. 回路基板と、前記回路基板の素子搭載面に搭載された半導体素子と、前記半導体素子上に配置された電極と、前記半導体素子の電極に対応して前記回路基板上に配置された電極と、前記半導体素子の電極と前記回路基板の電極とを電気的に接続する金属細線と、前記回路基板上に形成された、前記金属細線を支持する絶縁性の突起部と、を備えたことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、前記突起部は溝を有し、その溝に前記金属細線が嵌め込まれていることを特徴とする半導体装置。
  3. 請求項１もしくは２のいずれかに記載の半導体装置であって、前記回路基板の電極が配置されている面が、前記素子搭載面に対して高いことを特徴とする半導体装置。
  4. 請求項１ないし３のいずれかに記載の半導体装置であって、前記回路基板の電極は複数列配置されており、その各列を構成する電極が配置されている各電極配置面が、前記回路基板の中央部側に隣接する電極配置面に対して高いか、少なくとも同一の高さであることを特徴とする半導体装置。
  5. 両面に導体パターンが形成されている基材に、その両面の導体パターン間を電気的に接続するビアを形成する工程と、
    ビアを形成した基材に、片面に導体パターンが形成されている基材を積層し、その積層した基材に、隣接する基材の導体パターン間を電気的に接続するビアを形成する工程と、
    積層した基材からなる回路基板の表面の一部を、導体パターンの一部を露出して絶縁樹脂で被覆する工程と、
    前記絶縁樹脂から露出する導体パターンの一部にめっきを形成する工程と、
    を有する回路基板を形成する工程を具備する半導体装置の製造方法であって、半導体素子を搭載する素子搭載面を有する基材の前記素子搭載面側に積層する基材には、積層する前に、半導体素子を格納可能な開口部を形成しておくことを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法であって、前記素子搭載面を有する基材の前記素子搭載面側に複数の基材を積層して回路基板を形成する場合、前記開口部が、前記素子搭載面を有する基材に近い順に小さくなるように積層することを特徴とする半導体装置の製造方法。
  7. 請求項５もしくは６のいずれかに記載の半導体装置の製造方法であって、回路基板の表面の一部を、導体パターンの一部を露出して絶縁樹脂で被覆するに際し、部分的に前記絶縁樹脂を厚くして突起部を形成することを特徴とする半導体装置の製造方法。
JP2007120434A 2007-05-01 2007-05-01 半導体装置およびその製造方法 Pending JP2008277595A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007120434A JP2008277595A (ja) 2007-05-01 2007-05-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007120434A JP2008277595A (ja) 2007-05-01 2007-05-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008277595A true JP2008277595A (ja) 2008-11-13

Family

ID=40055190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007120434A Pending JP2008277595A (ja) 2007-05-01 2007-05-01 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008277595A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004984A (ja) * 2011-06-17 2013-01-07 Biotronik Se & Co Kg 半導体パッケージ
CN108807337A (zh) * 2018-06-27 2018-11-13 山东傲天环保科技有限公司 一种cob封装结构
JP2020013833A (ja) * 2018-07-13 2020-01-23 トヨタ自動車株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004984A (ja) * 2011-06-17 2013-01-07 Biotronik Se & Co Kg 半導体パッケージ
CN108807337A (zh) * 2018-06-27 2018-11-13 山东傲天环保科技有限公司 一种cob封装结构
CN108807337B (zh) * 2018-06-27 2020-10-20 上海纬而视科技股份有限公司 一种cob封装结构
JP2020013833A (ja) * 2018-07-13 2020-01-23 トヨタ自動車株式会社 半導体装置
JP7035868B2 (ja) 2018-07-13 2022-03-15 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
JP5143451B2 (ja) 半導体装置及びその製造方法
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
US20100032196A1 (en) Multilayer wiring board, semiconductor package and method of manufacturing the same
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
JP2009267310A (ja) キャパシタ部品およびその製造方法ならびに半導体パッケージ
US20140042608A1 (en) Semiconductor package and method of manufacturing the same
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
US9024446B2 (en) Element mounting substrate and semiconductor module
US6379996B1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JP4494249B2 (ja) 半導体装置
US20090175022A1 (en) Multi-layer package structure and fabrication method thereof
JP3660663B2 (ja) チップパッケージの製造方法
JP2008277595A (ja) 半導体装置およびその製造方法
CN107210267A (zh) 半导体器件
US8357861B2 (en) Circuit board, and chip package structure
US8786108B2 (en) Package structure
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
JP2006339293A (ja) 回路モジュール
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
JP2007150181A (ja) 積層型実装構造体
JP2020150172A (ja) 半導体装置