JP2004214581A - 表示装置とその製造方法 - Google Patents
表示装置とその製造方法 Download PDFInfo
- Publication number
- JP2004214581A JP2004214581A JP2003002834A JP2003002834A JP2004214581A JP 2004214581 A JP2004214581 A JP 2004214581A JP 2003002834 A JP2003002834 A JP 2003002834A JP 2003002834 A JP2003002834 A JP 2003002834A JP 2004214581 A JP2004214581 A JP 2004214581A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- molybdenum
- source
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 57
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 51
- 239000011733 molybdenum Substances 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 42
- 229910001182 Mo alloy Inorganic materials 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000000137 annealing Methods 0.000 abstract description 7
- -1 molybdic acid nitride Chemical class 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/01—Apparatus for electrographic processes using a charge pattern for producing multicoloured copies
- G03G15/0105—Details of unit
- G03G15/0131—Details of unit for transferring a pattern to a second base
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/14—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base
- G03G15/16—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base of a toner pattern, e.g. a powder pattern, e.g. magnetic transfer
- G03G15/1665—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base of a toner pattern, e.g. a powder pattern, e.g. magnetic transfer by introducing the second base in the nip formed by the recording member and at least one transfer member, e.g. in combination with bias or heat
- G03G15/167—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base of a toner pattern, e.g. a powder pattern, e.g. magnetic transfer by introducing the second base in the nip formed by the recording member and at least one transfer member, e.g. in combination with bias or heat at least one of the recording member or the transfer member being rotatable during the transfer
- G03G15/1685—Structure, details of the transfer member, e.g. chemical composition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G2215/00—Apparatus for electrophotographic processes
- G03G2215/01—Apparatus for electrophotographic processes for producing multicoloured copies
- G03G2215/0103—Plural electrographic recording members
- G03G2215/0119—Linear arrangement adjacent plural transfer points
- G03G2215/0138—Linear arrangement adjacent plural transfer points primary transfer to a recording medium carried by a transport belt
- G03G2215/0141—Linear arrangement adjacent plural transfer points primary transfer to a recording medium carried by a transport belt the linear arrangement being horizontal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】ソース・ドレイン電極7にアルミニウム系導電層16を用い、このアルミニウム系導電層16とポリシリコン層3の間にモリブデン又はモリブデン合金層のバリア層15を設ける。バリア層15を構成するモリブデン又はモリブデン合金層の表面に窒素雰囲気中での高速熱処理(高速熱アニール)で形成されたモリブデン酸窒化膜18を設ける。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、表示装置に係り、ポリシリコン層と接する配線電極にアルミニウム系導電層を用いた場合の加熱工程でのポリシリコン層へのアルミニウム元素の拡散に起因する薄膜トランジスタの特性劣化を防止し、信頼性を高めた表示装置およびその製造方法に関する。
【0002】
【従来の技術】
薄膜トランジスタ等のアクティブ素子(以下、薄膜トランジスタとして説明する)を用いたアクティブ・マトリクス方式のパネル型の表示装置では、画素領域およびこの画素領域の周辺に形成された駆動回路などの周辺回路を有している。ソース・ドレイン電極にアルミニウム系導電層を用いた薄膜トランジスタにおいては、そのポリシリコン層と接する電極を形成する導電層として、アルミニウム電極層の上又は下に窒化モリブデンを積層してパターニングの際のウエットエッチング断面形状を制御するようにしたものは知られている(特許文献1)。また、アルミニウム電極層の上下両面に窒化モリブデン膜又は窒化チタン膜を積層し、同じくウエットエッチング断面形状を制御するようにしたものは知られている(特許文献2)。しかし、特許文献1、特許文献2はいずれもポリシリコン層へのアルミニウム元素の拡散に起因する薄膜トランジスタの特性劣化に関しては考慮されていない。
【0003】
【特許文献1】
特開平9−148586号公報
【0004】
【特許文献2】
特開2000−208773号公報
【0005】
【発明が解決しようとする課題】
活性層に低温ポリシリコンを用いた薄膜トランジスタで構成したアクティブ・マトリクス型の表示装置において、当該低温ポリシリコン層に接続するソース・ドレイン電極にアルミニウムまたはアルミニウム合金(以下、アルミニウム系電極と称する)を用いた場合、その後の製造工程での加熱工程において上記ポリシリコン層へのアルミニウム元素の拡散に起因して薄膜トランジスタの特性劣化が発生し、表示不良の原因となる。
【0006】
本発明の目的は、低温ポリシリコン(以下、単にポリシリコンと称する)と接するソース・ドレイン電極にアルミニウム系導電層を用いた場合の加熱工程でのポリシリコン層へのアルミニウム元素の拡散を防止し、表示不良の発生を回避した信頼性の高い表示装置を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明では、ソース・ドレイン電極にアルミニウム系導電層を用い、アルミニウム系導電層とポリシリコン層の間にモリブデン又はモリブデン合金層のバリア層を設ける。そして、このバリア層を構成するモリブデン又はモリブデン合金層の表面(アルミニウム系導電層と接する面)には、窒素雰囲気中での高速熱処理(高速熱アニール)で形成されたモリブデン酸窒化膜を設ける。また、アルミニウム系導電層の反対面にはモリブデン又はモリブデン合金層のキャップ層を設ける。このとき導電層であるアルミニウム系導電材料と、キャップ層であるモリブデン又はモリブデン合金材料を、この順で連続スパッタで積層させるのが望ましい。なお、バリア層とモリブデン酸窒化膜の膜厚の合計はキャップ層の膜厚より薄くするのが望ましく、より好ましくは、キャップ層の膜厚の60%以下にするのが望ましい。
【0008】
上記バリア層とアルミニウム系導電層の界面に設けたモリブデン酸窒化膜はアルミニウム系導電層からのアルミニウム元素のポリシリコン層への拡散を抑制し薄膜トランジスタの特性劣化が防止される。したがって、本発明により、表示不良が回避され、信頼性の高い表示装置が得られる。なお、本発明のソース・ドレイン電極の上記構成は画素領域にある薄膜トランジスタに限るものではなく、駆動回路などの周辺回路部分の薄膜トランジスタにも適用される。
【0009】
【発明の実施の形態】
以下、本発明の発明の実施の形態について、本発明を液晶表示装置に適用した実施例の図面を参照して詳細に説明する。図1は本発明による液晶表示装置の1実施例を説明する透過型液晶表示装置の一画素を構成する薄膜トランジスタ部分の模式断面図である。また、図2は図1の矢印A部分の拡大断面図、図3は図2の矢印B部分の拡大断面図である。図1〜図3において、参照符号1はガラスを好適とする透明な絶縁基板、2は下地層である。図示しないが、下地層2は窒化シリコン(SiN)の第1層と酸化シリコン層(SiO)の第2層で構成される。この下地層2の上にパターニングされたポリシリコン層3を有し、第1の絶縁層であるゲート絶縁層(TEOS)4を介してゲート電極5が形成されている。ゲート電極4上にはSiOからなる第2の絶縁層6を有している。
【0010】
第2の絶縁層6と第1の絶縁層4にコンタクトホールが加工されており、第2の絶縁層6上にスパッタされた一対のソース・ドレイン電極7が形成されている。薄膜トランジスタの動作状態に応じてソース・ドレイン電極7の一方はソース電極、他方はドレイン電極となるので、ここでは、ソース・ドレイン電極7と表現する。ソース・ドレイン電極7の上層にはSiNからなる第3の絶縁層8を有し、この上にさらに有機絶縁層10が形成されている。そして、有機絶縁層10と第3の絶縁層8を貫通するコンタクトホールを有し、有機絶縁層10の上に形成された画素電極となる透明電極(ITO)9がソース・ドレイン電極7の一方に接続されている。
【0011】
図2に示したように、ソース・ドレイン電極7は、ポリシリコン層3に接する側からモリブデン又はモリブデン合金からなるバリア層15とアルミニウム系導電層16およびモリブデン又はモリブデン合金からなるキャップ層17の積層構造となっている。そして、さらに図3に示したように、バリア層15とアルミニウム系導電層16の界面には窒素雰囲気中での高速熱処理(RTA:RapidThermal Anneal:高速熱アニール)で形成されたモリブデン酸化膜18を有している。高速熱処理は、バリア層15を成膜後にUVランプを使用して基板とUVランプを相対移動させることにより1箇所あたり1〜60sec照射する。スループット向上のためには1箇所あたり1〜30sec照射するのが望ましい。
【0012】
この上にアルミニウム系導電層16、モリブデン又はモリブデン合金からなるキャップ層17を連続スパッタして、バリア層15、モリブデン酸窒化膜18、アルミニウム系導電層16、キャップ層17の多層積層膜からなるソース・ドレイン電極7が形成される。
【0013】
なお、このような多層構造のソース・ドレイン電極7のパターニングはこれら3層をホトリソプロセスと一括ウエットエッチングで行う。バリア層15とモリブデン酸窒化膜18の膜厚の合計はキャップ層17の膜厚より薄いことが望ましく、さらに、キャップ層17の膜厚の60%以下とすることで、エッチング断面形状を単純なテーパ形状とすることができる。これにより、その上に堆積する第3の絶縁層8の付きまわり(カバレッジ)が向上し、信頼性が上がる。なお、この後、水素終端アニール処理(水素終端化処理)を行う。この終端処理工程でアルミニウム系導電層16のアルミニウム元素がポリシリコン層3に拡散しようとしても、モリブデン酸窒化膜18で阻止される。なお、ソース・ドレイン電極7を構成する各層の膜厚の数値例は以下のとおりである。すなわち、バリア層15とモリブデン酸窒化膜18の膜厚の合計は38nm、アルミニウム系導電層16の膜厚は500nm、キャップ層17の膜厚は75nmである。そして、モリブデン酸窒化膜18の膜厚は10〜20nmである。
【0014】
これまで説明してきたモリブデン酸窒化膜18により、アルミニウム系導電層16よりも下層に形成されるバリア層15とモリブデン酸窒化膜18の膜厚の合計が薄い場合でも十分にアルミニウム元素の拡散の防止を行なうことが可能となる。
【0015】
尚、アルミニウム元素の拡散の原因となる熱処理工程としては、先ほど説明した水素終端化処理が一番影響の大きな原因であるが、2番目に影響の大きいものとしては絶縁膜を形成する時などに用いるCVD工程が上げられる。
【0016】
図4はバリア層に窒素雰囲気中での高速熱処理を施した場合のサンプルをSIMSで測定した結果の説明図であり、参照符号15、16、18は図3に示したバリア層、アルミニウム系導電層、モリブデン酸窒化膜の各領域を示す。図5はバリア層に窒素雰囲気中での高速熱処理を施さない場合のサンプルをSIMSで測定した結果の説明図であり、参照符号15、16は図3に示したバリア層、アルミニウム系導電層の各領域を示す。また、図4および図5において、横軸は深さ(μm)を、縦軸はSIMSで計測した2次イオン強度(cts/sec)を示す。
【0017】
図4では、バリア層15とアルミニウム系導電層16の界面に窒素と酸素の強いピークが見られる。これにより、モリブデン酸窒化膜18の存在が確認できる。これに対し、図5に示した窒素雰囲気中での高速熱処理を施さない場合にはモリブデンまたはモリブデン合金のバリア層15とアルミニウム系導電層16の界面に酸素の弱いピークが現れるが、窒素はほとんど存在しないことが分かる。
【0018】
また、図4および図5で示されるサンプルのそれぞれを終端アニール処理すると、図5のサンプルではポリシリコン層へのアルミニウム元素の拡散が認められたが、図4のサンプルではポリシリコン層へのアルミニウム元素の拡散は認められなかった。
【0019】
また、図示はしていないが、別の実験により、モリブデン窒化膜のみではモリブデン酸窒化膜に比べてアルミニウム元素の拡散防止の効果が不十分であることが確認されている。具体的には、バリア層15を窒素雰囲気中で高速熱処理した後、水により洗浄することにより、モリブデン酸窒化膜18からモリブデンの酸化物を水に溶かして、モリブデン窒化膜とした。その後、アルミニウム系導電層16をスパッタし、終端アニール処理したところ、ポリシリコン層へのアルミニウム元素の拡散が認められた。
【0020】
以上の実験により、バリア層15とモリブデン酸窒化膜18の膜厚の合計を小さくしても、モリブデン酸窒化膜18によるアルミニウム元素の拡散防止の効果によって十分なバリア性を有することが確認された。
【0021】
図6はアルミニウム系導電層とバリア層とモリブデン酸窒化膜およびキャップ層の4層一括ウエットエッチング処理後におけるバリア層とモリブデン酸窒化膜の膜厚の合計およびキャップ層の膜厚によるエッチング断面形状の説明図であり、図6(a)はバリア層とモリブデン酸窒化膜の膜厚の合計=キャップ層の膜厚とした場合、図6(b)はバリア層とモリブデン酸窒化膜の膜厚の合計>キャップ層の膜厚とした場合、図6(c)はバリア層とモリブデン酸窒化膜の膜厚の合計<キャップ層の膜厚とした場合である。
【0022】
図6(a)に示したように、バリア層とモリブデン酸窒化膜の膜厚の合計=キャップ層の膜厚とした場合は、バリア層15とモリブデン酸窒化膜18とキャップ層17のエッチングレートはアルミニウム系導電層16より高いため、アルミニウム系導電層16はテーパ形状とはならない。また、図6(b)に示したように、バリア層とモリブデン酸窒化膜の膜厚の合計>キャップ層の膜厚とした場合、バリア層15とモリブデン酸窒化膜18がアルミニウム系導電層16に対して大幅に入り込み、同様にアルミニウム系導電層16はバリア層15とモリブデン酸窒化膜18の膜厚の合計より膜厚の薄いキャップ層17側に偏った断面形状となって、テーパ形状とはならない。
【0023】
これらに対し、図6(c)に示したように、バリア層とモリブデン酸窒化膜の膜厚の合計<キャップ層の膜厚とした場合は、バリア層15とモリブデン酸窒化膜18はアルミニウム系導電層16とほぼ同程度のエッチングレートとなり、単純なテーパ形状となる。したがって、バリア層とモリブデン酸窒化膜の膜厚の合計を前記キャップ層の膜厚より薄くすることで、その上に堆積する第3の絶縁層8の付きまわり(カバレッジ)が向上し、信頼性が上がる。このように、モリブデン又はモリブデン合金からなるバリア層15とモリブデン酸窒化膜18を薄膜とすることでアルミニウム系導電層16とほぼ同程度のエッチングレートとすることが可能となる。
【0024】
図7は本発明による液晶表示装置の他の実施例を説明する半透過型液晶表示装置の一画素を構成する薄膜トランジスタ部分の模式断面図である。図1と同様に、この半透過型液晶表示装置は、絶縁基板1上に薄膜トランジスタのソース・ドレイン電極7の一方に透明電極9を有する構造迄は図1と同一である。図中に矢印Aで示す部分の構成は図2、図3と同様である。本実施例では、透明電極9を形成後に有機絶縁層10を成膜し、透明電極9に一部を接続して有機絶縁層10を介して形成された反射電極11を形成する。透明電極9の反射電極11とは重ならない部分は透過型の画素電極となり、反射電極11で反射型の液晶表示装置となる。そして、反射電極11と透明電極9とで半透過型の液晶表示装置となる。なお、透明電極9を反射電極とし、この反射電極の一部に開口を設け、あるいは透明電極9に替えて反射電極を形成し、この反射電極の一部に開口を設けて半透過型の液晶表示装置とすることもできる。
【0025】
図8は本発明による表示装置の製造方法を説明する工程図、図9は図8のソース・ドレイン電極形成工程の詳細工程の説明図である。図8において、先ず、絶縁基板を受け入れ、これを洗浄する(P−1)。洗浄した絶縁基板に下地膜(p−SiN、p−SiO)を成膜すると共にアモルファスシリコン(a−Si)を成膜する(P−2)。これを脱H2 アニール処理し(P−3)、エキシマレーザアニール(ELA結晶化)してポリシリコン膜とする(P−4)。ポリシリコン膜にホト工程・エッチング工程・レジスト除去工程を施してポリシリコン層をパターニングする(ポリシリコン加工)(P−5)。
【0026】
パターニングしたポリシリコン層にゲート絶縁層(第1の絶縁層)を形成し(P−6)、ポリシリコン層にイオン打ち込み(Eインプラ)を行う(P−7)。ポリシリコン層の所定に位置にゲート電極をスパッタし(P−8)、ホト工程・エッチング工程を施してゲート電極を加工する(P−9)。その後、レジスト塗布とホトパターニングでマスクを形成しイオン打ち込み(Nインプラ)(P−10)、レジスト除去(P−11)、イオン打ち込み(NMインプラ)(P−12)、p−SiOからなる第2の絶縁層形成(P−13)、活性化アニール(P−14)、ホト工程・エッチング工程・レジスト除去でソース・ドレイン(S/D)電極間コンタクトホール加工を行う(P−15)。
【0027】
コンタクトホール加工後、ソース・ドレイン電極形成工程(P−16)に入る。このソース・ドレイン電極形成工程(P−16)は図9に示したように、先ずバリア層(モリブデン又はモリブデン合金、図9ではモリブデン合金(Mo合金))のスパッタ工程(P−161)、高速熱アニール(RTA)処理工程(P−162)、アルミニウム系導電層スパッタ工程(図ではAl合金スパッタ)(P−163)、キャップ層(図ではMo合金)スパッタ工程(P−164)を施す。なお、アルミニウム系導電層スパッタ工程(P−163)とキャップ層スパッタ工程(P−164)はこの順で連続スパッタする。
【0028】
ソース・ドレイン電極形成工程後、ホト工程・エッチング工程・レジスト除去工程でソース・ドレイン電極を加工し(P−17)、その上にp−SiNからなる第3の絶縁層を形成する(P−18)。これをH2 アニール(水素終端化処理)し(P−19)、その上層に有機絶縁層(図では有機パス膜)を形成し(P−20)、ホト工程・エッチング工程でソース・ドレイン電極用のコンタクトホールを加工する(P−21)。
【0029】
コンタクトホールを介してソース・ドレイン電極に接続した透明電極をスパッタで成膜し(P−22)、ホト工程・エッチング工程・レジスト除去工程を経て透明電極を加工し(P−23)、アクティブ・マトリクス基板を完成する。なお、液晶表示装置の場合は、このアクティブ・マトリクス基板と対向基板を貼り合わせ、その貼り合わせ間隙に液晶を封止する。
【0030】
図10〜図12は図8〜図9で説明した本発明による表示装置の製造方法をさらに模式的に説明する要部断面であり、図11は図10に続き、図12は図11に続く工程図における断面を示す。図10において、ガラスを好適とする絶縁基板1上に下地層(1層目SiN、2層目SiO)を成膜し、その上にアモルファスシリコン(a−Si)層12を成膜する(A)。アモルファスシリコン層12をELA(エキシマレーザアニール)で結晶化(ポリシリコン化)する(B)。このポリシリコン層12をホト工程・エッチング工程で所定の島形状のポリシリコン層3にパターニングする(C)。パターニングしたポリシリコン層3上に第1の絶縁層4であるゲート絶縁層(TEOS)を形成する(D)。この上にゲート電極となる電極層を成膜し(E)、ホト工程・エッチング工程でゲート電極5を形成する(F)。
【0031】
図11において、ゲート電極5を覆ってSiOからなる第2の絶縁層6を形成する(G)。この第2の絶縁層6とゲート絶縁層4を貫通するコンタクトホール13を加工する(H)。そして、第2の絶縁層6の上層にソース・ドレイン電極層を成膜する(I)。このソース・ドレイン電極の成膜は、前記図9で説明した工程を含む。ソース・ドレイン電極層にホト工程・エッチング工程を施してソース・ドレイン電極7をパターニングする(J)。ソース・ドレイン電極7を覆って第3の絶縁層8を形成する(K)。
【0032】
図12において、第3の絶縁層8の上層に有機絶縁層10を形成し(L)、一方のソース・ドレイン電極7に対向する位置にコンタクトホール14を加工する(M)。有機絶縁層10の上に透明電極9を成膜し、コンタクトホール14を通して一方のソース・ドレイン電極7に接続する(N)。こうしてアクティブ・マトリクス基板が得られる。
【0033】
なお、ここでは、代表的な表示装置として全透過型の表示装置の製造方法を説明したが、図7に示した半透過型の表示装置もソース・ドレイン電極の形成工程までは図10〜図12と同様であり、反射電極を形成するに至る工程が若干異なる。
【0034】
以上の各実施例では、液晶表示装置のアクティブ・マトリクス基板を例として説明したが、本発明はこれに限るものではなく、例えば有機EL表示装置など、アクティブ・マトリクス基板を有する表示装置全般に適用できることは言うまでもない。
【0035】
【発明の効果】
以上説明したように、本発明によれば、特に低温ポリシリコンと接するソース・ドレイン電極にアルミニウム系導電層を用いた場合の加熱工程におけるポリシリコン層へのアルミニウム元素の拡散を防止し、表示不良の発生を回避した信頼性の高い表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の1実施例を説明する透過型液晶表示装置の一画素を構成する薄膜トランジスタ部分の模式断面図である。
【図2】図1の矢印A部分の拡大断面図である。
【図3】図2の矢印B部分の拡大断面図である。
【図4】バリア層に窒素雰囲気中での高速熱処理を施した場合のサンプルをSIMSで測定した結果の説明図である。
【図5】バリア層に窒素雰囲気中での高速熱処理を施さない場合のサンプルをSIMSで測定した結果の説明図である。
【図6】アルミニウム系導電層とバリア層とモリブデン酸窒化膜およびキャップ層の4層一括ウエットエッチング処理後におけるバリア層とモリブデン酸窒化膜の膜厚の合計およびキャップ層の膜厚によるエッチング断面形状の説明図である。
【図7】本発明による液晶表示装置の他の実施例を説明する半透過型液晶表示装置の一画素を構成する薄膜トランジスタ部分の模式断面図である。
【図8】本発明による表示装置の製造方法を説明する工程図である。
【図9】図8のソース・ドレイン電極形成工程の詳細工程の説明図である。
【図10】本発明による表示装置の製造方法をさらに模式的に説明する要部断面である。
【図11】本発明による表示装置の製造方法をさらに模式的に説明する図10に続く要部断面図である。
【図12】本発明による表示装置の製造方法をさらに模式的に説明する図11に続く要部断面図である。
【符号の説明】
1・・・・絶縁基板、2・・・・下地層、3・・・・ポリシリコン層、4・・・・ゲート絶縁層、5・・・・ゲート電極、6・・・・第2の絶縁層、7・・・・ソース・ドレイン電極、8・・・・第3の絶縁層、9・・・・透明電極(ITO)、10・・・・有機絶縁層、11・・・・反射電極、15・・・・バリア層、16・・・・アルミニウム系導電層、17・・・・キャップ層、18・・・・モリブデン酸窒化膜。
Claims (8)
- 下地層を表面に有する絶縁基板と、前記下地層上に形成されたポリシリコン層と、前記ポリシリコン層を覆う第1の絶縁層を介して形成されたゲート電極と、前記ゲート電極を覆う第2の絶縁層と、前記第2の絶縁層上に形成されて当該第2の絶縁層と前記第1の絶縁層を貫通して前記ポリシリコン層に接する一対のソース・ドレイン電極と、前記ソース・ドレイン電極を覆う第3の絶縁層を少なくとも有する薄膜トランジスタ基板を具備した表示装置であって、
前記ソース・ドレイン電極は、アルミニウムまたはアルミニウム合金からなる導電層の上層に形成されて前記第3の絶縁層に接するモリブデンまたはモリブデン合金からなるキャップ層、および前記導電層の下層に形成されて前記ポリシリコン層と接するモリブデンまたはモリブデン合金からなるバリア層を有すると共に、前記バリア層の前記導電層と接する表面にモリブデン酸窒化膜を有することを特徴とする表示装置。 - 前記バリア層と前記モリブデン酸窒化膜の膜厚の合計が前記キャップ層の膜厚より薄いことを特徴とする請求項1に記載の表示装置。
- 前記バリア層と前記モリブデン酸窒化膜の膜厚の合計が前記キャップ層の膜厚の60%以下であることを特徴とする請求項2に記載の表示装置。
- 前記第3の絶縁層の上層に有機絶縁層を有し、前記有機絶縁層上に形成されて当該有機絶縁層と前記第3の絶縁層を貫通して前記ソース・ドレイン電極の一方に接続する透明電極を具備したことを特徴とする請求項1から3のいずれかに記載の表示装置。
- 前記第3の絶縁層の上層に形成されて当該第3の絶縁層を貫通して前記ソース・ドレイン電極の一方に接続する透明電極と、前記透明電極に一部を接続し、有機絶縁層を介して形成された反射電極を具備したことを特徴とする請求項1から3のいずれかに記載の表示装置。
- 下地層を表面に有する絶縁基板の前記下地層上にポリシリコン層をパターニングするポリシリコンパターン形成工程と、
前記ポリシリコン層を覆う第1の絶縁層を形成する第1絶縁層形成工程と、
前記第1の絶縁層の上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を覆って第2の絶縁層を形成する第2絶縁層形成工程と、
前記第2の絶縁層と前記第1の絶縁層を貫通するコンタクトホールを加工するコンタクトホール加工工程と、
前記第2の絶縁層の上に前記コンタクトホールを通して前記ポリシリコン層に接続するソース・ドレイン電極を形成するソース・ドレイン電極形成工程を含み、
前記ソース・ドレイン電極形成工程より後の工程に熱処理工程を含む表示装置の製造方法であって、
前記ソース・ドレイン電極形成工程が、モリブデンまたはモリブデン合金をスパッタしてバリア層を成膜するバリア層形成工程と、
前記バリア層を窒素雰囲気中で高速熱処理して当該バリア層の表面に酸窒化膜を形成する酸窒化膜形成工程と、
アルミニウムまたはアルミニウム合金層をスパッタして導電層を形成する導電層形成工程と、
前記導電層上にモリブデンまたはモリブデン合金をスパッタしてキャップ層を形成するキャップ層形成工程を有することを特徴とする表示装置の製造方法。 - 前記熱処理工程が、水素終端化処理を含むことを特徴とする請求項6に記載の表示装置の製造方法。
- 前記熱処理工程が、CVD工程を含むことを特徴とする請求項6に記載の表示装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003002834A JP4316896B2 (ja) | 2003-01-09 | 2003-01-09 | 表示装置とその製造方法 |
US10/742,896 US6933525B2 (en) | 2003-01-09 | 2003-12-23 | Display device and manufacturing method of the same |
CNB2004100001602A CN1295549C (zh) | 2003-01-09 | 2004-01-08 | 显示装置及其制造方法 |
US11/180,658 US7479451B2 (en) | 2003-01-09 | 2005-07-14 | Display device manufacturing method preventing diffusion of an aluminum element into a polysilicon layer in a heating step |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003002834A JP4316896B2 (ja) | 2003-01-09 | 2003-01-09 | 表示装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004214581A true JP2004214581A (ja) | 2004-07-29 |
JP4316896B2 JP4316896B2 (ja) | 2009-08-19 |
Family
ID=32708883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003002834A Expired - Fee Related JP4316896B2 (ja) | 2003-01-09 | 2003-01-09 | 表示装置とその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6933525B2 (ja) |
JP (1) | JP4316896B2 (ja) |
CN (1) | CN1295549C (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124340A (ja) * | 2006-11-14 | 2008-05-29 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2008530797A (ja) * | 2005-02-14 | 2008-08-07 | ハネウェル・インターナショナル・インコーポレーテッド | 可撓性アクティブマトリックスディスプレィバックプレーンおよび方法 |
US7582501B2 (en) | 2006-03-15 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor panel and manufacturing method thereof |
WO2013080247A1 (ja) * | 2011-11-29 | 2013-06-06 | パナソニック株式会社 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
KR20160028074A (ko) * | 2014-09-02 | 2016-03-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 패널 |
JPWO2016111125A1 (ja) * | 2015-01-08 | 2017-10-12 | リンテック株式会社 | 熱電変換装置及び蓄電システム |
JP2017532443A (ja) * | 2014-08-20 | 2017-11-02 | プランゼー エスエー | 薄膜部品の金属被覆、その製造方法及びスパッタリングターゲット |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030122987A1 (en) * | 2001-12-28 | 2003-07-03 | Myung-Joon Kim | Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof |
JP4316896B2 (ja) * | 2003-01-09 | 2009-08-19 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法 |
KR100623247B1 (ko) * | 2003-12-22 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
KR101052960B1 (ko) * | 2004-04-29 | 2011-07-29 | 엘지디스플레이 주식회사 | 반투과형 폴리실리콘 액정표시소자 제조방법 |
KR101107981B1 (ko) | 2004-09-03 | 2012-01-25 | 삼성전자주식회사 | 표시 장치용 기판, 액정 표시 장치 및 그 제조방법 |
KR100667087B1 (ko) * | 2005-09-30 | 2007-01-11 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
JP4713433B2 (ja) * | 2006-05-15 | 2011-06-29 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ |
US7851352B2 (en) * | 2007-05-11 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd | Manufacturing method of semiconductor device and electronic device |
US8074931B2 (en) * | 2007-11-12 | 2011-12-13 | The Boeing Company | Drogue deploying/retrieval device, system, and method |
US7635864B2 (en) | 2007-11-27 | 2009-12-22 | Lg Electronics Inc. | Organic light emitting device |
JP5363009B2 (ja) * | 2008-02-29 | 2013-12-11 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
JP5468287B2 (ja) * | 2009-04-07 | 2014-04-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN102483549A (zh) * | 2009-08-21 | 2012-05-30 | 夏普株式会社 | 液晶显示装置和液晶显示装置的制造方法 |
KR101715658B1 (ko) * | 2012-05-11 | 2017-03-13 | 고쿠리츠다이가쿠호우진 도쿄다이가쿠 | 폴리올레핀류 합성용 촉매 |
CN103489900B (zh) * | 2013-09-04 | 2016-05-04 | 京东方科技集团股份有限公司 | 一种阻挡层及其制备方法、薄膜晶体管、阵列基板 |
CN103956386A (zh) * | 2014-04-11 | 2014-07-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
CN109979946B (zh) * | 2019-03-15 | 2021-06-11 | 惠科股份有限公司 | 一种阵列基板及其制造方法和显示面板 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US573134A (en) | 1896-12-15 | Thermostat | ||
US5061985A (en) * | 1988-06-13 | 1991-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
US5304829A (en) * | 1989-01-17 | 1994-04-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor device |
US5495121A (en) * | 1991-09-30 | 1996-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US5559344A (en) * | 1992-01-31 | 1996-09-24 | Hitachi, Ltd. | Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same |
US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
JP3302240B2 (ja) | 1995-11-28 | 2002-07-15 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
TW531684B (en) * | 1997-03-31 | 2003-05-11 | Seiko Epson Corporatoin | Display device and method for manufacturing the same |
KR100303140B1 (ko) * | 1998-12-12 | 2002-05-13 | 구본준, 론 위라하디락사 | 박막트랜지스터제조방법 |
JP3916334B2 (ja) | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
KR100317622B1 (ko) * | 1999-03-24 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터 및 그의 제조방법 |
US6362028B1 (en) * | 1999-08-19 | 2002-03-26 | Industrial Technology Research Institute | Method for fabricating TFT array and devices formed |
US6417537B1 (en) * | 2000-01-18 | 2002-07-09 | Micron Technology, Inc. | Metal oxynitride capacitor barrier layer |
US6833883B2 (en) * | 2001-02-13 | 2004-12-21 | Lg. Philips Lcd Co., Ltd. | Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same |
US6573134B2 (en) * | 2001-03-27 | 2003-06-03 | Sharp Laboratories Of America, Inc. | Dual metal gate CMOS devices and method for making the same |
JP3908552B2 (ja) * | 2001-03-29 | 2007-04-25 | Nec液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
TW508830B (en) * | 2001-08-28 | 2002-11-01 | Hannstar Display Corp | Thin film transistor structure having four procedures of mask processing and the manufacturing method |
JP4316896B2 (ja) * | 2003-01-09 | 2009-08-19 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法 |
-
2003
- 2003-01-09 JP JP2003002834A patent/JP4316896B2/ja not_active Expired - Fee Related
- 2003-12-23 US US10/742,896 patent/US6933525B2/en not_active Expired - Lifetime
-
2004
- 2004-01-08 CN CNB2004100001602A patent/CN1295549C/zh not_active Expired - Fee Related
-
2005
- 2005-07-14 US US11/180,658 patent/US7479451B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008530797A (ja) * | 2005-02-14 | 2008-08-07 | ハネウェル・インターナショナル・インコーポレーテッド | 可撓性アクティブマトリックスディスプレィバックプレーンおよび方法 |
US7582501B2 (en) | 2006-03-15 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor panel and manufacturing method thereof |
JP2008124340A (ja) * | 2006-11-14 | 2008-05-29 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法 |
WO2013080247A1 (ja) * | 2011-11-29 | 2013-06-06 | パナソニック株式会社 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
US8653525B2 (en) | 2011-11-29 | 2014-02-18 | Panasonic Corporation | Thin-film transistor and thin-film transistor manufacturing method |
JPWO2013080247A1 (ja) * | 2011-11-29 | 2015-04-27 | パナソニック株式会社 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
JP2017532443A (ja) * | 2014-08-20 | 2017-11-02 | プランゼー エスエー | 薄膜部品の金属被覆、その製造方法及びスパッタリングターゲット |
US11047038B2 (en) | 2014-08-20 | 2021-06-29 | Plansee Se | Metallization for a thin-film component, process for the production thereof and sputtering target |
KR20160028074A (ko) * | 2014-09-02 | 2016-03-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 패널 |
KR102223139B1 (ko) * | 2014-09-02 | 2021-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 패널 |
JPWO2016111125A1 (ja) * | 2015-01-08 | 2017-10-12 | リンテック株式会社 | 熱電変換装置及び蓄電システム |
Also Published As
Publication number | Publication date |
---|---|
US7479451B2 (en) | 2009-01-20 |
US20050250273A1 (en) | 2005-11-10 |
CN1295549C (zh) | 2007-01-17 |
JP4316896B2 (ja) | 2009-08-19 |
US20040135143A1 (en) | 2004-07-15 |
CN1517752A (zh) | 2004-08-04 |
US6933525B2 (en) | 2005-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4316896B2 (ja) | 表示装置とその製造方法 | |
KR100659921B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
US7554118B2 (en) | Thin film transistor, flat panel display having the same and a method of fabricating each | |
US7294924B2 (en) | Flat panel display device and method of fabricating the same | |
KR100540947B1 (ko) | 표시장치와그제조방법 | |
US7528410B2 (en) | Semiconductor device and method for manufacturing the same | |
US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
JP2007300080A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2001203365A (ja) | 薄膜トランジスターの製造方法 | |
JP2002176003A (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 | |
US7166503B2 (en) | Method of manufacturing a TFT with laser irradiation | |
JP4692699B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP2001177097A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH0964364A (ja) | 半導体装置の製造方法 | |
KR100623228B1 (ko) | 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법 | |
US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
KR20020041181A (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
JP2006253307A (ja) | 半導体素子及びその製造方法並びに液晶表示装置 | |
JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
KR100778834B1 (ko) | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 | |
JP2001305578A (ja) | 液晶表示装置 | |
JP2000091592A (ja) | 半導体装置 | |
JP2000077677A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050706 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20051003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051005 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20051005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4316896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140529 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |