JP2004207609A - グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 - Google Patents
グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 Download PDFInfo
- Publication number
- JP2004207609A JP2004207609A JP2002377110A JP2002377110A JP2004207609A JP 2004207609 A JP2004207609 A JP 2004207609A JP 2002377110 A JP2002377110 A JP 2002377110A JP 2002377110 A JP2002377110 A JP 2002377110A JP 2004207609 A JP2004207609 A JP 2004207609A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- reference potential
- grid array
- signal
- array package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】グリッドアレイパッケージにバス配線のような複数のデジタル信号配線が接続された場合、信号配線の特性インピーダンスの不整合により、信号の反射や減衰のため信号の品質を損なっていた。
【解決手段】複数の信号配線を介してデジタル信号を送受信するグリッドアレイパッケージにおいて、インターポーザ部に複数の信号配線に対する基準電位配線を設け、基準電位配線にはインターボーザ部に搭載された複数の終端抵抗部品が接続されており、基準電位配線は該複数の終端抵抗部品を介して複数の信号配線のそれぞれと接続されている。また基準電位配線はグリッドアレイパッケージをプリント配線板に実装した際に、複数の信号配線をまたぐように形成されている。
【選択図】 図１
【解決手段】複数の信号配線を介してデジタル信号を送受信するグリッドアレイパッケージにおいて、インターポーザ部に複数の信号配線に対する基準電位配線を設け、基準電位配線にはインターボーザ部に搭載された複数の終端抵抗部品が接続されており、基準電位配線は該複数の終端抵抗部品を介して複数の信号配線のそれぞれと接続されている。また基準電位配線はグリッドアレイパッケージをプリント配線板に実装した際に、複数の信号配線をまたぐように形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板の構造及び配線に関する。
【０００２】
【従来の技術】
従来、ＤＤＲメモリやＳＲＡＭなどに用いているＳＳＴＬやＨＳＴＬ（ＥＩＡ／ＪＥＤＥＣ Ｓｔａｎｄａｒｄ：ＪＥＳＤ８−６）のように、低電圧で１００ＭＨｚを超える信号伝送が可能なインターフェースは、送受信するデジタル信号の品質を確保しなければならない。そのため、従来受信する半導体部品側の信号配線は、図１０に示す様に、駆動電圧（ＶＣＣＯ）とは別の基準電位（ＶＴＴ）に終端抵抗を介して接続されていた。図中１００はプリント回路板である。１０１は多層のプリント配線板であり、１０２はプリント配線板１０１に実装されたデジタル信号を受信するグリッドアレイパッケージである。１０３はデジタル信号が伝送される信号配線で、ここでは４本の配線が設けられている。１０４は前述の信号配線１０３にその一端が接続された終端抵抗部品であり、伝送されるデジタル信号のインピーダンス特性に応じた抵抗値を有している。終端抵抗部品１０４の抵抗値は、通常４０Ω〜１２０Ω程度のものが使用される。１０５はスルーホールであり、終端抵抗部品１０４の他端と配線１０６を介して接続されている。信号配線１０３は、終端抵抗部品１０４、スルーホール１０５を介して、他の配線層に設けられた不図示の電位の安定に十分な面積を持つ基準電位配線と接続されている。１０７はグラウンド配線であり、プリント配線板１０１の表面層の、半導体部品１０２、信号配線１０３、終端抵抗１０４、配線１０６以外の部分に形成されている。
【０００３】
しかしながら信号の高速化が進むに連れ、前述のＳＳＴＬやＨＳＴＬの高速信号インターフェースでは、信号の反射や減衰による電磁波ノイズの発生や、信号の品質低下が大きな問題となっている。そのため、プリント配線板の配線設計時に信号配線全域においてグラウンド配線との間の特性インピーダンスを一定に保つ事が重要となっている。
【０００４】
一般にプリント配線板上の信号配線の特性インピーダンスは、用いられているプリント配線板の配線構造によって異なる。図１１はマイクロストリップ構造の信号配線の断面図であり、図中１１１は信号配線、１１２はグラウンド配線、１１３は誘電体である。この時に信号配線１１１の特性インピーダンスＺは、配線幅ｗ、層間ｈ、配線厚ｔ、誘電率εとすると
【０００５】
【外１】
で表すことができる。
【０００６】
また、図１２はコプレーナストリップ構造の信号配線の断面図であり、図中１２１は信号配線、１２２はグラウンド配線、１２３は誘電体である。この時に信号配線１２１の特性インピーダンスＺは、配線幅ｗ、配線間隔ｓ、誘電体厚ｈ、配線厚ｔ、誘電率εとすると
【０００７】
【外２】
で表すことができる。
【０００８】
（式１）（式２）から分かるように、信号配線の特性インピーダンスは信号配線の配線幅、グラウンド配線との間のクリアランス、配線を施す配線層の層間距離、層間の材料特性により定まる。通常、配線層の層間距離や配線層間の誘電体の材料特性はあらかじめ定まっているため、信号配線の特性インピーダンスは、信号配線の配線幅やグラウンド配線との間のクリアランスにより定まる。
【０００９】
従って、信号配線の特性インピーダンスを信号配線全域に亙って一定に保つためには、信号配線の配線幅やグラウンド配線との間のクリアランスを一定しなければならない。
【００１０】
また終端抵抗部品は、信号配線から分岐した配線で接続するので、分岐接続の場所の違いによる反射の影響を少なくするためには、信号配線のグリッドアレイパッケージに搭載されたＩＣへの入力端子の近くに配置すればするほどその効果が大きくなる。
【００１１】
しかしながら、前述の図１０に示したようなプリント配線板１０１上に終端抵抗１０５を配置し、終端抵抗１０５を介して信号配線１０３と基準電位と接続する場合では、終端抵抗１０５を配置するために、配置する箇所では信号配線１０３の配線同士や信号配線とグラウンド配線のクリアランスが広がってしまう事が多い。そのため、信号配線のインピーダンスを一定に保つことができず、信号の反射や減衰を引き起こす要因となってしまう。
【００１２】
また終端抵抗部品１０４は、終端抵抗部品を配置するスペースを確保するため、必ずグリッドアレイパッケージからある一定の距離（矢印Ａ）の長さの配線を介して接続しなければならない。またこの距離（矢印Ａ）は、信号配線１０３が高密度になればなるほど長くしなければならない。そのため、終端抵抗部品１０４の効果がうすれ、伝送する信号の反射や減衰が発生してしまう。
【００１３】
そこで、特開平１１−３５４６７４には、グリッドアレイパッケージの実装面側に、半田ボールの周囲を囲む格子状に溝を形成し、その溝に終端抵抗部品を搭載することが記載されている。これにより、終端抵抗部品を信号配線のグリッドアレイパッケージに搭載されたＩＣへの入力端子の直近に配置することができるため、回路の低ノイズ化を実現できる。また、プリント配線板に配線形成し、追加部品を搭載する必要がなくなり、実装面積の低減と作業の容易化を図ることもできる。
【００１４】
【発明が解決しようとする課題】
近年、信号の高速化に伴い、バス配線等による複数の信号配線を設ける事が増えている。前述の特開平１１−３５４６７４に示した従来の技術において、終端抵抗部品は、半田ボールを介してプリント配線板の基準電位と接続することになる。これをグリッドアレイパッケージに複数の信号配線が接続される形態に応用する場合、グリッドアレイパッケージの実装面側に搭載された複数の終端抵抗部品の各々に接続された半田ボールを、プリント配線板の基準電位と接続しなければならない。そのため、複数の半田ボールのすべてに対して基準電位となる配線を設けなければならない。
【００１５】
しかしながら、グリッドアレイパッケージの実装面側にあたるプリント配線板の領域は、各グリッドの間を利用して信号配線が複雑に引き出されている。そのため配線が非常に密集した状態となっている。この配線が密集した領域に、更に基準電位となる配線を形成する事は非常に困難であり、プリント配線板の回路設計の自由度を大きく損なうものである。また基準電位となる配線を形成する事は、終端抵抗の数が増えれば増えるほどより困難になる。特に複数の配線のうち、内側に位置する信号配線に対しては、基準電位の配線を接続することが不可能な場合も考えられる。また、基準電位の配線が非常に細く屈曲した複雑な配線にする事は、配線自体のインピーダンスやインダクタンスが変化しやすく、基準電位の電圧電圧変動の要因ともなるので、好ましい形態とは言えない。また、各終端抵抗部品に対する基準電位の配線の接続状態が、終端抵抗部品毎に異なってしまうため、終端抵抗までの特性が一定せず、各信号配線の分岐部分の反射特性がばらつく事もあった。また、各信号配線の配線長が異なり、反射特性も異なるため、信号の到達するタイミングにずれが生じてしまい、スキュー等の問題も発生する。
【００１６】
また、基準電位をスルーホールを介した他の配線層に設けることも可能であるが、通常スルーホールの径は配線よりも太いため、今度は複数のスルーホールを設けるための領域が必要となる。そのため、やはりプリント配線板の設計の自由度を大きく損なうものとなる。また複数のスルーホールが連続して形成されると、完全に領域が分離された状態になり、回路設計の自由度を大きく損なうものとなる。
【００１７】
【課題を解決するための手段】
前記の課題を解決するため本発明においては、ＩＣパッケージ部と該ＩＣパッケージ部が搭載されたインターポーザ部とを有し、複数の信号配線を介してデジタル信号を送受信するグリッドアレイパッケージにおいて、該インターポーザ部に該複数の信号配線に対する基準電位配線を設け、該基準電位配線には該インターボーザ部に搭載された複数の終端抵抗部品が接続されており、該基準電位配線は該複数の終端抵抗部品を介して該複数の信号配線のそれぞれと接続されているグリッドアレイパッケージを提供している。
【００１８】
また本発明においては、前記インターポ−ザ部には第１、第２のスルーホールが形成されており、前記信号配線は第１のスルーホールを介して前記ＩＣパッケージ部と接続されており、前記終端抵抗部品は第２のスルーホールを介して前記信号配線と接続されているグリッドアレイパッケージを提供している。
【００１９】
また本発明においては、前記インターポ−ザ部には第３のスルーホールが形成されており、前記信号配線は第３のスルーホールを介して前記ＩＣパッケージ部及び前記終端抵抗部品と接続されているグリッドアレイパッケージを提供している。
【００２０】
また本発明においては、前記基準電位配線は、外部の基準電位配線と接続するための接続部が形成されているグリッドアレイパッケージを提供している。
【００２１】
また本発明においては、前記接続部は、前記インターポーザに形成されたスルーホールであることグリッドアレイパッケージを提供している。
【００２２】
また本発明においては、ＩＣパッケージ部と該ＩＣパッケージ部が搭載されたインターポーザ部とを有するグリッドアレイパッケージを、複数のデジタル信号を送受信する信号配線を有するプリント配線板に実装したプリント回路板において、該インターポーザ部には、該複数の信号配線に対する長尺状の第１の基準電位配線が該複数の信号配線をまたぐように設けられており、該複数の信号配線のそれぞれと該第１の基準電位配線は、該インターボーザ部に搭載された複数の終端抵抗部品を介して接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２３】
また本発明においては、前記インターポ−ザ部には第１、第２のスルーホールが形成されており、前記信号配線は第１のスルーホールを介して前記ＩＣパッケージ部と接続されており、前記終端抵抗部品は第２のスルーホールを介して前記信号配線と接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２４】
また本発明においては、前記インターポ−ザ部には第３のスルーホールが形成されており、前記信号配線は第３のスルーホールを介して前記ＩＣパッケージ部及び前記終端抵抗部品と接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２５】
また本発明においては、前記プリント配線板には、前記基準電位配線よりも面積の大きい第２の基準電位配線が形成されており、前記第１の基準電位配線は該複数の信号配線をまたいだ少なくとも一方の端部において、第２の基準電位配線と接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２６】
また本発明においては、前記第１の基準電位配線と前記第２の基準電位配線とは、前記インターポーザに形成されたスルーホールを介して接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２７】
また本発明においては、前記プリント配線板は、複数層からなる多層プリント配線板であり、前記第２の基準電位配線は、前記プリント配線板の部品を実装する層とは異なる層に形成されており、スルーホールにより前記第１の基準電位配線と接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２８】
【発明の実施の形態】
次に、本発明の実施の形態を、図面を参照して説明する。
【００２９】
（第１の実施の形態）
図１、図２、図３は本発明の第１の実施の形態を示している。図１はグリッドアレイパッケージをプリント配線板に実装したプリント回路板の斜視図であり、図２はその上面図であり、図３は実装部を拡大した断面図である。
【００３０】
図中１はプリント回路板であり、２はプリント配線板である。３はグリッドアレイパッケージであり、ＩＣチップ４が内蔵されたＩＣパッケージ部５と、ＩＣパッケージ部５と複数の半田ボール２１により電気的に接続されている基板となるインターポーザ部６とにより形成されている。インターポーザ部６には複数のスルーホール２２が形成されており、上面のＩＣパッケージ部５と半田ボール２１を介して電気的に接続された配線２３を下面側に引き出している。７はプリント配線板２の上面に形成された高速デジタル信号を伝送する複数の信号配線である。信号配線７はスルーホール２２の下端部に形成された半田ボール２４により、グリッドアレイパッケージ３と接続される。８はインターポーザ部６の上面のＩＣパッケージ部５の外側にあたる部分に設けられた複数の終端抵抗部品である。終端抵抗部品８は一端がインターポーザ部６の上面に設けられた配線２５に接続されている。配線２５はインターポーザ部６に設けられたスルーホール２６及びインターポーザ部６の下面に位置する半田ボール２７を介して信号配線７に接続されている。終端抵抗部品８はお互いが平行に形成された信号配線７の各々に接続されるため、信号配線７の真上に各々が並行に配置されている。これにように配置することで、複数の終端抵抗部品８を信号配線７のグリッドアレイパッケージ３への入力端子である半田ボール２４の近くに配置する事ができる。
【００３１】
９はインターポーザ部６の上面に設けられた基準電位となる基準電位配線であり、並行して配置された複数の終端抵抗部品８の他端が接続されている。従って基準電位配線９は複数の信号配線７をまたぐようにして形成された長尺状をなしている。１０はプリント配線板２の上面の信号配線７の両側に設けられた基準電位配線９よりも大きい基準電位配線であり、不図示のプリント配線板内のグランド配線層やシャーシに接続されており、非常に安定した電位を有している。基準電位配線１０は導電性の接続用部材１１により、基準電位配線９に設けられた接続用ランド１２と接続されている。基準電位配線１０は信号配線７の配線を妨げないように配置する必要があるため、信号配線７の両側に設けられており、基準電位配線９との接続は、長尺の両端において行われる。
【００３２】
このようにして、信号配線７は半田ボール２７、スルーホール２６、配線２５、終端抵抗部品８、基準電位配線９、接続用ランド１２、接続用部材１１を介して基準電位配線１０と接続され終端されている。たとえば、高速バス信号配線７の駆動電圧が１．５Ｖであり、特性インピーダンスが５０Ωである場合、基準電位配線９、１０の基準電圧を０．７５Ｖとし、終端抵抗部品８には５０Ωの抵抗値を有する部品を使用する事で、高速バス信号配線７を終端する事ができる。尚プリント配線板２の信号配線７、グリッドアレイパッケージ３の実装部、基準電位配線１０の周囲の領域には、通常グラウンド配線１３が形成されている。
【００３３】
尚、基準電位配線９と基準電位配線１０は接続用部材１１により接続されているが、本実施の形態はそれに限られるものではなく、スルーホールを介して接続しても良い。図４はその時のプリント回路板の斜視図であり、図５は基準電位配線９と基準電位配線１０の接続状態を示した断面図である。図４、５において図１、図３と同じ部材には同じ符号を付している。基準電位配線９はインターポーザ部６に形成されたスルーホール２８とその下端面に配置された半田ボール２９により、基準電位配線１０と電気的に接続されている。スルーホール２８と半田ボール２９を使用することにより接続用部材１１が不要になる。また、スルーホール２８は他のスルーホール２２、２６と同時に形成する事ができ、半田ボール２９は他の半田ボール２４、２７と同様に配置し接続する事ができる。そのため、他の実装プロセス等を行う必要がなく非常の簡単に、低コストで基準電位配線９と基準電位配線１０を接続する事ができる。
【００３４】
また、基準電位配線９と基準電位配線１０の接続部は、長尺状の基準電位配線９の両端に形成されているが、本実施の形態はそれに限られるものではなく、どちらか一方の端にのみ形成して良い。ただし、一方の端の場合は両端の場合に比べて、電位の安定度は低くなる。
【００３５】
また、基準電位配線９は長尺状のものが１つ形成されているが、本実施の形態はそれに限られるものではなく、２つ以上の複数個形成してもかまわない。たとえば、図６に示すように、図１における基準電位配線９を長尺方向に２つに分割した基準電位配線９−１，９−２を形成し、それぞれを接続用部材１１により異なる基準電位配線１０と接続するようにしてもかまわない。
【００３６】
また、基準電位配線１０はプリント配線板２の上面層に形成されているが、本実施の形態はそれに限られるものではなく、多層のプリント配線板を用い、上面層とは異なる層に基準電位層を形成し、スルーホールを介して接続しても良い。この場合、基準電位配線９と基準電位配線１０の接続部を高速バス信号配線７の中央部において形成してもよい。ただし、高速バス信号配線７の中央部にスルーホールを形成する必要があるため、スルーホールを形成する両側の信号配線の間隔を若干広げておく必要がある。
【００３７】
また、終端抵抗部品８、基準電位配線９、配線２５はインターボーザ部６の上面に形成されているが、本実施の形態はそれに限られるものではなく、インターボーザ部６の下面に形成しても良い。下面に形成することにより、スルーホール２６を形成する必要はない。
【００３８】
以上説明したように本実施の形態においては、終端抵抗がグリッドアレイパッケージのインターボーザ部に配置されているので、ＩＣパッケージ部５の信号入力端子の直近に配置されており、特性インピーダンスの不整合による反射ノイズの発生を抑制する事ができる。また、プリント配線板上の信号配線は全領域に亙って、信号配線の配線幅やグラウンド配線との間のクリアランスを一定に保てことができるため、プリント配線板の特性インピーダンスを一定に保つ事ができ信号品質の確保が可能になる。
【００３９】
また、バス配線等の複数の信号配線を終端する場合においても、プリント配線板上やグリッドアレイパッケージ内に複雑な基準電位配線を設ける必要がなく、またプリント配線板に複数のスルーホールを形成する必要もない。そのため、プリント配線板の領域を規制する事なく、回路設計の自由度を大幅に向上させるものである。
【００４０】
また、終端抵抗部品と接続する基準電位配線は、長尺の配線領域であるため、配線自体に複雑なインピーダンスやインダクタンスを持つ事もなく均一であるため、すべての終端抵抗部品を同じ条件で配置する事ができる。そのため複数の配線であっても、安定した信号配線の終端を行うことができる。
【００４１】
（第２の実施の形態）
図７、図８は、本発明による第２の実施の形態を示している。図６はグリッドアレイパッケージをプリント配線板に実装したプリント回路板の斜視図であり、図７は実装部を拡大した断面図である。図７、図８において、第１の実施の形態を示した図１、図３と同じ部材には同じ符号を付しその説明は省略する。
【００４２】
図７、図８において、インターポーザ部６には複数のスルーホール３２が形成されており、スルーホール３２の下端部に配置された半田ボール３３により信号配線７と接続されている。また、スルーホール３２の上端部に配置された半田ボール３１によりＩＣパッケージ部５と接続されている。また、インターポーザ部６の上面に搭載された複数の終端抵抗部品８の一端は、配線３５により半田ボール３１に接続されている。
【００４３】
尚、図８において終端抵抗８はＩＣパッケージ部５の最外周の半田ボール３１と接続されているが、本実施の形態はそれに限られるものではなく、信号配線７の数が多い場合には、図９に示すグリッドアレイパッケージを上面からＩＣパッケージ部５を透視した平面図のように、ＩＣパッケージ部５の最外周以外の半田ボールと接続する事もできる。
【００４４】
以上のような構成にすることで、前述の第１の実施の形態に比べ、更にＩＣパッケージ部５の信号入力端子の直近に終端抵抗部品８を配置する事ができるため、より反射の影響を小さくすることができ、信号品質の確保が可能になる。また、インターポーザ部の下面に設ける半田ボールの数を、終端抵抗部品８の数と同数だけ減らすことができため、半導体部品および、半導体部品が実装されたプリント回路板のコストを安くすることができる。
【００４５】
【発明の効果】
以上説明したように本発明によれば、ＩＣパッケージ部とＩＣパッケージ部が搭載されたインターポーザ部とを有し、複数の信号配線を介してデジタル信号を送受信するグリッドアレイパッケージにおいて、インターポーザ部に複数の信号配線に対する基準電位配線を設け、基準電位配線にはインターボーザ部に搭載された複数の終端抵抗部品が接続されており、基準電位配線は複数の終端抵抗部品を介して複数の信号配線のそれぞれと接続する事により、終端抵抗部品をＩＣパッケージ５の信号入力端子の直近に配置する事ができ、特性インピーダンスの不整合による反射ノイズの発生を抑制する事ができる。
【００４６】
また、基準電位配線はグリッドアレイパッケージをプリント配線板に実装した際に、複数の信号配線をまたぐように形成することで、容易にプリント配線板の基準電位配線と接続する事ができる。
【００４７】
また、基準電位配線をプリント配線板上の信号配線をまたぐように形成しているため、プリント配線板上の信号配線の、信号配線の全領域に亙って、信号配線の配線幅やグラウンド配線との間のクリアランスを一定に保つことができ、信号の反射や減衰を防止し、プリント配線板の特性インピーダンスを一定に保つ事ができ信号品質の確保が可能になる。
【００４８】
また、バス配線等の複数の信号配線を終端する場合においても、プリント配線板上に複雑な基準電位配線を設ける必要がなく、また複数のスルーホールを形成する必要もないため、プリント配線板の領域を規制する事なく、設計の自由度を大幅に向上させるものである。
【００４９】
また、終端抵抗と接続する基準電位配線は、長尺の配線領域であるため、配線自体に複雑なインピーダンスやインダクタンスを持つ事もなく、すべての終端抵抗部品を全く同じ条件で使用する事が可能となるため、終端抵抗の機能を充分に発揮することができる。
【図面の簡単な説明】
【図１】第１の実施の形態を示すプリント回路板の斜視図
【図２】第１の実施の形態を示すプリント回路板の上面図
【図３】第１の実施の形態を示すプリント回路板の実装部を拡大した断面図
【図４】第１の実施の形態の変形例を示すプリント回路板の斜視図
【図５】第１の実施の形態の変形例を示すプリント回路板の実装部を拡大した断面図
【図６】第１の実施の形態の変形例を示すプリント回路板の斜視図
【図７】第２の実施の形態を示すプリント回路板の斜視図
【図８】第２の実施の形態を示すプリント回路板の実装部を拡大した断面図
【図９】第２の実施の形態のグリッドアレイパッケージを上面からＩＣパッケージ部５を透視した平面図
【図１０】従来例の終端抵抗部品の配置図
【図１１】マイクロストリップ構造の信号配線の断面図
【図１２】ストリップ構造の信号配線の断面図
【符号の説明】
１、１００ プリント回路板
２、１０１ プリント配線板
３、１０２ グリッドアレイパッケージ
４ ＩＣチップ
５ ＩＣパッケージ部
６ インターポーザ部
７、１０３、１１１、１２１ 信号配線
８、１０４ 終端抵抗部品
９、１０ 基準電位配線
１１ 接続用部材
１２ 接続用ランド
１３、１０７、１１２、１２２ グラウンド配線
２１、２４、２７、２９、３１，３３ 半田ボール
２２、２６、２８、３２、１０５ スルーホール
２３、２５、１０６ 配線
１１３、１２３ 誘電体
【発明の属する技術分野】
本発明は、グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板の構造及び配線に関する。
【０００２】
【従来の技術】
従来、ＤＤＲメモリやＳＲＡＭなどに用いているＳＳＴＬやＨＳＴＬ（ＥＩＡ／ＪＥＤＥＣ Ｓｔａｎｄａｒｄ：ＪＥＳＤ８−６）のように、低電圧で１００ＭＨｚを超える信号伝送が可能なインターフェースは、送受信するデジタル信号の品質を確保しなければならない。そのため、従来受信する半導体部品側の信号配線は、図１０に示す様に、駆動電圧（ＶＣＣＯ）とは別の基準電位（ＶＴＴ）に終端抵抗を介して接続されていた。図中１００はプリント回路板である。１０１は多層のプリント配線板であり、１０２はプリント配線板１０１に実装されたデジタル信号を受信するグリッドアレイパッケージである。１０３はデジタル信号が伝送される信号配線で、ここでは４本の配線が設けられている。１０４は前述の信号配線１０３にその一端が接続された終端抵抗部品であり、伝送されるデジタル信号のインピーダンス特性に応じた抵抗値を有している。終端抵抗部品１０４の抵抗値は、通常４０Ω〜１２０Ω程度のものが使用される。１０５はスルーホールであり、終端抵抗部品１０４の他端と配線１０６を介して接続されている。信号配線１０３は、終端抵抗部品１０４、スルーホール１０５を介して、他の配線層に設けられた不図示の電位の安定に十分な面積を持つ基準電位配線と接続されている。１０７はグラウンド配線であり、プリント配線板１０１の表面層の、半導体部品１０２、信号配線１０３、終端抵抗１０４、配線１０６以外の部分に形成されている。
【０００３】
しかしながら信号の高速化が進むに連れ、前述のＳＳＴＬやＨＳＴＬの高速信号インターフェースでは、信号の反射や減衰による電磁波ノイズの発生や、信号の品質低下が大きな問題となっている。そのため、プリント配線板の配線設計時に信号配線全域においてグラウンド配線との間の特性インピーダンスを一定に保つ事が重要となっている。
【０００４】
一般にプリント配線板上の信号配線の特性インピーダンスは、用いられているプリント配線板の配線構造によって異なる。図１１はマイクロストリップ構造の信号配線の断面図であり、図中１１１は信号配線、１１２はグラウンド配線、１１３は誘電体である。この時に信号配線１１１の特性インピーダンスＺは、配線幅ｗ、層間ｈ、配線厚ｔ、誘電率εとすると
【０００５】
【外１】
【０００６】
また、図１２はコプレーナストリップ構造の信号配線の断面図であり、図中１２１は信号配線、１２２はグラウンド配線、１２３は誘電体である。この時に信号配線１２１の特性インピーダンスＺは、配線幅ｗ、配線間隔ｓ、誘電体厚ｈ、配線厚ｔ、誘電率εとすると
【０００７】
【外２】
【０００８】
（式１）（式２）から分かるように、信号配線の特性インピーダンスは信号配線の配線幅、グラウンド配線との間のクリアランス、配線を施す配線層の層間距離、層間の材料特性により定まる。通常、配線層の層間距離や配線層間の誘電体の材料特性はあらかじめ定まっているため、信号配線の特性インピーダンスは、信号配線の配線幅やグラウンド配線との間のクリアランスにより定まる。
【０００９】
従って、信号配線の特性インピーダンスを信号配線全域に亙って一定に保つためには、信号配線の配線幅やグラウンド配線との間のクリアランスを一定しなければならない。
【００１０】
また終端抵抗部品は、信号配線から分岐した配線で接続するので、分岐接続の場所の違いによる反射の影響を少なくするためには、信号配線のグリッドアレイパッケージに搭載されたＩＣへの入力端子の近くに配置すればするほどその効果が大きくなる。
【００１１】
しかしながら、前述の図１０に示したようなプリント配線板１０１上に終端抵抗１０５を配置し、終端抵抗１０５を介して信号配線１０３と基準電位と接続する場合では、終端抵抗１０５を配置するために、配置する箇所では信号配線１０３の配線同士や信号配線とグラウンド配線のクリアランスが広がってしまう事が多い。そのため、信号配線のインピーダンスを一定に保つことができず、信号の反射や減衰を引き起こす要因となってしまう。
【００１２】
また終端抵抗部品１０４は、終端抵抗部品を配置するスペースを確保するため、必ずグリッドアレイパッケージからある一定の距離（矢印Ａ）の長さの配線を介して接続しなければならない。またこの距離（矢印Ａ）は、信号配線１０３が高密度になればなるほど長くしなければならない。そのため、終端抵抗部品１０４の効果がうすれ、伝送する信号の反射や減衰が発生してしまう。
【００１３】
そこで、特開平１１−３５４６７４には、グリッドアレイパッケージの実装面側に、半田ボールの周囲を囲む格子状に溝を形成し、その溝に終端抵抗部品を搭載することが記載されている。これにより、終端抵抗部品を信号配線のグリッドアレイパッケージに搭載されたＩＣへの入力端子の直近に配置することができるため、回路の低ノイズ化を実現できる。また、プリント配線板に配線形成し、追加部品を搭載する必要がなくなり、実装面積の低減と作業の容易化を図ることもできる。
【００１４】
【発明が解決しようとする課題】
近年、信号の高速化に伴い、バス配線等による複数の信号配線を設ける事が増えている。前述の特開平１１−３５４６７４に示した従来の技術において、終端抵抗部品は、半田ボールを介してプリント配線板の基準電位と接続することになる。これをグリッドアレイパッケージに複数の信号配線が接続される形態に応用する場合、グリッドアレイパッケージの実装面側に搭載された複数の終端抵抗部品の各々に接続された半田ボールを、プリント配線板の基準電位と接続しなければならない。そのため、複数の半田ボールのすべてに対して基準電位となる配線を設けなければならない。
【００１５】
しかしながら、グリッドアレイパッケージの実装面側にあたるプリント配線板の領域は、各グリッドの間を利用して信号配線が複雑に引き出されている。そのため配線が非常に密集した状態となっている。この配線が密集した領域に、更に基準電位となる配線を形成する事は非常に困難であり、プリント配線板の回路設計の自由度を大きく損なうものである。また基準電位となる配線を形成する事は、終端抵抗の数が増えれば増えるほどより困難になる。特に複数の配線のうち、内側に位置する信号配線に対しては、基準電位の配線を接続することが不可能な場合も考えられる。また、基準電位の配線が非常に細く屈曲した複雑な配線にする事は、配線自体のインピーダンスやインダクタンスが変化しやすく、基準電位の電圧電圧変動の要因ともなるので、好ましい形態とは言えない。また、各終端抵抗部品に対する基準電位の配線の接続状態が、終端抵抗部品毎に異なってしまうため、終端抵抗までの特性が一定せず、各信号配線の分岐部分の反射特性がばらつく事もあった。また、各信号配線の配線長が異なり、反射特性も異なるため、信号の到達するタイミングにずれが生じてしまい、スキュー等の問題も発生する。
【００１６】
また、基準電位をスルーホールを介した他の配線層に設けることも可能であるが、通常スルーホールの径は配線よりも太いため、今度は複数のスルーホールを設けるための領域が必要となる。そのため、やはりプリント配線板の設計の自由度を大きく損なうものとなる。また複数のスルーホールが連続して形成されると、完全に領域が分離された状態になり、回路設計の自由度を大きく損なうものとなる。
【００１７】
【課題を解決するための手段】
前記の課題を解決するため本発明においては、ＩＣパッケージ部と該ＩＣパッケージ部が搭載されたインターポーザ部とを有し、複数の信号配線を介してデジタル信号を送受信するグリッドアレイパッケージにおいて、該インターポーザ部に該複数の信号配線に対する基準電位配線を設け、該基準電位配線には該インターボーザ部に搭載された複数の終端抵抗部品が接続されており、該基準電位配線は該複数の終端抵抗部品を介して該複数の信号配線のそれぞれと接続されているグリッドアレイパッケージを提供している。
【００１８】
また本発明においては、前記インターポ−ザ部には第１、第２のスルーホールが形成されており、前記信号配線は第１のスルーホールを介して前記ＩＣパッケージ部と接続されており、前記終端抵抗部品は第２のスルーホールを介して前記信号配線と接続されているグリッドアレイパッケージを提供している。
【００１９】
また本発明においては、前記インターポ−ザ部には第３のスルーホールが形成されており、前記信号配線は第３のスルーホールを介して前記ＩＣパッケージ部及び前記終端抵抗部品と接続されているグリッドアレイパッケージを提供している。
【００２０】
また本発明においては、前記基準電位配線は、外部の基準電位配線と接続するための接続部が形成されているグリッドアレイパッケージを提供している。
【００２１】
また本発明においては、前記接続部は、前記インターポーザに形成されたスルーホールであることグリッドアレイパッケージを提供している。
【００２２】
また本発明においては、ＩＣパッケージ部と該ＩＣパッケージ部が搭載されたインターポーザ部とを有するグリッドアレイパッケージを、複数のデジタル信号を送受信する信号配線を有するプリント配線板に実装したプリント回路板において、該インターポーザ部には、該複数の信号配線に対する長尺状の第１の基準電位配線が該複数の信号配線をまたぐように設けられており、該複数の信号配線のそれぞれと該第１の基準電位配線は、該インターボーザ部に搭載された複数の終端抵抗部品を介して接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２３】
また本発明においては、前記インターポ−ザ部には第１、第２のスルーホールが形成されており、前記信号配線は第１のスルーホールを介して前記ＩＣパッケージ部と接続されており、前記終端抵抗部品は第２のスルーホールを介して前記信号配線と接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２４】
また本発明においては、前記インターポ−ザ部には第３のスルーホールが形成されており、前記信号配線は第３のスルーホールを介して前記ＩＣパッケージ部及び前記終端抵抗部品と接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２５】
また本発明においては、前記プリント配線板には、前記基準電位配線よりも面積の大きい第２の基準電位配線が形成されており、前記第１の基準電位配線は該複数の信号配線をまたいだ少なくとも一方の端部において、第２の基準電位配線と接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２６】
また本発明においては、前記第１の基準電位配線と前記第２の基準電位配線とは、前記インターポーザに形成されたスルーホールを介して接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２７】
また本発明においては、前記プリント配線板は、複数層からなる多層プリント配線板であり、前記第２の基準電位配線は、前記プリント配線板の部品を実装する層とは異なる層に形成されており、スルーホールにより前記第１の基準電位配線と接続されているグリッドアレイパッケージを搭載するプリント回路板を提供している。
【００２８】
【発明の実施の形態】
次に、本発明の実施の形態を、図面を参照して説明する。
【００２９】
（第１の実施の形態）
図１、図２、図３は本発明の第１の実施の形態を示している。図１はグリッドアレイパッケージをプリント配線板に実装したプリント回路板の斜視図であり、図２はその上面図であり、図３は実装部を拡大した断面図である。
【００３０】
図中１はプリント回路板であり、２はプリント配線板である。３はグリッドアレイパッケージであり、ＩＣチップ４が内蔵されたＩＣパッケージ部５と、ＩＣパッケージ部５と複数の半田ボール２１により電気的に接続されている基板となるインターポーザ部６とにより形成されている。インターポーザ部６には複数のスルーホール２２が形成されており、上面のＩＣパッケージ部５と半田ボール２１を介して電気的に接続された配線２３を下面側に引き出している。７はプリント配線板２の上面に形成された高速デジタル信号を伝送する複数の信号配線である。信号配線７はスルーホール２２の下端部に形成された半田ボール２４により、グリッドアレイパッケージ３と接続される。８はインターポーザ部６の上面のＩＣパッケージ部５の外側にあたる部分に設けられた複数の終端抵抗部品である。終端抵抗部品８は一端がインターポーザ部６の上面に設けられた配線２５に接続されている。配線２５はインターポーザ部６に設けられたスルーホール２６及びインターポーザ部６の下面に位置する半田ボール２７を介して信号配線７に接続されている。終端抵抗部品８はお互いが平行に形成された信号配線７の各々に接続されるため、信号配線７の真上に各々が並行に配置されている。これにように配置することで、複数の終端抵抗部品８を信号配線７のグリッドアレイパッケージ３への入力端子である半田ボール２４の近くに配置する事ができる。
【００３１】
９はインターポーザ部６の上面に設けられた基準電位となる基準電位配線であり、並行して配置された複数の終端抵抗部品８の他端が接続されている。従って基準電位配線９は複数の信号配線７をまたぐようにして形成された長尺状をなしている。１０はプリント配線板２の上面の信号配線７の両側に設けられた基準電位配線９よりも大きい基準電位配線であり、不図示のプリント配線板内のグランド配線層やシャーシに接続されており、非常に安定した電位を有している。基準電位配線１０は導電性の接続用部材１１により、基準電位配線９に設けられた接続用ランド１２と接続されている。基準電位配線１０は信号配線７の配線を妨げないように配置する必要があるため、信号配線７の両側に設けられており、基準電位配線９との接続は、長尺の両端において行われる。
【００３２】
このようにして、信号配線７は半田ボール２７、スルーホール２６、配線２５、終端抵抗部品８、基準電位配線９、接続用ランド１２、接続用部材１１を介して基準電位配線１０と接続され終端されている。たとえば、高速バス信号配線７の駆動電圧が１．５Ｖであり、特性インピーダンスが５０Ωである場合、基準電位配線９、１０の基準電圧を０．７５Ｖとし、終端抵抗部品８には５０Ωの抵抗値を有する部品を使用する事で、高速バス信号配線７を終端する事ができる。尚プリント配線板２の信号配線７、グリッドアレイパッケージ３の実装部、基準電位配線１０の周囲の領域には、通常グラウンド配線１３が形成されている。
【００３３】
尚、基準電位配線９と基準電位配線１０は接続用部材１１により接続されているが、本実施の形態はそれに限られるものではなく、スルーホールを介して接続しても良い。図４はその時のプリント回路板の斜視図であり、図５は基準電位配線９と基準電位配線１０の接続状態を示した断面図である。図４、５において図１、図３と同じ部材には同じ符号を付している。基準電位配線９はインターポーザ部６に形成されたスルーホール２８とその下端面に配置された半田ボール２９により、基準電位配線１０と電気的に接続されている。スルーホール２８と半田ボール２９を使用することにより接続用部材１１が不要になる。また、スルーホール２８は他のスルーホール２２、２６と同時に形成する事ができ、半田ボール２９は他の半田ボール２４、２７と同様に配置し接続する事ができる。そのため、他の実装プロセス等を行う必要がなく非常の簡単に、低コストで基準電位配線９と基準電位配線１０を接続する事ができる。
【００３４】
また、基準電位配線９と基準電位配線１０の接続部は、長尺状の基準電位配線９の両端に形成されているが、本実施の形態はそれに限られるものではなく、どちらか一方の端にのみ形成して良い。ただし、一方の端の場合は両端の場合に比べて、電位の安定度は低くなる。
【００３５】
また、基準電位配線９は長尺状のものが１つ形成されているが、本実施の形態はそれに限られるものではなく、２つ以上の複数個形成してもかまわない。たとえば、図６に示すように、図１における基準電位配線９を長尺方向に２つに分割した基準電位配線９−１，９−２を形成し、それぞれを接続用部材１１により異なる基準電位配線１０と接続するようにしてもかまわない。
【００３６】
また、基準電位配線１０はプリント配線板２の上面層に形成されているが、本実施の形態はそれに限られるものではなく、多層のプリント配線板を用い、上面層とは異なる層に基準電位層を形成し、スルーホールを介して接続しても良い。この場合、基準電位配線９と基準電位配線１０の接続部を高速バス信号配線７の中央部において形成してもよい。ただし、高速バス信号配線７の中央部にスルーホールを形成する必要があるため、スルーホールを形成する両側の信号配線の間隔を若干広げておく必要がある。
【００３７】
また、終端抵抗部品８、基準電位配線９、配線２５はインターボーザ部６の上面に形成されているが、本実施の形態はそれに限られるものではなく、インターボーザ部６の下面に形成しても良い。下面に形成することにより、スルーホール２６を形成する必要はない。
【００３８】
以上説明したように本実施の形態においては、終端抵抗がグリッドアレイパッケージのインターボーザ部に配置されているので、ＩＣパッケージ部５の信号入力端子の直近に配置されており、特性インピーダンスの不整合による反射ノイズの発生を抑制する事ができる。また、プリント配線板上の信号配線は全領域に亙って、信号配線の配線幅やグラウンド配線との間のクリアランスを一定に保てことができるため、プリント配線板の特性インピーダンスを一定に保つ事ができ信号品質の確保が可能になる。
【００３９】
また、バス配線等の複数の信号配線を終端する場合においても、プリント配線板上やグリッドアレイパッケージ内に複雑な基準電位配線を設ける必要がなく、またプリント配線板に複数のスルーホールを形成する必要もない。そのため、プリント配線板の領域を規制する事なく、回路設計の自由度を大幅に向上させるものである。
【００４０】
また、終端抵抗部品と接続する基準電位配線は、長尺の配線領域であるため、配線自体に複雑なインピーダンスやインダクタンスを持つ事もなく均一であるため、すべての終端抵抗部品を同じ条件で配置する事ができる。そのため複数の配線であっても、安定した信号配線の終端を行うことができる。
【００４１】
（第２の実施の形態）
図７、図８は、本発明による第２の実施の形態を示している。図６はグリッドアレイパッケージをプリント配線板に実装したプリント回路板の斜視図であり、図７は実装部を拡大した断面図である。図７、図８において、第１の実施の形態を示した図１、図３と同じ部材には同じ符号を付しその説明は省略する。
【００４２】
図７、図８において、インターポーザ部６には複数のスルーホール３２が形成されており、スルーホール３２の下端部に配置された半田ボール３３により信号配線７と接続されている。また、スルーホール３２の上端部に配置された半田ボール３１によりＩＣパッケージ部５と接続されている。また、インターポーザ部６の上面に搭載された複数の終端抵抗部品８の一端は、配線３５により半田ボール３１に接続されている。
【００４３】
尚、図８において終端抵抗８はＩＣパッケージ部５の最外周の半田ボール３１と接続されているが、本実施の形態はそれに限られるものではなく、信号配線７の数が多い場合には、図９に示すグリッドアレイパッケージを上面からＩＣパッケージ部５を透視した平面図のように、ＩＣパッケージ部５の最外周以外の半田ボールと接続する事もできる。
【００４４】
以上のような構成にすることで、前述の第１の実施の形態に比べ、更にＩＣパッケージ部５の信号入力端子の直近に終端抵抗部品８を配置する事ができるため、より反射の影響を小さくすることができ、信号品質の確保が可能になる。また、インターポーザ部の下面に設ける半田ボールの数を、終端抵抗部品８の数と同数だけ減らすことができため、半導体部品および、半導体部品が実装されたプリント回路板のコストを安くすることができる。
【００４５】
【発明の効果】
以上説明したように本発明によれば、ＩＣパッケージ部とＩＣパッケージ部が搭載されたインターポーザ部とを有し、複数の信号配線を介してデジタル信号を送受信するグリッドアレイパッケージにおいて、インターポーザ部に複数の信号配線に対する基準電位配線を設け、基準電位配線にはインターボーザ部に搭載された複数の終端抵抗部品が接続されており、基準電位配線は複数の終端抵抗部品を介して複数の信号配線のそれぞれと接続する事により、終端抵抗部品をＩＣパッケージ５の信号入力端子の直近に配置する事ができ、特性インピーダンスの不整合による反射ノイズの発生を抑制する事ができる。
【００４６】
また、基準電位配線はグリッドアレイパッケージをプリント配線板に実装した際に、複数の信号配線をまたぐように形成することで、容易にプリント配線板の基準電位配線と接続する事ができる。
【００４７】
また、基準電位配線をプリント配線板上の信号配線をまたぐように形成しているため、プリント配線板上の信号配線の、信号配線の全領域に亙って、信号配線の配線幅やグラウンド配線との間のクリアランスを一定に保つことができ、信号の反射や減衰を防止し、プリント配線板の特性インピーダンスを一定に保つ事ができ信号品質の確保が可能になる。
【００４８】
また、バス配線等の複数の信号配線を終端する場合においても、プリント配線板上に複雑な基準電位配線を設ける必要がなく、また複数のスルーホールを形成する必要もないため、プリント配線板の領域を規制する事なく、設計の自由度を大幅に向上させるものである。
【００４９】
また、終端抵抗と接続する基準電位配線は、長尺の配線領域であるため、配線自体に複雑なインピーダンスやインダクタンスを持つ事もなく、すべての終端抵抗部品を全く同じ条件で使用する事が可能となるため、終端抵抗の機能を充分に発揮することができる。
【図面の簡単な説明】
【図１】第１の実施の形態を示すプリント回路板の斜視図
【図２】第１の実施の形態を示すプリント回路板の上面図
【図３】第１の実施の形態を示すプリント回路板の実装部を拡大した断面図
【図４】第１の実施の形態の変形例を示すプリント回路板の斜視図
【図５】第１の実施の形態の変形例を示すプリント回路板の実装部を拡大した断面図
【図６】第１の実施の形態の変形例を示すプリント回路板の斜視図
【図７】第２の実施の形態を示すプリント回路板の斜視図
【図８】第２の実施の形態を示すプリント回路板の実装部を拡大した断面図
【図９】第２の実施の形態のグリッドアレイパッケージを上面からＩＣパッケージ部５を透視した平面図
【図１０】従来例の終端抵抗部品の配置図
【図１１】マイクロストリップ構造の信号配線の断面図
【図１２】ストリップ構造の信号配線の断面図
【符号の説明】
１、１００ プリント回路板
２、１０１ プリント配線板
３、１０２ グリッドアレイパッケージ
４ ＩＣチップ
５ ＩＣパッケージ部
６ インターポーザ部
７、１０３、１１１、１２１ 信号配線
８、１０４ 終端抵抗部品
９、１０ 基準電位配線
１１ 接続用部材
１２ 接続用ランド
１３、１０７、１１２、１２２ グラウンド配線
２１、２４、２７、２９、３１，３３ 半田ボール
２２、２６、２８、３２、１０５ スルーホール
２３、２５、１０６ 配線
１１３、１２３ 誘電体
Claims (11)
- ＩＣパッケージ部と該ＩＣパッケージ部が搭載されたインターポーザ部とを有し、複数の信号配線を介してデジタル信号を送受信するグリッドアレイパッケージにおいて、該インターポーザ部に該複数の信号配線に対する基準電位配線を設け、該基準電位配線には該インターボーザ部に搭載された複数の終端抵抗部品が接続されており、該基準電位配線は該複数の終端抵抗部品を介して該複数の信号配線のそれぞれと接続されている事を特徴とするグリッドアレイパッケージ。
- 前記インターポ−ザ部には第１、第２のスルーホールが形成されており、前記信号配線は第１のスルーホールを介して前記ＩＣパッケージ部と接続されており、前記終端抵抗部品は第２のスルーホールを介して前記信号配線と接続されていることを特徴とする請求項１に記載のグリッドアレイパッケージ。
- 前記インターポ−ザ部には第３のスルーホールが形成されており、前記信号配線は第３のスルーホールを介して前記ＩＣパッケージ部及び前記終端抵抗部品と接続されていることを特徴とする請求項１に記載のグリッドアレイパッケージ。
- 前記基準電位配線は、外部の基準電位配線と接続するための接続部が形成されていることを特徴とする請求項１乃至３のいずれか１項に記載のグリッドアレイパッケージ。
- 前記接続部は、前記インターポーザに形成されたスルーホールであることを特徴とする請求項４に記載のグリッドアレイパッケージ。
- ＩＣパッケージ部と該ＩＣパッケージ部が搭載されたインターポーザ部とを有するグリッドアレイパッケージを、複数のデジタル信号を送受信する信号配線を有するプリント配線板に実装したプリント回路板において、該インターポーザ部には、該複数の信号配線に対する長尺状の第１の基準電位配線が該複数の信号配線をまたぐように設けられており、該複数の信号配線のそれぞれと該第１の基準電位配線は、該インターボーザ部に搭載された複数の終端抵抗部品を介して接続されている事を特徴とするグリッドアレイパッケージを搭載するプリント回路板。
- 前記インターポ−ザ部には第１、第２のスルーホールが形成されており、前記信号配線は第１のスルーホールを介して前記ＩＣパッケージ部と接続されており、前記終端抵抗部品は第２のスルーホールを介して前記信号配線と接続されていることを特徴とする請求項６に記載のグリッドアレイパッケージを搭載するプリント回路板。
- 前記インターポ−ザ部には第３のスルーホールが形成されており、前記信号配線は第３のスルーホールを介して前記ＩＣパッケージ部及び前記終端抵抗部品と接続されていることを特徴とする請求項６に記載のグリッドアレイパッケージを搭載するプリント回路板。
- 前記プリント配線板には、前記基準電位配線よりも大きい面積を持つ第２の基準電位配線が形成されており、前記第１の基準電位配線は該複数の信号配線をまたいだ少なくとも一方の端部において、第２の基準電位配線と接続されていることを特徴とする請求項６乃至８のいずれか１項に記載のグリッドアレイパッケージを搭載するプリント回路板。
- 前記第１の基準電位配線と前記第２の基準電位配線とは、前記インターポーザに形成されたスルーホールを介して接続されていることを特徴とする請求項９に記載のグリッドアレイパッケージを搭載するプリント回路板。
- 前記プリント配線板は、複数層からなる多層プリント配線板であり、前記第２の基準電位配線は、前記プリント配線板の部品を実装する層とは異なる層に形成されており、スルーホールにより前記第１の基準電位配線と接続されていることを特徴とする請求項９に記載のグリッドアレイパッケージを搭載するプリント回路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377110A JP2004207609A (ja) | 2002-12-26 | 2002-12-26 | グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377110A JP2004207609A (ja) | 2002-12-26 | 2002-12-26 | グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207609A true JP2004207609A (ja) | 2004-07-22 |
Family
ID=32814386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377110A Withdrawn JP2004207609A (ja) | 2002-12-26 | 2002-12-26 | グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004207609A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137219A1 (ja) * | 2005-06-20 | 2006-12-28 | Hamamatsu Photonics K.K. | ヒートシンク並びにこれを有するレーザ装置およびレーザスタック装置 |
| JP2020178117A (ja) * | 2019-04-16 | 2020-10-29 | 住友電工デバイス・イノベーション株式会社 | 光変調器キャリア組立体及び光モジュール |
-
2002
- 2002-12-26 JP JP2002377110A patent/JP2004207609A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137219A1 (ja) * | 2005-06-20 | 2006-12-28 | Hamamatsu Photonics K.K. | ヒートシンク並びにこれを有するレーザ装置およびレーザスタック装置 |
| US7944956B2 (en) | 2005-06-20 | 2011-05-17 | Hamamatsu Photonics K.K. | Heat sink, laser apparatus provided with such heat sink, and laser stack apparatus |
| JP2020178117A (ja) * | 2019-04-16 | 2020-10-29 | 住友電工デバイス・イノベーション株式会社 | 光変調器キャリア組立体及び光モジュール |
| JP7332090B2 (ja) | 2019-04-16 | 2023-08-23 | 住友電工デバイス・イノベーション株式会社 | 光変調器キャリア組立体及び光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405477B1 (en) | Ball grid array package-to-board interconnect co-design apparatus | |
| US9445492B2 (en) | Printed circuit board | |
| US7277298B2 (en) | Multi-terminal device and printed wiring board | |
| US5945886A (en) | High-speed bus structure for printed circuit boards | |
| US20040196682A1 (en) | Semiconductor unit having two device terminals for every one input/output signal | |
| JP4373531B2 (ja) | 差動平衡信号伝送基板 | |
| US6054758A (en) | Differential pair geometry for integrated circuit chip packages | |
| US7388279B2 (en) | Tapered dielectric and conductor structures and applications thereof | |
| US6700457B2 (en) | Impedance compensation for circuit board breakout region | |
| US9681554B2 (en) | Printed circuit board | |
| JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
| JP2004153626A (ja) | センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板 | |
| US10212807B2 (en) | Electrical interface for package and die | |
| US20090084592A1 (en) | Semiconductor device including wiring excellent in impedance matching, and method for designing the same | |
| JP5499696B2 (ja) | 半導体装置及び実装構造 | |
| US8044302B2 (en) | Printed circuit board having coplanar LC balance | |
| US6812576B1 (en) | Fanned out interconnect via structure for electronic package substrates | |
| JP2004207609A (ja) | グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP2004304134A (ja) | 配線基板及びその製造方法 | |
| US11778731B2 (en) | Systems and methods for break out of interconnections for high-density integrated circuit packages on a multi-layer printed circuit board | |
| JP2006269627A (ja) | プリント配線基板のヴィア構造 | |
| JP4039334B2 (ja) | 回路基板の実装構造 | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
| JPS6342437B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |