JP2004200249A - 電子部品及びその製造方法並びに製造装置 - Google Patents
電子部品及びその製造方法並びに製造装置 Download PDFInfo
- Publication number
- JP2004200249A JP2004200249A JP2002364467A JP2002364467A JP2004200249A JP 2004200249 A JP2004200249 A JP 2004200249A JP 2002364467 A JP2002364467 A JP 2002364467A JP 2002364467 A JP2002364467 A JP 2002364467A JP 2004200249 A JP2004200249 A JP 2004200249A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- plating layer
- alloy plating
- based alloy
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】開示される電子部品の製造方法は、リード2の表面に形成した接続用導電層8を構成するSn−Bi合金めっき層を、Sn−Bi合金めっき層の融点以上である220〜280℃に加熱したフッ素系不活性化学液内に0.2〜5秒間のごく短時間浸漬することで溶融させる。
【選択図】 図5
Description
【発明の属する技術分野】
この発明は、電子部品及びその製造方法並びに製造装置に係り、詳しくは、外部端子の表面にSn(錫)を主成分とする接続用導電層が形成される電子部品及びその製造方法並びに製造装置に関する。
【0002】
【従来の技術】
IC(半導体集積回路)、トランジスタ、コンデンサ、抵抗、インダクタ等の各種の電子部品を用いることにより、広い分野で使用される電子装置が組み立てられている。このような電子装置の組立には、予め導電層から成る回路パターンが印刷された実装基板が用いられて、この実装基板上に所定の電子部品が実装される。具体的には、外部端子としての役割を担う電子部品のリードを、低融点のろう材を介して回路パターンの一部に電気的に接続している。このように電子部品を実装基板に実装するにあたっては、電子部品と実装基板との接続信頼性を満足するために、電子部品のリードの表面には、Snを主成分とするSn系合金から成る低融点の接続用導電層が、予め電気めっき法等の表面処理法により形成されている。
【0003】
ここで、上述のような接続用導電層を構成する低融点の金属薄膜の材料としては、従来から、Sn−Pb(鉛)合金をめっきにより形成することが広く行なわれている。Snは同合金の主成分を構成して接着の役目を果たす一方、PbはSnと低融点合金を形成して合金の融点を下げるとともに接続強度を向上させる役目を果たしている。このように、Sn−Pb合金は、両成分の割合を変えることにより融点を容易に調整することができ、濡れ性に優れているだけでなくコスト的にも有利なので、電子部品を実装する際に上述したような接続用導電層として好んで用いられてきている。
【0004】
しかしながら、上述のSn−Pb合金のPb成分は人体に対して有害であり、使用済の電子装置を廃棄するような場合には公害の原因となるので、環境破壊の点で望ましくない。したがって、最近では電子部品を実装基板に実装するにあたっては、接続用導電層としては成分にPbを含まない、いわゆるPbフリーのSn系合金から成る低融点の金属薄膜をめっきによりリードの表面に形成することが一般的な流れになっている。一例として、そのようなSn系合金としては、Pbに変えてBi(ビスマス)を添加させるようにしたSn−Bi合金を接続用導電層としてリードの表面にめっきした電子部品が広く知られている。ここで、Biは前述のSn−Pb合金におけるPbと同様にSnと低融点合金を形成して、合金の融点を下げるような役目を果たしている。また、PbフリーのSn系合金をめつきする場合は、Snと低融点合金を形成する金属としてはどのようなものを選んだ場合でも、濡れ性を損なわないようなSn系合金めっきを形成する金属を用いることが必要になる。
【0005】
ところで、上述のPbフリーのSn−Bi合金のようなSn系合金から成る接続用導電層をめっきにより電子部品のリードの表面に形成し、特定条件下に長時間さらすと、リード表面のめっき層より、ウィスカ(Whisker)と称する微細な金属ひげが発生する。このウィスカは、特に純Snめっきで発生し易く、Snに少量のPbやBiを添加することで発生が抑制されるが、発生を完全になくすことは困難である。そして、特にICのようにパッケージの周囲から微小間隔で多数のリードが引き出されている半導体装置においては、ウィスカによるリード間の短絡が心配される。したがって、電子部品のリードの表面にめっきによりPbフリーのSn系合金から成る接続用導電層を形成する場合は、ウィスカの発生を抑制することが課題となっている。
【0006】
上述したように、ウィスカの発生を抑制するように構成した電子部品の一種として可変抵抗器及びその製造方法が開示されている(例えば、特許文献1参照。)。同可変抵抗器は、ウィスカの発生により一対の外端子同士が互いに導通して出力信号が不安定になってしまうのを避けるために、図7に示すように、可変抵抗器を構成する中端子101とともに一対の外端子102は、金属製の板部103(被めっき材)の表面にCu(銅)から成る第1のめっき層104及びSnから成る第2のめっき層105が順次に形成され、第2のめっき層105であるSnは溶融されてめっき粒子が消滅された状態になっている。このような構成の可変抵抗器によれば、第2のめっき層105におけるめっき粒子は溶融されて消滅しているため、長時間にわたって可変抵抗器を使用しても、めっき粒子毎の酸化膜の形成による体積の膨張が生じなくなるので、外端子102の表面に設けたSnから成る第2のめっき層105でのウィスカの発生を抑制して、可変抵抗器の出力信号を安定化させることができるようになる。
【0007】
また、特許文献1に開示されている可変抵抗器の製造方法では、Snを溶融させてめっき粒子を消滅させるために、第一段階として、中端子101及び外端子102を一体に設けたフープを準備した後、このフープを遠赤外線ヒータを設けた第1の加熱炉を約30秒間通過させて、中端子101及び外端子102をSnの融点232℃に略相当した約220℃に予備加熱する。次に、第二段階として、フープをバーナーを設けた第2の加熱炉を約1秒間通過させて、中端子101及び外端子102をSnの融点以上の約900℃に加熱することにより、中端子101及び外端子102の表面に設けた第2のめっき層105におけるめっき粒子を溶融させる。次に、第三段階として、フープをNa3PO4の水溶液から成るアルカリ溶液を充填した槽に浸漬し、中端子101及び外端子103の表面に生じた酸化膜を除去する。
【0008】
同様にして、上述したようなウィスカの発生を抑制するように構成した電子部品に適用されるPbフリーのSn合金めっき材が開示されている(例えば、特許文献2参照。)。同Sn合金めっき材は、電子部品である端子・コネクターに用いられるCu又はCu合金を被めっき材として、Cu0.3〜15質量%、残部がSnから成るSn−Cu合金層が電気めっきされて、リフロー処理(溶融処理)されている。ここで、リフロー処理は、Sn−Cu合金層がめっきされた上記Cu又はCu合金被めっき材を、大気中あるいは還元雰囲気中で連続的に加熱炉内に入れることにより加熱してSn−Cu合金めっき層を溶融させる。このような構成のSn合金めっき材によれば、特許文献1と略同様に、被めっき材にめっきされたSn−Cu合金層は溶融されるため、ウィスカの発生を抑制することができるようになる。
【0009】
【特許文献1】
特開2002−246208号公報(第2〜3項、図1〜3)
【特許文献2】
特開2002−69688号公報(第2〜3項)
【0010】
【発明が解決しようとする課題】
ところで、特許文献1あるいは特許文献2に開示されている従来の電子部品の製造方法では、被めっき材にめっきしたSnめっき層あるいはSn−Cu合金めっき層を高温の気体中で溶融させることにより、ウィスカの発生を抑制するようにしているが、それぞれのめっき層を溶融させる際の加熱処理によって電子部品の内部まで熱的影響を与えるおそれがある、という問題がある。
例えば、特許文献1に開示されている可変抵抗器の製造方法では、前述したように、第一段階で中端子101及び外端子102を一体に設けたフープを遠赤外線ヒータを設けた第1の加熱炉を約30秒間通過させて約220℃に予備加熱した後、第二段階でそのフープをバーナーを設けた第2の加熱炉を約1秒間通過させて約900℃に加熱することにより、中端子101及び外端子102の表面に設けた第2のめっき層105におけるめっき粒子を溶融させている。
【0011】
一般に、複数の材料から成り、複雑な形状を有する部品の熱処理を行う場合は、特定部位の温度が上昇し過ぎる、または部分的に所定の温度に達しない等、温度分布(ばらつき)が大きくなることに注意しなくてはならないため、時間的余裕を持たせることで、部品表面、内部の温度分布を均等にする。
特許文献1では、赤外線ヒータを設けた第1の加熱炉で溶融温度近傍まで予備加熱を行うことで、第2の加熱炉による本加熱時に発生する部品温度分布を最小にしているが、予備加熱温度が220℃と高温なこと、また、加熱時間が略30秒と長いこと等の理由から、部品表面のめっき層が一様な温度分布になると同時に、熱伝導により部品内部も温度が上昇し、部品内部への熱的ストレスは不可避となる。
【0012】
また、特許文献2に開示されているSn合金めっき材の製造方法では、前述したように、Sn−Cu合金層がめっきされたCu又はCu合金被めっき材を、大気又は還元雰囲気中で連続的に加熱炉内に入れることにより加熱してSn−Cu合金めっき層を溶融させているので、加熱処理は、特許文献2と同様に、被めっき材を気体雰囲気中に晒して行っていることになる。したがって、特許文献1で説明したのと同様な理由で、加熱処理によって被めっき材の内部まで熱的影響を与えるおそれがある。
【0013】
特許文献1あるいは特許文献2に開示されている上述したような加熱処理を、電子部品として広く用いられている樹脂封止型半導体装置の製造方法に適用した場合には、Sn系合金めっき層を溶融するための加熱処理による熱が、リードから樹脂製のパッケージにより封止されている半導体装置の内部にまで容易に及ぶようになるので、例えば半導体チップ、リードフレームと封止樹脂等の内部構造物間での剥離現象や、パッケージ内部含有成分の気化に伴う急激な体積膨張等による大きなストレスが加わるようになるため、半導体装置の信頼性が著しく損なわれる。
【0014】
この発明は、上述の事情に鑑みてなされたもので、ウィスカの発生を抑制するために外部端子の表面に形成したPbフリーのSn系合金めっき層から成る接続用導電層を溶融させる際に、加熱処理によって電子部品の内部まで熱的影響を与えることがないようにした電子部品及びその製造方法並びに製造装置を提供することを目的としている。
【0015】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、外部端子の表面にSnを主成分とする接続用導電層を形成する電子部品の製造方法に係り、上記外部端子の表面にPbフリーのSn系合金めっき層を形成するめっき工程と、上記Sn系合金めっき層の融点以上に加熱された液体状態のフッ素系不活性化学液内にごく短い時間浸漬することで、上記Sn系合金めっき層を溶融させる加熱工程とを含むことを特徴としている。
【0016】
また、請求項2記載の発明は、外部端子の表面にSnを主成分とする接続用導電層を形成する電子部品の製造方法に係り、上記外部端子の一部を覆うように樹脂製のパッケージを形成するパッケージ形成工程と、上記パッケージで覆われていない上記外部端子の表面にPbフリーのSn系合金めっき層を形成するめっき工程と、上記Sn系合金めっき層の融点以上に加熱された液体状態のフッ素系不活性化学液内にごく短い時間浸漬することで、上記Sn系合金めっき層を溶融させる加熱工程とを含むことを特徴としている。
【0017】
また、請求項3記載の発明は、請求項1又は2記載の電子部品の製造方法に係り、上記加熱工程において、上記フッ素系不活性化学液をその沸点を越えない範囲で220〜280℃に加熱することを特徴としている。
【0018】
また、請求項4記載の発明は、請求項3記載の電子部品の製造方法に係り、上記加熱工程において、上記Sn系合金めっき層を0.2〜5秒間加熱することを特徴としている。
【0019】
また、請求項5記載の発明は、請求項1記載の電子部品の製造方法によって製造された電子部品に係り、上記Sn系合金めっき層は、ウィスカの発生が抑制された結晶構造を有することを特徴としている。
【0020】
また、請求項6記載の発明は、請求項2記載の電子部品の製造方法によって製造された電子部品に係り、上記Sn系合金めっき層は、ウィスカの発生が抑制された結晶構造を有することを特徴としている。
【0021】
また、請求項7記載の発明は、請求項5又は6記載の電子部品に係り、上記Sn系合金めっき層は、Snに該Snと低融点合金を形成する所望の金属が添加されて、所望の膜厚を有することを特徴としている。
【0022】
また、請求項8記載の発明は、請求項7記載の電子部品に係り、上記所望の金属は、Biを含むことを特徴としている。
【0023】
また、請求項9記載の発明は、外部端子の表面にSnを主成分とする接続用導電層を形成する電子部品製造装置に係り、上記外部端子の表面に形成されたPbフリーのSn系合金めっき層を溶融する加熱部を備え、該加熱部は加熱槽内に上記Sn系合金めっき層の融点以上に加熱されたフッ素系不活性化学液が満たされて、該フッ素系不活性化学液内に上記Sn系合金めっき層をごく短い時間浸漬することで溶融させるように構成されていることを特徴としている。
【0024】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
図1及び図2は、この発明の一実施例である電子部品の製造方法を工程順に示す工程図、図3は同電子部品の製造方法により製造された電子部品を示す斜視図、図4は図3のA−A矢視断面図、図5は同電子部品の製造方法の実施に用いられる製造装置の構成を示す図である。以下、図1及び図2を参照して、同電子部品の製造方法を工程順に説明する。なお、この例では電子部品として樹脂封止型半導体装置に例をあげて説明している。
まず、図1(a)に示すように、例えばFe−Ni(鉄ニッケル)合金から成り、中央部にタブ1及びタブ1の周囲部に多数のリード2が一体に形成されたリードフレーム3を用意する。次に、予め表面に例えばAl(アルミニウム)から成る多数のパッド電極4が形成された例えばSi(シリコン)から成る半導体チップ5を用意して、この裏面を導電性接着剤を介してタブ1に接続することによりチップボンディングを行う。
【0025】
次に、図1(b)に示すように、リードフレーム3のリード2の端部とこれに対応した半導体チップ5のパッド電極4との間に、例えばAu(金)から成るワイヤ6を接続してワイヤボンディングを行う。
【0026】
次に、図1(c)に示すように、周知のトランスファモールド法により、リードフレーム3のリード2の端部、半導体チップ5及びボンディングワイヤ6を封止するように例えばエポキシ樹脂のような樹脂を注入して、パッケージ7を形成する。
【0027】
次に、図2(d)に示すように、パッケージ7で覆われていないリード2の表面に、電気めっき法のような表面処理法により、Sn−Bi合金から成る接続用導電層8を形成する。ここで、Biは前述したように、従来広く用いられていたSn−Pb合金におけるPbと同様にSnと低融点合金を形成して、合金の融点を下げるような役目を果たしている。接続用導電層8は、例えばSnに0.5〜6.0wt(weight)%のBiが添加されて、10〜20μmのめっき膜厚を有している。次に、リードフレーム3を個々のパッケージ7毎に分離するように切断して、電子部品9を製造する。
【0028】
次に、図2(e)に示すように、ウィスカの発生を抑制するために、電子部品9のリード2の表面に形成された接続用導電層8を構成しているSn−Bi合金めっき層を加熱処理して溶融させる。この結果、上記接続用導電層8は溶融された接続用導電層8Aに変えられて、この接続用導電層8Aはウィスカの発生が抑制された結晶組織(結晶構造)を有するようになる。上述の加熱処理は、図5に示したような、電子部品製造装置10を用いて行う。
【0029】
電子部品製造装置10は、図5に示すように、装置本体11のローダ部12からアンローダ部13に向かう水平方向Xに沿って、上記リード2の表面にSn−Bi合金から成る接続用導電層8が形成された被処理体である電子部品9を搬送する搬送部14と、電子部品9を予備加熱する予備加熱部15と、電子部品9をSn−Bi合金の融点以上に加熱したフッ素系不活性化学液内に浸漬して加熱する加熱部16と、電子部品9から付着した不活性化学液を回収する回収部17と、電子部品9を洗浄する洗浄部18と、電子部品9を乾燥する乾燥部19とから構成されている。ここで、洗浄部18は、第1の洗浄部18Aと、第2の洗浄部18Bとの二つの洗浄部を備えている。
【0030】
搬送部14は、水平方向Xに沿って間欠的に移動する搬送レール20と、搬送レール20により支持されて垂直方向Yに沿って伸縮自在なアーム21と、アーム21に取り付けられて被処理体である多数の電子部品9を収納するバスケット22とを備えている。バスケット22は、ステンレスのような耐食性に優れた材料が用いられて、バスケット自身の熱容量を最小にし、かつ洗浄性を良くするために、可能な限り径の小さなステンレス片を組み合わせて簡単な形状に構成する。また、バスケット22は、収納した電子部品9が溶液内で動くのを防止するためのストッパ(図示せず)が設けられている。さらに、バスケット22は、電子部品9の収納能力を向上させるために多段に構成されていることが望ましい。
【0031】
予備加熱部15は、電子部品9を加熱処理するにあたり、加熱部16に冷たい部品が急激に大量に浸漬されることによるフッ素系不活性化学液の温度低下による連続生産性の低下を防止するとともに、電子部品9の急激な温度上昇によるストレスを軽減するために設けられ、加熱部16における加熱温度(後述するように、220〜280℃)よりも低い、100〜180℃に加熱温度を設定して、大気中あるいはN2(窒素)のような不活性雰囲気中で電子部品9を予備加熱する。
【0032】
加熱部16は、電子部品9のリード2の表面に形成されて接続用導電層8を構成しているSn−Bi合金めっき層を溶融させるために設けられ、ガルデン(イタリア AUSMONT社の商品名)のようなフッ素系不活性化学液(沸点230℃以上)を用いて加熱槽16aに満たして、このフッ素系不活性化学液内に電子部品9を浸漬した状態で、フッ素系不活性化学液を上記Sn−Bi合金めっき層の融点以上である220〜280℃に加熱する。このときフッ素系不活性化学液の温度は高いほど短時間の処理が可能になるが、フッ素系不活性化学液の沸点を越えない範囲に設定する。
【0033】
回収部17は、電子部品9に付着した上記フッ素系不活性化学液を回収するために設けられ、このフッ素系不活性化学液を溶かす有機溶剤を用いて回収槽17aに満たして、この有機溶剤内に加熱処理が済んだ電子部品9を浸漬する。有機溶剤は常温あるいは上記加熱温度以下に設定して、フッ素系不活性化学液を回収する。
【0034】
第1の洗浄部18A及び第2の洗浄部18Bは、加熱処理が済んだ電子部品9を洗浄するために設けられ、加温された界面活性剤や純水のような洗浄液を用いて各洗浄槽18a、18bに満たして、この洗浄液に加熱処理が済んだ電子部品9を浸漬して、電子部品9を洗浄してその表面に付着している各種の付着物を除去する。
【0035】
乾燥部19は、洗浄処理が済んだ電子部品9を乾燥するために設けられ、乾燥炉19a内に略150℃に加熱したN2ガスあるいはドライエアを供給して、この乾燥雰囲気中に洗浄処理の済んだ電子部品9を晒してその表面に付着している洗浄液を蒸発させることにより乾燥させる。
【0036】
次に、図5の電子部品製造装置10を用いて、電子部品9のリード2の表面に形成された接続用導電層8を構成しているSn−Bi合金めっき層を加熱処理して溶融させる方法を説明する。
まず、図2(d)の工程において製造された電子部品9を多数収納したバスケット22を、図5の電子部品製造装置10の搬送部14のアーム21に取り付けて搬送レール20を水平方向Xに沿って移動させることにより、ローダ部12から装置本体11内の予備加熱部15に搬送する。バスケット22の取付け時には、アーム21は垂直方向Yに沿って収縮した状態にしておく。そして、この予備加熱部15において、大気中あるいはN2のような不活性雰囲気中で電子部品9を100〜180℃で予備加熱する。
【0037】
次に、搬送レール20を水平方向Xに沿って移動させることによりアーム21を加熱部16に搬送した後、アーム21を垂直方向Yに沿って伸張させてバスケット22を加熱槽16a内の220〜280℃に加熱されているフッ素系不活性化学液内に0.2〜5秒間浸漬して、電子部品9をごく短い時間浸漬して加熱する。浸漬時間はめっき層が溶融するのに必要な最短時間に設定し、溶融終了後に、直ちにフッ素系不活性化学液内から引き上げる。なお、フッ素系不活性化学液はバスケット22を浸漬する前に予め上記温度に加熱しておくものとする。
【0038】
このように、フッ素系不活性化学液内に電子部品9をごく短い時間浸漬して短時間の加熱処理を行うことは、以下の方法に比べて非常に効率よく、かつ均一な加熱を可能とする。すなわち、エアフロー炉等の高温気体中での加熱では、気体の持つ単位体積あたりの熱量が小さいため、一定の熱量を部品に供給するためには、大きな体積の加熱空気が必要となり、気体から部品表面への熱伝達効率は液体中での加熱より悪くなる。次に、遠赤外線等の放射による加熱では、複雑な形状の外部端子表面を均一に加熱することは非常に困難である。つまり、加熱液体中に電子部品を浸漬することは、部品表面を均一に、かつ短時間で加熱できるようになる。短時間での加熱により、部品表面からパッケージ内部への熱伝導を最小にしつつ、リード2の表面に形成されている本来のSn−Bi合金めっき層のみを集中的に加熱することができるので、パッケージに加わるストレスを緩和できる。
【0039】
次に、アーム21を垂直方向Yに沿って収縮させた後、搬送レール20を水平方向Xに沿って移動させることによりアーム21を回収部17に搬送した後、アーム21を垂直方向Yに沿って伸張させてバスケット22を回収槽17a内の有機溶剤内に浸漬して、リード2の表面を含む電子部品9に付着したフッ素系不活性化学液を回収する。
【0040】
次に、アーム21を垂直方向Yに沿って収縮させた後、搬送レール20を水平方向Xに沿って移動させることによりアーム21を第1の洗浄部18Aに搬送した後、アーム21を垂直方向Yに沿って伸張させてバスケット22を洗浄槽18a内の洗浄液内に浸漬して、電子部品9を洗浄してその表面に付着している各種の付着物を除去する。
【0041】
次に、アーム21を垂直方向Yに沿って収縮させた後、搬送レール20を水平方向Xに沿って移動させることによりアーム21を第2の洗浄部18Bに搬送した後、アーム21を垂直方向Yに沿って伸張させてバスケット22を洗浄槽18a内の洗浄液内に浸漬して、電子部品9を洗浄してその表面に付着している各種の付着物を最終的に除去する。
【0042】
次に、アーム21を垂直方向Yに沿って収縮させた後、搬送レール20を水平方向Xに沿って移動させることによりアーム21を乾燥部19に搬送した後、アーム21を垂直方向Yに沿って伸張させてバスケット22を乾燥炉19a内に配置する。そして、この加熱炉19a内において、N2ガスあるいはドライエアのような乾燥雰囲気中で電子部品9を略150℃で加熱して、電子部品9の表面に付着していた洗浄液を蒸発させて乾燥する。
【0043】
次に、アーム21を垂直方向Yに沿って収縮させた後、搬送レール20を水平方向Xに沿って移動させることにより、電子部品9を多数収納したバスケット22を、アンローダ部13から装置本体11外に搬送する。
【0044】
上述のように、この例の電子部品の製造方法によれば、リード2の表面に形成した接続用導電層8としてのSn−Bi合金めっき層を、Sn−Bi合金めっき層の融点以上に加熱したフッ素系不活性化学液内にごく短い時間浸漬することで溶融させるので、従来の気体雰囲気中加熱による製造方法よりも短時間で、かつ均一にリード2の表面のSn−Bi合金めっき層の溶融処理ができ、加熱処理における熱がリード2から電子部品9の内部にまで及ぶのを抑制することができるようになる。したがって、パッケージ8に大きなストレスが加わることがなくなり、パッケージ8の内部剥離やクラックを防止することができる。また、電子部品9をフッ素系不活性化学液内に浸漬した状態で加熱処理を行うので、電極表面の酸化を少なくすることができるため、はんだ実装性や接続信頼性に有利な処理ができるようになる。
【0045】
また、この例の電子部品の製造方法の実施に用いる電子部品製造装置10は、周知の手段を組み合わせることにより構成することができるので、簡単な構成でウィスカの発生を抑制する電子部品を製造することができる。また、リフロー等の気体中の加熱方法に比べて、部品投入に伴う加熱槽の温度低下が小さいため、一処理単位あたりの電子部品数を増やすことが容易であり、よりコストダウンを図ることが可能になる。
【0046】
この例の電子部品の製造方法により製造された電子部品(樹脂封止型半導体装置)9は、図3及び図4に示すように、例えば樹脂がモールドされて形成されたパッケージ7の両側面から例えばFe−Ni合金から成る多数のリード2が引き出された構成を有し、各リード2の表面には、予めSn−Bi合金めっき層から成る接続用導電層8が形成され、この接続用導電層8を構成しているSn−Bi合金めっき層は、前述したように、図5の電子部品製造装置10を用いて、その加熱部16において220〜280℃に加熱されているフッ素系不活性化学液内にごく短い時間浸漬されることで溶融されて、結晶組織が安定な溶融された接続用導電層8Aに変えられているので、ウィスカの発生が抑制された結晶組織を有している。なお、完成された電子部品9は、実装基板への実装を容易にするため、外部端子としてのリード2の形状はその端部が、図3に示したように屈曲されている。
【0047】
このように、この例の電子部品の製造方法によれば、リード2の表面に形成した接続用導電層8を構成するSn−Bi合金めっき層を、Sn−Bi合金めっき層の融点以上の220〜280℃に加熱されたフッ素系不活性化学液内に0.2〜5秒間のごく短い時間浸漬することで溶融させるので、Sn−Bi合金めっき層のみを集中的に加熱することができるため、加熱処理における熱がリード2から電子部品9の内部にまで及ぶのを抑制することができるようになる。
また、この例の電子部品9によれば、リード2の表面に接続用導電層8を構成するSn−Bi合金めっき層が形成され、Sn−Bi合金めっき層はSn−Bi合金めっき層の融点以上に加熱されているフッ素系不活性化学液内にごく短い時間浸漬されることで溶融されて、結晶組織が安定な溶融された接続用導電層8Aに変えられているので、ウィスカの発生が抑制されている。
また、この例の電子部品製造装置10によれば、リード2の表面に形成された接続用導電層8を構成するSn−Bi合金めっき層を溶融する加熱部16を備え、加熱部16は加熱槽16a内にSn−Bi合金めっき層の融点以上に加熱されているフッ素系不活性化学液が満たされて、フッ素系不活性化学液内にSn−Bi合金めっき層をごく短い時間浸漬することで溶融させるように構成されているので、簡単な構成でウィスカの発生を抑制する電子部品を製造することができる。
したがって、ウィスカの発生を抑制するために外部端子の表面に形成したPbフリーのSn系合金めっき層から成る接続用導電層を溶融させる際に、加熱処理によって電子部品の内部まで熱的影響を与えることがなくなる。
【0048】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例ではリード形状の外部端子に対して接続用導電層を形成した例で説明したが、リード形状に限らずに外部端子としての役割を担うものであれば適用することができる。また、実施例では、電子部品としてはICに適用する例で説明したが、IC以外にも図6(a)に示したような挿入実装型のトランジスタ23、図6(b)に示したような表面実装型のトランジスタ24、あるいは図6(c)に示したような電解コンデンサ25等の他の電子部品にも適用することができる。また、ウィスカ対策としての電子部品処理への適用に限らず、対象物の内部構造への熱的ストレスを最小にしつつ、表面を均一に加熱する場合に適用することが可能である。例えばBGA(Ball Grid Array)パッケージへのはんだボール付けのための熱処理や、電子部品の基板実装のための熱処理等にも適用可能である。
【0049】
また、電子部品の外部端子としてのリードにSn系合金から成る接続用導電層を形成する表面処理法としては、電気めっき法に例をあげて説明したが、電気めっき法に限らずに、無電解めっき法、化学めっき法、あるいは電解めっき法と無電解めっき法と組み合わせためっき法等の他のめっき法を利用することができる。また、この発明によるSn系合金から成る接続用導電層を形成するリードは、Fe−Ni合金を用いる例で説明したが、これに限らずに他の金属成分を含ませたFe系合金を用いてもよい。また、Fe系合金に限らずに、CuあるいはCuを主成分とするCu系合金を用いることもできる。また、実施例ではSn系合金としてはSn−Bi合金に例をあげて説明したが、純SnまたはSnと低融点合金を形成する金属であれば、Biに限らずに、Ag(銀)、CuあるいはZn(亜鉛)等のその他の金属を用いることができる。また、実施例では、フッ素系不活性化学液を用いる例で説明したが、熱処理時の圧力下で液体の沸点がめっき融点以上の温度で、かつ電極に腐食等の影響を与えないものであれば適用が可能である。
【0050】
また、実施例で示した電子部品製造装置では、加熱部の前に予備加熱部を設けたが、これを行わないあるいは液体中で行う等、適宜変更が可能である。また、二つの洗浄部を備える例で説明したが、この洗浄部は必ずしも二つ備える必要はなく、被処理体である電子部品の数量に応じて適宜増減することができる。また、電子部品製造装置の回収部は、有機溶融を用いる例で説明したが、有機溶剤を用いることなく、エアブローによる物理的な回収手段、あるいはこれらの組み合わせにより構成するようにしても良い。また、熱処理後に酸あるいはアルカリ溶液中でのエッチング処理等により、表面酸化膜か膜を除去することでぬれ性を向上させることも可能である。また、電子部品製造装置は、装置全体の気密性を高めて酸素濃度を下げることで、被処理体である電子部品の酸化を防止すると同時に、フッ素系不活性化学液の揮発分を回収するような機構を設けるようにすることもできる。
【0051】
また、電子部品をフッ素系不活性化学液内に浸漬する場合は、電子部品の全体を浸漬することなくリードのみを浸漬するようにすれば、パッケージに与えるダメージをより少なくすることができる。また、電子部品をフッ素系不活性化学液内に浸漬する場合は、実施例で説明したように個々に分離した電子部品を浸漬することなく、リード切断、成形前、つまりリードフレームのままで浸漬するようにしても良い。また、厳密な加熱時間、温度管理や、部分的に熱処理を行う場合には、実施例で示した加熱液体中への浸漬に限らず、固定した電子部品にノズルから噴出させた加熱不活性気体を噴射することによる熱処理も可能である。
【0052】
【発明の効果】
以上説明したように、この発明の電子部品の製造方法の構成によれば、外部端子の表面に形成した接続用導電層を構成するPbフリーのSn系合金めっき層を、Sn系合金めっき層の融点以上に加熱したフッ素系不活性化学液内にごく短い時間浸漬することで溶融させるので、表面のSn系合金めっき層のみを集中的に加熱することができるため、加熱処理における熱が外部端子から電子部品の内部にまで及ぶのを抑制することができるようになる。
また、この発明の電子部品の構成によれば、外部端子の表面に接続用導電層を構成するSn系合金めっき層が形成され、Sn系合金めっき層はSn−Bi合金めっき層の融点以上に加熱されているフッ素系不活性化学液内にごく短い時間浸漬されることで溶融されて、結晶組織が安定な溶融された接続用導電層に変えられているので、ウィスカの発生が抑制されている。
また、この発明の電子部品製造装置によれば、外部端子の表面に形成された接続用導電層を構成するSn系合金めっき層を溶融する加熱部を備え、加熱部は加熱槽内にSn系合金めっき層の融点以上に加熱されているフッ素系不活性化学液が満たされて、フッ素系不活性化学液内にSn系合金めっき層をごく短い時間浸漬することで溶融させるように構成されているので、簡単な構成でウィスカの発生を抑制する電子部品を製造することができる。
したがって、ウィスカの発生を抑制するために外部端子の表面に形成したPbフリーのSn系合金めっき層から成る接続用導電層を溶融させる際に、加熱処理によって電子部品の内部まで熱的影響を与えることがなくなる。
【図面の簡単な説明】
【図1】この発明の一実施例である電子部品の製造方法を工程順に示す工程図である。
【図2】同電子部品の製造方法を工程順に示す工程図である。
【図3】同電子部品の製造方法により製造された電子部品を示す斜視図である。
【図4】図3のA−A矢視断面図である。
【図5】同電子部品の製造方法の実施に用いられる製造装置の構成を示す図である。
【図6】この発明が適用される電子部品の例を示す斜視図である。
【図7】従来の電子部品の一例としての可変抵抗器の一部の構成を示す断面図である。
【符号の説明】
1 タブ
2 リード(外部端子)
3 リードフレーム
4 パッド電極
5 半導体チップ
6 ボンディングワイヤ
7 パッケージ
8 接続用導電層
8A 溶融された接続用導電層
9 電子部品(樹脂封止型半導体装置)
10 電子部品製造装置
11 装置本体
12 ローダ部
13 アンローダ部
14 搬送部
15 予備加熱部
16 加熱部
16a 加熱槽
17 回収部
17a 回収槽
18、18A、18B 洗浄部
18a、18b 洗浄槽
19 乾燥部
19a 乾燥槽
20 搬送レール
21 アーム
22 バスケット
23 挿入実装型のトランジスタ
24 表面実装型の小信号用トランジスタ
25 電解コンデンサ
Claims (9)
- 外部端子の表面にSnを主成分とする金属薄膜から成る接続用導電層が形成される電子部品の製造方法であって、
前記外部端子の表面にPbフリーのSn系合金めっき層を形成するめっき工程と、
前記Sn系合金めっき層の融点以上に加熱された液体状態のフッ素系不活性化学液内にごく短い時間浸漬することで、前記Sn系合金めっき層を溶融させる加熱工程と、
を含むことを特徴とする電子部品の製造方法。 - 外部端子の表面にSnを主成分とする金属薄膜から成る接続用導電層が形成される電子部品の製造方法であって、
前記外部端子の一部を覆うように樹脂製のパッケージを形成するパッケージ形成工程と、
前記パッケージで覆われていない前記外部端子の表面にPbフリーのSn系合金めっき層を形成するめっき工程と、
前記Sn系合金めっき層の融点以上に加熱された液体状態のフッ素系不活性化学液内にごく短い時間浸漬することで、前記Sn系合金めっき層を溶融させる加熱工程と、
を含むことを特徴とする電子部品の製造方法。 - 前記加熱工程において、前記フッ素系不活性化学液をその沸点を越えない範囲で220〜280℃に加熱することを特徴とする請求項1又は2記載の電子部品の製造方法。
- 前記加熱工程において、前記Sn系合金めっき層を0.2〜5秒間加熱することを特徴とする請求項3記載の電子部品の製造方法。
- 請求項1記載の電子部品の製造方法によって製造された電子部品であって、
前記Sn系合金めっき層は、ウィスカの発生が抑制された結晶構造を有することを特徴とする電子部品。 - 請求項2記載の電子部品の製造方法によって製造された電子部品であって、
前記Sn系合金めっき層は、ウィスカの発生が抑制された結晶構造を有することを特徴とする電子部品。 - 前記Sn系合金めっき層は、Snに該Snと低融点合金を形成する所望の金属が添加されて、所望の膜厚を有することを特徴とする請求項5又は6記載の電子部品。
- 前記所望の金属は、Biを含むことを特徴とする請求項7記載の電子部品。
- 外部端子の表面にSnを主成分とする接続用導電層を形成する電子部品製造装置であって、
前記外部端子の表面に形成されたPbフリーのSn系合金めっき層を溶融する加熱部を備え、該加熱部は加熱槽内に前記Sn系合金めっき層の融点以上に加熱されたフッ素系不活性化学液が満たされて、該フッ素系不活性化学液内に前記Sn系合金めっき層をごく短い時間浸漬することで溶融させるように構成されていることを特徴とする電子部品製造装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364467A JP2004200249A (ja) | 2002-12-16 | 2002-12-16 | 電子部品及びその製造方法並びに製造装置 |
KR1020030090208A KR100664424B1 (ko) | 2002-12-16 | 2003-12-11 | 전자부품 및 그 제조방법 그리고 제조장치 |
TW092135539A TWI261628B (en) | 2002-12-16 | 2003-12-16 | Electronic component and method and apparatus for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364467A JP2004200249A (ja) | 2002-12-16 | 2002-12-16 | 電子部品及びその製造方法並びに製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004200249A true JP2004200249A (ja) | 2004-07-15 |
Family
ID=32762290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002364467A Pending JP2004200249A (ja) | 2002-12-16 | 2002-12-16 | 電子部品及びその製造方法並びに製造装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2004200249A (ja) |
KR (1) | KR100664424B1 (ja) |
TW (1) | TWI261628B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081235A (ja) * | 2005-09-15 | 2007-03-29 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59161850A (ja) | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム |
KR960032701A (ko) * | 1995-02-15 | 1996-09-17 | 김광호 | 반도체용 리드프레임 및 그 표면처리방법 |
KR19990000386A (ko) * | 1997-06-05 | 1999-01-15 | 윤종용 | 반도체 패키지의 리드프레임 |
JP3622462B2 (ja) * | 1997-12-16 | 2005-02-23 | 株式会社日立製作所 | 半導体装置 |
JPH11354705A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2002030468A (ja) * | 2000-07-19 | 2002-01-31 | Furukawa Electric Co Ltd:The | 電子部品用リード線 |
-
2002
- 2002-12-16 JP JP2002364467A patent/JP2004200249A/ja active Pending
-
2003
- 2003-12-11 KR KR1020030090208A patent/KR100664424B1/ko not_active IP Right Cessation
- 2003-12-16 TW TW092135539A patent/TWI261628B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081235A (ja) * | 2005-09-15 | 2007-03-29 | Renesas Technology Corp | 半導体装置の製造方法 |
US7547581B2 (en) | 2005-09-15 | 2009-06-16 | Renesas Technology Corp. | Manufacturing method of a semiconductor device to suppress generation of whiskers |
Also Published As
Publication number | Publication date |
---|---|
TWI261628B (en) | 2006-09-11 |
TW200413567A (en) | 2004-08-01 |
KR100664424B1 (ko) | 2007-01-03 |
KR20040053802A (ko) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4609296B2 (ja) | 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置 | |
US5804880A (en) | Solder isolating lead frame | |
JP5031677B2 (ja) | 接合構造体の製造方法 | |
US9686871B2 (en) | Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method | |
JPH08164496A (ja) | Sn−Zn系、Sn−Zn−Bi系はんだ及びその表面処理方法並びにそれを用いた実装品 | |
JP2002261104A (ja) | 半導体装置および電子機器 | |
JP2005026393A (ja) | Pbフリーはんだ合金を用いたリフローはんだ付け方法および混載実装方法並びに混載実装構造体 | |
JPH0955464A (ja) | 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法 | |
JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
JPH1133776A (ja) | 半田材料及びそれを用いた電子部品 | |
KR20060081327A (ko) | 반도체 칩 패키지 장치 및 그 방법 | |
KR100664424B1 (ko) | 전자부품 및 그 제조방법 그리고 제조장치 | |
JP2004514559A (ja) | ぬれ性の改善された鉛非含有合金 | |
JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
US7911062B2 (en) | Electronic component with varying rigidity leads using Pb-free solder | |
JP4667637B2 (ja) | 電子部品の接合方法 | |
JP2001244622A (ja) | 電子回路装置 | |
JP3657874B2 (ja) | 半導体装置および電子機器 | |
JP2006054227A (ja) | 半導体パワーモジュール及び半導体装置 | |
JP2000252402A (ja) | 半導体装置、半導体装置の実装方法及び電子装置 | |
KR102198850B1 (ko) | 저융점 솔더 합금 및 이를 이용하여 제조된 솔더볼 | |
JPH10284666A (ja) | 電子部品機器 | |
JP2001168513A (ja) | 非鉛系はんだ材料被覆基板の製造方法 | |
JP2005138174A (ja) | ろう材、これを用いた半導体装置の製造方法並びに半導体装置 | |
CN117790332A (zh) | 气密性***级封装元件表贴方法及封装元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080912 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081021 |