JP2000252402A - 半導体装置、半導体装置の実装方法及び電子装置 - Google Patents
半導体装置、半導体装置の実装方法及び電子装置Info
- Publication number
- JP2000252402A JP2000252402A JP11056335A JP5633599A JP2000252402A JP 2000252402 A JP2000252402 A JP 2000252402A JP 11056335 A JP11056335 A JP 11056335A JP 5633599 A JP5633599 A JP 5633599A JP 2000252402 A JP2000252402 A JP 2000252402A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- lead
- film
- semiconductor device
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 鉛フリー実装工程に対応したリードの表面処
理技術を提供する。 【解決手段】 封止体に内蔵された半導体チップとリー
ドの一端が接続され、前記リードの他端が外部端子とな
る半導体装置について、前記外部端子には錫膜を被覆
し、この錫膜を錫合金膜によって被覆する。また、配線
基板に設けられた搭載領域に半導体装置等の電子部品を
実装し、前記配線基板の接続端子と前記電子部品の外部
端子との電気的な接続を行なう電子装置について、前記
電子部品の外部端子を錫膜によって被覆し、前記錫膜を
錫合金膜によって被覆し、前記外部端子と前記配線基板
の接続端子とを鉛フリーハンダによって接続する。 【効果】 錫合金膜で錫膜を被覆することによって、錫
膜からウィスカが発生するのを防止することができる。
また、接合時には、接合部分の錫合金膜が溶解され、ハ
ンダが錫膜と接合するために、ハンダ濡れ性が良好とな
る。
理技術を提供する。 【解決手段】 封止体に内蔵された半導体チップとリー
ドの一端が接続され、前記リードの他端が外部端子とな
る半導体装置について、前記外部端子には錫膜を被覆
し、この錫膜を錫合金膜によって被覆する。また、配線
基板に設けられた搭載領域に半導体装置等の電子部品を
実装し、前記配線基板の接続端子と前記電子部品の外部
端子との電気的な接続を行なう電子装置について、前記
電子部品の外部端子を錫膜によって被覆し、前記錫膜を
錫合金膜によって被覆し、前記外部端子と前記配線基板
の接続端子とを鉛フリーハンダによって接続する。 【効果】 錫合金膜で錫膜を被覆することによって、錫
膜からウィスカが発生するのを防止することができる。
また、接合時には、接合部分の錫合金膜が溶解され、ハ
ンダが錫膜と接合するために、ハンダ濡れ性が良好とな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体装置の実装方法及び電子装置に関し、特に、鉛を含有
しない接合剤である鉛フリーハンダを用いた半導体装置
等の実装に適用して有効な技術に関するものである。
体装置の実装方法及び電子装置に関し、特に、鉛を含有
しない接合剤である鉛フリーハンダを用いた半導体装置
等の実装に適用して有効な技術に関するものである。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置は、通常樹脂等に
よって封止され、封止体内にて搭載された半導体チップ
とリードのインナーリードとが接続され、リードのアウ
ターリードが封止体外に延在して外部端子となり、この
外部端子が配線基板の接合部分に接続されて、半導体装
置が実装されている。この実装に用いられる接合剤とし
ては鉛と錫との合金である鉛ハンダが長く用いられてき
た。
よって封止され、封止体内にて搭載された半導体チップ
とリードのインナーリードとが接続され、リードのアウ
ターリードが封止体外に延在して外部端子となり、この
外部端子が配線基板の接合部分に接続されて、半導体装
置が実装されている。この実装に用いられる接合剤とし
ては鉛と錫との合金である鉛ハンダが長く用いられてき
た。
【０００３】こうした鉛ハンダは、ハンダ自体に柔軟性
があるため、半導体チップと配線基板との間の熱膨張係
数の差に起因する、或いは構造に起因する機械的歪によ
る応力を、ハンダの変形によって吸収するため電極の接
続寿命を確保することができる。また、ハンダと各種金
属との濡れ性が良好である等の利点から半導体装置及び
電子装置の各種接続に幅広く利用されている。
があるため、半導体チップと配線基板との間の熱膨張係
数の差に起因する、或いは構造に起因する機械的歪によ
る応力を、ハンダの変形によって吸収するため電極の接
続寿命を確保することができる。また、ハンダと各種金
属との濡れ性が良好である等の利点から半導体装置及び
電子装置の各種接続に幅広く利用されている。
【０００４】しかしながら、ハンダの主成分である鉛
は、屋外投棄等により自然環境に放置され、酸性雨等の
劣悪な環境に曝された場合に、有害物質を発生させ環境
汚染を招くことが懸念されており、こうした環境汚染を
防止するための環境対策として、有害物質である鉛を含
むハンダの使用を低減或いは廃止する鉛フリー化が実装
工程に求められている。
は、屋外投棄等により自然環境に放置され、酸性雨等の
劣悪な環境に曝された場合に、有害物質を発生させ環境
汚染を招くことが懸念されており、こうした環境汚染を
防止するための環境対策として、有害物質である鉛を含
むハンダの使用を低減或いは廃止する鉛フリー化が実装
工程に求められている。
【０００５】このため、ＰｂＳｎ合金ハンダに替えてＳ
ｎＡｇ系或いはＳｎＢｉ系の鉛フリーハンダを接合剤と
して用いることによって、従来の鉛ハンダと略同様に溶
融接合を行なう技術が考えられている。
ｎＡｇ系或いはＳｎＢｉ系の鉛フリーハンダを接合剤と
して用いることによって、従来の鉛ハンダと略同様に溶
融接合を行なう技術が考えられている。
【０００６】こうした溶融接合が行なわれる半導体装置
の外部端子となるリードには、接合剤との濡れ性を向上
させるための表面処理として、従来は、鉛ハンダ膜、錫
膜、金膜が被覆されていた。
の外部端子となるリードには、接合剤との濡れ性を向上
させるための表面処理として、従来は、鉛ハンダ膜、錫
膜、金膜が被覆されていた。
【０００７】
【発明が解決しようとする課題】しかしながら、鉛フリ
ー化を進めるためには、鉛ハンダ膜の表面処理への使用
も停止する必要がある。鉛ハンダ膜に替えて、金膜を用
いる場合には価格の上昇を招く。また、錫膜を用いた場
合には、経時的にウィスカが発生し隣接するリード間を
短絡させる可能性があり、このウィスカの発生を防止す
るため、メッキした錫膜を融点近傍まで加熱処理するヒ
ュージングが必要となる。そして、この熱処理では、工
程増となることに加えて、この熱処理によってハンダ濡
れ性の低下或いは製品の耐久性の低下が懸念される。
ー化を進めるためには、鉛ハンダ膜の表面処理への使用
も停止する必要がある。鉛ハンダ膜に替えて、金膜を用
いる場合には価格の上昇を招く。また、錫膜を用いた場
合には、経時的にウィスカが発生し隣接するリード間を
短絡させる可能性があり、このウィスカの発生を防止す
るため、メッキした錫膜を融点近傍まで加熱処理するヒ
ュージングが必要となる。そして、この熱処理では、工
程増となることに加えて、この熱処理によってハンダ濡
れ性の低下或いは製品の耐久性の低下が懸念される。
【０００８】他に、このウィスカの発生を防止する方法
として、錫に他の金属を含有させ合金化することが知ら
れているが、合金をメッキする場合には、純錫の場合と
比較して、メッキが難しく、接合する金属との濡れ性も
低下する。また、錫合金は柔軟性に欠けるためリードの
成形等の際にクラックが発生し、クラックの発生した部
分の濡れ性が低下してしまうことがある。
として、錫に他の金属を含有させ合金化することが知ら
れているが、合金をメッキする場合には、純錫の場合と
比較して、メッキが難しく、接合する金属との濡れ性も
低下する。また、錫合金は柔軟性に欠けるためリードの
成形等の際にクラックが発生し、クラックの発生した部
分の濡れ性が低下してしまうことがある。
【０００９】他に、Ｐｄを用いて表面処理を行なうこと
も考えられているが、この方法ではリードの材質が銅系
に限定され、ＦｅＮｉ系合金を使用することができな
い。Ｐｄを用いて表面処理については、例えば日経ＢＰ
社発行「日経マイクロデバイス」１９９８年３月号９８
頁〜１０３頁に記載されている。
も考えられているが、この方法ではリードの材質が銅系
に限定され、ＦｅＮｉ系合金を使用することができな
い。Ｐｄを用いて表面処理については、例えば日経ＢＰ
社発行「日経マイクロデバイス」１９９８年３月号９８
頁〜１０３頁に記載されている。
【００１０】本発明の課題は、半導体装置の鉛フリー実
装工程に対応した表面処理が可能な技術を提供すること
にある。本発明の前記ならびにその他の課題と新規な特
徴は、本明細書の記述及び添付図面によって明らかにな
るであろう。
装工程に対応した表面処理が可能な技術を提供すること
にある。本発明の前記ならびにその他の課題と新規な特
徴は、本明細書の記述及び添付図面によって明らかにな
るであろう。
【００１１】
【問題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。封止体に内蔵された半導体チップと
リードの一端が接続され、前記リードの他端が外部端子
となる半導体装置について、前記外部端子には錫膜を被
覆し、この錫膜を錫合金膜によって被覆する。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。封止体に内蔵された半導体チップと
リードの一端が接続され、前記リードの他端が外部端子
となる半導体装置について、前記外部端子には錫膜を被
覆し、この錫膜を錫合金膜によって被覆する。
【００１２】また、こうした半導体装置の配線基板への
実装方法について、前記配線基板の接合部分に鉛フリー
ハンダ粉を含有するハンダペーストを印刷付着させる工
程と、前記半導体装置を配線基板の所定位置に装着する
工程と、前記ハンダペーストのハンダ粉及び接合部分の
錫合金膜を溶融させて、鉛フリーハンダを前記錫膜に接
合させた後に、鉛フリーハンダを固化させ、接続端子と
アウターリードとを鉛フリーハンダによって接続する工
程とを有する。
実装方法について、前記配線基板の接合部分に鉛フリー
ハンダ粉を含有するハンダペーストを印刷付着させる工
程と、前記半導体装置を配線基板の所定位置に装着する
工程と、前記ハンダペーストのハンダ粉及び接合部分の
錫合金膜を溶融させて、鉛フリーハンダを前記錫膜に接
合させた後に、鉛フリーハンダを固化させ、接続端子と
アウターリードとを鉛フリーハンダによって接続する工
程とを有する。
【００１３】また、配線基板に設けられた搭載領域に半
導体装置等の電子部品を実装し、前記配線基板の接続端
子と前記電子部品の外部端子との電気的な接続を行なう
電子装置について、前記電子部品の外部端子を錫膜によ
って被覆し、前記錫膜を錫合金膜によって被覆し、前記
外部端子と前記配線基板の接続端子とを鉛フリーハンダ
によって接続する。
導体装置等の電子部品を実装し、前記配線基板の接続端
子と前記電子部品の外部端子との電気的な接続を行なう
電子装置について、前記電子部品の外部端子を錫膜によ
って被覆し、前記錫膜を錫合金膜によって被覆し、前記
外部端子と前記配線基板の接続端子とを鉛フリーハンダ
によって接続する。
【００１４】上述した手段によれば、錫合金膜で錫膜を
被覆することによって、錫膜からウィスカが発生するの
を防止することができるので、ウィスカによるリード間
の短絡が生じることがない。
被覆することによって、錫膜からウィスカが発生するの
を防止することができるので、ウィスカによるリード間
の短絡が生じることがない。
【００１５】また、接合時には、接合部分の錫合金膜が
溶解され、鉛フリーハンダが錫膜と接合するために、ハ
ンダ濡れ性が良好となる。
溶解され、鉛フリーハンダが錫膜と接合するために、ハ
ンダ濡れ性が良好となる。
【００１６】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【００１７】
【発明の実施の形態】図１は、本発明の一実施の形態で
あるＱＦＰ型の半導体装置を示す平面図であり、図２は
図１中のａ−ａ線に沿った部分縦断面図である。本実施
の形態の半導体装置では、単結晶シリコン等の半導体基
板主面に各種素子を形成し配線層によって接続して所定
の回路を構成した半導体チップ１が、タブ２に固定さ
れ、半導体チップ１とリード３のインナーリード３ａと
が、ボンディングワイヤ４によって接続されている。半
導体チップ１、タブ２、インナーリード３ａ、ボンディ
ングワイヤ４は、エポキシ樹脂等からなる封止体５によ
って封止されており、リード３のアウターリード３ｂが
封止体５の四辺から外部に延在している。
あるＱＦＰ型の半導体装置を示す平面図であり、図２は
図１中のａ−ａ線に沿った部分縦断面図である。本実施
の形態の半導体装置では、単結晶シリコン等の半導体基
板主面に各種素子を形成し配線層によって接続して所定
の回路を構成した半導体チップ１が、タブ２に固定さ
れ、半導体チップ１とリード３のインナーリード３ａと
が、ボンディングワイヤ４によって接続されている。半
導体チップ１、タブ２、インナーリード３ａ、ボンディ
ングワイヤ４は、エポキシ樹脂等からなる封止体５によ
って封止されており、リード３のアウターリード３ｂが
封止体５の四辺から外部に延在している。
【００１８】アウターリード３ｂは表面処理がなされて
おり、ハンダ濡れ性を向上させるために錫膜６によって
被覆され、更にこの錫膜６からのウィスカの発生を防止
するために、錫膜６が他の金属を含有する錫合金膜７に
よって被覆されている。錫合金膜７に用いられる錫合金
としては、ＳｎＣｕ，ＳｎＮｉ，ＳｎＺｎ，ＳｎＡｇ，
ＳｎＢｉ，ＳｎＩｎ，ＳｎＳｂ等が利用可能である。
おり、ハンダ濡れ性を向上させるために錫膜６によって
被覆され、更にこの錫膜６からのウィスカの発生を防止
するために、錫膜６が他の金属を含有する錫合金膜７に
よって被覆されている。錫合金膜７に用いられる錫合金
としては、ＳｎＣｕ，ＳｎＮｉ，ＳｎＺｎ，ＳｎＡｇ，
ＳｎＢｉ，ＳｎＩｎ，ＳｎＳｂ等が利用可能である。
【００１９】錫膜６については、純度の高いものほどハ
ンダ濡れ性が良好であり、また、ウィスカは純度が高い
ほど発生しやすく、ある程度不純物が混入するとウィス
カの発生は見られない。これらの点を勘案して、錫膜６
は純度９９％以上とし、錫合金膜７としては、ウィスカ
の発生を防止するために、他の金属を２％以上含有させ
てある。夫々の膜厚としては、錫膜６が５μｍ〜２０μ
ｍ程度の膜厚に形成され、錫合金膜７が０．２μｍ〜２
μｍ程度の膜厚に形成されている。なお、エージング時
間の短い製品であれば、錫膜６を２．５μｍ程度まで薄
くしてもよい。
ンダ濡れ性が良好であり、また、ウィスカは純度が高い
ほど発生しやすく、ある程度不純物が混入するとウィス
カの発生は見られない。これらの点を勘案して、錫膜６
は純度９９％以上とし、錫合金膜７としては、ウィスカ
の発生を防止するために、他の金属を２％以上含有させ
てある。夫々の膜厚としては、錫膜６が５μｍ〜２０μ
ｍ程度の膜厚に形成され、錫合金膜７が０．２μｍ〜２
μｍ程度の膜厚に形成されている。なお、エージング時
間の短い製品であれば、錫膜６を２．５μｍ程度まで薄
くしてもよい。
【００２０】この錫合金膜７で錫膜６を被覆することに
よって、錫メッキされたリードの表面から圧力や応力に
よって錫のひげ結晶であるウィスカが発生するのを防止
することができるので、ウィスカによるリード間の短絡
が生じることがない。
よって、錫メッキされたリードの表面から圧力や応力に
よって錫のひげ結晶であるウィスカが発生するのを防止
することができるので、ウィスカによるリード間の短絡
が生じることがない。
【００２１】図３は、図１及び図２に示す半導体装置を
配線基板に実装した電子装置の要部を示す縦断面図であ
る。配線基板は、ガラスエポキシ或いはムライトセラミ
ック等の絶縁性材料を板状に成形した基体８の表面及び
内部に複数層の配線パターンが形成されており、半導体
装置の外部端子であるアウターリード３ｂとの接続端子
９ａと接続する配線パターン９が最上層に形成されてい
る。
配線基板に実装した電子装置の要部を示す縦断面図であ
る。配線基板は、ガラスエポキシ或いはムライトセラミ
ック等の絶縁性材料を板状に成形した基体８の表面及び
内部に複数層の配線パターンが形成されており、半導体
装置の外部端子であるアウターリード３ｂとの接続端子
９ａと接続する配線パターン９が最上層に形成されてい
る。
【００２２】アウターリード３ｂと接続端子９との接続
には、ＳｎＡｇ系或いはＳｎＺｎ系の鉛フリーハンダ１
０を接合剤として用い、この鉛フリーハンダ１０の加熱
溶融時に、接合部分の錫合金膜７が溶解され、鉛フリー
ハンダ１０がハンダ濡れ性の良好な錫膜６と接合するた
めに、鉛フリーハンダ１０はアウターリード３ｂの接合
部分を充分に覆うことができる。
には、ＳｎＡｇ系或いはＳｎＺｎ系の鉛フリーハンダ１
０を接合剤として用い、この鉛フリーハンダ１０の加熱
溶融時に、接合部分の錫合金膜７が溶解され、鉛フリー
ハンダ１０がハンダ濡れ性の良好な錫膜６と接合するた
めに、鉛フリーハンダ１０はアウターリード３ｂの接合
部分を充分に覆うことができる。
【００２３】なお、本実施の形態では半導体装置のアウ
ターリード３ｂに表面処理を施したが、更に、配線基板
の接続端子９ａにも同様の表面処理を施してもよい。
ターリード３ｂに表面処理を施したが、更に、配線基板
の接続端子９ａにも同様の表面処理を施してもよい。
【００２４】続いて、本実施の形態の半導体装置のアウ
ターリード表面処理について図４乃至図６を用いて説明
する。封止後の表面処理の段階では、各リード３は、ア
ウターリード３ａ端部に設けられたタイバー１１、或い
はリード３間の封止領域直近に設けられたダムバー１２
によって一体化され、複数の半導体装置が連続したリー
ドフレームとなっている。
ターリード表面処理について図４乃至図６を用いて説明
する。封止後の表面処理の段階では、各リード３は、ア
ウターリード３ａ端部に設けられたタイバー１１、或い
はリード３間の封止領域直近に設けられたダムバー１２
によって一体化され、複数の半導体装置が連続したリー
ドフレームとなっている。
【００２５】先ず、洗浄工程としてアウターリード３ｂ
に付着した油脂等の有機物を除去する脱脂処理を行な
う。脱脂処理では、脱脂剤（例えば、マクダーミッド
「メタレックスＷスペシャル」）を６０ｇ／ｌ程度含有
させた７０℃程度の脱脂液に１分間浸漬した後に、純水
による水洗を２〜３回行ない、前記脱脂液を除去する。
に付着した油脂等の有機物を除去する脱脂処理を行な
う。脱脂処理では、脱脂剤（例えば、マクダーミッド
「メタレックスＷスペシャル」）を６０ｇ／ｌ程度含有
させた７０℃程度の脱脂液に１分間浸漬した後に、純水
による水洗を２〜３回行ない、前記脱脂液を除去する。
【００２６】次に、洗浄工程としてアウターリード３ｂ
の表面に形成された熱酸化膜等を除去する脱スケール処
理を行なう。脱スケール処理では、リードフレームが４
２アロイ等のＦｅＮｉ合金系の場合には洗浄剤（例え
ば、菱江化学「ＣＰＬ１００」）を２００ｍｌ／ｌ程度
含有させた３０℃程度のエッチング液に１分間浸漬し、
リードフレームが銅系の場合には洗浄剤（例えば、菱江
化学「ＣＰＥ５０」）を３５０ｍｌ／ｌ程度含有させた
３０℃程度のエッチング液に１分間浸漬させる。その後
に、純水による水洗を２〜３回行ない、前記エッチング
液を除去する。この状態を図４に示す。
の表面に形成された熱酸化膜等を除去する脱スケール処
理を行なう。脱スケール処理では、リードフレームが４
２アロイ等のＦｅＮｉ合金系の場合には洗浄剤（例え
ば、菱江化学「ＣＰＬ１００」）を２００ｍｌ／ｌ程度
含有させた３０℃程度のエッチング液に１分間浸漬し、
リードフレームが銅系の場合には洗浄剤（例えば、菱江
化学「ＣＰＥ５０」）を３５０ｍｌ／ｌ程度含有させた
３０℃程度のエッチング液に１分間浸漬させる。その後
に、純水による水洗を２〜３回行ない、前記エッチング
液を除去する。この状態を図４に示す。
【００２７】次に、洗浄の完了したアウターリード３ｂ
に錫メッキ処理を行なう。錫メッキ処理は、硫酸第一錫
６０ｇ／ｌ、硫酸１００ｇ／ｌ、添加剤（例えば、石原
薬品「ＵＴＢ５１３Ｙ」）３０ｍｌ／ｌを混合させた３
０℃程度のメッキ液を用い、２Ａ／ｄｍ2の電流密度で
１０分間程度行なう。その後に、純水による水洗を２〜
３回行ない、前記メッキ液を除去する。この状態を図５
に示す。
に錫メッキ処理を行なう。錫メッキ処理は、硫酸第一錫
６０ｇ／ｌ、硫酸１００ｇ／ｌ、添加剤（例えば、石原
薬品「ＵＴＢ５１３Ｙ」）３０ｍｌ／ｌを混合させた３
０℃程度のメッキ液を用い、２Ａ／ｄｍ2の電流密度で
１０分間程度行なう。その後に、純水による水洗を２〜
３回行ない、前記メッキ液を除去する。この状態を図５
に示す。
【００２８】次に、洗浄の完了したアウターリード３ｂ
に錫合金メッキ処理を行なう。例えば、錫銅合金メッキ
処理の場合には、錫酸カリ４０ｇ／ｌ、青化銅３２ｇ／
ｌ、青化カリ７０ｇ／ｌ、苛性カリ１２ｇ／ｌ、ロッシ
ェル塩５０ｇ／ｌを混合させた６５℃程度のメッキ液を
用い、５Ａ／ｄｍ2の電流密度で１分間程度行なう。
に錫合金メッキ処理を行なう。例えば、錫銅合金メッキ
処理の場合には、錫酸カリ４０ｇ／ｌ、青化銅３２ｇ／
ｌ、青化カリ７０ｇ／ｌ、苛性カリ１２ｇ／ｌ、ロッシ
ェル塩５０ｇ／ｌを混合させた６５℃程度のメッキ液を
用い、５Ａ／ｄｍ2の電流密度で１分間程度行なう。
【００２９】錫合金メッキ処理の後に、純水による水洗
又は湯洗を３回以上行ない、前記メッキ液を除去して、
乾燥させる。この状態を図６に示す。
又は湯洗を３回以上行ない、前記メッキ液を除去して、
乾燥させる。この状態を図６に示す。
【００３０】なお、錫ニッケル合金メッキ処理の場合に
は、塩化錫５０ｇ／ｌ、塩化ニッケル２５０ｇ／ｌ、酸
性フッカアンモニウム４０ｇ／ｌを混合させたＰＨ２．
５の６５℃程度のメッキ液を用い、２Ａ／ｄｍ2の電流
密度で１分間程度行ない、同様に洗浄乾燥させる。
は、塩化錫５０ｇ／ｌ、塩化ニッケル２５０ｇ／ｌ、酸
性フッカアンモニウム４０ｇ／ｌを混合させたＰＨ２．
５の６５℃程度のメッキ液を用い、２Ａ／ｄｍ2の電流
密度で１分間程度行ない、同様に洗浄乾燥させる。
【００３１】この後、リードフレームのタイバー１１、
ダムバー１２等を切断し、アウターリード３ｂの成形を
行ない、図２に示す半導体装置が完成する。
ダムバー１２等を切断し、アウターリード３ｂの成形を
行ない、図２に示す半導体装置が完成する。
【００３２】続いて、この半導体装置の配線基板へ例え
ばリフロー法によって実装する方法を図７を用いて説明
する。
ばリフロー法によって実装する方法を図７を用いて説明
する。
【００３３】先ず、接続端子等の配線基板の接合端子９
ａ等の接合部分に対応させた開口を形成したスクリーン
マスクを用い、このスクリーンマスクと配線基板とを位
置合わせした後に、印刷機によってスクリーンマスク上
のハンダペースト１３をスキージによって前記開口に押
し込むことによって、前記接合部分にハンダペースト１
３を印刷付着させる。ハンダペースト１３はＳｎＡｇ系
或いはＳｎＢｉ系の鉛フリーハンダ粉とフラックスとを
練り混ぜたものである。
ａ等の接合部分に対応させた開口を形成したスクリーン
マスクを用い、このスクリーンマスクと配線基板とを位
置合わせした後に、印刷機によってスクリーンマスク上
のハンダペースト１３をスキージによって前記開口に押
し込むことによって、前記接合部分にハンダペースト１
３を印刷付着させる。ハンダペースト１３はＳｎＡｇ系
或いはＳｎＢｉ系の鉛フリーハンダ粉とフラックスとを
練り混ぜたものである。
【００３４】こうしてハンダペースト１３の印刷された
配線基板に、部品形状・アウターリード３ｂの曲がり等
を検査した半導体装置をマウンタによって所定位置に装
着し、必要に応じて半導体装置を接着剤１４によって配
線基板に接着固定する。この状態を図７に示す。
配線基板に、部品形状・アウターリード３ｂの曲がり等
を検査した半導体装置をマウンタによって所定位置に装
着し、必要に応じて半導体装置を接着剤１４によって配
線基板に接着固定する。この状態を図７に示す。
【００３５】この後、リフロー炉にて熱風或いは赤外線
によって加熱して、ハンダペースト１３のハンダ粉が溶
融してハンダ１０となり、アウターリード３ａ及び配線
基板の接続端子９ａに付着する。この鉛フリーハンダ１
０の加熱溶融時に、接合部分の錫合金膜７が溶解され、
鉛フリーハンダ１０がハンダ濡れ性の良好な錫膜６と接
合するために、鉛フリーハンダ１０はアウターリード３
ｂの接合部分を充分に覆うことができる。充分にハンダ
１０が付着させた後に、加熱を終了させ温度が低下する
に連れて溶融していたハンダ１０が固化し、接続端子９
ａとアウターリード３ａとがハンダ１０によって接続さ
れ、半導体装置の実装が完了し、図３に示す状態とな
る。
によって加熱して、ハンダペースト１３のハンダ粉が溶
融してハンダ１０となり、アウターリード３ａ及び配線
基板の接続端子９ａに付着する。この鉛フリーハンダ１
０の加熱溶融時に、接合部分の錫合金膜７が溶解され、
鉛フリーハンダ１０がハンダ濡れ性の良好な錫膜６と接
合するために、鉛フリーハンダ１０はアウターリード３
ｂの接合部分を充分に覆うことができる。充分にハンダ
１０が付着させた後に、加熱を終了させ温度が低下する
に連れて溶融していたハンダ１０が固化し、接続端子９
ａとアウターリード３ａとがハンダ１０によって接続さ
れ、半導体装置の実装が完了し、図３に示す状態とな
る。
【００３６】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。例えば、前述した実施の形態では、ＱＦＰ
型の半導体装置について説明を行なったが、ＳＯＪ（Sm
all Outline J-lead）型或いはＱＦＮ（Quad Flat Nonl
ead）型・ＳＯＮ（Small Outline Nonlead）型等の封止
体底面にリードが露出する底面端子型等、他の半導体装
置の外部端子の表面処理に適用することも可能である。
また、前述した実施の形態では、半導体装置を基板に実
装して半導体装置を製造する例について説明したが、他
の電子部品を基板に実装して電子装置を製造する場合に
も、本発明は適用が可能である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。例えば、前述した実施の形態では、ＱＦＰ
型の半導体装置について説明を行なったが、ＳＯＪ（Sm
all Outline J-lead）型或いはＱＦＮ（Quad Flat Nonl
ead）型・ＳＯＮ（Small Outline Nonlead）型等の封止
体底面にリードが露出する底面端子型等、他の半導体装
置の外部端子の表面処理に適用することも可能である。
また、前述した実施の形態では、半導体装置を基板に実
装して半導体装置を製造する例について説明したが、他
の電子部品を基板に実装して電子装置を製造する場合に
も、本発明は適用が可能である。
【００３７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、錫合金膜で錫膜を被覆すること
によって、ウィスカが発生するのを防止することができ
るという効果がある。 （２）本発明によれば、上記効果（１）により、ウィス
カによるリード間の短絡を防止することができるという
効果がある。 （３）本発明によれば、上記効果（２）により、製品の
経時的な不良の発生を防止することができるという効果
がある。 （４）本発明によれば、ハンダの加熱溶融時に、接合部
分の錫合金膜が溶解され、ハンダが錫膜と接合するため
に、ハンダ濡れ性が良好になるという効果がある。 （５）本発明によれば、上記効果（４）により、接合を
確実に行なうことができるという効果がある。 （６）本発明によれば、リードの表面処理に鉛を含まな
い金属を用いることによって、鉛フリーを実現すること
ができるという効果がある。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、錫合金膜で錫膜を被覆すること
によって、ウィスカが発生するのを防止することができ
るという効果がある。 （２）本発明によれば、上記効果（１）により、ウィス
カによるリード間の短絡を防止することができるという
効果がある。 （３）本発明によれば、上記効果（２）により、製品の
経時的な不良の発生を防止することができるという効果
がある。 （４）本発明によれば、ハンダの加熱溶融時に、接合部
分の錫合金膜が溶解され、ハンダが錫膜と接合するため
に、ハンダ濡れ性が良好になるという効果がある。 （５）本発明によれば、上記効果（４）により、接合を
確実に行なうことができるという効果がある。 （６）本発明によれば、リードの表面処理に鉛を含まな
い金属を用いることによって、鉛フリーを実現すること
ができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を示す
平面図である。
平面図である。
【図２】図１に示す半導体装置のａ−ａ線に沿った部分
縦断面図である。
縦断面図である。
【図３】図２に示す半導体装置と配線基板との実装状態
を示す縦断面図である。
を示す縦断面図である。
【図４】本実施の形態の半導体装置の表面処理工程を示
す縦断面図である。
す縦断面図である。
【図５】本実施の形態の半導体装置の表面処理工程を示
す縦断面図である。
す縦断面図である。
【図６】本実施の形態の半導体装置の表面処理工程を示
す縦断面図である。
す縦断面図である。
【図７】本実施の形態の半導体装置の実装工程を示す縦
断面図である。
断面図である。
１…半導体チップ、２…タブ、５ａ…メタライズ層、３
…リード、３ａ…インナーリード、３ｂ…アウターリー
ド，４…ボンディングワイヤ、５…封止体、６…錫膜、
７…錫合金、８…基体、９…配線パターン、９ａ…接続
端子，１０…ハンダ、１１…タイバー、１２…ダムバ
ー、１３…ハンダペースト、１４…接着剤。
…リード、３ａ…インナーリード、３ｂ…アウターリー
ド，４…ボンディングワイヤ、５…封止体、６…錫膜、
７…錫合金、８…基体、９…配線パターン、９ａ…接続
端子，１０…ハンダ、１１…タイバー、１２…ダムバ
ー、１３…ハンダペースト、１４…接着剤。
Claims (10)
- 【請求項１】 封止体に内蔵された半導体チップとリー
ドの一端とが接続され、前記リードの他端が外部端子と
なる半導体装置において、 前記外部端子には錫膜が被覆され、この錫膜が錫合金膜
によって被覆されていることを特徴とする半導体装置。 - 【請求項２】 前記錫膜が純度９９％以上であることを
特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記錫合金膜がＳｎＣｕ，ＳｎＮｉ，Ｓ
ｎＺｎ，ＳｎＡｇ，ＳｎＢｉ，ＳｎＩｎ，ＳｎＳｂの何
れかを用いたものであることを特徴とする請求項１又は
請求項２に記載の半導体装置。 - 【請求項４】 前記錫膜が５μｍ〜２０μｍ程度、錫合
金膜が０．２μｍ〜２μｍ程度の膜厚に形成されている
ことを特徴とする請求項１乃至請求項３の何れか一項に
記載の半導体装置。 - 【請求項５】 封止体に内蔵された半導体チップとリー
ドの一端とが接続され、前記リードの他端が外部端子と
なる半導体装置を配線基板に実装する半導体装置の実装
方法において、 前記外部端子には錫膜が被覆され、この錫膜が錫合金膜
によって被覆されており、 前記配線基板の接合部分に鉛フリーハンダ粉を含有する
ハンダペーストを印刷付着させる工程と、 前記半導体装置を配線基板の所定位置に装着する工程
と、 前記ハンダペーストのハンダ粉及び接合部分の錫合金膜
を溶融させて、鉛フリーハンダを前記錫膜に接合させた
後に、鉛フリーハンダを固化させ、接続端子とアウター
リードとを鉛フリーハンダによって接続する工程とを有
することを特徴とする半導体装置の実装方法。 - 【請求項６】 前記錫膜が純度９９％以上であることを
特徴とする請求項５に記載の半導体装置の実装方法。 - 【請求項７】 前記錫合金膜がＳｎＣｕ，ＳｎＮｉ，Ｓ
ｎＺｎ，ＳｎＡｇ，ＳｎＢｉ，ＳｎＩｎ，ＳｎＳｂの何
れかを用いたものであることを特徴とする請求項５又は
請求項６に記載の半導体装置の実装方法。 - 【請求項８】 前記錫膜が５μｍ〜２０μｍ程度、錫合
金膜が０．２μｍ〜２μｍ程度の膜厚に形成されている
ことを特徴とする請求項５乃至請求項７の何れか一項に
記載の半導体装置の実装方法。 - 【請求項９】 配線基板に設けられた搭載領域に半導体
装置等の電子部品を実装し、前記配線基板の接続端子と
前記電子部品の外部端子との電気的な接続を行なう電子
装置において、 前記電子部品の外部端子が錫膜によって被覆され、前記
錫膜が錫合金膜によって被覆されており、前記外部端子
と前記配線基板の接続端子とが鉛フリーハンダによって
接続されていることを特徴とする電子装置。 - 【請求項１０】 前記錫合金膜がＳｎＣｕ，ＳｎＮｉ，
ＳｎＺｎ，ＳｎＡｇ，ＳｎＢｉ，ＳｎＩｎ，ＳｎＳｂの
何れかを用いたものであることを特徴とする請求項９に
記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11056335A JP2000252402A (ja) | 1999-03-04 | 1999-03-04 | 半導体装置、半導体装置の実装方法及び電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11056335A JP2000252402A (ja) | 1999-03-04 | 1999-03-04 | 半導体装置、半導体装置の実装方法及び電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252402A true JP2000252402A (ja) | 2000-09-14 |
Family
ID=13024347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11056335A Pending JP2000252402A (ja) | 1999-03-04 | 1999-03-04 | 半導体装置、半導体装置の実装方法及び電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252402A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1464731A1 (en) * | 2001-12-12 | 2004-10-06 | Sanyo Electric Co., Ltd. | Plating apparatus, plating method, and method for manufacturing semiconductor device |
| JP2006108666A (ja) * | 2004-10-05 | 2006-04-20 | Samsung Techwin Co Ltd | 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法 |
| US7576437B2 (en) | 2005-11-14 | 2009-08-18 | Samsung Electronic Co., Ltd. | Printed circuit board of semiconductor package and method for mounting semiconductor package using the same |
| USRE45924E1 (en) | 2005-09-22 | 2016-03-15 | Enplas Corporation | Electric contact and socket for electrical part |
| KR20190087822A (ko) * | 2018-01-17 | 2019-07-25 | 엘지이노텍 주식회사 | 열전 소자 |
-
1999
- 1999-03-04 JP JP11056335A patent/JP2000252402A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1464731A1 (en) * | 2001-12-12 | 2004-10-06 | Sanyo Electric Co., Ltd. | Plating apparatus, plating method, and method for manufacturing semiconductor device |
| EP1464731A4 (en) * | 2001-12-12 | 2007-03-21 | Sanyo Electric Co | ELECTRODEPOSITION APPARATUS, ELECTRODEPOSITION METHOD, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE |
| JP2006108666A (ja) * | 2004-10-05 | 2006-04-20 | Samsung Techwin Co Ltd | 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法 |
| USRE45924E1 (en) | 2005-09-22 | 2016-03-15 | Enplas Corporation | Electric contact and socket for electrical part |
| US7576437B2 (en) | 2005-11-14 | 2009-08-18 | Samsung Electronic Co., Ltd. | Printed circuit board of semiconductor package and method for mounting semiconductor package using the same |
| KR20190087822A (ko) * | 2018-01-17 | 2019-07-25 | 엘지이노텍 주식회사 | 열전 소자 |
| KR102448420B1 (ko) * | 2018-01-17 | 2022-09-28 | 엘지이노텍 주식회사 | 열전 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329722B1 (en) | Bonding pads for integrated circuits having copper interconnect metallization | |
| CN101405863B (zh) | 使用涂覆有金属的导线的半导体装置及电部件制造 | |
| US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
| JPH0870084A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000277672A (ja) | リードフレーム及びその製法と半導体デバイス | |
| KR19990023187A (ko) | 실리콘 반도체소자의 전극구조 | |
| JP2001185670A (ja) | リードフレームとその製法 | |
| JP3169781B2 (ja) | 半導体装置用のリードフレーム | |
| JP2002076229A (ja) | 銀めっきを含む半導体のリードフレームおよびその製造方法 | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| JP3395772B2 (ja) | 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム | |
| JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
| JP2000252402A (ja) | 半導体装置、半導体装置の実装方法及び電子装置 | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JP2001244289A (ja) | 半導体装置およびその製造方法 | |
| US6969638B2 (en) | Low cost substrate for an integrated circuit device with bondpads free of plated gold | |
| JP2002064173A (ja) | 半導体の外形の小さなノーリード・リードフレームの予備めっき | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| KR20010076196A (ko) | 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법 | |
| KR100591235B1 (ko) | 반도체 장치 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 |