JP2004198875A - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP2004198875A JP2004198875A JP2002369369A JP2002369369A JP2004198875A JP 2004198875 A JP2004198875 A JP 2004198875A JP 2002369369 A JP2002369369 A JP 2002369369A JP 2002369369 A JP2002369369 A JP 2002369369A JP 2004198875 A JP2004198875 A JP 2004198875A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- defective pixel
- display
- defective
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示品位を容易に向上する。
【解決手段】複数の画素によりデータを表示する表示部を備えた電子機器に、複数の画素に含まれる欠陥画素の情報を記憶する欠陥画素記憶部と、欠陥画素の情報に基づいてデータを補正する補正手段と、補正手段により補正されたデータを前記表示部に表示させるように制御する表示制御部と、を備えさせる。
【選択図】 図4
【解決手段】複数の画素によりデータを表示する表示部を備えた電子機器に、複数の画素に含まれる欠陥画素の情報を記憶する欠陥画素記憶部と、欠陥画素の情報に基づいてデータを補正する補正手段と、補正手段により補正されたデータを前記表示部に表示させるように制御する表示制御部と、を備えさせる。
【選択図】 図4
Description
【0001】
【発明の属する技術分野】
本発明は、各種表示を行う表示装置を備えた電子機器に関する。
【0002】
【従来の技術】
近年、コンピュータ、PDA等の携帯端末等、各種電子機器の表示装置として、アクティブマトリックス方式の液晶パネルが用いられている。かかる液晶パネルにおいては、画素数が増大し、一つひとつの画素の大きさが極小化している現状では、トランジスタ自身のショートや配線不良等によるスイッチング素子のスイッチング不良が生じる場合がある。スイッチング不良を有する画素は、スイッチング素子が常にON又はOFFすることから、輝点または黒点と呼ばれる欠陥画素となる。なお、輝点とは黒を表示する場合、その画素が常に光を透過して白く表示される画素を指し、白を表示する場合、黒点とはその画素が常に光を遮断して黒く見える画素を指す。
【0003】
欠陥画素を補正するために、輝点と黒点では黒点の方が目に付きにくいことに着目し、輝点を暗転させることが行われている(特許文献1参照)。この欠陥画素の補正方法では、ガラス基板に設けられた配向膜の欠陥画素に対応する部分にレーザ光を照射して、配向膜を変質し、当該欠陥画素部分の液晶の配列方向を変化させることにより光を遮断し、輝点画素を暗転させるものとしている(特許文献1参照)。
【0004】
【特許文献1】
特開平9−146060号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の欠陥画素の補正方法(特許文献1)は、元々存在する黒点に加えて暗転化した輝点も黒点となるので、その数が増大し、黒点が目立つ恐れがあった。また、配向膜を変質させる際、レーザ光を照射する位置を誤ると正常な画素までも黒点化させてしまうおそれがあり、慎重な作業を要していた。
本発明の課題は、輝点および黒点を有していても容易に表示品位を高めることのできる表示装置を提供することである。
【0006】
【課題を解決するための手段】
上記課題を解決するために、請求項1に記載の発明は、複数の画素によりデータを表示する表示部を備えた電子機器において、前記複数の画素に含まれる欠陥画素の情報を記憶する欠陥画素記憶部と、前記欠陥画素の情報に基づいて前記データを補正する補正手段と、前記補正手段により補正されたデータを前記表示部に表示させるように制御する表示制御部と、を備えたことを特徴とする。
【0007】
請求項1に記載の発明によれば、表示部に欠陥画素があったとしても、欠陥画素記憶部に記憶されている欠陥画素の情報に基づいてデータを補正することにより、欠陥画素を目立たなくすることができ、容易に表示品位を高めることができる。すなわち、黒点画素に隣接する周辺画素の輝度を下げたり、輝点の周辺画素の輝度を上げるようにデータを補正することにより、黒点や輝点を目立たなくすることができる。
【0008】
請求項2に記載の発明は、請求項1に記載の電子機器において、前記補正手段は、前記欠陥画素の情報に基づいて前記欠陥画素に隣接する画素に表示させるデータを補正することを特徴とする。
【0009】
請求項2に記載の発明によれば、欠陥画素に隣接する画素に表示させるデータを補正することにより、欠陥画素を周辺画素ととけ込むようにして目立たなくすることができ、表示品位を高めることができる。
【0010】
請求項3に記載の発明は、請求項1に記載の電子機器において、前記補正手段は、前記欠陥画素の情報に基づいて前記欠陥画素に表示させるデータを補正することを特徴とする。
【0011】
請求項3に記載の発明によれば、欠陥画素の情報に基づいて欠陥画素に表示させるデータそのものを補正するので、欠陥画素を目立たなくすることができ、表示品位を高めることができる。
【0012】
請求項4に記載の発明は、請求項1〜3のいずれか一項に記載の電子機器において、前記表示部の欠陥画素を検出する欠陥画素検出する欠陥画素検出手段を備え、前記欠陥画素検出手段により検出された欠陥画素の情報を前記欠陥画素記憶部に記憶することを特徴とする。
【0013】
請求項4に記載の発明によれば、電子機器自体に欠陥画素検出手段が備えられているので、電子機器を出荷する前に行う調整作業等のときに容易に欠陥画素を補正することができる。
【0014】
請求項5に記載の発明は、請求項1〜4のいずれか一項に記載の電子機器において、前記画素は光の3原色画素成分からなり、前記欠陥画素の情報は、前記表示部における前記欠陥画素の座標位置と、前記3原色画素成分のうち欠陥を有する画素成分の色およびその欠陥の種類とを含むことを特徴とする。
【0015】
請求項5に記載の発明によれば、欠陥を有する画素成分の色および欠陥の種類に応じて、データを適切に補正することができ、より表示品位を高めることができる。
【0016】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を詳細に説明する。
まず、構成を説明する。
図1に本発明の実施の形態の電子機器1を示す。電子機器1は、表示装置2、CPU3、入力装置4、記憶装置5、RAM6を備え、これらはバス7により互いに接続されている。
【0017】
なお、電子機器1としては、例えば、コンピュータ、PDA(Personal Digital Assistant)、電子辞書、携帯電話等を挙げることができる。
【0018】
CPU3は、入力装置4から入力される各種指示に従って、記憶装置5に記録されている欠陥画素検出プログラム、表示補正プログラム、データ修正プログラム等の各種プログラムの中から指定されたプログラムをRAM6のワークエリアに展開し、これら各種プログラムに従って後述する欠陥画素検出処理、表示補正処理、データ修正処理等の処理を実行し、その処理結果を記憶装置5またはRAM6の所定の領域に格納するとともに表示装置2に表示させる。
【0019】
表示装置2は、表示部8と、VRAM(Video RAM)10と表示制御部11とを備えて構成される。
【0020】
表示部8は、アクティブマトリックス方式により液晶を駆動させるアクティブマトリックス型の液晶パネルから構成されている。
アクティブマトリックス方式の液晶パネルは、図2に示すように、所定間隔をあけて対向配置された2枚のガラス基板81、82を備え、その間隙83には液晶が充填される。
【0021】
2枚のガラス基板81、82のうち、一方のガラス基板82には、水平方向にゲート線84、垂直方向にソース線85がそれぞれ配列されている(図2参照)。ゲート線84とソース線85の交点近傍にはスイッチング素子86を介して画素電極87が配置されている。
【0022】
他方のガラス基板81には、共通電極88とカラーフィルタ89が形成されている。カラーフィルタ89はR(赤)、G(緑)、B(青)の光の3原色成分(画素成分)を備え、各色はブラックマトリックス90で区画されている。1つの区画が1つの画素電極87に対応しており、R、G、Bの各画素成分は所定の順序で配列される。図3に示す1つの画素はこの3原色画素成分から構成される。
【0023】
さらに、図2に示すように、2枚のガラス基板81、82を挟み込むように偏光板91、92が設けられ、一方のガラス基板82側に配置される偏光板92の後方には白色光Lをガラス基板81、82に対して照射するバックライト(図示略)が設けられている。
【0024】
なお、偏光板91、92および液晶等の構成により、液晶パネルには液晶に電圧を印加しない状態で光を遮断するノーマリーブラックタイプのものと、逆に液晶に電圧を印加しない状態で光を透過するノーマリホワイトタイプのものとがあるが、本実施の形態においては、ノーマリーブラックタイプの液晶パネルを例示して以下説明する。
また、各画素成分のスイッチング素子86をON/OFFしたときの各画素の表示色を図3に示す。
【0025】
VRAM10(図1参照)は、表示部8に表示するための表示内容(表示データ)が書き込まれるメモリである。VRAM10のアドレスは1画素の各画素成分と1対1で対応している。CPU3はVRAM10の内容を自由に書き換えることができ、記憶装置5に格納されている画像やテキスト等の各種表示データをVRAM10に転送することもできる。
【0026】
表示制御部11は、VRAM10から各画素のR、G、B各画素成分毎に表示データを読出し、表示データに従ってゲート線84を介してスイッチング素子86をON/OFFするとともに、ソース線85を介して画素電極87に供給する電圧を調整する。画素電極87と共通電極88間に印加する電圧に応じて、電極間の液晶の配列を変化させることにより、バックライトから入射される光の透過量を制御し、VRAM10に記憶された表示データを表示部8の画面上で再現させる。
【0027】
表示部8には、極々僅かなレベルであるが、ショートや配線不良等のトランジスタ自体の欠陥によるスイッチング素子86のスイッチング不良を有する画素が含まれる。このような画素はスイッチング素子86が常にONしていると輝点画素となり、配線不良等により常にOFFしていると黒点画素となる。本実施の形態では、このような欠陥画素を表示データの補正により、欠陥画素を目立たなくさせることができる。
【0028】
(欠陥画素検出処理)
表示データを補正するために、まず、輝点および黒点を検出して、欠陥画素の情報を生成する欠陥画素検出処理を実行させる。この欠陥画素検出処理は、前述したごとく、CPU3と記憶装置5に記憶された欠陥画素検出プログラムとの協動により行われる。
【0029】
図4は、欠陥画素検出処理の手順を示したフローチャートである。図4に示すように、まず、表示部8に第1の画面として黄色を全面表示させる(ステップS1)。このとき、表示制御部11はCPU3から送信される表示データに基づいて、ゲート線84に信号を供給して全ての画素のR画素成分とG画素成分のスイッチング素子86をONさせるとともに、ソース線85に所定電圧の信号を供給し、R画素成分とG画素成分を点灯させる。
【0030】
次に、図5に示すように、画面をY方向、X方向にそれぞれ一列づつスキャンして(ステップS2)、欠陥画素93を検出させる。
このとき、第1の画面表示において、欠陥画素93とは、白、赤、緑のいずれかに表示される画素を指す。図4に示した様に、白く表示される画素はB画素成分もONしていることから、B画素成分に輝点欠陥があることが分かる。同様に、赤く表示される画素はG画素成分がOFFしていることから黒点欠陥であることが分かり、緑に表示される画素もR画素成分に黒点欠陥があることが分かる。
【0031】
オペレータは、入力装置4を介して白く表示される画素については「1」、赤く表示される画素について「2」、緑に表示される画素については「3」を入力する。この入力に基づき、RAM6の所定領域に欠陥画素の座標、欠陥の種類(欠陥を有する画素成分の色、輝点/黒点の区別)等が一時的に格納される。
【0032】
次に、表示部8に第2の画面として水色を全面表示させる(ステップS3)。このとき、表示制御部11はCPU3から送信される表示データに基づいて、ゲート線84に信号を供給して全ての画素のG画素成分とB画素成分のスイッチング素子86をONさせるとともに、ソース線85に所定電圧の信号を供給してG画素成分とB画素成分を点灯させる。
【0033】
次いで、画面をY方向、X方向にそれぞれ一列づつスキャンして欠陥画素を検出させる(ステップS4)。
ここで、第2の画面表示における欠陥画素93とは、白、緑、青のいずれかに表示される画素を指す。なお、白く表示される画素はR画素成分の輝点欠陥であり、緑に表示される画素はB画素成分の黒点欠陥であり、青く表示される画素はG画素成分の黒点欠陥である(図4参照)。
【0034】
オペレータは、入力装置4を介して白く表示される画素については「1」、緑に表示される画素について「2」、青に表示される画素については「3」を入力する。この入力に基づき、RAM6の所定領域に欠陥画素の座標、欠陥の種類等が記憶される。
【0035】
次に、表示部8に第3の画面としてピンク色を全面表示させる(ステップS5)。このとき、表示制御部11はCPU3から送信される表示データに基づいて、ゲート線84に信号を供給して各画素のR画素成分とB画素成分のスイッチング素子86をONさせるとともに、ソース線85に所定電圧の信号を供給してR画素成分とB画素成分を点灯させる。
【0036】
次いで、画面をY方向、X方向にそれぞれ一列づつスキャンして欠陥画素93を検出させる(ステップS4)。ここで、第3の画面表示における欠陥画素とは、白、赤、青のいずれかに表示される画素を指す。なお、白く表示される画素はG画素成分の輝点欠陥であり、赤く表示される画素はB画素成分の黒点欠陥であり、青く表示される画素はR画素成分の黒点欠陥である(図4参照)。
【0037】
オペレータは、白く表示される画素については「1」、赤く表示される画素について「2」、青に表示される画素については「3」を入力する。この入力に基づき、RAM6の所定領域に欠陥画素の座標、欠陥の種類等が記憶される。
【0038】
次に、以上のステップで検出された欠陥画素93に隣接する画素94、95、96、97の座標を計算し、図6に示すように、欠陥画素の座標(Xm,Yn)と、輝点又は黒点の区別、輝点又は黒点の画素成分の色、欠陥画素に隣接する画素の座標(Xm−1,Yn)、(Xm+1,Yn),(Xm,Ynー1),(Xm,Yn+1)とを対応付けて、欠陥画素情報として記憶装置5の欠陥情報格納領域51に記憶させる。
【0039】
なお、欠陥画素検出処理は製品出荷前にオペレータ等により実行される処理であるが、次に説明する表示補正処理、データ修正処理は、製品出荷後、当該電子機器1が各種データを表示する際に逐一実行される処理である。
【0040】
(表示補正処理)
図7に基づいて、表示補正処理を説明する。
表示補正処理はCPU3と記憶装置5に格納された表示補正プログラムとの協動により行われるもので、CPU3は入力装置4等から表示指令信号が入力されると、表示データをRAM6に展開する(ステップS11)。
【0041】
次に、記憶装置5の欠陥情報格納領域51に格納されている欠陥画素の情報に基づいて、表示部8における欠陥画素の有無が判断される(ステップS12)。
【0042】
表示部8に欠陥画素が有ると判断された場合(ステップS12:Y)、表示データを所定の方式に従って修正する(ステップS13)。なお、表示データの修正については後述する。
【0043】
次に、CPU3はステップS13において修正された表示データをVRAM10に書き込む(ステップS14)。表示制御部11はVRAM10に書き込まれた表示データに基づき、表示部8に表示させる。
【0044】
(データ修正処理)
次に、上記ステップS13におけるデータ修正処理について図8を参照して説明する。
【0045】
まず、記憶装置5の欠陥情報格納領域51に格納されている欠陥画素の情報を読み取り(ステップS21)、欠陥画素情報に含まれる欠陥画素の一つについて、それが輝点か黒点かを判断する(ステップS22)。
【0046】
輝点と判断した場合(ステップS22:Y)、欠陥画素に隣接する周辺画素に表示させるデータのうち、当該欠陥画素の欠陥画素成分と同色の画素成分の信号強度を加算する(ステップS23)。
【0047】
例えば、欠陥画素がB画素成分に輝点欠陥を有している場合、周辺画素のB画素成分に表示させるデータの信号強度を加算する。これにより、欠陥画素と周辺画素とのB画素成分における信号強度差を小さくすることができ、欠陥画素を目立たなくさせることができる。
【0048】
一方、欠陥画素が黒点である場合(ステップS22:N)、周辺画素に表示させるデータのうち、当該欠陥画素の欠陥画素成分と同色の画素成分の信号強度を減算する。
【0049】
例えば、欠陥画素がB画素成分に黒点欠陥を有している場合、周辺画素のB画素成分に表示させるデータの信号強度を減算する。これにより、欠陥画素と周辺画素とのB画素成分における信号強度差を小さくすることができ、欠陥画素を目立たなくさせることができる。
【0050】
一つの欠陥画素についてデータ修正が終わると、修正されていない次の欠陥画素が有るか否かを判断し(ステップS25)、欠陥画素がある場合(ステップS25:Y)は再びステップS1に戻り、上記と同様の手順を繰り返し、修正されていない欠陥画素がない場合は処理を終了し、図7に示すステップS14に移行する。
【0051】
(変形例)
次に、データ修正処理の変形例を図9に基づいて説明する。
まず、欠陥画素情報を記憶装置5の欠陥情報格納領域51から読み取り(ステップS31)、その欠陥画素が表示データを表示可能か否かを判断する。
【0052】
ここで、表示データを表示可能か否かを判断するのは、表示データによっては欠陥画素であっても特に表示データを補正する必要なく、その表示データを表示できる場合があるためである。例えば、欠陥画素が表示すべき色が赤である場合、その欠陥画素がR画素成分の輝点欠陥を有していても赤を表示することができる。また、例えば、欠陥画素が表示すべき色が黒である場合、その欠陥画素がR、G、B全ての画素成分に黒点欠陥があったとしても、黒を表示することができる。
【0053】
欠陥画素が表示データを表示することができない場合(ステップS32:N)、欠陥画素が輝点画素成分を有する場合は、欠陥のない他の画素成分の信号強度を加算し、欠陥画素が黒点画素成分を有する場合は、欠陥のない他の画素成分の信号強度を減算する。これにより、欠陥画素の輝度を増減させることができ、欠陥画素と周辺画素の信号強度差を小さくし、欠陥画素を目立たなくすることができる。
【0054】
以上説明した電子機器1によれば、表示部8が有する欠陥画素を表示データを補正することにより、欠陥画素を周辺画素と馴染ませて目立たなくすることができるので、表示部8の表示品位を向上することができる。また、欠陥画素検出処理を行い、表示補正プログラム等を記憶装置5に格納しておくことにより、欠陥画素の座標位置や種類が異なる表示部であっても欠陥画素を目立たなくすることができ、手間がかからない。
【0055】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において適宜変更可能であるのは勿論である。例えば、表示装置2として液晶パネルを備えた表示装置を例示して説明したがこれに限定されるものではなく、例えば、プラズマディスプレイパネル(PDP)、有機ELパネル等の複数の画素によりデータを表示する表示部を備えた表示装置であればどのようなものであってもよい。
【0056】
【発明の効果】
請求項1に記載の発明によれば、表示部に欠陥画素があったとしても、欠陥画素記憶部に記憶されている欠陥画素の情報に基づいてデータを補正することにより、欠陥画素を目立たなくすることができる。すなわち、黒点の周辺画素の輝度を下げたり、輝点の周辺画素の輝度を上げるようにデータを補正することにより、黒点や輝点を目立たなくすることができる。
【0057】
請求項2に記載の発明によれば、欠陥画素に隣接する画素に表示させるデータを補正することにより、欠陥画素を周辺画素ととけ込むようにして目立たなくすることができ、表示品位を高めることができる。
【0058】
請求項3に記載の発明によれば、欠陥画素の情報に基づいて欠陥画素に表示させるデータそのものを補正するので、欠陥画素を目立たなくすることができ、表示品位を高めることができる。
【0059】
請求項4に記載の発明によれば、電子機器自体に欠陥画素検出手段が備えられているので、電子機器を出荷する前に行う調整作業等のときに容易に欠陥画素を補正することができる。
【0060】
請求項5に記載の発明によれば、欠陥を有する画素成分の色および欠陥の種類に応じて、データを適切に補正することができ、より表示品位を高めることができる。
【図面の簡単な説明】
【図1】本発明に係る一例の電子機器の機能的構成を示したブロック図である。
【図2】図1に示す表示部8の一例(アクティブマトリックス方式式液晶パネル)を示した分解斜視図である。
【図3】画素成分のON/OFFと表示色との関係を示した図である。
【図4】図1のCPU3による欠陥画素検出処理を示すフローチャートである。
【図5】図4の欠陥画素検出処理における欠陥画素スキャン処理の一例を示した図である。
【図6】図4の欠陥画素検出処理における欠陥画素の情報の格納例を示したテーブルである。
【図7】図1のCPU3による表示補正処理を示すフローチャートである。
【図8】図1のCPU3によるデータ修正処理の一例を示すフローチャートである。
【図9】図1のCPU3による表示補正処理の変形例を示すフローチャートである。
【符号の説明】
1 電子機器
2 表示装置
3 CPU(補正手段)
4 入力装置
5 記憶装置(欠陥画素記憶部)
6 RAM
8 表示部
86 スイッチング素子
10 VRAM
11 表示制御部
【発明の属する技術分野】
本発明は、各種表示を行う表示装置を備えた電子機器に関する。
【0002】
【従来の技術】
近年、コンピュータ、PDA等の携帯端末等、各種電子機器の表示装置として、アクティブマトリックス方式の液晶パネルが用いられている。かかる液晶パネルにおいては、画素数が増大し、一つひとつの画素の大きさが極小化している現状では、トランジスタ自身のショートや配線不良等によるスイッチング素子のスイッチング不良が生じる場合がある。スイッチング不良を有する画素は、スイッチング素子が常にON又はOFFすることから、輝点または黒点と呼ばれる欠陥画素となる。なお、輝点とは黒を表示する場合、その画素が常に光を透過して白く表示される画素を指し、白を表示する場合、黒点とはその画素が常に光を遮断して黒く見える画素を指す。
【0003】
欠陥画素を補正するために、輝点と黒点では黒点の方が目に付きにくいことに着目し、輝点を暗転させることが行われている(特許文献1参照)。この欠陥画素の補正方法では、ガラス基板に設けられた配向膜の欠陥画素に対応する部分にレーザ光を照射して、配向膜を変質し、当該欠陥画素部分の液晶の配列方向を変化させることにより光を遮断し、輝点画素を暗転させるものとしている(特許文献1参照)。
【0004】
【特許文献1】
特開平9−146060号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の欠陥画素の補正方法(特許文献1)は、元々存在する黒点に加えて暗転化した輝点も黒点となるので、その数が増大し、黒点が目立つ恐れがあった。また、配向膜を変質させる際、レーザ光を照射する位置を誤ると正常な画素までも黒点化させてしまうおそれがあり、慎重な作業を要していた。
本発明の課題は、輝点および黒点を有していても容易に表示品位を高めることのできる表示装置を提供することである。
【0006】
【課題を解決するための手段】
上記課題を解決するために、請求項1に記載の発明は、複数の画素によりデータを表示する表示部を備えた電子機器において、前記複数の画素に含まれる欠陥画素の情報を記憶する欠陥画素記憶部と、前記欠陥画素の情報に基づいて前記データを補正する補正手段と、前記補正手段により補正されたデータを前記表示部に表示させるように制御する表示制御部と、を備えたことを特徴とする。
【0007】
請求項1に記載の発明によれば、表示部に欠陥画素があったとしても、欠陥画素記憶部に記憶されている欠陥画素の情報に基づいてデータを補正することにより、欠陥画素を目立たなくすることができ、容易に表示品位を高めることができる。すなわち、黒点画素に隣接する周辺画素の輝度を下げたり、輝点の周辺画素の輝度を上げるようにデータを補正することにより、黒点や輝点を目立たなくすることができる。
【0008】
請求項2に記載の発明は、請求項1に記載の電子機器において、前記補正手段は、前記欠陥画素の情報に基づいて前記欠陥画素に隣接する画素に表示させるデータを補正することを特徴とする。
【0009】
請求項2に記載の発明によれば、欠陥画素に隣接する画素に表示させるデータを補正することにより、欠陥画素を周辺画素ととけ込むようにして目立たなくすることができ、表示品位を高めることができる。
【0010】
請求項3に記載の発明は、請求項1に記載の電子機器において、前記補正手段は、前記欠陥画素の情報に基づいて前記欠陥画素に表示させるデータを補正することを特徴とする。
【0011】
請求項3に記載の発明によれば、欠陥画素の情報に基づいて欠陥画素に表示させるデータそのものを補正するので、欠陥画素を目立たなくすることができ、表示品位を高めることができる。
【0012】
請求項4に記載の発明は、請求項1〜3のいずれか一項に記載の電子機器において、前記表示部の欠陥画素を検出する欠陥画素検出する欠陥画素検出手段を備え、前記欠陥画素検出手段により検出された欠陥画素の情報を前記欠陥画素記憶部に記憶することを特徴とする。
【0013】
請求項4に記載の発明によれば、電子機器自体に欠陥画素検出手段が備えられているので、電子機器を出荷する前に行う調整作業等のときに容易に欠陥画素を補正することができる。
【0014】
請求項5に記載の発明は、請求項1〜4のいずれか一項に記載の電子機器において、前記画素は光の3原色画素成分からなり、前記欠陥画素の情報は、前記表示部における前記欠陥画素の座標位置と、前記3原色画素成分のうち欠陥を有する画素成分の色およびその欠陥の種類とを含むことを特徴とする。
【0015】
請求項5に記載の発明によれば、欠陥を有する画素成分の色および欠陥の種類に応じて、データを適切に補正することができ、より表示品位を高めることができる。
【0016】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を詳細に説明する。
まず、構成を説明する。
図1に本発明の実施の形態の電子機器1を示す。電子機器1は、表示装置2、CPU3、入力装置4、記憶装置5、RAM6を備え、これらはバス7により互いに接続されている。
【0017】
なお、電子機器1としては、例えば、コンピュータ、PDA(Personal Digital Assistant)、電子辞書、携帯電話等を挙げることができる。
【0018】
CPU3は、入力装置4から入力される各種指示に従って、記憶装置5に記録されている欠陥画素検出プログラム、表示補正プログラム、データ修正プログラム等の各種プログラムの中から指定されたプログラムをRAM6のワークエリアに展開し、これら各種プログラムに従って後述する欠陥画素検出処理、表示補正処理、データ修正処理等の処理を実行し、その処理結果を記憶装置5またはRAM6の所定の領域に格納するとともに表示装置2に表示させる。
【0019】
表示装置2は、表示部8と、VRAM(Video RAM)10と表示制御部11とを備えて構成される。
【0020】
表示部8は、アクティブマトリックス方式により液晶を駆動させるアクティブマトリックス型の液晶パネルから構成されている。
アクティブマトリックス方式の液晶パネルは、図2に示すように、所定間隔をあけて対向配置された2枚のガラス基板81、82を備え、その間隙83には液晶が充填される。
【0021】
2枚のガラス基板81、82のうち、一方のガラス基板82には、水平方向にゲート線84、垂直方向にソース線85がそれぞれ配列されている(図2参照)。ゲート線84とソース線85の交点近傍にはスイッチング素子86を介して画素電極87が配置されている。
【0022】
他方のガラス基板81には、共通電極88とカラーフィルタ89が形成されている。カラーフィルタ89はR(赤)、G(緑)、B(青)の光の3原色成分(画素成分)を備え、各色はブラックマトリックス90で区画されている。1つの区画が1つの画素電極87に対応しており、R、G、Bの各画素成分は所定の順序で配列される。図3に示す1つの画素はこの3原色画素成分から構成される。
【0023】
さらに、図2に示すように、2枚のガラス基板81、82を挟み込むように偏光板91、92が設けられ、一方のガラス基板82側に配置される偏光板92の後方には白色光Lをガラス基板81、82に対して照射するバックライト(図示略)が設けられている。
【0024】
なお、偏光板91、92および液晶等の構成により、液晶パネルには液晶に電圧を印加しない状態で光を遮断するノーマリーブラックタイプのものと、逆に液晶に電圧を印加しない状態で光を透過するノーマリホワイトタイプのものとがあるが、本実施の形態においては、ノーマリーブラックタイプの液晶パネルを例示して以下説明する。
また、各画素成分のスイッチング素子86をON/OFFしたときの各画素の表示色を図3に示す。
【0025】
VRAM10(図1参照)は、表示部8に表示するための表示内容(表示データ)が書き込まれるメモリである。VRAM10のアドレスは1画素の各画素成分と1対1で対応している。CPU3はVRAM10の内容を自由に書き換えることができ、記憶装置5に格納されている画像やテキスト等の各種表示データをVRAM10に転送することもできる。
【0026】
表示制御部11は、VRAM10から各画素のR、G、B各画素成分毎に表示データを読出し、表示データに従ってゲート線84を介してスイッチング素子86をON/OFFするとともに、ソース線85を介して画素電極87に供給する電圧を調整する。画素電極87と共通電極88間に印加する電圧に応じて、電極間の液晶の配列を変化させることにより、バックライトから入射される光の透過量を制御し、VRAM10に記憶された表示データを表示部8の画面上で再現させる。
【0027】
表示部8には、極々僅かなレベルであるが、ショートや配線不良等のトランジスタ自体の欠陥によるスイッチング素子86のスイッチング不良を有する画素が含まれる。このような画素はスイッチング素子86が常にONしていると輝点画素となり、配線不良等により常にOFFしていると黒点画素となる。本実施の形態では、このような欠陥画素を表示データの補正により、欠陥画素を目立たなくさせることができる。
【0028】
(欠陥画素検出処理)
表示データを補正するために、まず、輝点および黒点を検出して、欠陥画素の情報を生成する欠陥画素検出処理を実行させる。この欠陥画素検出処理は、前述したごとく、CPU3と記憶装置5に記憶された欠陥画素検出プログラムとの協動により行われる。
【0029】
図4は、欠陥画素検出処理の手順を示したフローチャートである。図4に示すように、まず、表示部8に第1の画面として黄色を全面表示させる(ステップS1)。このとき、表示制御部11はCPU3から送信される表示データに基づいて、ゲート線84に信号を供給して全ての画素のR画素成分とG画素成分のスイッチング素子86をONさせるとともに、ソース線85に所定電圧の信号を供給し、R画素成分とG画素成分を点灯させる。
【0030】
次に、図5に示すように、画面をY方向、X方向にそれぞれ一列づつスキャンして(ステップS2)、欠陥画素93を検出させる。
このとき、第1の画面表示において、欠陥画素93とは、白、赤、緑のいずれかに表示される画素を指す。図4に示した様に、白く表示される画素はB画素成分もONしていることから、B画素成分に輝点欠陥があることが分かる。同様に、赤く表示される画素はG画素成分がOFFしていることから黒点欠陥であることが分かり、緑に表示される画素もR画素成分に黒点欠陥があることが分かる。
【0031】
オペレータは、入力装置4を介して白く表示される画素については「1」、赤く表示される画素について「2」、緑に表示される画素については「3」を入力する。この入力に基づき、RAM6の所定領域に欠陥画素の座標、欠陥の種類(欠陥を有する画素成分の色、輝点/黒点の区別)等が一時的に格納される。
【0032】
次に、表示部8に第2の画面として水色を全面表示させる(ステップS3)。このとき、表示制御部11はCPU3から送信される表示データに基づいて、ゲート線84に信号を供給して全ての画素のG画素成分とB画素成分のスイッチング素子86をONさせるとともに、ソース線85に所定電圧の信号を供給してG画素成分とB画素成分を点灯させる。
【0033】
次いで、画面をY方向、X方向にそれぞれ一列づつスキャンして欠陥画素を検出させる(ステップS4)。
ここで、第2の画面表示における欠陥画素93とは、白、緑、青のいずれかに表示される画素を指す。なお、白く表示される画素はR画素成分の輝点欠陥であり、緑に表示される画素はB画素成分の黒点欠陥であり、青く表示される画素はG画素成分の黒点欠陥である(図4参照)。
【0034】
オペレータは、入力装置4を介して白く表示される画素については「1」、緑に表示される画素について「2」、青に表示される画素については「3」を入力する。この入力に基づき、RAM6の所定領域に欠陥画素の座標、欠陥の種類等が記憶される。
【0035】
次に、表示部8に第3の画面としてピンク色を全面表示させる(ステップS5)。このとき、表示制御部11はCPU3から送信される表示データに基づいて、ゲート線84に信号を供給して各画素のR画素成分とB画素成分のスイッチング素子86をONさせるとともに、ソース線85に所定電圧の信号を供給してR画素成分とB画素成分を点灯させる。
【0036】
次いで、画面をY方向、X方向にそれぞれ一列づつスキャンして欠陥画素93を検出させる(ステップS4)。ここで、第3の画面表示における欠陥画素とは、白、赤、青のいずれかに表示される画素を指す。なお、白く表示される画素はG画素成分の輝点欠陥であり、赤く表示される画素はB画素成分の黒点欠陥であり、青く表示される画素はR画素成分の黒点欠陥である(図4参照)。
【0037】
オペレータは、白く表示される画素については「1」、赤く表示される画素について「2」、青に表示される画素については「3」を入力する。この入力に基づき、RAM6の所定領域に欠陥画素の座標、欠陥の種類等が記憶される。
【0038】
次に、以上のステップで検出された欠陥画素93に隣接する画素94、95、96、97の座標を計算し、図6に示すように、欠陥画素の座標(Xm,Yn)と、輝点又は黒点の区別、輝点又は黒点の画素成分の色、欠陥画素に隣接する画素の座標(Xm−1,Yn)、(Xm+1,Yn),(Xm,Ynー1),(Xm,Yn+1)とを対応付けて、欠陥画素情報として記憶装置5の欠陥情報格納領域51に記憶させる。
【0039】
なお、欠陥画素検出処理は製品出荷前にオペレータ等により実行される処理であるが、次に説明する表示補正処理、データ修正処理は、製品出荷後、当該電子機器1が各種データを表示する際に逐一実行される処理である。
【0040】
(表示補正処理)
図7に基づいて、表示補正処理を説明する。
表示補正処理はCPU3と記憶装置5に格納された表示補正プログラムとの協動により行われるもので、CPU3は入力装置4等から表示指令信号が入力されると、表示データをRAM6に展開する(ステップS11)。
【0041】
次に、記憶装置5の欠陥情報格納領域51に格納されている欠陥画素の情報に基づいて、表示部8における欠陥画素の有無が判断される(ステップS12)。
【0042】
表示部8に欠陥画素が有ると判断された場合(ステップS12:Y)、表示データを所定の方式に従って修正する(ステップS13)。なお、表示データの修正については後述する。
【0043】
次に、CPU3はステップS13において修正された表示データをVRAM10に書き込む(ステップS14)。表示制御部11はVRAM10に書き込まれた表示データに基づき、表示部8に表示させる。
【0044】
(データ修正処理)
次に、上記ステップS13におけるデータ修正処理について図8を参照して説明する。
【0045】
まず、記憶装置5の欠陥情報格納領域51に格納されている欠陥画素の情報を読み取り(ステップS21)、欠陥画素情報に含まれる欠陥画素の一つについて、それが輝点か黒点かを判断する(ステップS22)。
【0046】
輝点と判断した場合(ステップS22:Y)、欠陥画素に隣接する周辺画素に表示させるデータのうち、当該欠陥画素の欠陥画素成分と同色の画素成分の信号強度を加算する(ステップS23)。
【0047】
例えば、欠陥画素がB画素成分に輝点欠陥を有している場合、周辺画素のB画素成分に表示させるデータの信号強度を加算する。これにより、欠陥画素と周辺画素とのB画素成分における信号強度差を小さくすることができ、欠陥画素を目立たなくさせることができる。
【0048】
一方、欠陥画素が黒点である場合(ステップS22:N)、周辺画素に表示させるデータのうち、当該欠陥画素の欠陥画素成分と同色の画素成分の信号強度を減算する。
【0049】
例えば、欠陥画素がB画素成分に黒点欠陥を有している場合、周辺画素のB画素成分に表示させるデータの信号強度を減算する。これにより、欠陥画素と周辺画素とのB画素成分における信号強度差を小さくすることができ、欠陥画素を目立たなくさせることができる。
【0050】
一つの欠陥画素についてデータ修正が終わると、修正されていない次の欠陥画素が有るか否かを判断し(ステップS25)、欠陥画素がある場合(ステップS25:Y)は再びステップS1に戻り、上記と同様の手順を繰り返し、修正されていない欠陥画素がない場合は処理を終了し、図7に示すステップS14に移行する。
【0051】
(変形例)
次に、データ修正処理の変形例を図9に基づいて説明する。
まず、欠陥画素情報を記憶装置5の欠陥情報格納領域51から読み取り(ステップS31)、その欠陥画素が表示データを表示可能か否かを判断する。
【0052】
ここで、表示データを表示可能か否かを判断するのは、表示データによっては欠陥画素であっても特に表示データを補正する必要なく、その表示データを表示できる場合があるためである。例えば、欠陥画素が表示すべき色が赤である場合、その欠陥画素がR画素成分の輝点欠陥を有していても赤を表示することができる。また、例えば、欠陥画素が表示すべき色が黒である場合、その欠陥画素がR、G、B全ての画素成分に黒点欠陥があったとしても、黒を表示することができる。
【0053】
欠陥画素が表示データを表示することができない場合(ステップS32:N)、欠陥画素が輝点画素成分を有する場合は、欠陥のない他の画素成分の信号強度を加算し、欠陥画素が黒点画素成分を有する場合は、欠陥のない他の画素成分の信号強度を減算する。これにより、欠陥画素の輝度を増減させることができ、欠陥画素と周辺画素の信号強度差を小さくし、欠陥画素を目立たなくすることができる。
【0054】
以上説明した電子機器1によれば、表示部8が有する欠陥画素を表示データを補正することにより、欠陥画素を周辺画素と馴染ませて目立たなくすることができるので、表示部8の表示品位を向上することができる。また、欠陥画素検出処理を行い、表示補正プログラム等を記憶装置5に格納しておくことにより、欠陥画素の座標位置や種類が異なる表示部であっても欠陥画素を目立たなくすることができ、手間がかからない。
【0055】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において適宜変更可能であるのは勿論である。例えば、表示装置2として液晶パネルを備えた表示装置を例示して説明したがこれに限定されるものではなく、例えば、プラズマディスプレイパネル(PDP)、有機ELパネル等の複数の画素によりデータを表示する表示部を備えた表示装置であればどのようなものであってもよい。
【0056】
【発明の効果】
請求項1に記載の発明によれば、表示部に欠陥画素があったとしても、欠陥画素記憶部に記憶されている欠陥画素の情報に基づいてデータを補正することにより、欠陥画素を目立たなくすることができる。すなわち、黒点の周辺画素の輝度を下げたり、輝点の周辺画素の輝度を上げるようにデータを補正することにより、黒点や輝点を目立たなくすることができる。
【0057】
請求項2に記載の発明によれば、欠陥画素に隣接する画素に表示させるデータを補正することにより、欠陥画素を周辺画素ととけ込むようにして目立たなくすることができ、表示品位を高めることができる。
【0058】
請求項3に記載の発明によれば、欠陥画素の情報に基づいて欠陥画素に表示させるデータそのものを補正するので、欠陥画素を目立たなくすることができ、表示品位を高めることができる。
【0059】
請求項4に記載の発明によれば、電子機器自体に欠陥画素検出手段が備えられているので、電子機器を出荷する前に行う調整作業等のときに容易に欠陥画素を補正することができる。
【0060】
請求項5に記載の発明によれば、欠陥を有する画素成分の色および欠陥の種類に応じて、データを適切に補正することができ、より表示品位を高めることができる。
【図面の簡単な説明】
【図1】本発明に係る一例の電子機器の機能的構成を示したブロック図である。
【図2】図1に示す表示部8の一例(アクティブマトリックス方式式液晶パネル)を示した分解斜視図である。
【図3】画素成分のON/OFFと表示色との関係を示した図である。
【図4】図1のCPU3による欠陥画素検出処理を示すフローチャートである。
【図5】図4の欠陥画素検出処理における欠陥画素スキャン処理の一例を示した図である。
【図6】図4の欠陥画素検出処理における欠陥画素の情報の格納例を示したテーブルである。
【図7】図1のCPU3による表示補正処理を示すフローチャートである。
【図8】図1のCPU3によるデータ修正処理の一例を示すフローチャートである。
【図9】図1のCPU3による表示補正処理の変形例を示すフローチャートである。
【符号の説明】
1 電子機器
2 表示装置
3 CPU(補正手段)
4 入力装置
5 記憶装置(欠陥画素記憶部)
6 RAM
8 表示部
86 スイッチング素子
10 VRAM
11 表示制御部
Claims (5)
- 複数の画素によりデータを表示する表示部を備えた電子機器において、
前記複数の画素に含まれる欠陥画素の情報を記憶する欠陥画素記憶部と、
前記欠陥画素の情報に基づいて前記データを補正する補正手段と、
前記補正手段により補正されたデータを前記表示部に表示させるように制御する表示制御部と、
を備えたことを特徴とする電子機器。 - 請求項1に記載の電子機器において、
前記補正手段は、前記欠陥画素の情報に基づいて前記欠陥画素に隣接する画素に表示させるデータを補正することを特徴とする電子機器。 - 請求項1に記載の電子機器において、
前記補正手段は、前記欠陥画素の情報に基づいて前記欠陥画素に表示させるデータを補正することを特徴とする電子機器。 - 請求項1〜3のいずれか一項に記載の電子機器において、
前記表示部の欠陥画素を検出する欠陥画素検出する欠陥画素検出手段を備え、
前記欠陥画素検出手段により検出された欠陥画素の情報を前記欠陥画素記憶部に記憶することを特徴とする電子機器。 - 請求項1〜4のいずれか一項に記載の電子機器において、
前記画素は光の3原色画素成分からなり、
前記欠陥画素の情報は、前記表示部における前記欠陥画素の座標位置と、前記3原色画素成分のうち欠陥を有する画素成分の色およびその欠陥の種類とを含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002369369A JP2004198875A (ja) | 2002-12-20 | 2002-12-20 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002369369A JP2004198875A (ja) | 2002-12-20 | 2002-12-20 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004198875A true JP2004198875A (ja) | 2004-07-15 |
Family
ID=32765610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002369369A Pending JP2004198875A (ja) | 2002-12-20 | 2002-12-20 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004198875A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007047777A (ja) * | 2005-07-22 | 2007-02-22 | Nvidia Corp | フラットパネルディスプレイの欠陥画素管理 |
JP2007156409A (ja) * | 2005-12-07 | 2007-06-21 | Lg Phillips Lcd Co Ltd | 平板表示装置とその画質制御装置及び方法 |
JP2007156410A (ja) * | 2005-12-07 | 2007-06-21 | Lg Phillips Lcd Co Ltd | 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置 |
JP2010122624A (ja) * | 2008-11-21 | 2010-06-03 | Nec Lcd Technologies Ltd | 液晶表示装置及び輝点抑制方法 |
JP2010151879A (ja) * | 2008-12-24 | 2010-07-08 | Sony Corp | 表示装置 |
US7889188B2 (en) * | 2006-06-29 | 2011-02-15 | Lg Display Co., Ltd. | Flat panel display and method of controlling picture quality thereof |
KR101255311B1 (ko) * | 2006-06-29 | 2013-04-15 | 엘지디스플레이 주식회사 | 평판표시장치와 그 화질제어 방법 |
KR101264718B1 (ko) | 2007-04-02 | 2013-05-16 | 엘지디스플레이 주식회사 | 평판표시장치의 표시결함 보상방법 및 장치 |
CN103943080A (zh) * | 2014-03-06 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种显示器件像素亮度补偿控制方法及装置 |
CN106486070A (zh) * | 2016-11-25 | 2017-03-08 | 深圳Tcl新技术有限公司 | 调节液晶显示装置屏幕背光亮度的方法及装置 |
JP2020074024A (ja) * | 2008-01-28 | 2020-05-14 | ドルビー ラボラトリーズ ライセンシング コーポレイション | ディスプレイ及びプロジェクタ |
-
2002
- 2002-12-20 JP JP2002369369A patent/JP2004198875A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007047777A (ja) * | 2005-07-22 | 2007-02-22 | Nvidia Corp | フラットパネルディスプレイの欠陥画素管理 |
KR101182307B1 (ko) | 2005-12-07 | 2012-09-20 | 엘지디스플레이 주식회사 | 평판표시장치와 그 화질 제어장치 및 화질 제어방법 |
JP2007156409A (ja) * | 2005-12-07 | 2007-06-21 | Lg Phillips Lcd Co Ltd | 平板表示装置とその画質制御装置及び方法 |
JP2007156410A (ja) * | 2005-12-07 | 2007-06-21 | Lg Phillips Lcd Co Ltd | 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置 |
US7791572B2 (en) | 2005-12-07 | 2010-09-07 | Lg Display Co., Ltd. | Flat display panel, picture quality controlling apparatus and method thereof |
US7847772B2 (en) | 2005-12-07 | 2010-12-07 | Lg Display, Co., Ltd. | Fabricating method and fabricating apparatus thereof, and picture quality controlling method and apparatus thereof |
JP4602942B2 (ja) * | 2005-12-07 | 2010-12-22 | エルジー ディスプレイ カンパニー リミテッド | 平板表示装置とその画質制御装置及び方法 |
JP4668854B2 (ja) * | 2005-12-07 | 2011-04-13 | エルジー ディスプレイ カンパニー リミテッド | 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置 |
KR101255311B1 (ko) * | 2006-06-29 | 2013-04-15 | 엘지디스플레이 주식회사 | 평판표시장치와 그 화질제어 방법 |
US7889188B2 (en) * | 2006-06-29 | 2011-02-15 | Lg Display Co., Ltd. | Flat panel display and method of controlling picture quality thereof |
KR101264718B1 (ko) | 2007-04-02 | 2013-05-16 | 엘지디스플레이 주식회사 | 평판표시장치의 표시결함 보상방법 및 장치 |
JP2020074024A (ja) * | 2008-01-28 | 2020-05-14 | ドルビー ラボラトリーズ ライセンシング コーポレイション | ディスプレイ及びプロジェクタ |
JP7046995B2 (ja) | 2008-01-28 | 2022-04-04 | ドルビー ラボラトリーズ ライセンシング コーポレイション | プロジェクタ |
JP2010122624A (ja) * | 2008-11-21 | 2010-06-03 | Nec Lcd Technologies Ltd | 液晶表示装置及び輝点抑制方法 |
JP2010151879A (ja) * | 2008-12-24 | 2010-07-08 | Sony Corp | 表示装置 |
CN103943080A (zh) * | 2014-03-06 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种显示器件像素亮度补偿控制方法及装置 |
US9666145B2 (en) | 2014-03-06 | 2017-05-30 | Boe Technology Group Co., Ltd. | Method and apparatus for controlling brightness compensation for pixel units of display device |
CN106486070A (zh) * | 2016-11-25 | 2017-03-08 | 深圳Tcl新技术有限公司 | 调节液晶显示装置屏幕背光亮度的方法及装置 |
WO2018094812A1 (zh) * | 2016-11-25 | 2018-05-31 | 深圳Tcl新技术有限公司 | 调节液晶显示装置屏幕背光亮度的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101136286B1 (ko) | 평판표시장치 및 그 화질제어방법 | |
JP5295495B2 (ja) | 平板表示装置とその製造方法、その画質制御方法及び装置 | |
KR101201314B1 (ko) | 평판표시장치의 제조방법 및 장치 | |
KR101147083B1 (ko) | 화질제어 방법 | |
JP5100042B2 (ja) | 平板表示装置とその製造方法、製造装置、画質制御方法及び画質制御装置 | |
KR100769193B1 (ko) | 평판표시장치와 그 화질제어 방법 및 장치 | |
US8164604B2 (en) | Flat panel display device and method of controlling picture quality of flat panel display device | |
US8836610B2 (en) | Display device and driving method thereof | |
JP2007156410A (ja) | 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置 | |
JP2009104053A (ja) | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 | |
JP2006309244A (ja) | ディスプレイパネルの欠陥低減 | |
US8189017B2 (en) | Apparatus and method for controlling picture quality of flat panel display | |
KR20070044711A (ko) | 평판표시장치 및 그 화질제어방법 | |
US20070291021A1 (en) | Display driver and display driving method | |
JP2004198875A (ja) | 電子機器 | |
JPWO2010125840A1 (ja) | 表示装置 | |
JP2006178383A (ja) | 表示装置 | |
JP2012008406A (ja) | 液晶表示装置 | |
KR101362145B1 (ko) | 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법 | |
US20060038267A1 (en) | Display device with characteristic data stored therein | |
JP2003316330A (ja) | 映像信号処理装置およびその処理方法、ならびに表示装置 | |
KR20080001598A (ko) | 평판표시장치의 화질제어 장치 및 방법 | |
JP2009157306A (ja) | 電気光学装置及び電子機器 | |
JP2008209690A (ja) | 表示装置、表示装置の駆動方法及び電子機器 | |
JP2013003426A (ja) | 画像処理装置,液晶装置,電子機器および画像処理方法 |