JP2004193546A - Copper alloy sputtering target for forming semiconductor device interconnect line seed layer - Google Patents
Copper alloy sputtering target for forming semiconductor device interconnect line seed layer Download PDFInfo
- Publication number
- JP2004193546A JP2004193546A JP2003159224A JP2003159224A JP2004193546A JP 2004193546 A JP2004193546 A JP 2004193546A JP 2003159224 A JP2003159224 A JP 2003159224A JP 2003159224 A JP2003159224 A JP 2003159224A JP 2004193546 A JP2004193546 A JP 2004193546A
- Authority
- JP
- Japan
- Prior art keywords
- seed layer
- copper alloy
- copper
- mass
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【０００１】
【産業上の利用分野】
この発明は、ＬＳＩなどの半導体装置におけるエレクトロマイグレーションやストレスマイグレーション耐性に優れた銅配線を形成する際に下地層として形成するシード層およびこのシード層を得るための銅合金スパッタリングターゲットに関するものである。
【０００２】
【従来の技術】
従来、ＬＳＩなどの半導体デバイスの内部配線は、ＳｉＯ２、ＳｉＯＮなどの基板またはＳｉウエハの表面にＳｉＯ２、ＳｉＯＮなどのを被覆したものを基板とし、その上に純度：９９．９９９９質量％以上の高純度銅からなるターゲットまたはＴｉ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂ，Ｔａ，Ｙ，ＬａおよびＳｃのうちの種または２種以上：０．００００５〜０．０２５質量％含有した銅合金からなるターゲットを用いてスパッタリングすることにより形成されている。この高純度銅または銅合金からなる配線をＳｉＯ２、ＳｉＯＮなどの基板に形成するには、まず基板に微細な配線溝を形成しておき、その上面に銅薄膜をスパッタリング法によって堆積せしめ、しかる後に堆積した銅薄膜を５５０℃以下の低温度で加熱流動（リフロー）せしめて前記配線溝に流し込み、過剰量の銅薄膜を研磨処理によって除去することによって所定の微細な銅配線パターンを形成する加熱リフロー処理（ダマシン処理）することにより形成されている（例えば、特許文献１参照）。
【０００３】
しかし、Ｃｕ配線の場合はＣｕがＳｉＯ２、ＳｉＯＮなどの基板またはＳｉウエハ基板に拡散すること防止するためのバリア層を形成することが必要であり、このバリア層としてＴａＮ層が有効であることが明らかになった。そのため、近年、基板に微細な銅配線を形成するには、図１に示されるように、基板１に形成した微細な配線溝２にＴａＮ層３を形成し、このＴａＮ層３の上に純銅からなるシード層４をスパッタリングにより形成し、この純銅からなるシード層４の上に電解メッキ法により銅メッキ層５をしたのち、銅メッキ層５の安定化のために熱処理を行い、次いで過剰量のＴａＮ層３、シード層４および銅メッキ層５を研磨処理によって除去することにより図２の断面説明図に示される所定の微細な銅配線６を形成する方法が提案されている。このとき、シード層を形成するためのターゲットは、ＡｇおよびＡｕのうちの１種または２種を合計で０．００５〜５００ｐｐｍ含有し、不純物元素として含まれるＦｅ，Ｎｉ，Ｃｒ，Ｔｉ，Ａｌ，ＮａおよびＫのうちの１種または２種以上は合計で１０ｐｐｍ以下に抑えた成分組成の銅合金からなるターゲットが好ましいとされている（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開平１１−１７６７６９号公報
【特許文献２】
特開２００１−３４２５６０号公報
【０００５】
【発明が解決しようとする課題】
しかし、このようにして得られた銅配線は微細化するに伴い、銅配線を流れる電流密度が増大し、それに伴って銅配線にエレクトロマイグレーションやストレスマイグレーションによるボイドが生成して銅配線の電気抵抗が増加し、さらにエレクトロマイグレーションやストレスマイグレーションにより生成したボイドがさらに成長して銅配線が断線することがある。
【０００６】
【課題を解決するための手段】
そこで、本発明者は、エレクトロマイグレーションやストレスマイグレーションによる銅配線のボイド発生を少なくすべく研究を行った。その結果、
（イ）エレクトロマイグレーションやストレスマイグレーションによる銅配線のボイド発生はシード層とＴａＮ層の界面から生じることが多いところから、このボイド発生を防止するためにはＴａＮ層の上に形成されたシード層を加熱してもシード層に凝集やボイドが発生しない程度にＴａＮ層とシード層の界面の密着性を向上させることが必要である、
（ロ）かかるシード層は、純度：９９．９９９９％以上の高純度銅に、Ｍｏ：０．００１〜０．５質量％添加して得られた銅合金からなるターゲットを用いて用いてスパッタリングすることにより得られる、
（ハ）前記（ロ）記載の銅合金に、さらにＡｇおよびＺｎのいずれか１種または２種を合計で０．０１〜２質量％を添加して得られた銅合金からなるターゲットを用いてスパッタリングことにより得られたシード層は、凝集やボイドの発生が一層阻止される、
（ニ）前記（ロ）記載の銅合金にさらにＦｅ，ＮｉおよびＡｌの内の１種または２種以上を合計で０．０１〜０．２質量％添加した銅合金からなるターゲットを用いてスパッタリングことにより得られたシード層は、凝集やボイドの発生が一層阻止される、という研究結果が得られたのである。
【０００７】
この発明は、上記の研究結果に基づいてなされたものであって、
（１）Ｍｏ：０．００１〜０．５質量％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金からなる半導体装置配線シード層形成用銅合金スパッタリングターゲット、
（２）Ｍｏ：０．００１〜０．５質量％を含み、さらにＡｇおよびＺｎのいずれか１種または２種を合計で０．０１〜２質量％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金からなる半導体装置配線シード層形成用銅合金スパッタリングターゲット、
（３）Ｍｏ：０．００１〜０．５質量％を含み、さらにＦｅ，ＮｉおよびＡｌの内の１種または２種以上を合計で０．０１〜０．２質量％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金からなる半導体装置配線シード層形成用銅合金スパッタリングターゲット、に特徴を有するものである。
【０００８】
前記（１）、（２）または（３）記載のターゲットを用いてスパッタリングすることにより得られたＣｕ合金シード層は、ＴａＮ層との密着性に優れており、このＣｕ合金シード層をバリア層であるＴａＮ層の上に形成し、そのＣｕ合金シード層の上に形成した銅配線は、エレクトロマイグレーションやストレスマイグレーションによるボイド発生を抑制したり断線を防止することができる。したがって、この発明は、
（４）前記（１）、（２）または（３）記載のターゲットを用いてスパッタリングすることにより得られたボイドを発生させることの少ない半導体装置配線シード層、に特徴を有するものである。
【０００９】
この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットを製造するには、純度：９９．９９９９％以上の高純度電解銅を、不活性ガス雰囲気中、高純度グラファイトルツボ内で高周波溶解し、得られた高純度溶解銅にＭｏ：０．００１〜０．５質量％添加し、さらに必要に応じてＡｇおよびＺｎのいずれか１種または２種を合計で０．０１〜２質量％またはＦｅ，ＮｉおよびＡｌの内の１種もしくは２種以上を合計で０．０１〜０．２質量％を添加して銅合金溶湯を作製し、得られた銅合金溶湯を鋳造して板状インゴットを作製し、このインゴットを熱間圧延して熱延板を作製し、この熱延板を切抜いて円板を作製することにより製造することができる。
【００１０】
次に、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットにおける成分組成の限定理由を説明する。
Ｍｏ：
Ｍｏは、Ｔａとの全率固溶のためにＴａとの濡れ性が非常に高く、Ｃｕ中に含有させることでＴａＮとの密着性を向上させ、凝集を阻止してボイドの発生を抑制する作用があるが、Ｍｏ：０．００１質量％未満含んでも所望の効果が得られず、一方、０．５質量％を越えて含有すると、比抵抗が著しく増加するのでＬＳＩなど半導体デバイスのＣｕシード層として使用するには好ましくない。したがって、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットに含まれるＭｏの含有量は０．００１〜０．５質量％に定めた。
一方、Ｃｕシード層の電気抵抗は純銅の電気抵抗の３倍以内、好ましくは２倍以内に抑えることが好ましいとされている。したがって、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットに含まれるＭｏの一層好ましい含有量は０．０２〜０．２質量％である。
【００１１】
Ａｇ、Ｚｎ：
これら成分は、Ｃｕの表面張力を低下させ、比較的多量に添加してもＣｕの比抵抗への影響が少ないので必要に応じて添加するが、その含有量は０．０１質量％未満では効果がなく、一方、２質量％を越えて含有すると、比抵抗が著しく増加するのでＬＳＩなど半導体デバイスのＣｕシード層として使用するには好ましくない。したがって、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットに含まれるＡｇ、Ｚｎの内のいずれか１種または２種以上の合計は０．０１〜２質量％に定めた。
一方、Ｃｕシード層の電気抵抗は純銅の電気抵抗の３倍以内、好ましくは２倍以内に抑えることが好ましいとされている。したがって、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットに含まれるＡｇおよび／またはＺｎの一層好ましい含有量は０．５〜１．５質量％である。
【００１２】
Ｆｅ，ＮｉおよびＡｌ：
これら成分は、Ｔａとの間にこれの単体より融点の高い安定した金属間化合物を持つことからＴａとの濡れ性が高く、これらをＣｕ中に含有させることによりＴａＮとの密着性を高め、もって凝集を阻止してボイドの発生を抑制する作用があるので必要に応じて添加するが、０．０１質量％未満含んでも所望の効果が得られず、一方、０．２質量％を越えて含有すると、比抵抗が著しく増加するのでＬＳＩなど半導体デバイスのＣｕシード層として使用するには好ましくない。したがって、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットに含まれるＦｅ，ＮｉおよびＡｌの内のいずれか１種または２種以上の合計は０．０１〜０．２質量％に定めた。
一方、Ｃｕシード層の電気抵抗は純銅の電気抵抗の３倍以内、好ましくは２倍以内に抑えることが好ましいとされている。したがって、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットに含まれるＦｅ，ＮｉおよびＡｌの一層好ましい含有量は０．０３〜０．１質量％である。
【００１３】
【発明の実施の態様】
つぎに、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットを実施例により具体的に説明する。
純度：９９．９９９９質量％の高純度電解銅を用意し、この高純度電解銅をＡｒガス雰囲気中、高純度グラファイトルツボ内で高周波誘導溶解して高純度電解銅溶湯を作製し、このようにして得られた高純度電解銅溶湯にＭｏを添加し、さらに必要に応じてＡｇおよびＺｎの内のいずれか１種または２種、並びにＦｅ，ＮｉおよびＡｌの内のいずれか１種または２種以上を添加することにより銅合金溶湯を作製し、これら銅合金溶湯を水冷銅板上に載置されたカーボン鋳型に鋳造して引け巣部分を切断したのち縦：１４０ｍｍ、横：１４０ｍｍ、厚さ：２０ｍｍの寸法を有する板状インゴットを作製した。このインゴットを温度：５００℃、１時間加熱後、厚さ：８ｍｍになるまで熱間圧延して熱延板を作製し、この熱延板を切抜いて直径：１５２ｍｍ、厚さ：８ｍｍの寸法を有する円板を作製した。この円板をさらに機械加工を施すことにより直径：１５２ｍｍ、厚さ：６ｍｍの寸法を有し、表１〜２に示される成分組成を有する本発明銅合金シード層形成用ターゲット（以下、本発明ターゲットという）１〜１７、および比較銅合金シード層形成用ターゲット（以下、比較ターゲットという）１〜８を作製した。さらに高純度電解銅および高純度電解銅にＡｇ：０．０６８９質量％を添加して従来銅合金シード層形成用ターゲット（以下、従来ターゲットという）１〜２を作製した。
【００１４】
さらに、無酸素銅製バッキングプレートを用意し、この無酸素銅製バッキングプレートに前記本発明ターゲット１〜１７、比較ターゲット１〜８および従来ターゲット１〜２をＩｎハンダによりハンダ付けし、バッキングプレート付きターゲットを作製した。
さらに、直径：１５２ｍｍ、厚さ：６ｍｍの寸法を有する市販のＴａターゲットを用意し、このターゲットを無酸素銅製バッキングプレートにＩｎハンダによりハンダ付けし、バッキングプレート付きＴａターゲットを作製した。さらに、基板としてＳｉウエハ表面に厚さ：１００ｎｍのＳｉＯ２層を形成した酸化膜付きシリコンウエハを用意した。
【００１５】
前記用意したバッキングプレート付きＴａターゲットおよび基板を、通常の直流マグネトロンスパッタ装置に、ターゲットと基体との距離が６０ｍｍとなるように取り付け、
スパッターパワー：ＤＣ１０００Ｗ、
チャンバー内到達真空度：１×１０−５Ｐａ、
スパッタリング中の真空度：０．５Ｐａ、
スパッタリングに使用したガスとその流量比：Ａｒ：Ｎ２＝９：１
の条件でスパッタリングすることにより、厚さ：３０ｎｍを有するＴａＮ膜を基板表面のＳｉＯ２層表面の上に形成した。
【００１６】
このようにして形成したＴａＮ膜上に、本発明ターゲット１〜１７、比較ターゲット１〜８および従来ターゲット１〜２をそれぞれバッキングプレートに取付けたバッキングプレート付きターゲットを前記直流マグネトロンスパッタ装置にセットし、ターゲットと基体との距離が７０ｍｍとなるようにして、
スパッターパワー：ＤＣ６００Ｗ、
チャンバー内到達真空度：１×１０−５Ｐａ、
スパッタリング中の真空度：０．３Ｐａ、
スパッタリングに使用したガス：Ａｒ、
の条件でスパッタリングすることにより、本発明ターゲット１〜１７、比較ターゲット１〜８および従来ターゲット１〜２と同一組成を有し、厚さ：３００ｎｍおよび厚さ：２０ｎｍを有する銅合金スパッタリング薄膜を形成した。
【００１７】
本発明ターゲット１〜１７、比較ターゲット１〜８および従来ターゲット１〜２を用いてＴａＮ層表面に形成した厚さ：３００ｎｍの銅合金スパッタリング薄膜について４探針法により比抵抗を測定し、この結果を表１〜２に示した。この際、銅合金薄膜の比抵抗はＴａＮ膜の比抵抗に比べて２桁ほど低く、したがって下地であるＴａＮ膜の存在は無視できるものとした。
【００１８】
さらに、ＴａＮ層表面に本発明ターゲット１〜１７、比較ターゲット１〜８および従来ターゲット１〜２を用いて形成した厚さ：２０ｎｍの銅合金スパッタリング薄膜について真空中で４５０℃、３０分間保持の条件の熱処理を施し、熱処理後における銅合金スパッタリング薄膜の表面をＳＥＭにて観察し、２万倍の視野（４．５μｍ×６μｍ）にて観察し、発生したボイドの発生数とボイド径を測定し、これを表１〜２に示すことによりシード層としての評価を行なった。ここで濡れ性が悪く、完全に凝集してしまい、ボイド数として計測不可能なものは「凝集」と記した。
【００１９】
【表１】
【表２】
表１〜２に示される結果から、本発明ターゲット１〜１７用いて形成したＴａＮ層上の銅合金スパッタリング薄膜は従来ターゲット１〜２を用いて作製したＴａＮ層上の銅合金スパッタリング薄膜に比べて、凝集がないところからボイドの発生がなく、したがって本発明ターゲット１〜１７を用いて形成した銅合金スパッタリング薄膜は従来ターゲット１〜２用いて作製した銅合金スパッタリング薄膜に比べてＴａＮ層の上に形成するシード層として優れていることが分かる。
しかし、この発明の条件から外れている組成の比較ターゲット１〜８を用いてＴａＮ層上に銅合金スパッタリング薄膜を形成すると、平均径の大きなボイドが発生したり、ボイドの発生がなくても比抵抗が大きかったりするのでシード層として好ましくない特性を示すことが分かる。
【００２２】
【発明の効果】
この発明のターゲットを用いてＴａＮ膜表面に形成した銅合金スパッタリング薄膜は、ボイド発生、凝集が少ないことから、この銅合金スパッタリング薄膜をＴａＮ層の上に形成してシード層として使用したときにエレクトロマイグレーションやストレスマイグレーション耐性に優れた銅配線を形成することができ、ＬＳＩなどの半導体装置の配線パターンの微細化進展、歩留まりの向上に寄与するものであり、半導体装置産業上優れた効果を奏するものである。
なお、最近、バリア層としてＴａＮの代わりにＴａを用いる場合や、ＴａＮ層の上にさらにＴａ層を積層したものを用いる場合があるが、これらを下地バリア層として用いる場合でも同様の効果を有することが確認できた。したがって、本発明ターゲットを用いることでＴａをバリア層として用いた場合でも、同様にエレクトロマイグレーションやストレスマイグレーション耐性に優れた銅配線を作製することができる。
【図面の簡単な説明】
【図１】配線溝にＴａＮ層およびシード層を形成した基体に銅メッキ層を形成し熱処理した後の状態を示す断面説明図である。
【図２】過剰なＴａＮ層、シード層および銅メッキ層を研磨処理によって除去した状態の配線溝の断面説明図である。
【符号の説明】
１：基板、
２：配線溝、
３：ＴａＮ層、
４：シード層
５：銅メッキ層、
６：銅配線、[0001]
[Industrial applications]
The present invention relates to a seed layer formed as a base layer when forming a copper wiring excellent in electromigration and stress migration resistance in a semiconductor device such as an LSI, and a copper alloy sputtering target for obtaining the seed layer.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, internal wiring of a semiconductor device such as an LSI is a substrate made of SiO 2 , SiON or the like or a Si wafer whose surface is coated with SiO 2 , SiON or the like, and a purity of 99.9999% by mass or more. Of high-purity copper or a target made of a copper alloy containing 0.00005 to 0.025 mass% of Ti, Zr, V, Cr, Nb, Ta, Y, La and Sc, or two or more of them. It is formed by sputtering using. In order to form the wiring made of high-purity copper or copper alloy on a substrate such as SiO 2 or SiON, first, fine wiring grooves are formed in the substrate, and a copper thin film is deposited on the upper surface by sputtering. The copper thin film deposited later is heated and reflowed at a low temperature of 550 ° C. or lower, poured into the wiring groove, and an excessive amount of the copper thin film is removed by polishing to form a predetermined fine copper wiring pattern. It is formed by a reflow process (damascene process) (for example, see Patent Document 1).
[0003]
However, in the case of Cu wiring, it is necessary to form a barrier layer for preventing Cu from diffusing into a substrate such as SiO 2 or SiON or a Si wafer substrate, and a TaN layer is effective as this barrier layer. Was revealed. Therefore, in recent years, in order to form fine copper wiring on a substrate, as shown in FIG. 1, a
[0004]
[Patent Document 1]
Japanese Patent Application Laid-Open No. H11-176679 [Patent Document 2]
JP 2001-342560 A
[Problems to be solved by the invention]
However, as the copper wiring obtained in this way becomes finer, the current density flowing through the copper wiring increases, and as a result, voids are generated in the copper wiring due to electromigration and stress migration, and the electrical resistance of the copper wiring is reduced. And the voids generated by electromigration and stress migration may further grow, resulting in disconnection of the copper wiring.
[0006]
[Means for Solving the Problems]
Thus, the present inventors have conducted research to reduce the occurrence of voids in copper wiring due to electromigration and stress migration. as a result,
(A) Since the occurrence of voids in copper wiring due to electromigration or stress migration often occurs at the interface between the seed layer and the TaN layer, the seed layer formed on the TaN layer must be formed in order to prevent the occurrence of voids. It is necessary to improve the adhesion at the interface between the TaN layer and the seed layer to such an extent that aggregation and voids do not occur in the seed layer even when heated.
(B) The seed layer is sputtered using a target made of a copper alloy obtained by adding Mo: 0.001 to 0.5% by mass to high-purity copper having a purity of 99.9999% or more. Obtained by
(C) A target made of a copper alloy obtained by further adding one or two of Ag and Zn to the copper alloy described in (B) in a total amount of 0.01 to 2% by mass. The seed layer obtained by sputtering is further prevented from agglomeration and voids,
(D) Sputtering using a target made of a copper alloy obtained by further adding one or more of Fe, Ni and Al to the copper alloy described in (b) above in a total amount of 0.01 to 0.2% by mass. According to the research result, the seed layer thus obtained is further prevented from agglomeration and generation of voids.
[0007]
The present invention has been made based on the above research results,
(1) Mo: a copper alloy sputtering target for forming a semiconductor device wiring seed layer, comprising 0.001 to 0.5% by mass and the balance being a copper alloy having a composition comprising Cu and unavoidable impurities;
(2) Mo: contains 0.001 to 0.5% by mass, further contains one or two of Ag and Zn in a total amount of 0.01 to 2% by mass, and the balance consists of Cu and inevitable impurities. A copper alloy sputtering target for forming a semiconductor device wiring seed layer comprising a copper alloy having a composition;
(3) Mo: 0.001 to 0.5% by mass, one or more of Fe, Ni and Al in total of 0.01 to 0.2% by mass, with the balance being Cu And a copper alloy sputtering target for forming a semiconductor device wiring seed layer made of a copper alloy having a composition composed of unavoidable impurities.
[0008]
The Cu alloy seed layer obtained by sputtering using the target described in the above (1), (2) or (3) has excellent adhesion to the TaN layer. The copper wiring formed on the TaN layer and the Cu alloy seed layer can suppress generation of voids due to electromigration and stress migration and prevent disconnection. Therefore, the present invention
(4) A semiconductor device wiring seed layer which is less likely to generate voids and is obtained by sputtering using the target according to (1), (2) or (3).
[0009]
In order to manufacture the copper alloy sputtering target for forming a semiconductor device wiring seed layer according to the present invention, high-purity electrolytic copper having a purity of 99.9999% or higher is melted by high frequency in a high-purity graphite crucible in an inert gas atmosphere. Mo: 0.001 to 0.5% by mass is added to the obtained high purity molten copper, and if necessary, one or two of Ag and Zn are added in a total amount of 0.01 to 2% by mass or Fe , Ni and Al are added to form a copper alloy melt by adding a total of 0.01 to 0.2% by mass of a total of 0.01 to 0.2% by mass, and the obtained copper alloy melt is cast to obtain a plate-like ingot. The ingot can be manufactured by hot rolling the ingot to produce a hot rolled sheet, and cutting out the hot rolled sheet to produce a disc.
[0010]
Next, the reasons for limiting the component composition in the copper alloy sputtering target for forming a semiconductor device wiring seed layer of the present invention will be described.
Mo:
Mo has a very high wettability with Ta due to solid solution with Ta, and improves the adhesion with TaN by being contained in Cu, thereby preventing aggregation and suppressing generation of voids. Mo: Mo: less than 0.001% by mass does not provide the desired effect. On the other hand, if it exceeds 0.5% by mass, the specific resistance is remarkably increased. Not preferred for use as a layer. Therefore, the content of Mo contained in the copper alloy sputtering target for forming a semiconductor device wiring seed layer of the present invention is set to 0.001 to 0.5% by mass.
On the other hand, it is said that the electric resistance of the Cu seed layer is preferably suppressed to within three times, and more preferably to twice the electric resistance of pure copper. Therefore, the more preferable content of Mo contained in the copper alloy sputtering target for forming a semiconductor device wiring seed layer of the present invention is 0.02 to 0.2% by mass.
[0011]
Ag, Zn:
These components reduce the surface tension of Cu, and even if added in a relatively large amount, Cu has little effect on the specific resistance. Therefore, these components are added as necessary. On the other hand, if the content exceeds 2% by mass, the specific resistance is remarkably increased, so that it is not preferable to use it as a Cu seed layer of a semiconductor device such as an LSI. Therefore, the total of at least one of Ag and Zn contained in the copper alloy sputtering target for forming a semiconductor device wiring seed layer of the present invention is set to 0.01 to 2% by mass.
On the other hand, it is said that the electric resistance of the Cu seed layer is preferably suppressed to within three times, and more preferably to twice the electric resistance of pure copper. Therefore, the more preferable content of Ag and / or Zn contained in the copper alloy sputtering target for forming a semiconductor device wiring seed layer of the present invention is 0.5 to 1.5% by mass.
[0012]
Fe, Ni and Al:
These components have a high wettability with Ta because they have a stable intermetallic compound having a higher melting point than the simple substance thereof with Ta, and by containing these in Cu, the adhesion with TaN is enhanced. Therefore, it is added as necessary because it has the effect of inhibiting aggregation and suppressing the generation of voids. However, even if the content is less than 0.01% by mass, the desired effect cannot be obtained. When it is contained, the specific resistance is remarkably increased, so that it is not preferable to use it as a Cu seed layer of a semiconductor device such as an LSI. Therefore, the total of at least one of Fe, Ni and Al contained in the copper alloy sputtering target for forming a semiconductor device wiring seed layer of the present invention is set to 0.01 to 0.2% by mass. .
On the other hand, it is said that the electric resistance of the Cu seed layer is preferably suppressed to within three times, and more preferably to twice the electric resistance of pure copper. Therefore, the more preferable contents of Fe, Ni and Al contained in the copper alloy sputtering target for forming a semiconductor device wiring seed layer of the present invention are 0.03 to 0.1% by mass.
[0013]
DESCRIPTION OF THE PREFERRED EMBODIMENTS
Next, a copper alloy sputtering target for forming a semiconductor device wiring seed layer according to the present invention will be specifically described with reference to examples.
Purity: 99.9999 mass% of high purity electrolytic copper is prepared, and this high purity electrolytic copper is subjected to high frequency induction melting in a high purity graphite crucible in an Ar gas atmosphere to produce a high purity electrolytic copper melt. Mo is added to the high purity electrolytic copper melt obtained as described above, and if necessary, one or two of Ag and Zn, and one or two of Fe, Ni and Al By adding the above, copper alloy melts are produced, and these copper alloy melts are cast on a carbon mold placed on a water-cooled copper plate to cut a shrinkage cavity, and then vertically: 140 mm, width: 140 mm, thickness: A plate-like ingot having a size of 20 mm was produced. This ingot was heated at a temperature of 500 ° C. for 1 hour, and then hot-rolled to a thickness of 8 mm to produce a hot-rolled sheet, and the hot-rolled sheet was cut out to have dimensions of a diameter of 152 mm and a thickness of 8 mm. A disk having the same was produced. By subjecting this disc to further machining, a target for forming a copper alloy seed layer of the present invention having a diameter of 152 mm and a thickness of 6 mm and having the component composition shown in Tables 1 and 2 (hereinafter referred to as the present invention) Targets) 1 to 17 and comparative copper alloy seed layer forming targets (hereinafter referred to as comparative targets) 1 to 8 were produced. Further, high purity electrolytic copper and 0.0689% by mass of Ag were added to the high purity electrolytic copper to prepare conventional copper alloy seed layer forming targets (hereinafter, referred to as conventional targets) 1 and 2.
[0014]
Further, an oxygen-free copper backing plate is prepared, and the targets 1 to 17 of the present invention, the comparative targets 1 to 8 and the conventional targets 1 to 2 are soldered to the oxygen-free copper backing plate by In solder, and a target with a backing plate is formed. Produced.
Further, a commercially available Ta target having a diameter of 152 mm and a thickness of 6 mm was prepared, and this target was soldered to an oxygen-free copper backing plate with In solder to produce a Ta target with a backing plate. Further, a silicon wafer with an oxide film having a 100 nm thick SiO 2 layer formed on the surface of a Si wafer was prepared as a substrate.
[0015]
The prepared Ta target with a backing plate and the substrate were attached to a normal DC magnetron sputtering apparatus so that the distance between the target and the substrate was 60 mm,
Sputter power: DC1000W,
Degree of vacuum reached in the chamber: 1 × 10 −5 Pa,
Degree of vacuum during sputtering: 0.5 Pa,
Gas used for sputtering and its flow ratio: Ar: N 2 = 9: 1
By sputtering, a TaN film having a thickness of 30 nm was formed on the surface of the SiO 2 layer on the substrate surface.
[0016]
On the TaN film thus formed, targets with a backing plate in which the targets 1 to 17 of the present invention, the comparative targets 1 to 8 and the conventional targets 1 to 2 were respectively attached to the backing plates were set in the DC magnetron sputtering apparatus, With the distance between the target and the substrate being 70 mm,
Sputter power: DC600W,
Degree of vacuum reached in the chamber: 1 × 10 −5 Pa,
Degree of vacuum during sputtering: 0.3 Pa,
Gas used for sputtering: Ar,
To form a copper alloy sputtering thin film having the same composition as the targets 1 to 17 of the present invention, the comparative targets 1 to 8 and the conventional targets 1 to 2 and having a thickness of 300 nm and a thickness of 20 nm. did.
[0017]
The resistivity was measured by a four-point probe method on a copper alloy sputtering thin film having a thickness of 300 nm formed on the TaN layer surface using the targets 1 to 17 of the present invention, the comparative targets 1 to 8 and the targets 1 to 2 of the related art. Are shown in Tables 1 and 2. At this time, the specific resistance of the copper alloy thin film was about two orders of magnitude lower than the specific resistance of the TaN film, and therefore, the existence of the underlying TaN film was assumed to be negligible.
[0018]
Furthermore, a 20-nm thick copper alloy sputtering thin film formed on the TaN layer surface using the targets 1 to 17 of the present invention, the comparative targets 1 to 8 and the conventional targets 1 to 2 was held at 450 ° C. for 30 minutes in a vacuum. After the heat treatment, the surface of the copper alloy sputtering thin film after the heat treatment is observed with a SEM, observed in a 20,000-fold visual field (4.5 μm × 6 μm), and the number of generated voids and the diameter of the voids are measured. The results as shown in Tables 1 and 2 were evaluated as a seed layer. Here, those having poor wettability and completely agglomerated and cannot be measured as the number of voids are described as “agglomerated”.
[0019]
[Table 1]
[Table 2]
From the results shown in Tables 1 and 2, the copper alloy sputtering thin film on the TaN layer formed using the targets 1 to 17 of the present invention was compared with the copper alloy sputtering thin film on the TaN layer manufactured using the
However, when the copper alloy sputtering thin film is formed on the TaN layer using the comparative targets 1 to 8 having compositions deviating from the conditions of the present invention, voids having a large average diameter are generated, and even if no voids are generated, the ratio is small. It can be seen that the resistance is high, and that the seed layer exhibits undesirable characteristics.
[0022]
【The invention's effect】
The copper alloy sputtering thin film formed on the surface of the TaN film by using the target of the present invention has little void generation and agglomeration. Therefore, when this copper alloy sputtering thin film is formed on the TaN layer and used as a seed layer, A copper wiring having excellent resistance to migration and stress migration can be formed, which contributes to progress in miniaturization of wiring patterns of semiconductor devices such as LSIs and improvement in yield, and has excellent effects in the semiconductor device industry. It is.
In recent years, there is a case where Ta is used instead of TaN as a barrier layer, or a case where a Ta layer is further laminated on a TaN layer is used. Even when these are used as a base barrier layer, the same effect is obtained. That was confirmed. Therefore, even when Ta is used as a barrier layer by using the target of the present invention, a copper wiring excellent in electromigration and stress migration resistance can be similarly produced.
[Brief description of the drawings]
FIG. 1 is an explanatory cross-sectional view showing a state after a copper plating layer is formed on a substrate having a TaN layer and a seed layer formed in a wiring groove and subjected to heat treatment.
FIG. 2 is an explanatory cross-sectional view of a wiring groove in a state where an excess TaN layer, a seed layer, and a copper plating layer have been removed by a polishing process.
[Explanation of symbols]
1: substrate,
2: wiring groove,
3: TaN layer,
4: Seed layer 5: Copper plating layer,
6: copper wiring,
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159224A JP2004193546A (en) | 2002-10-17 | 2003-06-04 | Copper alloy sputtering target for forming semiconductor device interconnect line seed layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002302673 | 2002-10-17 | ||
| JP2003159224A JP2004193546A (en) | 2002-10-17 | 2003-06-04 | Copper alloy sputtering target for forming semiconductor device interconnect line seed layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004193546A true JP2004193546A (en) | 2004-07-08 |
Family
ID=32774405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003159224A Pending JP2004193546A (en) | 2002-10-17 | 2003-06-04 | Copper alloy sputtering target for forming semiconductor device interconnect line seed layer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004193546A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385293B2 (en) | 2004-09-27 | 2008-06-10 | Kobe Steel, Ltd. | Copper alloy, fabrication method thereof, and sputtering target |
| JP2010502841A (en) * | 2006-09-08 | 2010-01-28 | トーソー エスエムディー，インク． | Copper sputtering target having very small crystal grain size and high electromigration resistance and method for producing the same |
| WO2012048460A1 (en) * | 2010-10-13 | 2012-04-19 | 大连理工大学 | Low resistivity high thermal-stability copper-nickel-molybdenum alloy film and producing method thereof |
| WO2014185301A1 (en) * | 2013-05-13 | 2014-11-20 | 株式会社アルバック | Mounting device, manufacturing method of same, and sputtering target used in said manufacturing method |
| CN107075667A (en) * | 2014-11-07 | 2017-08-18 | 住友金属矿山株式会社 | Copper alloy target |
| KR20180111994A (en) | 2016-03-09 | 2018-10-11 | 제이엑스금속주식회사 | Copper and copper alloy targets containing argon or hydrogen |
-
2003
- 2003-06-04 JP JP2003159224A patent/JP2004193546A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385293B2 (en) | 2004-09-27 | 2008-06-10 | Kobe Steel, Ltd. | Copper alloy, fabrication method thereof, and sputtering target |
| JP2010502841A (en) * | 2006-09-08 | 2010-01-28 | トーソー エスエムディー，インク． | Copper sputtering target having very small crystal grain size and high electromigration resistance and method for producing the same |
| US9023271B2 (en) * | 2010-10-13 | 2015-05-05 | Dalian University Of Technology | Thin film of copper—nickel—molybdenum alloy and method for manufacturing the same |
| WO2012048460A1 (en) * | 2010-10-13 | 2012-04-19 | 大连理工大学 | Low resistivity high thermal-stability copper-nickel-molybdenum alloy film and producing method thereof |
| US20130136650A1 (en) * | 2010-10-13 | 2013-05-30 | Dalian University Of Technology | Thin film of copper-nickel-molybdenum alloy and method for manufacturing the same |
| CN103237910A (en) * | 2010-10-13 | 2013-08-07 | 大连理工大学 | Low resistivity high thermal-stability copper-nickel-molybdenum alloy film and producing method thereof |
| CN103237910B (en) * | 2010-10-13 | 2015-06-24 | 大连理工大学 | Low resistivity high thermal-stability copper-nickel-molybdenum alloy film and producing method thereof |
| CN104685977A (en) * | 2013-05-13 | 2015-06-03 | 株式会社爱发科 | Mounting device, manufacturing method of same, and sputtering target used in said manufacturing method |
| KR20150042294A (en) * | 2013-05-13 | 2015-04-20 | 울박, 인크 | Mounting device, manufacturing method of same, and sputtering target used in said manufacturing method |
| WO2014185301A1 (en) * | 2013-05-13 | 2014-11-20 | 株式会社アルバック | Mounting device, manufacturing method of same, and sputtering target used in said manufacturing method |
| KR101582176B1 (en) | 2013-05-13 | 2016-01-11 | 울박, 인크 | Mounting device, manufacturing method of same, and sputtering target used in said manufacturing method |
| US9363900B2 (en) | 2013-05-13 | 2016-06-07 | Ulvac, Inc. | Mounting device and method of manufacturing the same |
| CN104685977B (en) * | 2013-05-13 | 2016-09-28 | 株式会社爱发科 | Loading attachment and manufacture method thereof |
| CN107075667A (en) * | 2014-11-07 | 2017-08-18 | 住友金属矿山株式会社 | Copper alloy target |
| CN107075667B (en) * | 2014-11-07 | 2019-08-20 | 住友金属矿山株式会社 | Copper alloy target |
| KR20180111994A (en) | 2016-03-09 | 2018-10-11 | 제이엑스금속주식회사 | Copper and copper alloy targets containing argon or hydrogen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4223511B2 (en) | Copper alloy sputtering target, method of manufacturing the same, and semiconductor element wiring | |
| JP4794802B2 (en) | Copper alloy sputtering target and semiconductor device wiring | |
| JP5068925B2 (en) | Sputtering target | |
| KR20090051267A (en) | Copper sputtering target with fine grain size and high electromigration resistance and methods of making the same | |
| JP5893797B2 (en) | Copper alloy sputtering target | |
| JPWO2013038962A1 (en) | High purity copper manganese alloy sputtering target | |
| JP2006118044A (en) | Method for producing sputtering target | |
| WO2012117853A1 (en) | Copper-titanium alloy sputtering target, semiconductor wiring line formed using the sputtering target, and semiconductor element and device each equipped with the semiconductor wiring line | |
| JP3727115B2 (en) | Manufacturing method of sputtering target | |
| JP4790782B2 (en) | Copper alloy sputtering target and semiconductor device wiring | |
| JP5638697B2 (en) | High purity copper chrome alloy sputtering target | |
| JP2004193553A (en) | Copper alloy sputtering target for forming semiconductor device interconnect line seed layer and seed layer formed using that target | |
| JP2000034562A (en) | Sputtering target and part used in apparatus for forming thin film | |
| JP2004193552A (en) | Copper alloy sputtering target for forming semiconductor device interconnect line seed layer | |
| JP2003243325A (en) | Sputtering target for forming copper alloy wiring film and copper alloy wiring film little affected by heat and formed by using the same | |
| JP2004193546A (en) | Copper alloy sputtering target for forming semiconductor device interconnect line seed layer | |
| JP2006077295A (en) | Cu-ALLOY WIRING MATERIAL AND Cu-ALLOY SPUTTERING TARGET | |
| JP5554364B2 (en) | Copper alloy wiring for semiconductor, sputtering target, and method for forming copper alloy wiring for semiconductor | |
| JP4421170B2 (en) | Circuit board having a barrier layer made of Ni-Sn alloy | |
| JP4421586B2 (en) | Method for producing sputtering target and method for producing copper wiring film | |
| JP2002129313A (en) | High purity copper sputtering target generating reduced particles | |
| JPH11176769A (en) | Sputtering target and copper wiring film | |
| JP2004193551A (en) | Copper alloy sputtering target for forming semiconductor device interconnect line seed layer, and semiconductor device interconnect line seed layer | |
| JP2007242947A (en) | Barrier film for semiconductor wiring, copper wiring for semiconductor, manufacturing method of this wiring, and sputtering target for forming semiconductor barrier film | |
| JP4421335B2 (en) | Method for producing sputtering target and method for producing copper wiring film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060331 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20071219 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071221 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
| A02 | Decision of refusal |
Effective date: 20080307 Free format text: JAPANESE INTERMEDIATE CODE: A02 |