JP2004193551A - Copper alloy sputtering target for forming semiconductor device interconnect line seed layer, and semiconductor device interconnect line seed layer - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sputtering target for forming a seed layer becoming an underlying layer when a thin film becoming an interconnect line in a semiconductor device, e.g. an LSI, is formed by plating, and to provide a seed layer formed by using that target. <P>SOLUTION: The seed layer is composed of a copper alloy having a composition containing Cr:0.03-0.3 mass%, Zr:0.005-0.1 mass%, and the remainder of Cu or inevitable impurities. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【産業上の利用分野】
この発明は、ＬＳＩなどの半導体装置におけるエレクトロマイグレーションやストレスマイグレーション耐性に優れた銅配線を形成する際に下地層となるシード層を得るための銅合金スパッタリングターゲットおよびこのターゲットを用いて形成したシード層に関するものである。
【０００２】
【従来の技術】
従来、ＬＳＩなどの半導体デバイスの内部配線は、ＳｉＯ_２、ＳｉＯＮなどの基板またはＳｉウエハの表面にＳｉＯ_２、ＳｉＯＮなどを被覆したものを基板とし、その上に純度：９９．９９９９質量％以上の高純度銅からなるターゲットまたはＴｉ，Ｚｒ，Ｖ，Ｃｒ，Ｎｂ，Ｔａ，Ｙ，ＬａおよびＳｃのうちの種または２種以上：０．００００５〜０．０２５質量％含有した銅合金からなるターゲットを用いてスパッタリングすることにより形成されている。この高純度銅または銅合金からなる配線をＳｉＯ_２、ＳｉＯＮなどの基板に形成するには、まず基板に微細な配線溝を形成しておき、その上面に銅薄膜をスパッタリング法によって堆積せしめ、しかる後に堆積した銅薄膜を５５０℃以下の低温度で加熱流動（リフロー）せしめて前記配線溝に流し込み、過剰量の銅薄膜を研磨処理によって除去することによって所定の微細な銅配線を形成する加熱リフロー処理（ダマシン処理）することにより形成されている（例えば、特許文献１参照）。
しかし、Ｃｕ配線の場合はＣｕが基板に拡散すること防止するためのバリア層を形成することが必要であり、このバリア層としてＴａＮ層が有効であることが明らかになった。そのため、近年、基板に微細な銅配線を形成するには、図１に示されるように、基板１に形成した微細な配線溝２にＴａＮ層３を形成し、このＴａＮ層３の上に純銅からなるシード層４をスパッタリングにより形成し、この純銅からなるシード層４の上に電解メッキ法により銅メッキ層５をしたのち、銅メッキ層５の安定化のために熱処理を行い、次いで過剰量のＴａＮ層３、シード層４および銅メッキ層５を研磨処理によって除去することにより図２の断面説明図に示される所定の微細な銅配線６を形成する方法が提案されている（例えば、特許文献２参照）。
【０００３】
【特許文献１】
特開平１１−１７６７６９号公報
【特許文献２】
特開２００１−３４２５６０号公報
【０００４】
【発明が解決しようとする課題】
しかし、このようにして得られた銅配線は微細化するに伴い、銅配線を流れる電流密度が増大し、それに伴って銅配線にエレクトロマイグレーションやストレスマイグレーションによるボイドが生成して銅配線の電気抵抗が増加し、さらにエレクトロマイグレーションやストレスマイグレーションにより生成したボイドがさらに成長して銅配線が断線することがある。
【０００５】
【課題を解決するための手段】
そこで、本発明者は、エレクトロマイグレーションやストレスマイグレーションによる銅配線のボイド発生を少なくすべく研究を行った。その結果、
（イ）エレクトロマイグレーションやストレスマイグレーションによる銅配線のボイド発生はシード層とＴａＮ層の界面から生じることが多いところから、このボイド発生を防止するためにはＴａＮ層の上に形成されたシード層を加熱してもシード層に凝集やボイドが発生しない程度にＴａＮ層とシード層の界面の密着性を向上させることが必要である、
（ロ）かかるＴａＮ層との密着性に優れたシード層は、純度：９９．９９９９％以上の高純度銅にＣｒ：０．０３〜０．３質量％、Ｚｒ：０．００５〜０．１質量％を添加して得られた銅合金からなるターゲットを用いてスパッタリングすることにより得られ、ターゲットとほぼ同じ成分組成を有する、
（ハ）このＣｕ合金シード層をバリア層であるＴａＮ層の上に形成し、そのＣｕ合金シード層の上に形成した銅配線は、エレクトロマイグレーションやストレスマイグレーションによるボイド発生が少なくなるので断線の数を大幅に少なくすることができる、などの知見を得たのである。
【０００６】
この発明は、上記の知見に基づいてなされたものであって、
（１）Ｃｒ：０．０３〜０．３質量％、Ｚｒ：０．００５〜０．１質量％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金からなる半導体装置配線シード層形成用銅合金スパッタリングターゲット、
（２）Ｃｒ：０．０３〜０．３質量％、Ｚｒ：０．００５〜０．１質量％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金からなる前記（１）記載のターゲットを用いて形成された半導体装置配線シード層、に特徴を有するものである。
【０００７】
この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットを製造するには、純度：９９．９９９９％以上の高純度電解銅を、不活性ガス雰囲気中、高純度グラファイトルツボ内で高周波溶解し、得られた高純度電解銅にＣｒ：０．０３〜０．３質量％、Ｚｒ：０．００５〜０．１質量％を添加して銅合金溶湯を作製し、得られた銅合金溶湯を鋳造して板状インゴットを作製し、このインゴットを熱間圧延して熱延板を作製し、この熱延板を切り抜いて円板を作製することにより製造することができる。
この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットを用い、通常の方法でスパッタすることにより得られる膜はターゲットとほぼ同じ成分組成を有し、したがって、この発明のターゲットを用いて形成したこの発明のシード層はＣｒ：０．０３〜０．３質量％、Ｚｒ：０．００５〜０．１質量％を含み、残部がＣｕおよび不可避不純物からなる組成を有する。
【０００８】
次に、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットおよびシード層における成分組成の限定理由を説明する。
ＣｒはＴａとの固溶度を持つことからＴａとの濡れ性が高く、Ｃｕ中へ含有させることによりＴａＮ層との密着性を高める作用を奏し、またＺｒはＣｕ中の粒界、転位などＣｕの拡散経路になりやすい部分に析出してＣｕの自己拡散を防止しボイドの発生を防ぐ効果があるので、ＣｒおよびＺｒを組み合わせてＣｕに添加した銅合金スパッタリングターゲットを作製し、この銅合金スパッタリングターゲットを用いてスパッタすることによりシード層を形成し、このシード層を用いることにより効果的にエレクトロマイグレーションおよびストレスマイグレーションに強いＣｕ配線を形成することができる。しかし、Ｃｒの含有量が０．０３質量％未満ではＴａＮ層に対する十分な密着性を高める効果が得られず、一方、０．３質量％を越えて含有すると、電気抵抗が高くなるので好ましくない。また、Ｚｒは０．００５％未満では十分な析出が起こらないために拡散防止効果が得られず、一方、Ｚｒが０．１％を越えて含有すると、電気抵抗が高くなってしまうので好ましくない。したがって、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットに含まれるＣｒは０．０３〜０．３質量％（一層好ましくは０．０５〜０．１５質量％）、Ｚｒは０．００５〜０．１質量％（一層好ましくは０．０１〜０．０５質量％）に定めた。
【０００９】
【発明の実施の態様】
つぎに、この発明の半導体装置配線シード層形成用銅合金スパッタリングターゲットを実施例により具体的に説明する。
純度：９９．９９９９質量％の高純度電解銅を用意し、この高純度電解銅をＡｒガス雰囲気中、高純度グラファイトルツボ内で高周波誘導溶解して高純度電解銅溶湯を作製し、このようにして得られた高純度電解銅溶湯にＣｒおよびＺｒを添加することにより銅合金溶湯を作製し、これら銅合金溶湯を水冷銅板上に載置されたカーボン鋳型に鋳造して引け巣部分を切断したのち、縦：１４０ｍｍ、横：１４０ｍｍ、厚さ：２０ｍｍの寸法を有する板状インゴットを作製した。このインゴットを温度：５００℃、１時間加熱後、厚さ：８ｍｍになるまで熱間圧延して熱延板を作製し、この熱延板を切り抜いて直径：１５２ｍｍ、厚さ：８ｍｍの寸法を有する円板を作製した。これら円板をさらに機械加工することにより直径：１５２ｍｍ、厚さ：６ｍｍの寸法を有し、表１〜２に示される成分組成を有する本発明銅合金シード層形成用ターゲット（以下、本発明ターゲットという）１〜１５および比較銅合金シード層形成用ターゲット（以下、比較ターゲットという）１〜５を作製した。
さらに高純度電解銅、並びに高純度電解銅にＺｒ：０．０５質量％または高純度電解銅にＣｒ：０．１質量％を添加して溶解し鋳造することにより得られた板状インゴットを本発明ターゲット１〜１５および比較ターゲット１〜５と同じ方法で機械加工することにより従来銅合金シード層形成用ターゲット（以下、従来ターゲットという）１〜３を作製した。
【００１０】
さらに、無酸素銅製バッキングプレートを用意し、この無酸素銅製バッキングプレートに前記本発明ターゲット１〜１５、比較ターゲット１〜５および従来ターゲット１〜３をＩｎハンダによりハンダ付けし、バッキングプレート付きターゲットを作製した。
さらに、直径：１５２ｍｍ、厚さ：６ｍｍの寸法を有する市販のＴａターゲットを用意し、このターゲットを無酸素銅製バッキングプレートにＩｎハンダによりハンダ付けし、バッキングプレート付きＴａターゲットを作製した。
さらに、基板としてＳｉウエハ表面に厚さ：１００ｎｍのＳｉＯ_２層を形成した酸化膜付きシリコンウエハを用意した。
【００１１】
前記用意したバッキングプレート付きＴａターゲットおよび基板を、通常の直流マグネトロンスパッタ装置に、ターゲットと基体との距離が６０ｍｍとなるように取り付け、
スパッターパワー：ＤＣ１０００Ｗ、
チャンバー内到達真空度：１×１０^−５Ｐａ、
スパッタリング中の真空度：０．５Ｐａ、
スパッタリングに使用したガスとその流量比：Ａｒ：Ｎ_２＝９：１
の条件でスパッタリングすることにより、厚さ：３０ｎｍを有するＴａＮ膜を基板表面のＳｉＯ_２層表面の上に形成した。
【００１２】
このようにして形成したＴａＮ膜上に、本発明ターゲット１〜１５、比較ターゲット１〜５および従来ターゲット１〜３をバッキングプレートに取付けたバッキングプレート付きターゲットを前記直流マグネトロンスパッタ装置に取付け、ターゲットと基体との距離が７０ｍｍとなるようにして、
スパッターパワー：ＤＣ６００Ｗ、
チャンバー内到達真空度：１×１０^−５Ｐａ、
スパッタリング中の真空度：０．３Ｐａ、
スパッタリングに使用したガス：Ａｒ、
の条件でスパッタリングすることにより、表１および２に示される成分組成を有し、厚さ：３００ｎｍおよび厚さ：２０ｎｍを有する銅合金スパッタリング薄膜をそれぞれ形成した。これらシード層の成分組成は本発明ターゲット１〜１５、比較ターゲット１〜５および従来ターゲット１〜３の組成とほぼ同一組成を有していた。
【００１３】
本発明ターゲット１〜１５、比較ターゲット１〜５および従来ターゲット１〜３を用いて得られた厚さ：３００ｎｍを有する銅合金スパッタリング薄膜について４探針法により比抵抗を測定し、この結果を表１〜２に示した。この際、ＴａＮ膜の比抵抗は銅合金スパッタリング薄膜に比べて２桁ほど高いので下地であるＴａＮ膜の存在は無視できるものとした。
【００１４】
さらに、ＴａＮ層表面に本発明ターゲット１〜１５、比較ターゲット１〜５および従来ターゲット１〜３を用いて形成した厚さ：２０ｎｍの銅合金スパッタリング薄膜について真空中で４５０℃、３０分間保持の条件の熱処理を施し、熱処理後における銅合金スパッタリング薄膜の表面をＳＥＭにて観察し、２万倍の視野（４．５μｍ×６μｍ）にて観察し、発生したボイドの発生数とボイド径を測定し、これを表１〜２に示すことによりシード層としての評価を行なった。ここで濡れ性が悪く、完全に凝集してしまい、ボイド数として計測不可能なものは「凝集」と記した。
【００１５】
【表１】

【００１６】
【表２】

【００１７】
表１〜２に示される結果から、本発明ターゲット１〜１５を用いて形成したＴａＮ層上の銅合金スパッタリング薄膜は従来ターゲット１〜３を用いて作製したＴａＮ層上の銅合金スパッタリング薄膜に比べて、凝集がなく、ボイドの発生が少なく、また平均ボイド径が小さいところから、本発明ターゲット１〜１５を用いて形成した銅合金スパッタリング薄膜は従来ターゲット１〜３用いて作製した銅合金スパッタリング薄膜に比べてＴａＮ層の上に形成するシード層として優れていることが分かる。
しかし、この発明の条件から外れている組成の比較ターゲット１〜５を用いてＴａＮ層上に銅合金スパッタリング薄膜を形成すると、ボイドの発生がなくても比抵抗が大きかったりするのでシード層として好ましくない特性を示すことが分かる。
【００１８】
【発明の効果】
この発明のターゲットを用いてＴａＮ膜表面に形成した銅合金スパッタリング薄膜は、ボイド発生、凝集が少ないことから、この銅合金スパッタリング薄膜をＴａＮ層の上に形成してシード層として使用したときにエレクトロマイグレーションやストレスマイグレーション耐性に優れた銅配線を形成することができ、ＬＳＩなどの半導体装置の配線パターンの微細化進展、歩留まりの向上に寄与するものであり、半導体装置産業上優れた効果を奏するものである。
なお、最近、バリア層としてＴａＮの代わりにＴａを用いる場合や、ＴａＮ層の上にさらにＴａ層を積層したものを用いる場合があるが、これらを下地バリア層として用いる場合でも同様の効果を有することが確認できた。したがって、本発明ターゲットを用いることでＴａをバリア層として用いた場合でも、同様にエレクトロマイグレーションやストレスマイグレーション耐性に優れた銅配線を作製することができる。
【図面の簡単な説明】
【図１】配線溝にＴａＮ層およびシード層を形成した基体に銅メッキ層を形成しのち熱処理した状態の断面説明図である。
【図２】過剰なＴａＮ層、シード層および銅メッキ層を研磨処理によって除去した状態の配線溝の断面説明図である。
【符号の説明】
１：基板、
２：配線溝、
３：ＴａＮ層、
４：シード層、
５：銅メッキ層、
６：銅配線、[0001]
[Industrial applications]
The present invention relates to a copper alloy sputtering target for obtaining a seed layer serving as a base layer when forming a copper wiring excellent in electromigration and stress migration resistance in a semiconductor device such as an LSI, and a seed layer formed using the target. It is about.
[0002]
[Prior art]
_2. Description of the Related Art Conventionally, internal wiring of a semiconductor device such as an LSI is a substrate such as SiO ₂ or SiON or a substrate in which a surface of a Si wafer is coated with SiO ₂ or SiON, and a substrate having a purity of 99.9999% by mass or more. A target made of high-purity copper or a copper alloy containing 0.00005 to 0.025% by mass of at least one of Ti, Zr, V, Cr, Nb, Ta, Y, La and Sc; And is formed by sputtering. In order to form the wiring made of high-purity copper or copper alloy on a substrate such as SiO ₂ or SiON, first, fine wiring grooves are formed in the substrate, and a copper thin film is deposited on the upper surface by sputtering. Heat reflow for forming a predetermined fine copper wiring by causing a copper thin film deposited later to be heated and reflowed at a low temperature of 550 ° C. or less and poured into the wiring groove, and an excessive amount of the copper thin film is removed by polishing. It is formed by performing a process (damascene process) (for example, see Patent Document 1).
However, in the case of Cu wiring, it is necessary to form a barrier layer for preventing Cu from diffusing into the substrate, and it has been found that a TaN layer is effective as this barrier layer. Therefore, in recent years, in order to form fine copper wiring on a substrate, as shown in FIG. 1, a TaN layer 3 is formed in a fine wiring groove 2 formed in a substrate 1 and pure copper is formed on the TaN layer 3. Is formed by sputtering, a copper plating layer 5 is formed on the seed layer 4 made of pure copper by an electrolytic plating method, and then a heat treatment is performed to stabilize the copper plating layer 5, and then an excess amount is formed. A method of forming a predetermined fine copper wiring 6 shown in the cross-sectional explanatory view of FIG. 2 by removing the TaN layer 3, the seed layer 4 and the copper plating layer 5 by a polishing process has been proposed (for example, see Patent Reference 2).
[0003]
[Patent Document 1]
Japanese Patent Application Laid-Open No. H11-176679 [Patent Document 2]
JP 2001-342560 A
[Problems to be solved by the invention]
However, as the copper wiring obtained in this way becomes finer, the current density flowing through the copper wiring increases, and as a result, voids are generated in the copper wiring due to electromigration and stress migration, and the electrical resistance of the copper wiring is reduced. And the voids generated by electromigration and stress migration may further grow, resulting in disconnection of the copper wiring.
[0005]
[Means for Solving the Problems]
Thus, the present inventors have conducted research to reduce the occurrence of voids in copper wiring due to electromigration and stress migration. as a result,
(A) Since the occurrence of voids in copper wiring due to electromigration or stress migration often occurs at the interface between the seed layer and the TaN layer, the seed layer formed on the TaN layer must be formed in order to prevent the occurrence of voids. It is necessary to improve the adhesion at the interface between the TaN layer and the seed layer to such an extent that aggregation and voids do not occur in the seed layer even when heated.
(B) Such a seed layer having excellent adhesion to the TaN layer is obtained by adding Cr: 0.03 to 0.3% by mass, Zr: 0.005 to 0.1 in high purity copper having a purity of 99.9999% or more. Obtained by sputtering using a target made of a copper alloy obtained by adding 0.1% by mass, and having substantially the same component composition as the target.
(C) The Cu alloy seed layer is formed on the TaN layer serving as a barrier layer, and the copper wiring formed on the Cu alloy seed layer has a reduced number of disconnections because the occurrence of voids due to electromigration and stress migration is reduced. Was found to be able to greatly reduce the
[0006]
The present invention has been made based on the above findings,
(1) Formation of a semiconductor device wiring seed layer made of a copper alloy containing 0.03 to 0.3% by mass of Cr and 0.005 to 0.1% by mass of Zr, with the balance being Cu and unavoidable impurities Copper alloy sputtering target for
(2) The method according to the above (1), comprising Cr: 0.03 to 0.3% by mass, Zr: 0.005 to 0.1% by mass, and the balance being a copper alloy having a composition of Cu and unavoidable impurities. A semiconductor device wiring seed layer formed using a target.
[0007]
In order to manufacture the copper alloy sputtering target for forming a semiconductor device wiring seed layer according to the present invention, high-purity electrolytic copper having a purity of 99.9999% or higher is melted by high frequency in a high-purity graphite crucible in an inert gas atmosphere. 0.03 to 0.3% by mass of Cr and 0.005 to 0.1% by mass of Zr are added to the obtained high-purity electrolytic copper to prepare a molten copper alloy, and the obtained molten copper alloy is cast. Then, a plate-shaped ingot is produced, the ingot is hot-rolled to produce a hot rolled sheet, and the hot rolled sheet is cut out to produce a disc.
Using the copper alloy sputtering target for forming a semiconductor device wiring seed layer according to the present invention, a film obtained by sputtering by a usual method has substantially the same component composition as the target, and thus was formed using the target according to the present invention. The seed layer according to the present invention contains Cr: 0.03 to 0.3% by mass, Zr: 0.005 to 0.1% by mass, and the remainder has a composition of Cu and unavoidable impurities.
[0008]
Next, the reasons for limiting the component composition in the copper alloy sputtering target for forming a semiconductor device wiring seed layer and the seed layer according to the present invention will be described.
Since Cr has a solid solubility with Ta, it has a high wettability with Ta, and has an effect of increasing the adhesion with the TaN layer by being contained in Cu. Zr has a grain boundary, dislocation, etc. in Cu. Since there is an effect of preventing the self-diffusion of Cu and preventing the generation of voids by precipitating in a portion which is likely to be a diffusion path of Cu, a copper alloy sputtering target in which Cr and Zr are combined and added to Cu is produced. A seed layer is formed by sputtering using a sputtering target, and by using this seed layer, a Cu wiring that is resistant to electromigration and stress migration can be formed effectively. However, if the content of Cr is less than 0.03% by mass, the effect of enhancing the sufficient adhesion to the TaN layer cannot be obtained. On the other hand, if the content exceeds 0.3% by mass, the electric resistance increases, which is not preferable. . On the other hand, if Zr is less than 0.005%, sufficient precipitation does not occur, so that the effect of preventing diffusion cannot be obtained. On the other hand, if Zr exceeds 0.1%, the electric resistance increases, which is not preferable. . Therefore, Cr contained in the copper alloy sputtering target for forming a semiconductor device wiring seed layer of the present invention is 0.03 to 0.3% by mass (more preferably 0.05 to 0.15% by mass), and Zr is 0.005% by mass. To 0.1% by mass (more preferably 0.01 to 0.05% by mass).
[0009]
DESCRIPTION OF THE PREFERRED EMBODIMENTS
Next, a copper alloy sputtering target for forming a semiconductor device wiring seed layer according to the present invention will be specifically described with reference to examples.
Purity: 99.9999 mass% of high purity electrolytic copper is prepared, and this high purity electrolytic copper is subjected to high frequency induction melting in a high purity graphite crucible in an Ar gas atmosphere to produce a high purity electrolytic copper melt. A copper alloy melt was prepared by adding Cr and Zr to the high purity electrolytic copper melt obtained as described above, and these copper alloy melts were cast into a carbon mold placed on a water-cooled copper plate to cut a shrinkage cavity portion. Thereafter, a plate-shaped ingot having dimensions of 140 mm in length, 140 mm in width, and 20 mm in thickness was produced. This ingot was heated at a temperature of 500 ° C. for 1 hour, and then hot-rolled to a thickness of 8 mm to produce a hot-rolled sheet. The hot-rolled sheet was cut out to have dimensions of a diameter of 152 mm and a thickness of 8 mm. A disk having the same was produced. These discs are further machined to form a copper alloy seed layer forming target of the present invention having a diameter of 152 mm and a thickness of 6 mm and having the component composition shown in Tables 1 and 2 (hereinafter referred to as the present target). To 15) and comparative copper alloy seed layer forming targets (hereinafter, referred to as comparative targets) 1 to 5 were produced.
Further, a high-purity electrolytic copper, and a plate-like ingot obtained by adding and dissolving and casting 0.05% by mass of Zr or 0.1% by mass of Cr to high-purity electrolytic copper in the present invention. Conventional copper alloy seed layer forming targets (hereinafter referred to as conventional targets) 1 to 3 were prepared by machining in the same manner as the inventive targets 1 to 15 and the comparative targets 1 to 5.
[0010]
Further, an oxygen-free copper backing plate is prepared, and the targets 1 to 15, the comparative targets 1 to 5 and the conventional targets 1 to 3 of the present invention are soldered to the oxygen-free copper backing plate with In solder, and a target with a backing plate is formed. Produced.
Further, a commercially available Ta target having a diameter of 152 mm and a thickness of 6 mm was prepared, and this target was soldered to an oxygen-free copper backing plate with In solder to produce a Ta target with a backing plate.
Further, a silicon wafer with an oxide film having a 100 nm thick SiO ₂ layer formed on the surface of a Si wafer was prepared as a substrate.
[0011]
The prepared Ta target with a backing plate and the substrate were attached to a normal DC magnetron sputtering apparatus so that the distance between the target and the substrate was 60 mm,
Sputter power: DC1000W,
Degree of vacuum reached in the chamber: 1 × 10 ⁻⁵ Pa,
Degree of vacuum during sputtering: 0.5 Pa,
Gas used for sputtering and its flow ratio: Ar: N ₂ = 9: 1
By sputtering, a TaN film having a thickness of 30 nm was formed on the surface of the SiO ₂ layer on the substrate surface.
[0012]
On the TaN film thus formed, a target with a backing plate in which the targets 1 to 15 of the present invention, comparative targets 1 to 5 and conventional targets 1 to 3 were attached to a backing plate was attached to the DC magnetron sputtering apparatus, So that the distance to the substrate is 70 mm,
Sputter power: DC600W,
Degree of vacuum reached in the chamber: 1 × 10 ⁻⁵ Pa,
Degree of vacuum during sputtering: 0.3 Pa,
Gas used for sputtering: Ar,
By sputtering, a copper alloy sputtering thin film having the component compositions shown in Tables 1 and 2 and having a thickness of 300 nm and a thickness of 20 nm was formed, respectively. The component compositions of these seed layers were almost the same as the compositions of Targets 1 to 15 of the present invention, Comparative Targets 1 to 5 and Conventional Targets 1 to 3.
[0013]
The specific resistance of the copper alloy sputtered thin film having a thickness of 300 nm obtained by using the targets 1 to 15 of the present invention, the comparative targets 1 to 5 and the conventional targets 1 to 3 was measured by a four-point probe method. 1 and 2. At this time, since the specific resistance of the TaN film was about two orders of magnitude higher than that of the copper alloy sputtering thin film, the existence of the TaN film as the base was negligible.
[0014]
Further, a copper alloy sputtering thin film having a thickness of 20 nm formed on the TaN layer surface by using the targets 1 to 15 of the present invention, the comparative targets 1 to 5 and the conventional targets 1 to 3 was held at 450 ° C. for 30 minutes in vacuum. After the heat treatment, the surface of the copper alloy sputtering thin film after the heat treatment is observed with a SEM, observed in a 20,000-fold visual field (4.5 μm × 6 μm), and the number of generated voids and the diameter of the voids are measured. The results as shown in Tables 1 and 2 were evaluated as a seed layer. Here, those having poor wettability and completely agglomerated and cannot be measured as the number of voids are described as “agglomerated”.
[0015]
[Table 1]

[0016]
[Table 2]

[0017]
From the results shown in Tables 1 and 2, the copper alloy sputtering thin film on the TaN layer formed by using the targets 1 to 15 of the present invention was compared with the copper alloy sputtering thin film on the TaN layer formed by using the conventional targets 1 to 3. Therefore, the copper alloy sputtering thin film formed using the targets 1 to 15 of the present invention is a copper alloy sputtering thin film formed using the conventional targets 1 to 3 because there is no aggregation, the generation of voids is small, and the average void diameter is small. It can be seen that this is superior as a seed layer formed on the TaN layer as compared with
However, when the copper alloy sputtering thin film is formed on the TaN layer using the comparative targets 1 to 5 having compositions deviating from the conditions of the present invention, the specific resistance is high even without generation of voids. It can be seen that there are no characteristics.
[0018]
【The invention's effect】
The copper alloy sputtering thin film formed on the surface of the TaN film by using the target of the present invention has little void generation and agglomeration. Therefore, when this copper alloy sputtering thin film is formed on the TaN layer and used as a seed layer, A copper wiring having excellent resistance to migration and stress migration can be formed, which contributes to progress in miniaturization of wiring patterns of semiconductor devices such as LSIs and improvement in yield, and has excellent effects in the semiconductor device industry. It is.
In recent years, there is a case where Ta is used instead of TaN as a barrier layer, or a case where a Ta layer is further laminated on a TaN layer is used. Even when these are used as a base barrier layer, the same effect is obtained. That was confirmed. Therefore, even when Ta is used as a barrier layer by using the target of the present invention, a copper wiring excellent in electromigration and stress migration resistance can be similarly produced.
[Brief description of the drawings]
FIG. 1 is an explanatory cross-sectional view showing a state in which a copper plating layer is formed on a substrate having a TaN layer and a seed layer formed in a wiring groove and then heat-treated.
FIG. 2 is an explanatory cross-sectional view of a wiring groove in a state where an excess TaN layer, a seed layer, and a copper plating layer have been removed by a polishing process.
[Explanation of symbols]
1: substrate,
2: wiring groove,
3: TaN layer,
4: seed layer,
5: copper plating layer,
6: copper wiring,

Claims (2)

Ｃｒ：０．０３〜０．３質量％、Ｚｒ：０．００５〜０．１質量％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金からなることを特徴とする半導体装置配線シード層形成用銅合金スパッタリングターゲット。A semiconductor device wiring seed comprising: Cr: 0.03 to 0.3% by mass; Zr: 0.005 to 0.1% by mass; the balance being a copper alloy having a composition of Cu and unavoidable impurities. Copper alloy sputtering target for layer formation. Ｃｒ：０．０３〜０．３質量％、Ｚｒ：０．００５〜０．１質量％を含み、残部がＣｕおよび不可避不純物からなる組成を有する銅合金からなることを特徴とする半導体装置配線シード層。A semiconductor device wiring seed comprising: Cr: 0.03 to 0.3% by mass; Zr: 0.005 to 0.1% by mass; the balance being a copper alloy having a composition of Cu and unavoidable impurities. layer.

Images