JP2004192028A - 補間値演算装置、電子制御装置 - Google Patents
補間値演算装置、電子制御装置 Download PDFInfo
- Publication number
- JP2004192028A JP2004192028A JP2002355412A JP2002355412A JP2004192028A JP 2004192028 A JP2004192028 A JP 2004192028A JP 2002355412 A JP2002355412 A JP 2002355412A JP 2002355412 A JP2002355412 A JP 2002355412A JP 2004192028 A JP2004192028 A JP 2004192028A
- Authority
- JP
- Japan
- Prior art keywords
- value
- interpolation
- map
- representative
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】CPUは、第1のセンサからの入力値と、第2のセンサからの入力値から、補間計算に必要なマップデータがどのデータであるかをマップ軸データに基づいて特定する。そして、特定されたマップデータを用いて補間計算を行い、第1のセンサからの入力値と第2のセンサからの入力値に対応する出力値を得る。このマップのうち、マップ軸データをRAM14に格納し、マップデータをROM12に格納している。マップ軸データの容量は、マップデータの容量に比べ小さく、マップ軸データの参照頻度は、マップデータの参照頻度より高いので、アクセスサイクル数を削減することができ、低コストで、補間処理速度を向上させることができる。
【選択図】図2
Description
【発明の属する技術分野】
マップを用いて補間値を演算する補間値演算装置及び当該補間値に基づく制御を行う電子制御装置に関する。
【0002】
【従来の技術】
従来より、組み込みシステムにおいて、代表値に対応する値(以下この値を対応値とも称する)をマップとしてROMに記憶しておき、例えばセンサ等から入力された入力値に対応する出力値を、このROMに記憶されたマップを利用した補間演算によって求める補間値演算装置や、こうして求めた補間値を用いて各種の制御を行う電子制御装置が知られている(例えば、特許文献1参照。)。
【0003】
このマップは、代表値と、代表値(例えば所定の離散的な複数の値)に対応する値(対応値)とを予め求めて記憶したものであり、この代表値であるマップ軸データと、代表値に対応する値(対応値)であるマップデータとを含んで構成されている。
【0004】
図3に、2つの系列の代表値と、その代表値の組に対応する値(対応値)を記憶する2次元マップの例を示す。このマップは、図3に示すように、マップ軸データとして、第1の系列として昇順に整列された第1のセンサからの入力値の代表値であるx1,x2,x3,x4,x5,x6といったx軸データと、第2の系列として昇順に整列された第2のセンサからの入力値の代表値であるy1,y2,y3,y4,y5といったy軸データとを備える。そして、このx軸データ及びy軸データの組み合わせに一意に対応する値(すなわち格子点上の値,対応値)である図3に示すz11〜z56をマップデータとして備える。
【0005】
補間値演算装置を構成する組み込みシステムのマイコンのROMには、図5に示すように、このマップ軸データとマップデータとが、記憶されている。
そして、マイクロプロセッサは、例えば第1のセンサからの入力値と、第2のセンサからの入力値から、補間計算に必要なマップデータがどのデータであるかをマップ軸データに基づいて特定する。そして、特定されたマップデータ(対応値)を用いて補間計算を行い、例えば第1のセンサからの入力値と第2のセンサからの入力値に対応する出力値(補間値)を得る。
【0006】
例えば、x軸パラメータpとして第1のセンサからの入力値としてx5とx6との間の値が入力され、y軸パラメータqとして第2のセンサからの入力値としてy4とy5との間の値が入力された場合には、次の手順で出力値aを求める。
1.x軸データに沿って、x1,x2,x3,x4,x5の順で、x軸データの要素とx軸パラメータpとを比較し、x軸パラメータpがx5とx6の間の値であることを特定し、x5とx6の間であることを検索結果として記憶する。
2.y軸データに沿って、y1,y2,y3,y4,y5の順で、y軸データの要素とy軸パラメータqとを比較し、y軸パラメータqがy4とy5の間の値であることを特定し、y4とy5の間であることを検索結果として記憶する。
3.記憶された検索結果の組合わせに対応するマップデータz45,z46,z55,z56の値を取り出し、x軸パラメータp、y軸パラメータqから重心を補間計算して補間値を出力値aとして算出する。
【0007】
【特許文献1】
特開平11−219350号公報
【0008】
【発明が解決しようとする課題】
この例に示したマップへのアクセス回数は、最悪の場合、x軸データの参照に6回、y軸データの参照に5回が必要であり、マップデータの参照に4回のアクセスが必要となる。例えば、ROMのアクセスに3サイクルを要する場合、ROMアクセスに関する時間は、6×3+5×3+4×3の計45サイクルを要する。
【0009】
このように、x軸データやy軸データの参照(代表値の参照)のために多くのアクセスが行われ、多くのサイクル数を要する。特に、x軸データの数やy軸データの数が大きくなればなるほど、この傾向が顕著になる。
一方、近年のマイクロプロセッサの動作速度は、加速度的に向上しているが、こうしたマップ等を格納するROMの読み出し速度は、同等の速度を保ったままで向上せず、その速度差は、年々広がっている。すなわち、ROMへのアクセスに必要なサイクル数が増加している。
【0010】
このため上述したようなマップを利用した補間処理を行う場合、補間処理時に発生するROMの読み出しに要する時間が、補間処理時間を規律してしまい、CPUの処理速度が向上しているにもかかわらず、マップ補間処理速度が向上しない問題がある。
【0011】
そこで、この問題を解決するために、マップ全体を高速なRAMに配置する方法が考えられるが、マップ全体をRAMに配置するためには、マップの容量に相当する容量以上の高価なRAMを必要とするため、コストがかかるといった問題がある。
【0012】
また、ROMに比べRAMの価格が高価なことから、制御用マイコンはROMとRAMのサイズ比が20:1〜30:1となっているものが多く、RAMの大きさが小さいため、マップの容量が大きくなればなるほど、また、マップの数が増えれば増えるほど、制御用マイコンを用いて実際に実現することが困難となる。
【0013】
そこで、本発明は、マップを用いた補間処理速度を、低コストで向上させることのできる補間値演算装置等を提供することを目的とする。
【0014】
【課題を解決するための手段及び発明の効果】
上述した問題点を解決するためになされた請求項1に記載の補間値演算装置は、複数の代表値と、各代表値に対応する値である対応値とを記憶する記憶手段(すなわちマップを記憶する記憶手段)と、記憶手段に記憶された対応値を用いて、入力値に対応する出力値を、補間計算によって求める演算手段とを備え、演算手段は補間計算に用いる対応値を、入力値と記憶手段に記憶された代表値とに基づいて特定するものであって、記憶手段は、代表値を対応値よりも演算手段によって高速にアクセス可能な領域に記憶している。
【0015】
したがって、演算手段は、代表値を対応値よりも高速に取得することができる。よって、演算手段は、入力値と記憶手段に記憶された代表値とに基づいて補間計算に用いる対応値を特定する処理を高速に行うことができる。通常、補間計算に用いる対応値を特定するために代表値を参照する回数は、特定された対応値を参照する回数よりも多くなる場合が多い。したがって、処理を効率的に高速化することができる。このように、マップ補間のアルゴリズムに注目し、アクセス回数が多くマップ補間にかかる時間を規律する軸データのみを高速メモリに配置することで計算速度の向上と高速メモリの利用効率向上をもたらすデータ配置方法をとった補間値演算装置である。
【0016】
例えば、代表値の数と対応値の数とは1次元マップの場合では同数であるが、2次元マップであれば、代表値の数は、第1の系列の代表値の数と第2の系列の代表値の数の和に相当する数存在するのに対し、対応値の数は、第1の系列の代表値の数と第2の系列の代表値の数の積に相当する数がある。したがって、代表値を対応値よりも演算手段によって高速にアクセス可能な領域に記憶することにより、高価な高速にアクセス可能な領域の消費量を抑えることができ、効率良く処理を高速化することができる。すなわち、特に、請求項2に示すように、記憶手段が、複数の代表値を複数の系列に対して記憶しており、その複数の系列の各代表値の組み合わせに対して一意に対応する対応値を記憶しているいわゆるn次元マップ(nは2以上の整数)において、優れた効果を発揮する。
【0017】
代表値の記憶方法や補間計算に用いる対応値の特定方法は種々の方法を取ることができる。例えば請求項3に示すように、記憶手段は、複数の代表値を昇順または降順に整列して記憶し、対応値をその整列の順に基づく順に記憶しており、演算手段は、各系列別に入力値と代表値とを比較して、この入力値を挟む2つの代表値を求め、この2つの代表値に対応する対応値を、補間計算に用いる対応値とするとよい。すなわち、例えば、代表値が昇順あるいは降順に整列されて記憶手段に記憶されており、隣接する2つの代表値間に入力値が入っているか否かを判定し、入力値がこの2つの代表値間に入っている場合に、その2つの代表値に対応する対応値を用いて補間計算を行うようにすることができる。
【0018】
また、代表値を対応値よりも演算手段によって高速にアクセス可能にするための構成としては、種々の構成を採りうる。
例えば請求項4に示すように、対応値をROMに記憶する一方、代表値をROMより高速にアクセス可能なRAMに記憶するとよい。特に、請求項5に示すように、演算手段が、インストラクションバスを介して取得した命令を実行し、データバスを介して命令の実行に必要なデータを読み書きする構成であり、インストラクションバスに接続されたROMをデータバスを介して演算手段によって読み出し可能とするための接続手段を備え、RAMはデータバスに接続されいる構成の場合に、優れた効果を発揮する。このような構成の場合、ROMに記憶されたデータを取得するためには、接続手段を介してアクセスする必要となり、接続手段の制御等や接続手段を介することによるアクセス速度の低下が起こることが多いからである。
【0019】
また、例えば請求項6に示すように、演算手段がキャッシュメモリを備える構成の場合、記憶手段は、代表値に対応する値をキャッシュメモリにキャッシュ不可能な領域に記憶する一方、代表値をキャッシュメモリにキャッシュ可能な領域に記憶するようにするとよい。このようにすれば、代表値はキャッシュ内に納まる可能性が高くなり、低コストで補間値演算処理を高速化できる。
【0020】
ところで、こうした補間値演算装置は、種々の装置に備えることができる。例えば、請求項7に示すように、入力値を、センサから入力した値に基づいて求め、補間計算の結果である出力値を用いて制御対象の制御を行う電子制御装置に適用できる。特に、リアルタイム制御を低コストで容易に行うことに寄与する。
【0021】
【発明の実施の形態】
以下、本発明が適用された一実施例について図面を用いて説明する。なお、本発明の実施の形態は、下記の実施例に何ら限定されることなく、本発明の技術的範囲に属する限り種々の形態を採りうることは言うまでもない。
【0022】
図1(a)は、本実施例の補間値演算装置1の構成を示すブロック図である。補間値演算装置1は、いわゆるハーバードアーキテクチャのマイコンであり、CPU10、ROM12、RAM14、バスステートコントローラ16を備える。CPU10とROM12はインストラクションバス21で接続されており、CPU10とRAM14はデータバス25で接続されている。そして、CPU10は、ROM12に記憶された命令を実行することで、RAM14に格納されたデータを読み出したり、RAM14にデータを格納したりする処理を行う。またROM16は、拡張メモリバス23によってバスステートコントローラ16と接続されており、バスステートコントローラ16には、データバス25も接続されている。そして、バスステートコントローラ16は、CPU10による制御によって、図1(b)に示すように、拡張メモリバス23を介してROM12に記憶されたデータをデータバス25を介してCPU10から参照可能にする機能を備える。このバスステートコントローラ16の機能によって、CPU10は、ROM12に格納されたデータをデータバス25を介して取得することができる。
【0023】
CPU10は、代表値に対応する値(対応値)をマップとしてROM12及びRAM14に記憶しておき、例えば図示しないI/Oを介してセンサ等から入力した入力値に対応する出力値を、このROM12及びRAM14に記憶されたマップを利用した補間演算によって求める補間値演算処理を行う。
【0024】
このマップは、代表値と、代表値(例えば所定の離散的な複数の値)に対応する値(対応値)を予め求めて記憶したものであり、この代表値であるマップ軸データと、代表値に対応する値(対応値)であるマップデータとを含んで構成されている。
【0025】
そして、図2に示すように、マップのうち、マップ軸データをRAM14に格納(記憶)し、マップデータをROM12に格納(記憶)している。なお、マップ軸データは、RAM14を不揮発性のメモリとすることで保持するようにしてもよいし、ROM16にマップ軸データを記憶しておき、最初にマップを利用する処理を行う前にROM16からRAM14へ転送するようにしてもよい。
【0026】
図3に、2つ系列の代表値と、その代表値の組に対応する値(対応値)を記憶する2次元マップの例を示す。このマップは、図3に示すように、マップ軸データとして、第1の系列として昇順に整列された第1のセンサからの入力値の代表値であるx1,x2,x3,x4,x5,x6というx軸データと、第2の系列として昇順に整列された第2のセンサからの入力値の代表値であるy1,y2,y3,y4,y5というy軸データとを備える。そして、このx軸データ及びy軸データの組み合わせに一意に対応する値(すなわち格子点上の値,対応値)であるz11〜z56をマップデータとして備える。
【0027】
そして、CPU10は、第1のセンサからの入力値と、第2のセンサからの入力値から、補間計算に必要なマップデータがどのデータであるかをマップ軸データに基づいて特定する。そして、特定されたマップデータ(対応値)を用いて補間計算を行い例えば第1のセンサからの入力値と第2のセンサからの入力値に対応する出力値を得る。
【0028】
例えば、x軸パラメータpとして第1のセンサからの入力値としてx5とx6との間の値が入力され、y軸パラメータqとして第2のセンサからの入力値としてy4とy5との間の値が入力された場合には、次の手順で出力値aを求める。1.x軸データに沿って、x1,x2,x3,x4,x5の順で、x軸データの要素とx軸パラメータpとを比較し、x軸パラメータpがx5とx6の間の値であることを特定し、x5とx6の間であることを検索結果として記憶する。
2.y軸データに沿って、y1,y2,y3,y4,y5の順で、y軸データの要素とy軸パラメータqとを比較し、y軸パラメータqがy4とy5の間の値であることを特定し、y4とy5の間であることを検索結果として記憶する。
3.記憶された検索結果の組合わせに対応するマップデータz45,z46,z55,z56の値を取り出し、x軸パラメータp、y軸パラメータqから重心を補間計算して補間値を出力値aとして算出する。
【0029】
このように、マップへのアクセス回数は、最悪の場合、x軸データの参照に6回、y軸データの参照に5回必要であり、またマップデータの参照に4回が必要である。このように、各軸のデータの検索のためのアクセスが多く行われていることがわかる。各軸のデータはRAM14に記憶されているため、従来の図5のようにROM12に記憶する場合に比べ、高速にアクセスすることができる。例えば、CPU10のROM12のアクセスサイクル数を3、RAM14のアクセスサイクル数を1とすると、6×1+5×1+4×3の23サイクルとなり、従来の45サイクルよりも大幅に処理時間を短縮することができる。したがって、補間処理にかかる時間を短縮することができる。
【0030】
特に、CPU10が高速になればなるほど、ROM12へのアクセスサイクル数は増加するが、RAM14へのアクセスサイクル数はそれほど増加しないので、CPU10が高速になればなるほど優れた効果を発揮する。
また、本実施例のように、ハーバードアーキテクチャのマイコンの場合には、図1(b)に示す経路を経由してROM12内のデータを読み出すので、データバスに接続されたRAMからデータを取得する場合に比べバスステートコントローラの制御にかかる時間などを要するが、マップ軸データの参照はRAM14を参照するだけでよいので、バスステートコントローラ16の制御に要する時間などが、マップ軸データの参照の際には不要となる。また、ROM12からデータを読み出す際には、インストラクションバス21も停止してしまうためCPU10の命令の実行速度が低下するが、マップ軸データの参照はRAM14に対して行うので、このような命令の実行速度の低下も起こらない。
【0031】
また、例えばマップデータも含めてマップ全体をRAM14に記憶しようとすると、RAM14には、図2に示す大量のマップデータを記憶する必要があり、高価なRAMを大量に消費してしまいコストがかかるという問題があるが、図2に示すように、マップ軸データの容量は、マップデータの容量に比べ小さいので、こうした問題も起こらない。
【0032】
このように、マップ処理のアルゴリズムとROM12へのアクセス頻度に注目し、マップデータを効率良くROM12とRAM14に配分することで、マップ補間処理の速度を向上させることができる。そして、マップを用いた補間処理において、CPUの処理速度の向上に応じた補間処理速度を低コストで得ることができる。
【0033】
なお、本実施例ではマップ軸データは昇順に整列して記憶することとしたが、降順に整列して記憶するようにしてもよい。また検索のアルゴリズムの本実施例のものに限定されず、種々の探索アルゴリズムを用いることができる。
また、本実施例のCPU10は補間値演算処理を行う補間値演算装置として説明したが、上述したようにして求めた補間値を用いて各種の制御を行う制御処理を行う電子制御装置としてもよい。例えば、エンジン制御を行うエンジン制御用電子制御装置とすることができる。この場合、マップは、例えばX軸データをエンジン回転数、Y軸データをアクセル開度として、マップデータを燃料噴射量とすることができる。
【0034】
上記実施例では、マップデータをROM12に記憶し、マップ軸データをRAM14に記憶することとしたが、CPU10はデータキャッシュメモリを備え、図4に示すように、マップデータをROM12のCPU10がキャッシュ不可能な領域に記憶し、マップ軸データをROM12のCPU10がキャッシュ可能な領域に記憶するようにしてもよい。このようにすれば、データキャッシュメモリを有効に利用することができ、低コストで補間処理を高速化できる。
【図面の簡単な説明】
【図1】実施例の補間値演算装置の構成を示すブロック図である。
【図2】実施例のマップ軸データとマップデータの配置を示す説明図である。
【図3】マップ軸データ及びマップデータの例を示す説明図である。
【図4】別実施例のマップ軸データとマップデータの配置を示す説明図である。
【図5】従来のマップ軸データとマップデータの配置を示す説明図である。
【符号の説明】
10…CPU
12…ROM
14…RAM
16…バスステートコントローラ
21…インストラクションバス
23…拡張メモリバス
25…データバス
Claims (7)
- 複数の代表値と、各代表値に対応する値である対応値とを記憶する記憶手段と、
前記記憶手段に記憶された前記対応値を用いて、入力値に対応する出力値を、補間計算によって求める演算手段とを備え、
前記演算手段は、前記補間計算に用いる前記対応値を、前記入力値と前記記憶手段に記憶された代表値とに基づいて特定する
補間値演算装置であって、
前記記憶手段は、前記代表値を前記対応値よりも前記演算手段によって高速にアクセス可能な領域に記憶すること
を特徴とする補間値演算装置。 - 請求項1に記載の補間値演算装置において、
前記記憶手段は、前記複数の代表値を複数の系列分記憶しており、前記対応値は、当該各系列からそれぞれ1の代表値を選んだ組み合わせに対して一意に対応する値としたこと
を特徴とする補間値演算装置。 - 請求項1または2に記載の補間値演算装置において、
前記記憶手段は、前記複数の代表値を昇順または降順に整列して記憶し、前記対応値を当該整列の順に基づく順に記憶しており、
前記演算手段は、各系列別に入力値と代表値とを比較して、当該入力値を挟む2つの代表値を求め、当該2つの代表値に対応する対応値を、前記補間計算に用いる対応値として特定すること
を特徴とする補間値演算装置。 - 請求項1〜3のいずれかに記載の補間値演算装置において、
前記記憶手段は、前記対応値をROMに記憶する一方、前記代表値を前記ROMより高速に前記演算手段がアクセス可能なRAMに記憶すること
を特徴とする補間値演算装置。 - 請求項4に記載の補間値演算装置において、
インストラクションバスに接続された前記ROMをデータバスを介して前記演算手段によって読み出し可能とするための接続手段を備え、
前記演算手段は、前記インストラクションバスを介して取得した命令を実行し、前記データバスを介して命令の実行に必要なデータを読み書きする構成であり、
前記RAMは前記データバスに接続されていること
を特徴とする補間値演算装置。 - 請求項1〜5のいずれかに記載の補間値演算装置において、
前記演算手段は、キャッシュメモリを備え、
前記記憶手段は、前記代表値に対応する値を前記キャッシュメモリにキャッシュ不可能な領域に記憶する一方、前記代表値を前記キャッシュメモリにキャッシュ可能な領域に記憶すること
を特徴とする補間値演算装置。 - 請求項1〜6のいずれかに記載の補間値演算装置を備え、
前記入力値を、センサから入力した値に基づいて求め、
前記出力値を用いて制御対象の制御を行うこと
を特徴とする電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355412A JP3991851B2 (ja) | 2002-12-06 | 2002-12-06 | 補間値演算装置、電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355412A JP3991851B2 (ja) | 2002-12-06 | 2002-12-06 | 補間値演算装置、電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004192028A true JP2004192028A (ja) | 2004-07-08 |
JP3991851B2 JP3991851B2 (ja) | 2007-10-17 |
Family
ID=32756122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002355412A Expired - Fee Related JP3991851B2 (ja) | 2002-12-06 | 2002-12-06 | 補間値演算装置、電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3991851B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018181144A (ja) * | 2017-04-19 | 2018-11-15 | 株式会社デンソー | 電子制御装置 |
-
2002
- 2002-12-06 JP JP2002355412A patent/JP3991851B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018181144A (ja) * | 2017-04-19 | 2018-11-15 | 株式会社デンソー | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3991851B2 (ja) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100648293B1 (ko) | 그래픽 시스템 및 그것의 그래픽 처리 방법 | |
KR20010031192A (ko) | 기계시각시스템에서의 영상데이터와 같은 논리적으로인접한 데이터샘플들을 위한 데이터처리시스템 | |
CN110348249A (zh) | 一种基于存储器内计算的处理器结构 | |
CN114489798A (zh) | 用于确定张量元素的越界状态的方法和电子装置 | |
JP2004192028A (ja) | 補間値演算装置、電子制御装置 | |
CN100382062C (zh) | 具有多维行行走功能的dma控制器的***和方法 | |
JP2008090455A (ja) | マルチプロセッサ信号処理装置 | |
US5692163A (en) | Process system which generates sets of output data from sets of predetermined input data with duplicate data | |
KR100861896B1 (ko) | 데이터 프로세싱 장치 및 데이터 프로세싱 방법 | |
US20220188038A1 (en) | Memory access | |
CN110018847A (zh) | 可配置寄存器及基于可配置寄存器的数据存取方法 | |
CN106155923A (zh) | 内存共享的方法和装置 | |
CN111782267B (zh) | 数据处理方法及装置以及相关产品 | |
JP5266651B2 (ja) | ローカル分岐履歴を用いた分岐予測装置及び分岐予測方法 | |
JP2573255B2 (ja) | データキャッシュ制御方式 | |
JPH04153753A (ja) | キャッシュメモリ制御方式 | |
JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
CN113807507A (zh) | 数据处理方法及装置以及相关产品 | |
JP2594062B2 (ja) | 高速演算装置 | |
WO2022066561A1 (en) | Memory latency-aware gpu architecture | |
JP2006126937A (ja) | 情報処理装置、情報処理方法 | |
Moore | Scalable temporally predictable memory structures | |
JP2570361B2 (ja) | 記憶制御方式 | |
JPH04291642A (ja) | キャッシュ制御方式 | |
JPH0474237A (ja) | メモリ管理用制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |