JP2004177895A - アクティブマトリクス表示装置の製造方法 - Google Patents

アクティブマトリクス表示装置の製造方法 Download PDF

Info

Publication number
JP2004177895A
JP2004177895A JP2002347335A JP2002347335A JP2004177895A JP 2004177895 A JP2004177895 A JP 2004177895A JP 2002347335 A JP2002347335 A JP 2002347335A JP 2002347335 A JP2002347335 A JP 2002347335A JP 2004177895 A JP2004177895 A JP 2004177895A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
active matrix
light
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002347335A
Other languages
English (en)
Inventor
Toshihiko Nishihata
俊彦 西端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2002347335A priority Critical patent/JP2004177895A/ja
Publication of JP2004177895A publication Critical patent/JP2004177895A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】フォトレジストパターン精度に係らず、導通孔に埋め込まれた金属層が遮光層と導通しないアクティブマトリクス表示装置の製造方法を提供する。
【解決手段】基板4上に第1金属層16を含む第1絶縁層6Aが積層された積層基板29を用意し、第1絶縁層6上に所定の間隙を有した遮光層20を形成し、遮光層を覆う第2絶縁層6Bを形成し、第2絶縁層6B上にレジストパターン30を形成した後、レジストパターン30から露出した第2絶縁層6Bを第1金属層16までエッチングして所定の間隙20Aを通過させる導通孔22を形成する際、レジストパターン30は、第2絶縁層6B上にレジストを塗布し、レジストを露光した際、第1金属層16からの反射光と併せることによりレジストに潜像30Aが形成される条件でセルフアライメントされた後、潜像30Aを所定の間隙よりも狭い幅の開口部30Bを有するように現像して形成される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクス表示装置の製造方法に係り、特に絶縁層中に金属層が所定の間隙を有して形成された場合に、この所定の間隙を通過させて、絶縁層中に導通孔を形成するアクティブマトリクス表示装置の製造方法に関する。
【0002】
【従来の技術】
集積回路技術を応用して作製される表示装置としてアクティブマトリクス表示装置がある。
このアクティブマトリクス表示装置は、複数の画素をマトリクス状に配列して、個々の画素をアクティブ駆動する方式である。
【0003】
以下に、アクティブマトリクス表示装置について図7を用いて説明する。
図7は、従来のアクティブマトリクス表示装置の1画素断面図である。
アクティブマトリクス表示装置1における各表示画素は、駆動部2と液晶表示部3とからなる。
図7に示すように、駆動部2は、N型Si基板4上に形成された共通なPウェル領域5表面近傍に形成されたスイッチングトランジスタTr及びコンデンサCsと、これらの上に形成された層間絶縁層6と、パターン化された画素電極7とが順次積層されてなる。スイッチングトランジスタTrとコンデンサCs間には酸化分離膜8が形成されている。
【0004】
層間絶縁層6中には、スイッチングトランジスタTrのソース9が導通孔12に埋め込まれた金属層13を介して、信号線Dに接続され、更にゲート10は、図示しない走査線に接続されている。ドレイン11上には、導通孔14に埋め込まれた金属層15が形成され、更にこの金属層15に接続した引出し電極16が形成されている。そして、引出し電極16は、コンデンサCsのコンデンサ上部電極17に接続されている。
【0005】
更に、引出し電極16と画素電極7との間にあって、画素電極7に平行して、各表示画素の画素電極7間から侵入する光がスイッチングトランジスタTrに到達しないようにする遮光層20が形成されている。また、遮光層20は、間隙20Aを有する。更に、この遮光層20は、光だけでなく、電磁波も遮蔽できるものである。
引出し電極16から画素電極7に連通する導通孔21が間隙20Aを介して形成されている。更に、この導通孔21内に埋め込まれた金属層22を有し、この金属層22を介して、引出し電極16は、画素電極7に接続されている。
【0006】
コンデンサCsは、Pウェル領域5表面近傍にソース9或いはドレイン11と同時に拡散によって形成されたコンデンサ下部電極18と、このコンデンサ下部電極18上に順次形成された容量絶縁膜19と、コンデンサ上部電極17とで構成されている。
また、コンデンサ上部電極17は、導通孔23に埋め込まれた金属層24を介して引き出し電極16に接続されている。
【0007】
液晶表示部3は、各画素電極7から露出した層間絶縁層6上に、所定の間隙を有して画素電極7と対向配置された透明な共通電極25を有する透明基板26と、前記した所定の間隙に封入された液晶層27と、からなる。更に、互いに対向する側の画素電極7と共通電極25には、配向膜28、28が形成されている。
【0008】
次に、この製造方法について図8〜図11を用いて説明する。
(積層基板準備及び遮光層形成工程)
予め、図8に示すように、N型Si基板4上に形成された共通なPウェル領域5表面近傍に形成されたスイッチングトランジスタTr及びコンデンサCsと、これらの上に形成された第1層間絶縁層6Aと、が順次積層され、かつこの第1層間絶縁層6A中に引出し電極16と、走査線Dと、が形成された積層基板29を用意する。
【0009】
次に、スパッタ法により第1層間絶縁層6A上に金属層を形成した後、フォトリソグラフィ法及びエッチング法により、引出し電極16に対応する部分に間隙20Aを有するように遮光層20を形成する。
【0010】
(第2層間絶縁層形成工程)
次に、図9に示すように、遮光層20及び遮光層20から露出した第1層間絶縁層6A上に第2層間絶縁層6Bを形成する。
【0011】
(導通孔形成工程)
次に、図10に示すように、フォトリソグラフィ法及びエッチング法により、第2層間絶縁層6B上にフォトレジストを塗布し、露光及び現像を行って、遮光層20の間隙20Aに対応する部分に開口部31を有するフォトレジストパターン30を形成する。
この後、開口部31から露出した第2層間絶縁層6Bを引出し電極16までエッチングを行って導通孔21を形成する。
【0012】
(画素電極形成工程)
次に、図11に示すように、スパッタ法により、第2層間絶縁層6B及び導通孔21に金属層を形成した後、フォトリソグラフィ法及びエッチング法により、導通孔21中に埋め込まれた金属層22を形成すると共に第2層間絶縁層6B上に画素電極7を形成する。こうして、引出し電極16と画素電極7とを金属層22で接続する。
【0013】
(貼り合せ及び液晶層注入工程)
次に、予め透明電極層25上に配向膜28が形成された透明基板26を用意する。
積層基板29の画素電極7上に配向膜28を形成して、配向膜28、28同士を対向させて所定の間隔を有して、積層基板29と透明基板26とを図示しない接着剤を用いて貼り合せる。
次に、画素電極7と透明基板26との間に液晶層27を注入した後、封止することによって図7に示すアクティブマトリクス表示装置1が作製される。
【0014】
【特許文献1】
特開平10−170951号公報(第3頁、第2図)
【0015】
【発明が解決しようとする課題】
しかしながら、(導通孔形成工程)において、フォトレジストパターンの精度が悪いと、図12に示すように、導通孔21の形成に位置ずれが生じ、この導通孔21中に埋め込まれた金属層22が遮光層20に接触して画素電極7と遮光層20が短絡してしまうといった問題を生じる。このため、良質な画像を得ることができなかった。
この対策としては、間隙20Aの寸法を大きくとり、フォトレジストパターンの精度が悪くても導通孔21中に埋め込まれた金属層20が遮光層20と接触しないようにすることが考えられる。
【0016】
しかし、間隙20Aの寸法を大きくとりすぎると、入射光を透明基板26側から入射させてアクティブマトリクス表示装置1を駆動させる際、この入射光がこの間隙20Aから内部に侵入することとなるので、十分な遮光効果が得られない。
また、間隙20Aの寸法を大きくとりすぎると、1画素の大きさを小さくできず、高密度及び高精細なアクティブマトリクス表示装置を得ることができないといった問題が生じる。
そこで、本発明は、上記のような問題点を解消するためになされたもので、フォトレジストパターンの精度にかかわらず、導通孔に埋め込まれた金属層が遮光層と導通しないアクティブマトリクス表示装置の製造方法を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明は、予めスイッチング素子と、前記スイッチング素子と接続した第1金属層を含む第1絶縁層と、が順次積層された積層基板を用意し、前記第1絶縁層上に所定の間隙を有した遮光層を形成する工程と、前記遮光層を覆う第2絶縁層を形成する工程と、前記第2絶縁層上にフォトレジストパターンを形成する工程と、前記フォトレジストパターンから露出した前記第2絶縁層を前記第1金属層までエッチングして前記所定の間隙を通過させる導通孔を形成する工程と、前記導通孔に第2金属層を埋め込むと共に前記第2絶縁層上に画素電極を形成する工程と、から少なくともなるアクティブマトリクス装置の製造方法において、前記フォトレジストパターンの形成は、前記第2絶縁層上にフォトレジストを塗布し、前記フォトレジスト、前記第1及び第2絶縁層を透過し、前記遮光層を透過しない露光光を用いて、前記遮光層の間隙から照射される露光光の前記第1金属層からの反射光と併せることにより前記フォトレジストに潜像をセルフアライメント形成した後、前記潜像を前記所定の間隙よりも狭い幅の開口部を有するように現像して行うことを特徴とするアクティブマトリクス装置の製造方法を提供する。
また、前記フォトレジストがポジである場合には、前記第1金属層の反射率は、前記遮光層よりも高いことを特徴とする請求項1記載のアクティブマトリクス装置の製造方法である。
更にまた、前記フォトレジストがネガである場合には、前記第1金属層の反射率は、前記遮光層よりも低いことを特徴とする請求項1記載のアクティブマトリクス装置の製造方法である。
【0018】
【発明の実施の形態】
本発明の実施形態におけるアクティブマトリクス表示装置の製造方法について図1を用いて説明する。
図1は、本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(積層基板準備及び遮光層形成工程)を示す断面図である。図2は、本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(第2層間絶縁層形成工程)を示す断面図である。図3は、本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(フォトリソ工程)を示す断面図である。図4は、本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(フォトレジスト開口部形成工程)を示す断面図である。図5は、本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(導通孔形成工程)を示す断面図である。図6は、本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(画素電極形成工程)を示す断面図である。
【0019】
(積層基板準備及び遮光膜形成工程)
図1に示すように、従来例の(積層基板準備及び遮光膜形成工程)と同様に、N型Si基板4上に形成された共通なPウェル領域5表面近傍に形成されたスイッチングトランジスタTr及びコンデンサCsと、これらの上に形成された第1層間絶縁層6Aと、が順次積層され、かつこの第1層間絶縁層6A中に引出し電極16と、走査線Dと、が形成された積層基板29を用意する。
この際、引出し電極16としては、高い反射率を有するAl等の金属が用いられ、遮光層20としては、引出し電極16よりも低い反射率を有するTiN等の金属が用いられる。
【0020】
次に、スパッタ法により第1層間絶縁層6Aに金属層を形成した後、フォトリソグラフィ法及びエッチング法により、この金属層の引出し電極16に対応する部分に間隙20Aを有するようにフォトレジストパターンを形成した後、エッチングを行って遮光層20を形成する。
【0021】
(第2層間絶縁層形成工程)
次に、図2に示すように、従来例の(第2層間絶縁層形成工程)と同様に、遮光層20及び遮光層20から露出した第1層間絶縁層6A上に第2層間絶縁層6Bを形成する。ここで、従来例で説明した図7中の層間絶縁層6は、第1及び第2層間絶縁層6A、6Bを併せたものである。
【0022】
(フォトリソ工程)
次に、図3に示すように、ポジフォトレジスト30を塗布し、このポジフォトレジスト30上方から露光を行って、間隙20Aに対応するポジフォトレジスト30部分にセルフアライメントされた潜像30Aを形成する。
【0023】
この間隙20Aに対応するポジフォトレジスト30部分にだけ潜像30Aを形成できるのは、ポジフォトレジスト30を露光した際に、露光光だけでは潜像30Aが形成されず、露光光と引出し電極16で反射された露光光の両方によって始めて潜像30Aを形成するようにする図示しない露光装置の設定条件、フォトレジスト材料の選択や現像条件等の設定により行われる。
【0024】
(フォトレジスト開口部形成工程)
次に、図4に示すように、ポジフォトレジスト30に形成されている潜像30Aの現像を行うと、セルフアライメントされて間隙20Aに対応するポジフォトレジスト30部分に間隙20Aよりも狭い幅の開口部30Bが形成される。この開口部30Bが間隙20Aの幅よりも狭くできるのは、フォトレジストの膜厚や現像条件等により行うことができる。
【0025】
(導通孔形成工程)
次に、図5に示すようにポジフォトレジスト30の開口部30Aから露出した第2層間絶縁膜6Bを引出し電極16に達するまでエッチングして、導通孔21を形成する。この後、フォトレジストを除去する。
【0026】
(画素電極形成工程)
次に、図6に示すように、従来例の(画素電極形成工程)と同様に、スパッタ法により、第2層間絶縁層6B及び導通孔21から露出した引出し電極16上に金属層を形成する。そして、導通孔21中に埋め込まれた金属層22を形成すると共に第2層間絶縁層6B上に画素電極7を形成する。こうして、引出し電極16と画素電極7とを金属層22で接続する。
【0027】
以上のように、本発明の実施形態によれば、遮光層20の間隙20Aよりも狭い幅の導通孔21を形成することができるので、導通孔21中に埋め込まれる金属層22が遮光層20と接触することを防止できる。このため、良質な画像を得ることができる。また、間隙20Aの寸法を大きくする必要がないので、アクティブマトリクス表示装置1の内部に侵入する光に対して、十分な遮光効果が得られる。更に、画素の高密度化が可能となり、高密度及び高精細化したアクティブマトリクス表示装置1が得られる。
【0028】
なお、ポジフォトレジスト30の代りに、ネガフォトレジストを用いた場合には、ポジフォトレジスト30を用いた場合と反対に、引出し電極16には、低い反射率を有する材料を用い、遮光層20には、高い反射率を有する材料を用いれば同様な効果が得られる。即ち、引出し電極26にはAlを用い、遮光層20にはTiNを用いる。また、本発明の実施形態は、アクティブマトリクス装置に限定されず、絶縁層中に所定の間隙を有して形成された場合に、この所定の間隙を通過させて絶縁層中に導通孔を形成する一般的な集積回路の製造方法にも適用可能である。
【0029】
【発明の効果】
本発明によれば、遮光層の間隙よりも狭い幅の導通孔を形成することができるので、導通孔中に埋め込まれる第2金属層が遮光層と接触することを防止できる。
このため、良質な画像を得ることができる。
また、間隙の寸法を大きくする必要がないので、アクティブマトリクス表示装置の内部に侵入する光に対して、十分な遮光効果が得られる。更に、画素の高密度化が可能となり、高密度及び高精細化したアクティブマトリクス表示装置が得られる。
【図面の簡単な説明】
【図1】本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(積層基板準備及び遮光層形成工程)を示す断面図である。
【図2】本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(第2層間絶縁層形成工程)を示す断面図である。
【図3】本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(フォトリソ工程)を示す断面図である。
【図4】本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(フォトレジスト開口部形成工程)を示す断面図である。
【図5】本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(導通孔形成工程)を示す断面図である。
【図6】本発明の実施形態におけるアクティブマトリクス表示装置の製造方法における(画素電極形成工程)を示す断面図である。
【図7】従来のアクティブマトリクス表示装置の1画素断面図である。
【図8】従来例のアクティブマトリクス表示装置の製造方法における(積層基板準備及び遮光層形成工程)を示す断面図である。
【図9】従来例のアクティブマトリクス表示装置の製造方法における(第2層間絶縁層形成工程)を示す断面図である。
【図10】従来例のアクティブマトリクス表示装置の製造方法における(導通孔形成工程)を示す断面図である。
【図11】従来例のアクティブマトリクス表示装置の製造方法における(画素電極形成工程)を示す断面図である。
【図12】導通孔の位置ずれを示す断面図である。
【符号の説明】
1…アクティブマトリクス表示装置、2…駆動部、3…液晶表示部、4…基板、5…Pウェル領域、6…層間絶縁層、7…画素電極、8…酸化分離膜、9…ソース、10…ゲート、11…ドレイン、12、14、21、23…導通孔、13、15、22、24…金属層、16…引出し電極、17…コンデンサ上部電極、18…コンデンサ下部電極、19…容量絶縁膜、20…遮光層、20A…間隙、25…共通電極、26…透明基板、27…液晶層、28…配向膜、29…積層基板、30…フォトレジストパターン、30A…潜像、30B、31…開口部

Claims (1)

  1. 予めスイッチング素子と、前記スイッチング素子と接続した第1金属層を含む第1絶縁層と、が順次積層された積層基板を用意し、前記第1絶縁層上に所定の間隙を有した遮光層を形成する工程と、
    前記遮光層を覆う第2絶縁層を形成する工程と、
    前記第2絶縁層上にフォトレジストパターンを形成する工程と、
    前記フォトレジストパターンから露出した前記第2絶縁層を前記第1金属層までエッチングして前記所定の間隙を通過させる導通孔を形成する工程と、
    前記導通孔に第2金属層を埋め込むと共に前記第2絶縁層上に画素電極を形成する工程と、
    から少なくともなるアクティブマトリクス装置の製造方法において、
    前記フォトレジストパターンの形成は、前記第2絶縁層上にフォトレジストを塗布し、前記フォトレジスト、前記第1及び第2絶縁層を透過し、前記遮光層を透過しない露光光を用いて、前記遮光層の間隙から照射される露光光の前記第1金属層からの反射光と併せることにより前記フォトレジストに潜像をセルフアライメント形成した後、前記潜像を前記所定の間隙よりも狭い幅の開口部を有するように現像して行うことを特徴とするアクティブマトリクス装置の製造方法。
JP2002347335A 2002-11-29 2002-11-29 アクティブマトリクス表示装置の製造方法 Pending JP2004177895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002347335A JP2004177895A (ja) 2002-11-29 2002-11-29 アクティブマトリクス表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002347335A JP2004177895A (ja) 2002-11-29 2002-11-29 アクティブマトリクス表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004177895A true JP2004177895A (ja) 2004-06-24

Family

ID=32707971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002347335A Pending JP2004177895A (ja) 2002-11-29 2002-11-29 アクティブマトリクス表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004177895A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011107323A (ja) * 2009-11-16 2011-06-02 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
JP2015004981A (ja) * 2014-08-07 2015-01-08 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011107323A (ja) * 2009-11-16 2011-06-02 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
US8743328B2 (en) 2009-11-16 2014-06-03 Panasonic Liquid Crystal Display Co., Ltd. Manufacturing method for a liquid crystal display device wherein each side of a metal pattern and a semiconductor pattern facing an etched space is contacted by an insulating layer
JP2015004981A (ja) * 2014-08-07 2015-01-08 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Similar Documents

Publication Publication Date Title
JP4139346B2 (ja) 平板表示装置及びその製造方法
JP4700856B2 (ja) 液晶表示装置用薄膜トランジスタアレイ基板
WO2016165241A1 (zh) 阵列基板及其制备方法、显示装置
TW560071B (en) Manufacturing method of substrate apparatus, substrate apparatus, manufacturing method of optoelectronic apparatus, optoelectronic apparatus, and electronic machine
JP4662350B2 (ja) 液晶表示装置及びその製造方法
WO2019196658A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
JP2005346054A (ja) 液晶表示装置及びその製造方法
US11133488B2 (en) Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area
JP2003228053A (ja) 液晶表示装置及びその製造方法
JPH10333178A (ja) 液晶表示装置
JP5040222B2 (ja) 表示装置
KR101479140B1 (ko) 표시 장치 및 이의 제조 방법
TWI269425B (en) Substrate for semiconductor device, method of manufacturing substrate for semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP5923326B2 (ja) 回路基板およびその製造方法、ならびに電気光学装置
JPH09281524A (ja) アクティブマトリクス基板およびその製造方法並びに液晶表示装置
KR101074383B1 (ko) 액정표시장치 및 그의 제조방법
US7764342B2 (en) Liquid crystal display apparatus
JP3587426B2 (ja) 液晶表示装置及びその製造方法
KR101485585B1 (ko) 표시 장치 및 이의 제조 방법
JP2002108244A (ja) 電気光学装置の製造方法
US6909487B2 (en) Electro-optical device and semiconductor device
TWI395016B (zh) 主動元件陣列基板及其製造方法
JP2004177895A (ja) アクティブマトリクス表示装置の製造方法
JP2002176179A (ja) 電気光学装置および電気光学装置の製造方法、並びに半導体装置
JP2005331675A (ja) 液晶表示装置および液晶表示装置の製造方法