JP2004158593A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004158593A5 JP2004158593A5 JP2002322094A JP2002322094A JP2004158593A5 JP 2004158593 A5 JP2004158593 A5 JP 2004158593A5 JP 2002322094 A JP2002322094 A JP 2002322094A JP 2002322094 A JP2002322094 A JP 2002322094A JP 2004158593 A5 JP2004158593 A5 JP 2004158593A5
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- field effect
- effect transistor
- metal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims 40
- 229910021332 silicide Inorganic materials 0.000 claims 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 27
- 230000005669 field effect Effects 0.000 claims 19
- 239000004065 semiconductor Substances 0.000 claims 9
- 239000000463 material Substances 0.000 claims 8
- 239000000470 constituent Substances 0.000 claims 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 5
- 238000002955 isolation Methods 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 2
- 125000004429 atoms Chemical group 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
Claims (5)
- 半導体基体と、
前記半導体基体に設けられ第1及び第2の素子領域を囲む素子分離領域と、
前記第1の素子領域に形成されると共に、少なくともゲート電極膜におけるゲート絶縁膜に接する領域が、第1の金属シリサイドで構成されたNチャネル電界効果トランジスタと、
前記第2の素子領域に形成されると共に、ゲート電極膜が、前記第1の金属シリサイドを構成する金属とは異なる金属からなる第2の金属シリサイドと、前記第1の金属シリサイドの構成材料である金属及び前記第1の金属シリサイドと同じ構成材料であり、かつ、前記第1の金属シリサイドよりもシリコン含有量が少ない第3の金属シリサイドから選ばれる少なくとも一方とから構成されたPチャネル電界効果トランジスタを有し、
前記Nチャネル電界効果トランジスタのゲート電極膜の仕事関数が、前記Pチャネル電界効果トランジスタのゲート電極膜の仕事関数よりも小さいことを特徴とする絶縁ゲート型電界効果トランジスタを含む半導体装置。 - 前記Pチャネル電界効果トランジスタのゲート電極膜におけるゲート絶縁膜に接する領域が、前記第1の金属シリサイドを構成する金属とは異なる金属からなる第2の金属シリサイドと、前記第1の金属シリサイドの構成材料である金属及び前記第1の金属シリサイドと同じ構成材料であり、かつ、前記第1の金属シリサイドよりもシリコン含有量が少ない第3の金属シリサイドから選ばれる少なくとも一方とから構成されていることを特徴とする請求項1に記載の絶縁ゲート型電界効果トランジスタを含む半導体装置。
- 前記Pチャネル電界効果トランジスタのゲート電極膜におけるゲート絶縁膜に接する領域が、前記第1の金属シリサイドの構成材料である金属、及び前記第1の金属シリサイドと同じ構成材料であり、かつ、前記第1の金属シリサイドよりもシリコン含有量が少ない第3の金属シリサイドから選ばれる少なくとも一方とから構成されていることを特徴とする請求項1に記載の絶縁ゲート型電界効果トランジスタを含む半導体装置。
- 半導体基体上に素子分離領域を形成して、前記素子分離領域に囲まれるNチャネル電界効果トランジスタ領域、及び前記素子分離領域に囲まれるPチャネル電界効果トランジスタ領域を形成する工程と、
前記半導体基体上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜を選択的にパターニングしてゲート領域を形成する工程と、
パターニングされた前記導電膜に対して自己整合的に、前記Nチャネル電界効果トランジスタ領域及び前記Pチャネル電界効果トランジスタ領域にソース及びドレイン領域を形成する工程と、
前記導電膜の周囲に側壁絶縁膜を形成する工程と、
前記ゲート領域の前記導電膜及び前記絶縁膜を除去し、前記側壁絶縁膜に囲まれる空間領域を形成する工程と、
前記空間領域に囲まれた前記Nチャネル電界効果トランジスタ領域及び前記Pチャネル電界効果トランジスタ領域上にゲート絶縁膜を形成する工程と、
前記空間領域内の前記ゲート絶縁膜上に第1の金属シリサイド膜を形成する工程と、
前記Pチャネル電界効果トランジスタ領域上に、前記第1の金属シリサイド膜を構成する金属とは異なる金属膜を形成する工程と、
前記Pチャネル電界効果トランジスタ領域の第1の金属シリサイド膜を、前記第1の金属シリサイドを構成する金属とは異なる金属からなる第2の金属シリサイド、及び前記第1の金属シリサイドの構成材料である金属並びに前記第1の金属シリサイドと同じ構成材料であり、かつ、前記第1の金属シリサイドよりもシリコン含有量が少ない第3の金属シリサイドから選ばれる少なくとも一種とで構成された膜に変換する熱処理の工程とを有することを特徴とする絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法。 - 前記第1の金属シリサイドとして、単位体積当りのシリコンの原子数が、単位体積当りの金属の原子数の2.5倍以上である膜を形成することを特徴とする請求項4に記載の絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002322094A JP4197607B2 (ja) | 2002-11-06 | 2002-11-06 | 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法 |
US10/658,371 US6967379B2 (en) | 2002-11-06 | 2003-09-10 | Semiconductor device including metal insulator semiconductor field effect transistor |
TW092130921A TWI241689B (en) | 2002-11-06 | 2003-11-05 | Semiconductor device including insulated-gate field-effect transistor, and method for manufacturing the same |
CNB2003101038258A CN1260817C (zh) | 2002-11-06 | 2003-11-06 | 含有绝缘栅场效应晶体管的半导体器件及其制造方法 |
US11/232,861 US7179702B2 (en) | 2002-11-06 | 2005-09-23 | Semiconductor device including metal insulator semiconductor field effect transistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002322094A JP4197607B2 (ja) | 2002-11-06 | 2002-11-06 | 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006064665A Division JP2006203237A (ja) | 2006-03-09 | 2006-03-09 | 絶縁ゲート型電界効果トランジスタを含む半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004158593A JP2004158593A (ja) | 2004-06-03 |
JP2004158593A5 true JP2004158593A5 (ja) | 2005-02-03 |
JP4197607B2 JP4197607B2 (ja) | 2008-12-17 |
Family
ID=32171327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002322094A Expired - Fee Related JP4197607B2 (ja) | 2002-11-06 | 2002-11-06 | 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6967379B2 (ja) |
JP (1) | JP4197607B2 (ja) |
CN (1) | CN1260817C (ja) |
TW (1) | TWI241689B (ja) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3974507B2 (ja) * | 2001-12-27 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
US6849509B2 (en) * | 2002-12-09 | 2005-02-01 | Intel Corporation | Methods of forming a multilayer stack alloy for work function engineering |
DE10335101B4 (de) * | 2003-07-31 | 2010-02-04 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht |
KR100597462B1 (ko) * | 2003-12-31 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 제조방법 |
US7528024B2 (en) * | 2004-05-24 | 2009-05-05 | Texas Instruments Incorporated | Dual work function metal gate integration in semiconductor devices |
US20050272191A1 (en) * | 2004-06-03 | 2005-12-08 | Uday Shah | Replacement gate process for making a semiconductor device that includes a metal gate electrode |
CN100452357C (zh) | 2004-06-23 | 2009-01-14 | 日本电气株式会社 | 半导体装置及其制造方法 |
JP2006013270A (ja) * | 2004-06-29 | 2006-01-12 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7179700B2 (en) * | 2004-07-21 | 2007-02-20 | Freescale Semiconductor, Inc. | Semiconductor device with low resistance contacts |
US7138323B2 (en) * | 2004-07-28 | 2006-11-21 | Intel Corporation | Planarizing a semiconductor structure to form replacement metal gates |
JP4163164B2 (ja) | 2004-09-07 | 2008-10-08 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP2006108602A (ja) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100568451B1 (ko) * | 2004-09-14 | 2006-04-07 | 삼성전자주식회사 | 듀얼 게이트를 갖는 시모스 반도체소자의 제조방법 |
US7126199B2 (en) * | 2004-09-27 | 2006-10-24 | Intel Corporation | Multilayer metal gate electrode |
US7122472B2 (en) * | 2004-12-02 | 2006-10-17 | International Business Machines Corporation | Method for forming self-aligned dual fully silicided gates in CMOS devices |
US7064025B1 (en) * | 2004-12-02 | 2006-06-20 | International Business Machines Corporation | Method for forming self-aligned dual salicide in CMOS technologies |
JP2006165068A (ja) * | 2004-12-02 | 2006-06-22 | Sony Corp | 半導体装置およびその製造方法 |
US7381608B2 (en) * | 2004-12-07 | 2008-06-03 | Intel Corporation | Method for making a semiconductor device with a high-k gate dielectric and a metal gate electrode |
US20060163670A1 (en) * | 2005-01-27 | 2006-07-27 | International Business Machines Corporation | Dual silicide process to improve device performance |
KR100719342B1 (ko) | 2005-02-01 | 2007-05-17 | 삼성전자주식회사 | 듀얼 게이트 전극을 갖는 반도체 소자 및 그 형성 방법 |
JP2006245417A (ja) * | 2005-03-04 | 2006-09-14 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2006245461A (ja) * | 2005-03-07 | 2006-09-14 | Sony Corp | 半導体装置およびその製造方法 |
US7176537B2 (en) * | 2005-05-23 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance CMOS with metal-gate and Schottky source/drain |
JP2006344836A (ja) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007005721A (ja) * | 2005-06-27 | 2007-01-11 | Toshiba Corp | 半導体装置およびその製造方法 |
CN100446184C (zh) * | 2005-06-30 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极掺杂方法 |
JP2007048926A (ja) * | 2005-08-10 | 2007-02-22 | Tokyo Electron Ltd | W系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体 |
JP4784734B2 (ja) * | 2005-09-12 | 2011-10-05 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2007123527A (ja) * | 2005-10-27 | 2007-05-17 | Toshiba Corp | 半導体装置の製造方法 |
JP2007157744A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP4557879B2 (ja) * | 2005-12-09 | 2010-10-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2007251030A (ja) * | 2006-03-17 | 2007-09-27 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
WO2007138692A1 (ja) * | 2006-05-31 | 2007-12-06 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2008060538A (ja) * | 2006-07-31 | 2008-03-13 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2008066562A (ja) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | 半導体装置およびその製造方法 |
JP5086665B2 (ja) * | 2007-03-02 | 2012-11-28 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4458129B2 (ja) * | 2007-08-09 | 2010-04-28 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP5280670B2 (ja) * | 2007-12-07 | 2013-09-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2009152394A (ja) * | 2007-12-20 | 2009-07-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5410059B2 (ja) * | 2008-10-02 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置ならびに半導体装置の製造方法 |
US8283734B2 (en) * | 2010-04-09 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-threshold voltage device and method of making same |
CN101937918A (zh) * | 2010-07-08 | 2011-01-05 | 芯巧科技股份有限公司 | 半导体结构及其制作方法 |
US8669155B2 (en) * | 2010-09-03 | 2014-03-11 | Institute of Microelectronics, Chinese Academy of Sciences | Hybrid channel semiconductor device and method for forming the same |
US8610280B2 (en) * | 2011-09-16 | 2013-12-17 | Micron Technology, Inc. | Platinum-containing constructions, and methods of forming platinum-containing constructions |
JP6169222B2 (ja) * | 2012-01-23 | 2017-07-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9105497B2 (en) * | 2013-09-04 | 2015-08-11 | Globalfoundries Inc. | Methods of forming gate structures for transistor devices for CMOS applications |
CN104603949B (zh) * | 2014-01-27 | 2019-10-01 | 瑞萨电子株式会社 | 半导体器件 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3285934B2 (ja) * | 1991-07-16 | 2002-05-27 | 株式会社東芝 | 半導体装置の製造方法 |
JPH08153804A (ja) | 1994-09-28 | 1996-06-11 | Sony Corp | ゲート電極の形成方法 |
JPH08130216A (ja) | 1994-10-31 | 1996-05-21 | Sony Corp | 半導体装置およびその製造方法 |
US6261887B1 (en) * | 1997-08-28 | 2001-07-17 | Texas Instruments Incorporated | Transistors with independently formed gate structures and method |
US6130123A (en) * | 1998-06-30 | 2000-10-10 | Intel Corporation | Method for making a complementary metal gate electrode technology |
US6737716B1 (en) * | 1999-01-29 | 2004-05-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP3264264B2 (ja) | 1999-03-01 | 2002-03-11 | 日本電気株式会社 | 相補型集積回路とその製造方法 |
JP4237332B2 (ja) * | 1999-04-30 | 2009-03-11 | 株式会社東芝 | 半導体装置の製造方法 |
JP3613113B2 (ja) | 2000-01-21 | 2005-01-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP3906020B2 (ja) * | 2000-09-27 | 2007-04-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6475908B1 (en) * | 2001-10-18 | 2002-11-05 | Chartered Semiconductor Manufacturing Ltd. | Dual metal gate process: metals and their silicides |
JP3974507B2 (ja) * | 2001-12-27 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
JP2003282875A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-11-06 JP JP2002322094A patent/JP4197607B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-10 US US10/658,371 patent/US6967379B2/en not_active Expired - Lifetime
- 2003-11-05 TW TW092130921A patent/TWI241689B/zh not_active IP Right Cessation
- 2003-11-06 CN CNB2003101038258A patent/CN1260817C/zh not_active Expired - Fee Related
-
2005
- 2005-09-23 US US11/232,861 patent/US7179702B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004158593A5 (ja) | ||
JP2005520356A5 (ja) | ||
CN100378901C (zh) | 应变鳍型场效应晶体管互补金属氧化物半导体器件结构 | |
JP2009506549A5 (ja) | ||
WO2005001905A3 (en) | High-density finfet integration scheme | |
TW200514199A (en) | Dual fully-silicided gate MOSFETS | |
JP2000196037A5 (ja) | 半導体集積回路装置 | |
JP2005086157A5 (ja) | ||
TW200625646A (en) | Field effect transistor and fabrication method thereof | |
JP2007533121A5 (ja) | ||
TW200707592A (en) | Manufacturing method of semiconductor device and semiconductor device | |
TW200715562A (en) | Thin film transistor substrate and fabrication thereof | |
JP2004241755A5 (ja) | ||
WO2006025609A3 (en) | Thin film transistor and its manufacturing method | |
JP2007059881A5 (ja) | ||
JP2007500952A5 (ja) | ||
JP2002170888A5 (ja) | 半導体集積回路装置 | |
JP2008103737A5 (ja) | ||
TW200512882A (en) | Method and apparatus for fabricating CMOS field effect transistors | |
TW200505274A (en) | Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device | |
WO2005045892A3 (en) | Confined spacers for double gate transistor semiconductor fabrication process | |
JP2004134687A5 (ja) | ||
JP2004111479A5 (ja) | ||
WO2008121326A3 (en) | An soi transistor having drain and source regions of reduced length and a stressed dielectric material adjacent thereto | |
TW200644253A (en) | Switching device for a pixel electrode and methods for fabricating the same |