JP2004153091A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004153091A
JP2004153091A JP2002317758A JP2002317758A JP2004153091A JP 2004153091 A JP2004153091 A JP 2004153091A JP 2002317758 A JP2002317758 A JP 2002317758A JP 2002317758 A JP2002317758 A JP 2002317758A JP 2004153091 A JP2004153091 A JP 2004153091A
Authority
JP
Japan
Prior art keywords
dummy
gate electrode
local wiring
active region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002317758A
Other languages
English (en)
Other versions
JP2004153091A5 (ja
JP4121356B2 (ja
Inventor
Ryota Nanjo
亮太 南條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002317758A priority Critical patent/JP4121356B2/ja
Priority to CNB2003101023591A priority patent/CN1280903C/zh
Priority to TW092130084A priority patent/TWI229443B/zh
Priority to US10/696,038 priority patent/US6909189B2/en
Priority to KR1020030076174A priority patent/KR101057243B1/ko
Publication of JP2004153091A publication Critical patent/JP2004153091A/ja
Publication of JP2004153091A5 publication Critical patent/JP2004153091A5/ja
Application granted granted Critical
Publication of JP4121356B2 publication Critical patent/JP4121356B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ダミーを作成しても、上層配線の寄生容量を均一に保ち、かつシリサイドプロセスを用いてもウエル間を短絡させることのない半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、複数の活性領域を画定する素子分離領域と、各活性領域に半導体素子を形成するため、活性領域表面上に形成されたゲート電極と、ゲート電極を覆って、半導体基板上に形成された層間絶縁膜と、層間絶縁膜を貫通し、複数の半導体素子領域を接続するローカル配線と、ローカル配線とは電気的に分離して形成された複数のローカル配線ダミーと、各々が、素子分離領域を貫通するように形成された活性領域ダミー、活性領域ダミーとその上に形成されたゲート電極ダミーの積層ダミー、素子分離領域の上に形成されたゲート電極ダミーのいずれかを含む、複数の下層ダミーと、を有し、ローカル配線ダミーの各々は２つの下層ダミーには接続されないように配置される。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に電気回路としては機能しないダミー構造を有する半導体装置に関する。ダミー構造としては活性領域ダミー、ゲート電極ダミー、ローカル配線ダミー等がある。
【０００２】
【関連技術】
近年、半導体集積回路装置の集積度の向上に伴い、素子分離技術としてＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）に代って平坦性に優れたＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）が採用されるようになった。ゲート長は益々短くなり、ゲート電極のパターニングには高い加工精度が要求される。さらに、ＭＯＳトランジスタ、キャパシタ等のデバイス同士を局所的な範囲で電気的に接続するローカル配線を用いることが多くなっている。
【０００３】
例えば、シリコン基板上に、バッファ酸化シリコン膜、窒化シリコン膜を形成し、活性領域を画定する素子分離領域の形状を有する開口を形成する。窒化シリコン膜をマスクとし、シリコン基板をエッチングして素子分離用溝を形成する。
【０００４】
酸化シリコン膜等の絶縁層を堆積し、素子分離用溝を埋め込む。窒化シリコン膜上に堆積した不要な絶縁膜を化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）で除去する。素子分離領域を備え、平坦な表面を有するシリコン基板が得られる。
【０００５】
窒化シリコン膜のマスクを除去し、必要なイオン注入を行なった後、活性領域表面にゲート酸化膜、多結晶シリコン膜を形成し、ホトレジストパターンを用いた異方性エッチングによりゲート電極（及びワード線）をパターニングする。高精度のパターニングにより、ゲート長の短いゲート電極が形成される。
【０００６】
ゲート電極両側にエクステンション領域用のイオン注入を行なった後、酸化シリコン膜等の絶縁膜を堆積し、異方性エッチングを行なってサイドウォールスペーサを形成する。ゲート電極及びサイドウォールスペーサをマスクとし、高濃度のソース／ドレイン領域用のイオン注入を行う。アニ−リングを行い、イオン注入した不純物を活性化する。
【０００７】
ゲート電極及びソース／ドレイン領域の抵抗を低減したい場合には、さらにシリコン基板表面上にＣｏ等のシリサイド化可能な金属を堆積し、シリサイド化反応を行って露出しているシリコン表面にシリサイド層を形成する。
【０００８】
その後、ゲート電極を埋め込む層間絶縁膜を堆積する。ゲート電極等に基づく表面の凹凸をＣＭＰを行って平坦化する。電極引き出し用のビア孔及びローカル配線用の溝を異方性エッチングにより形成する。ローカル配線用溝は、例えば一定の幅を有する。Ｔｉ層、ＴｉＮ層、Ｗ層等の金属層を堆積し、ビア孔及びローカル配線用溝を埋め込む。層間絶縁膜表面上に堆積した不要の金属層をＣＭＰ等により除去する。その後、必要な上層配線及び層間絶縁膜を形成する。
【０００９】
シリコン基板表面上のゲート電極、ローカル配線は、集積度が高く、最も精度が必要とされる。高精度のホトリソグラフィーは、下地表面が平坦なことを要求する。表面に凹凸があると、ホトリソグラフィにおける像転写精度が低下してしまう。ゲート電極やローカル配線（ビア孔を含む）のエッチングにおいてエッチング対象領域の分布にバラツキがあると、エッチレートにバラツキを生じてしまう。
【００１０】
ＳＴＩ作成工程において、素子分離領域の分布に大きなバラツキがあると、太幅の溝に埋め込まれた酸化シリコン膜中央部が他より早く研磨されてしまうディッシングが生じる。又、太幅の溝にはされまれた細幅の活性領域や、細幅の活性領域が密集している領域においては、ＣＭＰが窒化シリコン膜で停止せず、活性領域が研磨されてしまうエロージョンが生じる。このような現象により、基板表面の平坦性が失われると、その後の上層に対するリソグラフィ工程に影響を与える。
【００１１】
層間絶縁膜にビア孔やローカル配線用溝を形成し、導電層を埋め込んだ後行うＣＭＰにおいても、ビア導電体やローカル配線の分布にバラツキがあると、同様の現象が生じる。
【００１２】
表面の平坦性を確保するためには、素子分離領域によって画定される活性領域の他、活性領域ダミーを配置することが望まれ、ビア孔やローカル配線用溝の配置においても同様ローカル配線ダミーを配置することが望まれる。ゲート電極作成工程においても、ゲート電極の分布を均一化させるため、ゲート電極ダミーを形成することが望まれる。このようなダミー領域は、自動演算によって設計される場合が多い。しかしながら、ダミー領域の形成により他の問題が生じることもある。
【００１３】
図９（Ａ）、（Ｂ）は、活性領域ダミーの形成により問題が生じる場合を示している。活性領域ＡＲは、素子分離領域内に露出したシリコン表面である。活性領域ＡＲを横切るように、絶縁ゲート電極Ｇが形成されている。活性領域ＡＲ下部には、ｎ型ウエルＮＷが延在する。ｎ型ウエルＮＷの周囲は、ｐ型ウエルＰＷが取り囲んでいる。このような配置において、活性領域ダミーＡＲＤを図に示すように、ｎ型ウエルＮＷとｐ型ウエルＰＷの境界をまたぐように形成すると、問題が生じる。
【００１４】
図９〈Ｂ〉に示すように、ｎ型ウエルＮＷ、ｐ型ウエルＰＷの境界をまたぐように活性領域ダミーＡＲＤが形成され、その表面にシリサイド層ＳＩＬが形成されると、シリサイド層ＳＩＬによってｎ型ウエルＮＷとｐ型ウエルＰＷが短絡されてしまう。
【００１５】
図９（Ｃ）は、素子分離領域ＳＴＩ表面上に形成されたゲート電極ダミーＧＤの構成を示す。ゲート電極を素子分離領域上に延在させると、同様の断面構造となる。多結晶シリコン層のパターンが形成され、その側壁上にはサイドウォールスペーサが形成されている。又、多結晶シリコン層表面にはシリサイド層ＳＩＬが形成されている。
【００１６】
活性領域ダミーＡＲＤ、ゲート電極ダミーＧＤを形成した後、その上に形成する層間絶縁膜にローカル配線ダミーＬＩＤを形成する。ローカル配線ダミーにとって活性領域ダミーＡＲＤ及びゲート電極ダミーＧＤは、下層に当るダミーであるため、まとめて下層ダミーＬＤと呼ぶ。
【００１７】
図９（Ｄ）は、活性領域ダミーＡＲＤ、ローカル配線ダミーＬＩＤを介して問題が生じる場合を示す。図９（Ａ）同様の構成において、ｎ型ウエルＮＷ内に活性領域ダミーＡＲＤ１、ｐ型ウエルＰＷ内に活性領域ダミーＡＲＤ２が形成されている。実デバイスのローカル配線ＬＩ１、ＬＩ２を形成する工程と同時に、ローカル配線ダミーＬＩＤを形成する。
【００１８】
ローカル配線ダミーＬＩＤが、活性領域ＡＲＤ１、ＡＲＤ２を電気的に接続すると、ローカル配線ダミーＬＩＤを介してｎ型ウエルＮＷ、ｐ型ウエルＰＷが短絡されてしまう。活性領域ダミーとローカル配線ダミーとを互いに独立に設計すると、このような問題が生じる。
【００１９】
図９（Ｅ）は、ダミー形成により生じる他の問題を例示する。下層ダミーＬＤが配置された上に、ローカル配線ダミーＬＩＤが配置され、下層ダミーＬＤを電気的に接続したとする。この領域上に配線を形成すると、配線とローカル配線ダミーＬＩＤが寄生容量を形成する。ローカル配線ダミーＬＩＤが複数の下層ダミーに電気的に接続されていると、寄生容量が大きくなってしまう。寄生容量が不均一にばらつくと、配線の電気的性能がばらついてしまう。
【００２０】
寄生容量均一化のため、ダミーパターンを装置の基本軸に対して斜めに配列する提案もある。
【００２１】
【特許文献１】
特許第３２４７６００号公報
【００２２】
【発明が解決しようとする課題】
本発明の目的は、ダミーによって平坦性を確保すると共に、ダミー形成により実デバイスに与える影響を低減した半導体装置を提供することである。
【００２３】
本発明の他の目的は、ダミーを作成しても、上層配線の寄生容量を均一に保ち、かつシリサイドプロセスを用いてもウエル間を短絡させることのない半導体装置を提供することである。
【００２４】
【課題を解決するための手段】
本発明の１観点によれば、半導体基板と、複数の活性領域を画定するように前記半導体基板の表層に形成された素子分離領域と、前記各活性領域に半導体素子を形成するため、活性領域の基板表面上に形成された少なくとも１つのゲート電極と、前記ゲート電極を覆って、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜を貫通し、複数の前記半導体素子領域を接続するローカル配線と、前記層間絶縁膜を貫通し、前記ローカル配線とは電気的に分離して形成された複数のローカル配線ダミーと、各々が、前記素子分離領域を貫通するように形成された活性領域ダミー、前記素子分離領域を貫通するように形成された活性領域ダミーとその上に形成されたゲート電極ダミーの積層ダミー、前記素子分離領域の上に形成されたゲート電極ダミーのいずれかを含む、複数の下層ダミーと、を有し、前記ローカル配線ダミーの各々は２つの下層ダミーには接続されないように配置されている半導体装置が提供される。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。
図１は、本発明の実施例による半導体装置の表面配置の例を示す。ＳＴＩによる素子分離領域４の中に、活性領域ＡＲ（ｎ）、ＡＲ（ｐ）が画定されている。ｐチャンネルＭＯＳトランジスタ用活性領域ＡＲ（ｐ）は、ｎ型ウエルＮＷ内に配置されている。ｎ型ウエルＮＷを取り囲むように、ｐ型ウエルＰＷが配置されている。ｎチャンネルＭＯＳトランジスタ用活性領域ＡＲ（ｎ）はｐ型ウエルＰＷ内に配置されている。ｎ型ウエルＮＷ、ｐ型ウエルＰＷの領域内に、それぞれ境界を跨がないように活性領域ダミー１８が配置されている。
【００２６】
活性領域ＡＲ（ｎ）を横切るように、ゲート電極Ｇが形成されている。ゲート電極Ｇと同一層により、各活性領域ダミー１８上にゲート電極ダミー１９が形成されている。活性領域に形成した半導体素子の所望領域間を接続するように、ローカル配線ＬＩが形成されている。
【００２７】
又、各活性領域ダミー１８上にも、ローカル配線ダミー２０が形成されている。ローカル配線ダミー２０は、その下のゲート電極ダミー１９上に形成され、ゲート電極ダミー１９は、その下の活性領域１８領域内に形成されている。
【００２８】
ゲート電極ダミーの幅は、種々のゲート電極幅から最適幅を選択して採用すればよい。ローカル配線は一般的に単一の幅が採用されている。ローカル配線ダミーの幅は、ローカル配線と同一でもよいが、より大きくしてもよい。但し、ローカル配線ダミーの幅は、ローカル配線の幅の１〜２倍とすることが好ましい。２種類以上の幅を採用することも可能である。
【００２９】
このような配置とすれば、ローカル配線ダミー２０が、複数の活性領域ダミー１８に接続されることはない。活性領域ダミー１８は、ウエル間をまたいでは形成されていないため、ｎ型ウエルＮＷ、ｐ型ウエルＰＷは短絡されることがない。ローカル配線ダミー２０が、複数のゲート電極ダミー１９又は複数の活性領域ダミー１８に接続されないため、局所的に寄生容量が増大することも防止される。
【００３０】
図２（Ａ）は、図１に示した構成の等価回路図を示す。ｐチャネルＭＯＳトランジスタＰＭＯＳ１、ＰＭＯＳ２が対向配置され、ソース／ドレイン領域が共通に接続されている。この並列接続に対し、ｎチャネルＭＯＳトランジスタＮＭＯＳ１、ＮＭＯＳ２が直列に接続されている。又、ＰＭＯＳ１とＮＭＯＳ１のゲート電極は相互接続され、ＰＭＯＳ２とＮＭＯＳ２のゲート電極も相互接続されている。この並列／直列接続が、電源配線ＶＤＤとＧＮＤとの間に接続される。
【００３１】
図２（Ｂ）は、図１のＩＩＢ−ＩＩＢ線に沿う断面構成を示す。ｐ型シリコン基板
１の表面上に、ＳＴＩによる素子分離領域４が形成されている。シリコン基板１表層には、ｐ型ウエル５、ｎ型ウエル６が形成されている。ｎ型ウエル６の一部が活性領域として露出している。又、ｐ型ウエル５の領域に、素子分離領域４が除去された活性領域ダミー１８が配置されている。
【００３２】
活性領域表面及びゲート電極表面には、コバルトシリサイド等のシリサイド層１０ｘが形成されている。ゲート電極ダミーＧＤの表面上にも、同様のシリサイド層１０ｘが形成されている。活性領域ダミー１８表面上にもシリサイド層１０ｘが形成されている場合を図示したが、ゲート電極ダミーを広く設計し、シリサイド層が形成されないようにしてもよい。
【００３３】
ｎ型ウエル６の表面上に、絶縁ゲート電極構造Ｇが形成され、活性領域ダミー１８表面上にも、ゲート電極ダミーＧＤが形成されている。ゲート電極Ｇ及びゲート電極ダミーＧＤを覆って、窒化シリコン層１１が基板上に形成され、さらにその上に酸化シリコンの層間絶縁膜１２が形成されている。
【００３４】
層間絶縁膜１２にはローカル配線用溝が形成され、これらの溝内にローカル配線１３が形成されている。活性領域ダミー１８上方の領域にも、同様の溝が形成され、ローカル配線ダミー２０が形成されている。
【００３５】
図２（Ｂ）に示すように、ローカル配線ダミー２０は、その下層にゲート電極ダミー１９及び／又は活性領域ダミー１８を備えるが、それぞれのダミー領域はそれぞれ独立に保たれている。面内方向で複数のダミー領域が接続され、意図せぬ結果を生じることが防止されている。以下、図２（Ｂ）に示す構成を作成する製造方法を説明する。
【００３６】
図３（Ａ）に示すように、シリコン基板１表面上に、９００℃の塩酸酸化により、酸化シリコン膜２を厚さ約１０ｎｍ成長する。酸化シリコン膜２の上に、化学気相堆積（ＣＶＤ）により、窒化シリコン膜３を厚さ約１１０ｎｍ成膜する。
【００３７】
窒化シリコン膜３の上にレジストパターンを形成し、異方性エッチングにより窒化シリコン膜３、酸化シリコン膜２をエッチングする。その後レジストパターンは除去する。次に、窒化シリコン膜３をマスクとして、シリコン基板１の異方性エッチングを行なう。例えば、厚さ約３００ｎｍのシリコン基板表面層をエッチングする。深さ約３００ｎｍのトレンチが形成される。
【００３８】
図３（Ｂ）に示すように、トレンチを形成したシリコン基板上に、ＣＶＤにより酸化シリコン膜４を厚さ約５００ｎｍ成膜する。窒化シリコン膜３上に堆積した不要の酸化シリコン膜４を化学機械研磨（ＣＭＰ）により除去する。窒化シリコン膜３は、ＣＭＰのストッパとして機能する。活性領域ダミーを形成することにより、素子分離領域を均一化することができ、ディッシングやエロージョンを低減することができる。
【００３９】
図３（Ｃ）に示すように、熱燐酸溶液を用い、窒化シリコン膜３を除去する。酸化シリコン膜２も弗酸溶液により除去してもよい。この場合は、新たに酸化シリコン膜を厚さ約１０ｎｍ程度９００℃の塩酸酸化により成長する。シリコン基板１表面上に、ｎチャネル領域、ｐチャネル領域を分離するレジストマスクを形成し、それぞれ別箇のイオン注入を行ない、ウエル領域を形成する。
【００４０】
例えば、ドーズ量約１×１０１３ｃｍ−２程度の不純物をイオン注入する。このようにして、ｎウエル６、ｐウエル５を作成する。その後、イオン注入に用いた酸化シリコン膜２’を除去する。
【００４１】
図４（Ｄ）に示すように、露出したシリコン表面に熱酸化により、厚さ約１ｎｍのゲート酸化膜７を成長する。ゲート酸化膜７の上に、多結晶シリコン層をＣＶＤにより厚さ約１１０ｎｍ成膜する。多結晶シリコン層８の上に、ゲート電極パターンのレジストパターンＰＲＧを形成する。ゲート電極ダミーのパターンも含まれる。レジストパターンＰＲＧをマスクとし、多結晶シリコン層８のエッチングを行なう。活性領域上にゲート電極が形成される。ダミー領域上では、ゲート電極ダミーがエッチングされる。
【００４２】
孤立したゲート電極と密集したゲート電極とが混在すると、孤立したゲート電極は過度にエッチングされ易い。ゲート電極ダミーを配置することにより、ゲート電極のエッチングを均一化することができる。続いて、ｐチャネル領域、ｎチャネル領域別箇に、例えば、ドーズ量約１×１０１４ｃｍ−２のイオン注入を行ない、エクステンション領域Ｅを形成する。
【００４３】
図４（Ｅ）に示すように、基板表面上に、酸化シリコン層９をＣＶＤにより厚さ約１００ｎｍ成膜する。酸化シリコン膜９に対し異方性エッチングを行ない、平坦な表面上の酸化シリコン膜９を除去する。ゲート電極８の側壁上には、酸化シリコン膜９が残り、サイドウォールスペーサを形成する。
【００４４】
図４（Ｆ）に示すように、ｎチャネル領域、ｐチャネル領域別箇に高濃度の不純物イオン注入を行ない、例えば、ドーズ量約１×１０１５ｃｍ−２の不純物をイオン注入し、高濃度のソース／ドレイン領域Ｓ／Ｄを形成する。イオン注入後、約１０５０℃のラピッドサーマルアニール（ＲＴＡ）を行うことにより、イオン注入された不純物を活性化する。
【００４５】
次に、基板１表面上に、スパッタリングによりコバルト膜１０を、例えば厚さ５ｎｍ成膜する。５２０℃程度でアニールを行うことにより、ゲート電極８表面上及び露出しているソース／ドレイン領域Ｓ／Ｄ表面上にコバルトシリサイドを形成する。
【００４６】
図５（Ｇ）に示すように、コバルトシリサイド層１０ｘを形成した後、未反応の金属層を除去し、窒化シリコン膜１１を厚さ約４０ｎｍＣＶＤにより成膜する。窒化シリコン膜１１上に、酸化シリコン膜１２を厚さ約６５０ｎｍ成膜する。酸化シリコン膜１２表面を、ＣＭＰにより平坦化した後、その表面上にレジストパターンＰＲＬを形成し、ローカル配線のパターン及びローカル配線ダミーのパターンを異方性エッチングによりエッチングする。エッチング後ホトレジストパターンＰＲＬは除去する。
【００４７】
図５（Ｈ）に示すように、ローカル配線用溝を形成した基板表面上にチタン膜、窒化チタン膜をそれぞれ厚さ約１０ｎｍづつＣＶＤにより成膜し、さらにタングステン膜をＣＶＤにより厚さ約２００ｎｍ成膜する。ローカル配線用溝は、積層金属層１３のローカル配線により埋め戻される。酸化シリコン膜１２表面上に堆積した不要な金属層は、ＣＭＰにより除去する。ローカル配線と共にローカル配線ダミーを形成することにより、ＣＭＰを良好に平坦に行なうことができる。
【００４８】
図５（Ｉ）は、このようにして形成されるダミー領域の構成を概略的に示す。素子分離領域４を貫通して、活性領域ダミー１８が形成される。活性領域ダミーの上にゲート電極ダミー１９が形成され、その上にローカル配線ダミー２０が形成される。なお、ゲート電極ダミーの側壁には、サイドウォールスペーサ９が形成されている。サイドウォールスぺーサ９は絶縁物であるため、電気的接続を形成する能力は無い。導電性ゲート電極の領域が活性領域ダミー領域内に配置される時、ゲート電極ダミーは活性領域ダミー内にあると表現する。
【００４９】
以上説明した実施例においては、活性領域ダミー、ゲート電極ダミー、ローカル配線ダミーが積層されて積層ダミー構造を形成した。積層ダミー構造はウエル間を短絡することなく、かつ互に独立に形成される。積層ダミーの構造は、上述のものに限らない。また、活性領域ダミーとゲート電極ダミーは必ずしも両者設けられる必要は無い。
【００５０】
図６（Ａ）（Ｂ）は、以上説明した実施例の変形例を示す。図１の構成においては、１つの活性領域ダミー上に１つのゲート電極ダミーが形成され、その上に１つのローカル配線ダミーが形成された。
【００５１】
図６（Ａ）においては、活性領域ダミー１８の上に１つのゲート電極ダミー１９が形成され、ゲート電極ダミー１９の上に２つのローカル配線ダミー２０が形成されている。２つのローカル配線ダミー２０は、下層ダミーにより互いに電気的に接続されてもよいが、２つの下層ダミーを接続することはない。その他の点は前述の実施例と同様である。
【００５２】
図７〈Ａ）、（Ｂ）は、ゲート電極ダミーを形成せず、活性領域ダミーの上にローカル配線ダミーを形成した構成を示す。活性領域ダミー１８は、ｎウエルＮＷ、ｐウエルＰＷ内にそれぞれ分離して形成されている。活性領域ダミー１８表面上には、シリサイド層１０ｘが形成されてもよい。ローカル配線ダミー２０は、活性領域ダミー１８領域内に形成される。従って、ローカル配線ダミー２０が２つの活性領域ダミー１８を電気的に接続することは無い。
【００５３】
図８（Ａ）、（Ｂ）は、活性領域ダミーを形成せず、ゲート電極ダミーを形成し、その上にローカル配線ダミーを形成する構成を示す。ローカル配線ダミー２０は、素子分離領域４の上に形成されたゲート電極ダミー１９の上に形成される。ローカル配線ダミー２０は、２つのゲート電極ダミーを電気的に接続することがないように配置されている。
【００５４】
以上説明した実施例によれば、ダミー領域はそれぞれ積層構造で形成され、２つの下層ダミーが上層により接続されることはないように配置されている。従って、ダミー領域はその寄生容量を含めて均一化されている。配線は図中縦方向、横方向（基準方向）に配列される。図に示すように、ダミー領域を主回路の基準配列方向に対し斜めに配列することにより、配線に付される寄生容量は均一化される。ウエル間の短絡も防止される。
【００５５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００５６】
【発明の効果】
ダミー構造を形成しても、ウエル間の短絡等の電気的不都合が生じることは防止される。ダミー構造の上に配線を形成した時に、付与される寄生容量は均一化される。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の平面構成を示す平面図である。
【図２】図１の実施例による半導体装置の等価回路図及び部分断面図である。
【図３】図２（Ｂ）に示す構成を製造する方法の主要工程を示す断面図である。
【図４】図２（Ｂ）に示す構成を製造する方法の主要工程を示す断面図である。
【図５】図２（Ｂ）に示す構成を製造する方法の主要工程を示す断面図である。
【図６】図１に示す実施例の変形例を示す平面図及び断面図である。
【図７】本発明の他の実施例による半導体装置の構成を示す平面図及び断面図である。
【図８】本発明のさらに他の実施例による半導体装置の構成を示す平面図及び断面図である。
【図９】関連技術を示す平面図である。
【符号の説明】
１ シリコン基板
２ バッファ酸化シリコン膜
２’ 酸化シリコン膜
３ 窒化シリコン膜
４ 酸化シリコン膜
５ ｐウエル
６ ｎウエル
７ ゲート酸化膜
８ 多結晶シリコン膜
９ サイドウォールスペーサ
１０ コバルト膜
１０ｘ コバルトシリサイド膜
１１ 窒化シリコン膜、
１２ 層間絶縁膜（酸化シリコン膜）
１３ 金属積層（ローカル配線）
１８ 活性領域ダミー
１９ ゲート電極ダミー
２０ ローカル配線ダミー
ＮＭＯＳ ｎチャネルＭＯＳトランジスタ
ＰＭＯＳ ｐチャネルＭＯＳトランジスタ
ＶＤＤ 電源電圧
ＧＮＤ 接地電圧
ＰＲＧ （ゲート電極用）ホトレジストパターン
ＰＲＬ （ローカル配線用）ホトレジストパターン
ＡＲ 活性領域
ＡＲＤ 活性領域ダミー
Ｇ ゲート電極
ＧＤ ゲート電極ダミー
ＬＩ ローカル配線
ＬＩＤ ローカル配線ダミー
ＮＷ ｎウエル
ＰＷ ｐウエル
ＳＩＬ シリサイド層
ＳＴＩ シャロートレンチアイソレーション

Claims (10)

  1. 半導体基板と、
    複数の活性領域を画定するように前記半導体基板の表層に形成された素子分離領域と、
    前記各活性領域に半導体素子を形成するため、活性領域の基板表面上に形成された少なくとも１つのゲート電極と、
    前記ゲート電極を覆って、前記半導体基板上に形成された層間絶縁膜と、
    前記層間絶縁膜を貫通し、複数の前記半導体素子領域を接続するローカル配線と、
    前記層間絶縁膜を貫通し、前記ローカル配線とは電気的に分離して形成された複数のローカル配線ダミーと、
    各々が、前記素子分離領域を貫通するように形成された活性領域ダミー、前記素子分離領域を貫通するように形成された活性領域ダミーとその上に形成されたゲート電極ダミーの積層ダミー、前記素子分離領域の上に形成されたゲート電極ダミーのいずれかを含む、複数の下層ダミーと、
    を有し、前記ローカル配線ダミーの各々は２つの下層ダミーには接続されないように配置されている半導体装置。
  2. 前記ローカル配線ダミーは、前記ローカル配線の幅の１〜２倍の幅を有する請求項１記載の半導体装置。
  3. 前記下層ダミーが活性領域ダミーである請求項２記載の半導体装置。
  4. 前記半導体基板はｐウエルとｎウエルを含み、前記活性領域は前記ゲート電極両側にシリサイド層を含み、前記各活性領域ダミーはｐウエルとｎウエルにまたがらない請求項３記載の半導体装置。
  5. 前記ローカル配線ダミーは前記活性領域ダミーの上面内にのみ配置されている請求項３記載の半導体装置。
  6. 前記下層ダミーが前記素子分離領域上に形成させたゲート電極ダミーである請求項２記載の半導体装置。
  7. 前記ローカル配線ダミーが前記ゲート電極ダミー上面の上にのみ形成されている請求項６記載の半導体装置。
  8. 前記下層ダミーが前記積層ダミーであり、前記ローカル配線ダミーは２つ以上の積層ダミーに接続されない請求項２記載の半導体装置。
  9. 前記積層ダミーのゲート電極ダミーが２つ以上の活性領域ダミーの上には延在しない請求項８記載の半導体装置。
  10. 前記下層ダミーが半導体素子の基準配列方向に対して斜めに配列されている請求項１〜９のいずれか１項記載の半導体装置。
JP2002317758A 2002-10-31 2002-10-31 半導体装置 Expired - Fee Related JP4121356B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002317758A JP4121356B2 (ja) 2002-10-31 2002-10-31 半導体装置
CNB2003101023591A CN1280903C (zh) 2002-10-31 2003-10-27 具有伪结构的半导体器件
TW092130084A TWI229443B (en) 2002-10-31 2003-10-29 Semiconductor device with dummy structure
US10/696,038 US6909189B2 (en) 2002-10-31 2003-10-30 Semiconductor device with dummy structure
KR1020030076174A KR101057243B1 (ko) 2002-10-31 2003-10-30 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002317758A JP4121356B2 (ja) 2002-10-31 2002-10-31 半導体装置

Publications (3)

Publication Number Publication Date
JP2004153091A true JP2004153091A (ja) 2004-05-27
JP2004153091A5 JP2004153091A5 (ja) 2005-11-04
JP4121356B2 JP4121356B2 (ja) 2008-07-23

Family

ID=32211735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002317758A Expired - Fee Related JP4121356B2 (ja) 2002-10-31 2002-10-31 半導体装置

Country Status (5)

Country Link
US (1) US6909189B2 (ja)
JP (1) JP4121356B2 (ja)
KR (1) KR101057243B1 (ja)
CN (1) CN1280903C (ja)
TW (1) TWI229443B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134939A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp 半導体装置
KR101158396B1 (ko) * 2005-04-29 2012-06-22 매그나칩 반도체 유한회사 반도체 장치의 제조방법
JP2017500744A (ja) * 2013-12-17 2017-01-05 日本テキサス・インスツルメンツ株式会社 リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3790469B2 (ja) * 2001-12-21 2006-06-28 富士通株式会社 半導体装置
TWI228226B (en) * 2003-11-21 2005-02-21 Taiwan Semiconductor Mfg Dummy pattern layout method for improving film planarization
CN101213489B (zh) * 2005-04-26 2015-05-13 瑞萨电子株式会社 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法
CN100459053C (zh) * 2006-03-14 2009-02-04 中芯国际集成电路制造(上海)有限公司 半导体器件栅极结构的制造方法
KR100825809B1 (ko) * 2007-02-27 2008-04-29 삼성전자주식회사 스트레인층을 갖는 반도체 소자의 구조 및 그 제조 방법
US7958465B2 (en) * 2008-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy pattern design for reducing device performance drift
US9349655B2 (en) 2008-08-29 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for mechanical stress enhancement in semiconductor devices
KR101043870B1 (ko) * 2008-12-19 2011-06-22 주식회사 하이닉스반도체 Ｃｍｐ 더미 패턴을 갖는 반도체 소자 및 그 ｃｍｐ 더미 패턴 형성 방법
KR101100934B1 (ko) * 2009-06-02 2012-01-02 주식회사 동부하이텍 반도체소자 및 그 제조방법
US8466560B2 (en) 2010-12-30 2013-06-18 Stmicroelectronics, Inc. Dummy structures having a golden ratio and method for forming the same
US8455354B2 (en) * 2011-04-06 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layouts of POLY cut openings overlapping active regions
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US10340357B2 (en) 2017-09-25 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dishing prevention dummy structures for semiconductor devices
US10510685B2 (en) * 2017-09-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dishing prevention columns for bipolar junction transistors
KR102618756B1 (ko) 2019-01-30 2023-12-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 더미 접합 콘택트를 사용한 하이브리드 접합
WO2020154954A1 (en) 2019-01-30 2020-08-06 Yangtze Memory Technologies Co., Ltd. Hybrid bonding using dummy bonding contacts and dummy interconnects
US11133272B1 (en) * 2020-04-23 2021-09-28 Qualcomm Incorporated Vertically-aligned and conductive dummies in integrated circuit layers for capacitance reduction and bias independence and methods of manufacture
DE102021107950A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum fertigen von halbleiterbauelementen mit unterschiedlichen architekturen und damit gefertigte halbleiterbauelemente

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247600B2 (ja) 1995-11-30 2002-01-15 株式会社東芝 パターン発生方法
JPH1126576A (ja) 1997-07-01 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
JP2000286263A (ja) * 1999-03-29 2000-10-13 Nec Corp 半導体装置及びその製造方法
JP2001118988A (ja) * 1999-10-15 2001-04-27 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134939A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp 半導体装置
US7719113B2 (en) 2004-11-02 2010-05-18 Nec Electronics Corporation Semiconductor device including dummy patterns
KR101158396B1 (ko) * 2005-04-29 2012-06-22 매그나칩 반도체 유한회사 반도체 장치의 제조방법
JP2017500744A (ja) * 2013-12-17 2017-01-05 日本テキサス・インスツルメンツ株式会社 リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト
JP2021061419A (ja) * 2013-12-17 2021-04-15 日本テキサス・インスツルメンツ合同会社 リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト
JP7137045B2 (ja) 2013-12-17 2022-09-14 テキサス インスツルメンツ インコーポレイテッド リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト

Also Published As

Publication number Publication date
KR101057243B1 (ko) 2011-08-16
TW200414505A (en) 2004-08-01
CN1499624A (zh) 2004-05-26
US6909189B2 (en) 2005-06-21
KR20040038820A (ko) 2004-05-08
TWI229443B (en) 2005-03-11
JP4121356B2 (ja) 2008-07-23
US20040089950A1 (en) 2004-05-13
CN1280903C (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
JP4121356B2 (ja) 半導体装置
US7193262B2 (en) Low-cost deep trench decoupling capacitor device and process of manufacture
TWI488289B (zh) 高電壓裝置
KR100543564B1 (ko) 반도체장치 및 그 제조방법
CN109494219B (zh) 集成电路
CN102891148A (zh) 用于单栅极非易失性存储器件的结构和方法
TW200839935A (en) Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
KR101377705B1 (ko) 단위 면적당 고 커패시턴스를 갖는 커패시터를 포함하는 반도체 소자를 제조하기 위한 방법
US9871032B2 (en) Gate-grounded metal oxide semiconductor device
US20070080404A1 (en) Semiconductor device
JP2002158350A (ja) 垂直型トランジスタの回路接続アーキテクチャ
CN111816605A (zh) 半导体元件及其制作方法
JP3986940B2 (ja) 半導体装置
JP2001257325A (ja) 半導体記憶装置及びその製造方法
US6441456B1 (en) Semiconductor device and a process for manufacturing the same
US6974987B2 (en) Semiconductor device
US10510825B2 (en) Metal-insulator-metal capacitor with improved time-dependent dielectric breakdown
US7910418B2 (en) Complementary metal gate dense interconnect and method of manufacturing
JP3990858B2 (ja) 半導体装置
KR100311842B1 (ko) 컨택트 형성 방법 및 반도체 장치
US20220139820A1 (en) Mim capacitor structures
US6656825B2 (en) Semiconductor device having an improved local interconnect structure and a method for forming such a device
JP2005530347A (ja) 局所的埋め込み相互接続のための改善された構造および方法
JP2006080310A (ja) 半導体装置及びその製造方法
JP2005203455A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4121356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees