JP2004152449A - 磁気メモリ - Google Patents
磁気メモリ Download PDFInfo
- Publication number
- JP2004152449A JP2004152449A JP2002318958A JP2002318958A JP2004152449A JP 2004152449 A JP2004152449 A JP 2004152449A JP 2002318958 A JP2002318958 A JP 2002318958A JP 2002318958 A JP2002318958 A JP 2002318958A JP 2004152449 A JP2004152449 A JP 2004152449A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- magnetic
- magnetization
- storage layer
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【課題】磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。
【解決手段】外部磁場に応じて磁化の向きを変える記憶層を有する磁気抵抗効果素子を備えているメモリセルと、磁場を発生し、前記磁気抵抗効果素子の磁化方向を反転させる場合に、前記記憶層の磁化方向を基準にして０度より大きく９０度より小さい第１角度を有する第１磁場を記憶層に作用させ、さらに第１角度より大きい第２角度を有する第２磁場を記憶層に作用させる磁場発生機構と、を備えている。
【選択図】 図１
【解決手段】外部磁場に応じて磁化の向きを変える記憶層を有する磁気抵抗効果素子を備えているメモリセルと、磁場を発生し、前記磁気抵抗効果素子の磁化方向を反転させる場合に、前記記憶層の磁化方向を基準にして０度より大きく９０度より小さい第１角度を有する第１磁場を記憶層に作用させ、さらに第１角度より大きい第２角度を有する第２磁場を記憶層に作用させる磁場発生機構と、を備えている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気メモリに関する。
【０００２】
【従来の技術】
近年、メモリセルに、巨大磁気抵抗効果を示す磁気抵抗効果素子を用いた磁気メモリが提案されており、特に、磁気抵抗効果素子として強磁性トンネル接合を有する強磁性トンネル接合素子を用いた磁気メモリに注目が集まっている。
【０００３】
強磁性トンネル接合は、主に第１強磁性層／絶縁層／第２強磁性層の３層膜で構成され、絶縁層をトンネルして電流が流れる。この場合、接合抵抗値は第１および第２強磁性層の磁化の相対角の余弦に比例して変化する。したがって、抵抗値は、第１および第２強磁性層の磁化が平行のときに極小値、反平行のときに極大値をとる。これはトンネル磁気抵抗（ＴＭＲ）効果と呼ばれている。ＴＭＲ効果による抵抗値変化は室温において４９．７％にもなることが報告されている（例えば、非特許文献１参照）。
【０００４】
メモリセルとして強磁性トンネル接合素子を含む磁気メモリにおいては、第１および第２強磁性層の一方の強磁性層の磁化を固定して磁化基準層とし、他の強磁性層を磁化記憶層とする。このセルにおいて、磁化基準層と磁化記憶層の磁化の配置が平行または反平行に対し２進情報“０”、“１”を対応づけることで情報が記憶される。記録情報の書き込みは、このメモリセルに対し別に設けた書き込み配線に電流を流して発生する磁場により磁化記憶層の磁化を反転させる。また、読み出しは、強磁性トンネル接合素子に電流を流し、ＴＭＲ効果による抵抗変化を検出することで行われる。磁気メモリは、このようなメモリセルを多数配置することで大容量のメモリとして構成される。
【０００５】
実際の構成については、任意のひとつのセルを選択できるように、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と同様に各セルに対しスイッチングトランジスタを配置し、周辺回路を組み込んで構成される。また、ワード線とビット線が交差する位置にダイオードとあわせて強磁性トンネル接合素子を組み込む方式も提案されている（例えば、特許文献１、２参照）。
【０００６】
さて、強磁性トンネル接合素子をメモリセルとして用いる磁気メモリを高集積化する場合を考えると、メモリセルの大きさは小さくなり、メモリセルを構成する強磁性トンネル接合素子の強磁性層の大きさも必然的に小さくなる。このような有限の大きさの磁性薄膜においては、一般に、磁気的状態として複数の磁区からなる複雑な磁区構造をとる。特に、記憶層が長方形の形状のメモリセルの場合、その長軸方向の端部の領域に中央部とは異なる方向に向いた磁化をもつ、いわゆるエッジドメインがあることが知られている（例えば、非特許文献２参照）。このようなエッジドメイン領域があると、メモリセル全体の磁化が低下し、その結果、ＴＭＲ効果の抵抗変化率が低下することになる。また、磁化反転における磁気的構造パターンの変化が複雑になるため、ノイズの発生原因となるばかりでなく、保磁力が大きくなり、スイッチング磁場が増大する。
【０００７】
複雑な磁区構造となるのを防止するために、記憶層の形状が、磁化容易軸に対して非対称になっている、特に平行四辺形であるメモリセルが提案されている（特許文献３参照）。このような形状の記憶層をメモリセルが有すると、エッジドメインの領域が小さくなり、メモリセル全体にわたってほぼ単一の磁区を形成するようになる。
【０００８】
一方、上述の磁化反転における複雑な磁気的構造パターンの変化が生じることをできるだけ防ぐ方法として、メモリセル端部にハードバイアスをかけるような構造を付加してエッジドメインを固定することが考えられている（例えば、特許文献４、５参照）。
また、セルの磁化容易軸に対して垂直方向に突き出した部分を備えた“Ｈ”または“Ｉ”型の形状を持たせることにより、エッジドメインを安定化するとともに、複雑な磁区を構成することを避けることが提案されている（例えば、特許文献６参照）。
【０００９】
また、強磁性トンネル接合素子をメモリセルとして用いる磁気メモリを高集積化すると、メモリセルの大きさは小さくなり、メモリセルを構成する強磁性体の大きさも必然的に小さくなる。一般に、強磁性体が小さくなると、その保磁力は大きくなる。保磁力の大きさは磁化を反転するために必要なスイッチング磁場の大きさの目安となるので、これはスイッチング磁場の増大を意味する。よって、ビット情報を書き込む際には、より大きな電流を書き込み配線に流さなければならなくなり、消費電力の増加、配線寿命の短命化など、好ましくない結果をもたらす。従って、磁気メモリのメモリセルに用いられる強磁性体の保磁力を低減することは高集積化磁気メモリの実用化において重要な課題である。
【００１０】
保持力を低減するために、記憶層として、少なくとも二つの強磁性層を含み、それらの間に介在する非磁性層からなる多層膜において、上記の強磁性層の間に反強磁性結合を含むものを用いることが提案されている（特許文献７、８、９参照）。この場合、二つの強磁性層は、その磁気モーメントまたは厚さが異なっており、反強磁性的結合により磁化が逆方向を向いている。このため、実効的に互いに磁化が相殺し、記憶層全体としては、磁化容易軸方向に小さな磁化を持った強磁性体と同等と考えることができる。この記憶層のもつ磁化容易軸方向の小さな磁化の向きと逆向きに磁場を印加すると、各強磁性層の磁化は、反強磁性結合を保ったまま反転する。このため、磁力線が閉じていることから反磁場の影響が小さく、記憶層のスイッチング磁場は、各強磁性層の保磁力により決まるので、小さなスイッチング磁場によって記憶層の磁化の反転が可能になる。
【００１１】
なお、磁性層の間に層間結合がない場合は、磁性層からの洩れ磁場による静磁結合による相互作用が存在するが、この場合については、上記層間結合がある場合と同様にスイッチング磁場が低減することが知られている（非特許文献３参照）。しかし、磁性層間の層間結合がなく、静磁結合のみが存在する場合には、磁化のつくる磁気的構造が不安定であり、また、ヒステリシス曲線または磁気抵抗曲線における角型比が小さく、大きな磁気抵抗比を得ることが困難であり、磁気抵抗効果素子として用いるのは好ましくない。
【００１２】
【非特許文献１】
Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７７、 ２８３ （２０００）
【特許文献１】
米国特許第５，６４０，３４３号明細書
【特許文献２】
米国特許第５，６５０，９５８号明細書
【非特許文献２】
Ｊ．Ａｐｐ．Ｐｈｙｓ．８１、５４７１（１９９７）
【特許文献３】
特開平１１−２６３４４号公報
【特許文献４】
米国特許第５，７４８，５２４号明細書
【特許文献５】
特開２０００−１００１５３号公報
【特許文献６】
米国特許第６，２０５，０５３号明細書
【特許文献７】
特開平９−２５１６２号公報
【特許文献８】
特願２００１−１５６３５８号公報
【特許文献９】
米国特許第５，９５３，２４８号明細書
【非特許文献３】
第２４回日本応用磁気学会学術講演会１２ａＢ−３、１２ａＢ−７、第２４回日本応用磁気学会学術講演概要集ｐ．２６、２７
【００１３】
【発明が解決しようとする課題】
上記のように、記憶層の磁区が複雑化することを避け、エッジドメインを安定化することは、大きくてノイズの少ない出力信号を得るために必要不可欠な要素である。しかしながら、一般に、記憶層の形状が平行四辺形の場合においては、磁区構造が簡単になり、ほぼ単一磁区となるため、保磁力またはスイッチング磁場が大きくなる。
【００１４】
メモリセルの端部にエッジドメインを固定するためにハードバイアス構造を付加することにより、磁化反転の際の磁気的構造パターンの変化が複雑になることを抑制できるが、この場合も保磁力が増加する。同時に、エッジドメインを固定するために別の構造を付加する必要があり、大容量メモリなどに要求される高密度化には適さない。
【００１５】
また、記憶層の形状が“Ｈ”または“Ｉ”型の場合においては、突き出し形状の効果を有効にするためには突き出し部分を大きくする必要がある。この場合、メモリセルの占める面積が実質的に増加してしまい、やはり大容量メモリなどに要求される高集積化が困難となる。
【００１６】
上記のように、記憶層の磁化を反転するのに必要なスイッチング磁場を低減することは、磁気メモリの実現において必要不可欠な要素である。このスイッチング磁場を低減するために、記憶層として、非磁性金属層を介した反強磁性結合を含む多層膜を用いることが提案されている。しかしながら、高集積化磁気メモリに用いられるような小さなメモリセル内におかれる微小な強磁性体においては、例えば、その短軸の幅が数ミクロンからサブミクロン程度になると、磁化領域の端部においては反磁場の影響により、磁性体の中央部分の磁気的構造とは異なる磁気的構造が生じることが知られている。このような端部の磁気的構造は、エッジドメインと呼ばれている（例えば、Ｊ． Ａｐｐ． Ｐｈｙｓ． ８１、 ５４７１ （１９９７） 参照）。このような磁気構造の一例は、図１５に示されており、磁化領域の中央部分においては磁気異方性に従った方向に磁化が生じるが、両端部においては、中央部分と異なる方向に磁化が生じる。微小強磁性体４０の磁気的構造は、図１５（ａ）に示すＣ型構造と、図１５（ｂ）に示すＳ型構造がある。
【００１７】
上述したように、高集積化磁気メモリのメモリセルに用いられる微小な磁性体においては、その端部に生じるエッジドメインの影響が大きく、磁化反転における磁気的構造パターンの変化が複雑になる。その結果、保磁力が大きくなり、またスイッチング磁場が増大する。このため、安定な磁化反転が得られず、ない。
【００１８】
本発明は、上記事情を考慮してなされたものであって、高集積化しても安定な磁化反転を引き起こすことのできる磁気メモリを提供することにある。
【００１９】
【課題を解決するための手段】
本発明の一態様による磁気メモリは、外部磁場に応じて磁化の向きを変える記憶層を有する磁気抵抗効果素子を備えているメモリセルと、磁場を発生し、前記磁気抵抗効果素子の磁化方向を反転させる場合に、前記記憶層の磁化方向を基準にして０度より大きく９０度より小さい第１角度を有する第１磁場を記憶層に作用させ、さらに前記第１角度より大きい第２角度を有する第２磁場を記憶層に作用させる磁場発生機構と、を備えたことを特徴とする。
【００２０】
なお、前記第１角度は４５度以上９０度未満であることが好ましい。
【００２１】
なお、前記第２角度は９０度より大きく１８０度より小さいことが好ましい。
【００２２】
なお、前記磁場発生機構から発生される前記第１および第２磁場は、前記磁気抵抗効果素子の磁化容易軸方向に配置された第１配線と前記磁気抵抗効果素子の磁化困難軸方向に配置された第２配線に流れる電流によって生じる電流磁場であり、前記第１および第２配線のうちの一方の配線に流れる電流が一定とされ、他方の配線に流れる電流の向きが変化することが好ましい。
【００２３】
なお、前記磁場発生機構から発生される前記第１および第２磁場は、前記磁気抵抗効果素子の磁化容易軸方向に配置された第１配線と前記磁気抵抗効果素子の磁化困難軸方向に配置された第２配線に流れる電流によって生じる電流磁場であり、前記電流が零から負極性または正極性の一方の極値に到達するまでの遷移時間、前記一方の極値から他方の極値に到達するまでの遷移時間、および前記他方の極値から零に到達するまでの遷移時間は、いずれも１ｎｓｅｃ以上であることが好ましい。
【００２４】
なお、前記磁気抵抗効果素子の前記記憶層は、非磁性層を介して第１および第２強磁性層が積層された構造を有していても良い。
【００２５】
前記磁場発生機構から発生される磁場は連続した曲線に沿って変化するように構成しても良い。
【００２６】
なお、前記磁気抵抗効果素子は、強磁性トンネル接合素子であっても良い。
【００２７】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して説明する。
【００２８】
（第１実施形態）
本発明の第１実施形態による磁気メモリを、図１乃至図７を参照して説明する。
【００２９】
本実施形態による磁気メモリの構成を図３に示す。この実施形態による磁気メモリは、マトリクス状に配置されたメモリセル２と、複数の書き込み用ビット線ＢＬと、複数の読み出し用ビット線ＢＬＲと、複数の書き込み用ワード線ＷＬと、複数の読み出し用ワード線ＷＬＲと、ビット線駆動回路２１と、ワード線駆動回路２３と、センスアンプ２５とを備えている。メモリセル２は、磁気抵抗効果素子３と、選択トランジスタ６を備えている。各メモリセル２の磁気抵抗効果素子３は、一端が対応する書き込みビット線ＢＬに接続され、他端が選択トランジスタ３のソース・ドレインの一方に接続される。また各メモリセル２の選択トランジスタ６は、対応する読み出し用ワード線ＷＬＲによって選択され、ソース・ドレインの他方が読み出し用ビット線ＢＬＲに接続される。ビット線駆動回路２１は書き込み時に書き込み用ビット線ＢＬに電流を流し、読み出し時に読み出し用ビット線ＢＬＲおよび書き込み用ビット線ＢＬに電圧を印加する。ワード線駆動回路２３は書き込み時に書き込み用ワード線ＷＬに電流を流し、読み出し時に読み出し用ワード線ＷＬＲに所定の電圧を印可することによりこのワード線ＷＬＲに接続された選択トランジスタ６をＯＮさせる。また、センスアンプ２５は、メモリセルに記憶されたデータの読み出し時に、読み出し用ビット線ＢＬＲおよび書き込み用ビット線ＢＬ間に流れる電流を測定する。
【００３０】
本実施形態によるメモリセル２の詳細な構成を図２に示す。このメモリセル２は、対応する書き込みビット線ＢＬと対応する書き込みワード線ＷＬとの交差点に設けられた磁気抵抗効果素子３と、読み出し時に上記磁気抵抗効果素子３を選択するための選択トランジスタ６とを備えている。磁気抵抗効果素子３の一端が対応する書き込みビット線ＢＬに接続され、他端が引き出し電極４および接続プラグ５を介して選択トランジスタ６のソース・ドレインの一方に接続されている。選択トランジスタ６のゲートは読み出し用ワード線ＷＬＲを兼ねている。また、選択トランジスタ６のソース・ドレインの他方には図２には示していない読み出し用ビット線ＢＬＲに接続される。
【００３１】
また、本実施形態に用いられる磁気抵抗効果素子３は、図４に示すように、磁化の方向が固定された、記憶層となる強磁性層３ａ、絶縁層３ｂ、基準層となる強磁性層３ｃが積層された強磁性トンネル接合構造を有している強磁性トンネル接合素子である。なお、磁気抵抗効果素子３として、図５に示すように、２重の強磁性トンネル接合、すなわち記憶層となる強磁性層３ａの両側に絶縁層３ｂ１、３ｂ２を介して基準層となる強磁性層３ｃ１、３ｃ２が積層された２重強磁性トンネル接合構造を有している強磁性トンネル接合素子を用いても良いし、通常の磁気抵抗効果素子を用いても良い。
【００３２】
次に、本実施形態による磁気メモリの記憶層３ａの磁化反転方法を説明する前に、まず、比較的単純なモデルを用いて、磁化容易軸方向を向いている記憶層３ａに磁場を印加したときに発生するトルクについて説明する。
【００３３】
本実施形態に用いられる磁気抵抗効果素子の中で、記憶層となる強磁性層に注目する。この強磁性層は、大きさとして例えば幅が０．１μｍ〜１．０μｍ、長さが０．１μｍ〜３．０μｍ、厚さが１．０ｎｍ〜１０ｎｍである。この程度の大きさの強磁性薄膜では、磁化は大部分が磁化容易軸方向を向いていると考えても良い。従って、強磁性層全体が単一の磁区を形成しており、磁化をひとつのベクトルで表現する単磁区モデルを用いることができる。実際には、強磁性層の材料、構造、形状、磁性で大きく変化する場合もあるが、その場合に対しても、単磁区モデルは基本となるモデルとして扱うことが可能である。
【００３４】
さて、一軸異方性をもつ単磁区モデルの自由エネルギーＥは以下のように表される。
【００３５】
【数１】
ここで、Ｋｕは異方性エネルギー、θは強磁性薄膜の飽和磁化Ｍｓと磁化容易軸とのなす角度、αは印加磁場Ｈと磁化容易軸のなす角度である。実現する磁化方向は、自由エネルギーＥを最小にするように決定される。その結果、アステロイド曲線により磁化方向の変化が表される。さらに、磁化ベクトルに作用するトルクが−∂Ｅ／∂θで決められる。シミュレーションによって計算したトルクの特性グラフを図６に示す。図６において、横軸は角度αを表し、縦軸は最大トルクによって正規化されたトルクを表している。図６に示すトルク曲線は、印加磁場Ｈを異方性磁場Ｈｋ（＝２Ｋｕ／Ｍｓ）で正規化した磁場ｈ（＝Ｈ／Ｈｋ）の大きさをパラメータとして表したものである。パラメータｈが十分大きいときは異方性エネルギーが小さい場合に対応し、無限大では異方性がない。パラメータｈが無限大の場合のトルク曲線は正弦関数で表され、印加磁場の磁化容易軸とのなす角度αが４５度と１３５度のときに極値を取ることが図６からわかる。すなわち、この場合に磁化ベクトルは最大のトルクを受けているため、磁化の反転に最も効果的である。パラメータｈが小さくなると、最大トルクを与える印加磁場の磁化容易軸とのなす角度は、４５度より大きい角度と１３５度より小さい角度でそれぞれ極値を取る。パラメータｈが更に小さくなってｈが０．５より小さくなると、最大トルクを与える印加磁場の磁化容易軸とのなす角度は一つになり、例えば、ｈ＝０．３のときに１２０度近傍に現れることが分かる。
【００３６】
次に、本実施形態による磁気メモリの記憶層３ａの磁化反転方法を、図１（ａ）、（ｂ）を参照して説明する。
【００３７】
図１（ａ）は、本実施形態に用いられる磁気抵抗効果素子の記憶層である強磁性層３ａの上面図である。図２で説明したように、記憶層３ａの下側に書き込みワード線ＷＬが配置され、上側に書き込みビット線ＢＬが配置された構成となっている。そして、書き込みワード線ＷＬは記憶層３ａの磁化容易軸方向に配置され、書き込みビット線ＢＬは磁化困難軸方向に配置されている。
【００３８】
記憶層３ａ初期状態では、記憶層３ａの磁化は図１（ａ）に示すように、磁化容易軸方向であってかつ右を向いているとする。本実施形態においては、この記憶層３ａの磁化方向を反転させる印加磁場として、まず、記憶層３ａの上記磁化方向を基準にして第１角度θ１を有する第１磁場Ｈｅｘｔ１を作用させて記憶層３ａの磁化を第１磁場Ｈｅｘｔ１の方向に回転させ、その後に、記憶層３ａの最初の磁化方向（図１（ａ）に示す右方向）を基準にして第２角度θ２を有する第２磁場Ｈｅｘｔ２を作用させ記憶層３ａの磁化を第２磁場Ｈｅｘｔ２の方向に回転させ、その後、第２磁場Ｈｅｘｔ２を零にすることにより、記憶層３ａの磁化を反転させるものである。
【００３９】
このとき、第１角度θ１としては、図６のトルク曲線から分かるように、０度より大きく９０度よりも小さい角度であれば、負のトルク、すなわち図１（ａ）に示す記憶層３ａの磁化が第１磁場Ｈｅｘｔ１に向かって反時計方向に回転するトルクが発生し、９０度よりも大きく１８０度よりも小さい角度で有れば、正のトルク、すなわち記憶層３ａの磁化が第１磁場Ｈｅｘｔ１に向かって時計方向に回転するトルクが発生する。すなわち、第１角度θ１が、０度より大きく９０度よりも小さい角度であっても、９０度よりも大きく１８０度よりも小さい角度であっても、記憶層３ａの磁化を回転させるトルクは発生する。
【００４０】
第１角度θ１が０度より大きく９０度よりも小さい角度の場合は、第１角度θ１が９０度より大きく１８０度よりも小さい角度の場合に比べて、記憶層３ａの磁化の回転角度が小さいので、記憶層３ａの初期ドメインを大きく変形させることなく磁化回転することが可能となる。しかし、第１角度θ１が９０度より大きく１８０度よりも小さい角度の場合は、記憶層３ａの磁化の回転角度が大きいため、磁化の回転に伴い、記憶層３ａの中央部分のドメインとエッジドメインの境界領域付近に新たなドメインウォールが生じやすくなり、安定した磁化反転を行うことができない。そして、ドメインウォールが生じて残留すると、磁気抵抗効果素子のＭＲ比が悪化するという問題が発生する。
したがって、本実施形態においては、安定した磁化反転を行うために、第１角度θ１としては０度より大きく９０度よりも小さい角度が選択される。また、第２磁場Ｈｅｘｔ２を印加するときの記憶層３ａの磁化は、第１磁場Ｈｅｘｔ１と磁気異方性のかねあいで釣り合った位置で安定化しているので、第１磁場Ｈｅｘｔ１と磁気異方性の方向（初期磁化方向）の間にある。このため、第２磁場Ｈｅｘｔ２を印加する場合は、上述したことから、第２角度θ２と記憶層３ａの磁化方向との差が０度より大きく９０度よりも小さい角度が選択される。例えば、第２角度θ２としては、９０度よりも大きく１８０度よりも小さい角度が選択される。なお、図６のトルク曲線から分かるように、トルクが最大になるのは記憶層３ａの磁化方向と印加磁場とのなす角度が４５度以上９０度未満の場合であるので、第１角度θ１としては、４５度以上９０度未満であることが好ましい。
【００４１】
このような第１磁場Ｈｅｘｔ１および第２磁場Ｈｅｘｔ２を発生させるには、ビット線ＢＬおよびワード線ＷＬに図１（ｂ）に示す電流を流せば良い。なお、ビット線ＢＬおよびワード線ＷＬに流れる電流の向きは、図１（ａ）に示す矢印の方向を正とする。図１（ｂ）に示すように、まず、ビット線ＢＬに負の所定電流を流すとともにワード線ＷＬに正の所定電流を流す。すると、上記電流によって発生する電流磁場が合成された上記第１磁場Ｈｅｘｔ１が発生する。その後、ビット線ＢＬの電流の向きを変えて、負の所定電流から正の所定電流に変化させる。すると、ビット線ＢＬおよびワード線ＷＬに流れる上記電流による電流磁場が合成された上記第２磁場Ｈｅｘｔ２が発生する。
【００４２】
図１（ｂ）に示すように、本実施形態においては、ワード線ＷＬに単極パルス、ビット線ＢＬには双極パルスを印加している。この電流パルスパターンにおいて、ワード線とビット線のそれぞれのパルス高さはそれぞれによって発生される磁場が合成されたときの方向を決めており、ワード線ＷＬとビット線ＢＬのパルスのそれぞれの高さをそれぞれＩｗ１、Ｉｂ１とすると、合成磁場の角度θは磁化容易軸からみて関係式
ｔａｎθ＝｜Ｉｗ１｜／｜Ｉｂ１｜
で決められる。これらのパルス高さは同じであっても良く、同じでなくとも良い。
【００４３】
図７は図１（ａ）に示した書き込み電流パターンによる磁化反転の様子を示した特性曲線である。この特性曲線は、ＬＬＧ（Ｌａｎｄａｕ−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ）方程式に基づいて数値計算をしたものである。この計算では、記憶層として、幅が０．４μｍ、長さが０．８μｍ、厚さが３ｎｍのＮｉＦｅ薄膜（Ｍｓ＝８００ｅｍｕ／ｃｍ２、Ｋｕ＝１．０×１０４ｅｒｇ／ｃｍ３）が用いられている。
【００４４】
ここでは、磁化容易軸から４５°方向に初期磁場を３．０ｎｓｅｃの時間だけ印加し、続いて３．０ｎｓｅｃの時間だけ１３５°方向に印加した場合を示しており、印加磁場の大きさが２０、３０、４０Ｏｅの３通りの場合をそれぞれ特性グラフｇ１、ｇ２、ｇ３に示す。この特性グラフから分かるように印加磁場の大きさが２０Ｏｅでは記憶層３ａの磁化が反転せず、印加磁場の大きさが３０Ｏｅ以上では記憶層３ａの磁化が反転している。より詳細に計算すると、磁化反転するのに必要な最小の印加磁場は約２８Ｏｅであった。したがって、本実施形態による磁気メモリの記憶層３ａの磁化を反転させるには、大きさがかなり小さいスイッチング磁場でも良く、このため、少ない電流でも良いことが分かる。
【００４５】
以上説明したように、本実施形態によれば、記憶層３ａの磁化方向を基準にして０度より大きく９０度未満の第１角度を有する第１磁場を作用させ、その後９０度より大きく１８０度以下の第２角度を有する第２磁場を作用させることにより、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。また、スイッチング磁場が小さいため、省電力化を達成することができる。
【００４６】
なお、本実施形態においては、メモリセルが磁気抵抗効果素子と選択トランジスタから構成された磁気メモリであったが、図８に示すように、ダイオード付き単純クロスポイント型のメモリセルであっても良い。すなわち、ワード線ＷＬ上にダイオード８と磁気抵抗効果素子３からなるセルを積層して形成し、磁気抵抗効果素子３上にビット線ＢＬを配置して形成した構成としても良い。この場合、ワード線ＷＬおよびビット線ＢＬは、書き込み時ばかりでなく読み出し時にも用いられる。
【００４７】
（第２実施形態）
次に、本発明の第２実施形態による磁気メモリを図９（ａ）、（ｂ）を参照して説明する。本実施形態の磁気メモリは、書き込みビット線ＢＬに流す電流が異なる以外は、第１実施形態の磁気メモリと同じ構成となっている。図９（ａ）に本実施形態において、書き込みビット線ＢＬおよび書き込みワード線ＷＬに流す電流の波形図を示し、このとき発生する電流磁場による合成磁場を図９（ｂ）に示す。ワード線ＷＬに単パルス、ビット線ＢＬには三角双極パルスを印加したものである。この電流パルスのパターンにおいて、ワード線ＷＬとビット線ＢＬのそれぞれのパルス高さが、それぞれによって発生される磁場が合成されたときの方向を決めており、ワード線ＷＬとビット線ＢＬの電流パルスのそれぞれの高さを｜Ｉｗ１｜、｜Ｉｂ１｜とすると，合成磁場の角度は磁化容易軸からみて関係式
ｔａｎθ＝｜Ｉｗ１｜／｜Ｉｂ１｜
で決められる。これらのパルス高さは同じであっても良く、同じでなくとも良い。ただし、｜Ｉｗ１｜は一定であることが特徴である。
【００４８】
本実施形態においては、図９（ａ）に示す電流パルスがビット線ＢＬおよびワード線ＷＬに印加されるので、図９（ｂ）に示すように、まず、記憶層３ａに第１角度θ１を有する第１磁場Ｈｅｘｔ１を作用させて、記憶層３ａの磁化を第１磁場Ｈｅｘｔ１の方に回転させ、その後、第２角度θ２を有する第２磁場Ｈｅｘｔ２を作用させて記憶層３ａの磁化を第２磁場Ｈｅｘｔ２の方向に回転させた後、第２磁場Ｈｅｘｔ２を零にするものである。ここで、第１実施形態と同様に、安定した磁化反転を行うために、第１角度θ１としては０度より大きく９０度よりも小さい角度が選択され、第２角度θ２としては、９０度よりも大きく１８０度よりも小さい角度が選択される。なお、第１実施形態と同様に、第１角度θ１としては、４５度以上９０度未満であることが好ましい。
【００４９】
また、ビット線ＢＬが負から正に直線的に遷移するので、第１磁場Ｈｅｘｔ１から第２磁場Ｈｅｘｔ２に変化するときに、ビット線ＢＬに流れる電流による電流磁場が零になる磁化困難軸方向に向く磁場Ｈｅｘｔが現れる。そして、第１磁場Ｈｅｘｔ１から第２磁場Ｈｅｘｔ２に変化するときには、ワード線ＷＬに流れる電流は一定であるので、ワード線ＷＬによる電流磁場は一定となる。このため、磁場Ｈｅｘｔ１、Ｈｅｘｔ２、Ｈｅｘｔの磁化困難軸方向の成分は一定となり、図９に示すように、磁場Ｈｅｘｔ１、Ｈｅｘｔ２、Ｈｅｘｔを示す矢印の先端は、破線で示す直線３０に沿って動くことになる。
【００５０】
以上説明したように、本実施形態によれば、記憶層３ａの磁化方向を基準にして０度より大きく９０度未満の第１角度を有する第１磁場を作用させ、その後９０度より大きく１８０度以下の第２角度を有する第２磁場を作用させることにより、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。また、スイッチング磁場が小さいため、省電力化を達成することができる。
【００５１】
（第３実施形態）
次に、本発明の第３実施形態による磁気メモリを図１０を参照して説明する。本実施形態の磁気メモリは、書き込みビット線ＢＬに流す電流が異なる以外は、第１実施形態の磁気メモリと同じ構成となっている。図１０に本実施形態において、書き込みビット線ＢＬおよび書き込みワード線ＷＬに流す電流の波形図を示す。ビット線ＢＬに流れる電流パルスは、その極性を変えるときには１ｎｓｅｃ以上の遷移時間幅をもって値を徐々に変えている。また、図１０の点線で示されているように、ワード線ＷＬの電流パルスが切れた後、しばらくしてビット線ＢＬの電流パルスが切れている。これは、電流パルスにより引き起こされた記憶層３ａの磁化反転を安定的に終了するためである。
【００５２】
なお、本実施形態においても、図１０に示す電流パルスから分かるように、まず、記憶層３ａに第１角度を有する第１磁場を作用させて、記憶層３ａの磁化を第１磁場の方に回転させ、その後、第２角度を有する第２磁場を作用させて記憶層３ａの磁化を第２磁場の方向に回転させた後、第２磁場を零にするものである。ここで、第１実施形態と同様に、安定した磁化反転を行うために、第１角度としては０度より大きく９０度よりも小さい角度が選択され、第２角度としては、９０度よりも大きく１８０度よりも小さい角度が選択される。なお、第１実施形態と同様に、第１角度としては、４５度以上９０度未満であることが好ましい。
【００５３】
以上説明したように、本実施形態によれば、記憶層３ａの磁化方向を基準にして０度より大きく９０度未満の第１角度を有する第１磁場を作用させ、その後９０度より大きく１８０度以下の第２角度を有する第２磁場を作用させることにより、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。また、スイッチング磁場が小さいため、省電力化を達成することができる。
【００５４】
なお、ビット線ＢＬに流れる電流については、ビット線ＢＬに電流パルスが流れてから負極性の極値に到達するまでの遷移時間（以下、立ち上がり時間とも云う）ｔ１（図１１（ａ）参照）、負極性の極値から正極性の極値に到達するまでの遷移時間ｔ２（図１１（ｂ）参照）、正極性の極値から零に到達する遷移時間（立ち下がり時間とも云う）ｔ３（図１１（ｃ）参照）は、１ｎｓｅｃ以上であることが好ましい。
【００５５】
（第４実施形態）
次に、本発明の第４実施形態による磁気メモリを図１２（ａ）、（ｂ）を参照して説明する。本実施形態の磁気メモリは、書き込みビット線ＢＬに流す電流が異なる以外は、第１実施形態の磁気メモリと同じ構成となっている。図１２（ａ）に本実施形態において、書き込みビット線ＢＬおよび書き込みワード線ＷＬに流す電流の波形図を示し、このとき発生する電流磁場による合成磁場を図１２（ｂ）に示す。ワード線ＷＬに単パルス、ビット線ＢＬには三角双極パルスを印加したものである。
【００５６】
この図１２（ａ）に示す電流パルスは、ワード線ＷＬの電流とビット線ＢＬの電流により生成される合成磁場が、その大きさと方向を連続的に変化するように制御された例を示している。特に、ワード線ＷＬの電流とビット線ＢＬの電流の立ち上がり時間ｔ１と立ち下がり時間ｔ３のタイミングをほぼ同時に制御している。この場合に生成される磁場は、図１２（ｂ）に示されている。すなわち、初期磁場としてＨｅｘｔ１で示される斜め方向で磁化容易軸と並行ではない磁場が印加され、ビット線ＢＬの電流の変化とともに合成磁場は大きさを変えるとともに、角度も磁化容易軸に対し垂直方向に変化する。ビット線ＢＬの電流がちょうど零になったところで、合成磁場は磁化容易軸に対し９０度となる。このときの磁場が、図１２（ｂ）のＨｅｘｔで表されている。ビット線ＢＬの電流が更に変化すると、合成磁場も大きさを変えながら角度を変えていき、図１２（ｂ）のＨｅｘｔ２で示される磁場になる。
【００５７】
図１２（ｂ）に示す第１磁場Ｈｅｘｔ１と第２磁場Ｈｅｘｔ２は、磁化容易軸に対して垂直方向を対称軸として対称の関係に設定することが可能である。また、対称に設定しなくともよい。
【００５８】
また別の設定として、図１２（ａ）で示したワード線ＷＬの電流パルスとビット線ＢＬの電流パルスの立下りのタイミングを同時にしなくても良い。
【００５９】
また、図１２（ａ）では三角波を示しているが、実際にはその頂点がある曲率をもつなだらかな曲線で表される、図１３に示すような電流パルスであっても良い。さらに、大きな曲率を持ち、例えば三角関数で近似されるかまたは三角関数で正確に表される電流パルスであっても良い。また、ビット線ＢＬの電流は、ピーク値を取った後、その値を一定の時間だけ保持するようなパターンであっても良い。
【００６０】
本実施形態においては、図１２（ａ）に示す電流パルスがビット線ＢＬおよびワード線ＷＬに印加されるので、図１２（ｂ）に示すように、まず、記憶層３ａに第１角度θ１を有する第１磁場Ｈｅｘｔ１を作用させて、記憶層３ａの磁化を第１磁場Ｈｅｘｔ１の方に回転させ、その後、第２角度θ２を有する第２磁場Ｈｅｘｔ２を作用させて記憶層３ａの磁化を第２磁場Ｈｅｘｔ２の方向に回転させた後、第２磁場Ｈｅｘｔ２を零にするものである。ここで、第１実施形態と同様に、安定した磁化反転を行うために、第１角度θ１としては０度より大きく９０度よりも小さい角度が選択され、第２角度θ２としては、９０度よりも大きく１８０度よりも小さい角度が選択される。なお、第１実施形態と同様に、第１角度θ１としては、４５度以上９０度未満であることが好ましい。
【００６１】
また、ビット線ＢＬが負から正に直線的に遷移するので、第１磁場Ｈｅｘｔ１から第２磁場Ｈｅｘｔ２に変化するときに、ビット線ＢＬに流れる電流による電流磁場が零になる磁化困難軸方向に向く磁場Ｈｅｘｔが現れる。そして、第１磁場Ｈｅｘｔ１から第２磁場Ｈｅｘｔ２に変化するときには、ワード線ＷＬに流れる電流は一定であるので、ワード線ＷＬによる電流磁場は一定となる。このため、磁場Ｈｅｘｔ１、Ｈｅｘｔ２、Ｈｅｘｔの磁化困難軸方向の成分は一定となり、図９に示すように、磁場Ｈｅｘｔ１、Ｈｅｘｔ２、Ｈｅｘｔを示す矢印の先端は、破線で示す直線３０に沿って動くことになる。
【００６２】
以上説明したように、本実施形態によれば、記憶層３ａの磁化方向を基準にして０度より大きく９０度未満の第１角度を有する第１磁場を作用させ、その後９０度より大きく１８０度以下の第２角度を有する第２磁場を作用させることにより、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。また、スイッチング磁場が小さいため、省電力化を達成することができる。
【００６３】
なお、上記第１乃至第４実施形態においては、電流パルスパターンは説明を簡単にするために、ステップ数が１または２の場合のみを記述した。しかし、本発明ではそれに限ることなく、複数ステップを持つことが可能である。この場合には、例えば上記の三角関数パルスを複数ステップをもつ階段パルスの合成として表すことができ、本発明の磁気メモリに用いられるデジタル回路に好適である。
【００６４】
なお、パルスの幅、高さと磁化反転の関係について、文献（Ｐｈｙｓｉｃａｌ ＲｅｖｉｅｗＬｅｔｔｅｒｓ，８１（１９９８），ｐｐ．４５１２）では
【数２】
であらわされる関係式が成り立つことが示されている。ここで、τはスイッチング時間、Ｂｐｕｌｓｅ（τ）はパルスの発生磁場、Ｂｃは磁気記憶層の保磁力に対応する磁束、Ｓｗはスイッチング係数である。消費電力の観点からは、パルス幅が短くなるに伴い消費電力が大きくなるため、パルス幅はできるだけ長いほうが好ましい。
【００６５】
これらのことから、この関係式によりパルス幅が１ｎｓｅｃより小さくなると磁化反転に必要なパルス高さが急激に大きくなることが示されるので、パルス幅は １ｎｓｅｃ以上であることが好ましい。
【００６６】
図４または図５に示す二重トンネル接合で、大きさが ０．４×１．２μｍ２のものについて、ＢＬにパルス電流を繰り返し流して“０”と“１”を交互に書き込んだときの読み出しの出力電圧をオシログラフに表示したときの一例を図１４に示す。この図１４には２チャンネルの出力が示されており、第１チャネルはパルス幅５ｎｓｅｃ、パルス立ち上がり時間ｔ１と立ち下がり時間ｔ３が共に１ｎｓｅｃ未満、パルス高さ２．５Ｖに対応した出力、第２チャンネルは、パルス幅５ｎｓｅｃ、パルス立ち上がり時間ｔ１と立ち下がり時間ｔ３が共に３ｎｓｅｃ、パルス高さが２．５Ｖに対応した出力を示している。なお、パルス高さが２．５Ｖより高いと、１ｎｓｅｃ未満でも読み出しは可能となるが、昇圧回路が複雑化することになる。
【００６７】
この図１４に示すように、パルスの幅と高さを一定にして、立ち上がり時間ｔ１と立ち下がり時間ｔ２に対する出力の依存性を調べてみると、図１４の第１チャネルに示すようにビット線ＢＬに書き込み電流を流しているにもかかわらず、立ち上がり時間ｔ１および立下り時間ｔ３が共に１ｎｓｅｃ未満では読み出し出力信号に変化が見られない。すなわち、書き込みができていない。一方、立ち上がり時間ｔ１および立下り時間ｔ３を共に３ｎｓｅｃにした場合には、図１４の第２チャネルに示すように、書き込み電流に対応して“０”と“１”の出力電圧変化が正しく見られる。
【００６８】
一般に、正しく書き込みできるために要求される書き込み電流の立ち上がり・立下り時間は、書き込み電流パルス高さに依存する。しかし、例えば、１ｎｓｅｃ以上であれば正しく書き込みができることが、図１４に示されている。よって、書き込み電流パルスについて、立ち上がり時間と立ち下がり時間に実際上は制限があり、１ｎｓｅｃ以上であることが好ましく、３ｎｓｅｃ以上であることがより好ましい。なお、上限値としては、５０ｎｓｅｃ〜１００ｎｓｅｃの範囲にあることが好ましい。
【００６９】
なお、記憶層として、少なくとも二つの強磁性層を含み、それらの間に介在する非磁性層からなる多層膜において、上記の強磁性層の間に反強磁性結合を含むものを用いても良い。この場合、二つの強磁性層は、その磁気モーメントまたは厚さが異なっており、反強磁性的結合により磁化が逆方向を向いている。このため、実効的に互いに磁化が相殺し、記憶層全体としては、磁化容易軸方向に小さな磁化を持った強磁性体と同等と考えることができる。この記憶層のもつ磁化容易軸方向の小さな磁化の向きと逆向きに磁場を印加すると、各強磁性層の磁化は、反強磁性結合を保ったまま反転する。このため、磁力線が閉じていることから反磁場の影響が小さく、記憶層のスイッチング磁場は、各強磁性層の保磁力により決まるので、小さなスイッチング磁場で記憶層の磁化の反転が可能になる。
【００７０】
なお、上記実施形態においては、外部磁場を２段階または連続的に変化させていたが、３段階以上の多段階のステップで変化させるように構成しても良い。この場合は、例えば、第１磁場として記憶層の磁化容易軸に対して３０度の角度をなす磁場を印加し、続いて第２磁場を、上記磁化容易軸に対して７０度、すなわち第１磁場に対して４０度の角度となるように印加し、更に続けて、第３磁場を磁化容易軸から１２０度、すなわち第２磁場から５０度の角度となるように印可する。このように多段階で磁場を印加すると、トルクは最大ではないが、実効的に大きな値を持ちかつ変化の角度が小さいために、磁化の変化が滑らかに起こるようになり、安定した磁化反転をすることができる。なお、上記第１乃至第３磁場の角度は、それぞれ同じ間隔をなしていても良いし、異なっていても良い。また、３段階に磁場を変化させることに限らず、４段階以上のステップで磁場を変化させても良い。この場合、第１磁場の角度は０度より大きく９０度より小さい角度であり、最終段の磁場の角度は９０度より大きく１８０度より小さい角度であれば良い。
【００７１】
【発明の効果】
以上述べたように、本発明によれば、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気メモリの磁化反転方法を説明する図。
【図２】第１実施形態による磁気メモリのメモリセルの構成を示す断面図。
【図３】第１実施形態による磁気メモリの構成を示すブロック図。
【図４】１重の強磁性トンネル接合を有する強磁性トンネル接合素子の一具体例の構成を示す断面図。
【図５】２重の強磁性トンネル接合を有する強磁性トンネル接合素子の他の具体例の構成を示す断面図。
【図６】記憶層を単磁区モデルで表したときの磁化ベクトルに作用するトルクの特性を示す図。
【図７】記憶層の磁化を反転する磁場の大きさのシミュレーション結果を示す図。
【図８】ダイオード付き単純クロスポイント型のメモリセルを備えた磁気メモリの構成を示すブッロク図。
【図９】本発明の第２実施形態による磁気メモリの磁化反転方法を説明する図。
【図１０】本発明の第３実施形態による磁気メモリの磁化反転方法を説明する図。
【図１１】書き込みビット線に印加される電流パルスの遷移時間を説明する図。
【図１２】本発明の第４実施形態による磁気メモリの磁化反転方法を説明する図。
【図１３】書き込みビット線に印加される電流パルスの他の例を示す図。
【図１４】電流パルスの立ち上がり・立ち下がり時間と、磁気抵抗効果素子の出力電圧との関係を説明する図。
【図１５】微小強磁性体の磁気的構造を説明する図。
【符号の説明】
２ メモリセル
３ 磁気抵抗効果素子
３ａ 記憶層
３ｂ 絶縁層
３ｃ 基準層
４ 引き出し電極
５ 接続プラグ
６ 選択トランジスタ
６ａ、６ｂ ソース・ドレイン領域
２１ ビット線駆動回路
２３ ワード線駆動回路
２５ センスアンプ
ＢＬ 書き込みビット線
ＢＬＲ 読み出しビット線
ＷＬ 書き込みワード線
ＷＬＲ 読み出しワード線
Ｈｅｘｔ１ 第１磁場
Ｈｅｘｔ２ 第２磁場
θ１ 第１角度
θ２ 第２角度
【発明の属する技術分野】
本発明は、磁気メモリに関する。
【０００２】
【従来の技術】
近年、メモリセルに、巨大磁気抵抗効果を示す磁気抵抗効果素子を用いた磁気メモリが提案されており、特に、磁気抵抗効果素子として強磁性トンネル接合を有する強磁性トンネル接合素子を用いた磁気メモリに注目が集まっている。
【０００３】
強磁性トンネル接合は、主に第１強磁性層／絶縁層／第２強磁性層の３層膜で構成され、絶縁層をトンネルして電流が流れる。この場合、接合抵抗値は第１および第２強磁性層の磁化の相対角の余弦に比例して変化する。したがって、抵抗値は、第１および第２強磁性層の磁化が平行のときに極小値、反平行のときに極大値をとる。これはトンネル磁気抵抗（ＴＭＲ）効果と呼ばれている。ＴＭＲ効果による抵抗値変化は室温において４９．７％にもなることが報告されている（例えば、非特許文献１参照）。
【０００４】
メモリセルとして強磁性トンネル接合素子を含む磁気メモリにおいては、第１および第２強磁性層の一方の強磁性層の磁化を固定して磁化基準層とし、他の強磁性層を磁化記憶層とする。このセルにおいて、磁化基準層と磁化記憶層の磁化の配置が平行または反平行に対し２進情報“０”、“１”を対応づけることで情報が記憶される。記録情報の書き込みは、このメモリセルに対し別に設けた書き込み配線に電流を流して発生する磁場により磁化記憶層の磁化を反転させる。また、読み出しは、強磁性トンネル接合素子に電流を流し、ＴＭＲ効果による抵抗変化を検出することで行われる。磁気メモリは、このようなメモリセルを多数配置することで大容量のメモリとして構成される。
【０００５】
実際の構成については、任意のひとつのセルを選択できるように、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と同様に各セルに対しスイッチングトランジスタを配置し、周辺回路を組み込んで構成される。また、ワード線とビット線が交差する位置にダイオードとあわせて強磁性トンネル接合素子を組み込む方式も提案されている（例えば、特許文献１、２参照）。
【０００６】
さて、強磁性トンネル接合素子をメモリセルとして用いる磁気メモリを高集積化する場合を考えると、メモリセルの大きさは小さくなり、メモリセルを構成する強磁性トンネル接合素子の強磁性層の大きさも必然的に小さくなる。このような有限の大きさの磁性薄膜においては、一般に、磁気的状態として複数の磁区からなる複雑な磁区構造をとる。特に、記憶層が長方形の形状のメモリセルの場合、その長軸方向の端部の領域に中央部とは異なる方向に向いた磁化をもつ、いわゆるエッジドメインがあることが知られている（例えば、非特許文献２参照）。このようなエッジドメイン領域があると、メモリセル全体の磁化が低下し、その結果、ＴＭＲ効果の抵抗変化率が低下することになる。また、磁化反転における磁気的構造パターンの変化が複雑になるため、ノイズの発生原因となるばかりでなく、保磁力が大きくなり、スイッチング磁場が増大する。
【０００７】
複雑な磁区構造となるのを防止するために、記憶層の形状が、磁化容易軸に対して非対称になっている、特に平行四辺形であるメモリセルが提案されている（特許文献３参照）。このような形状の記憶層をメモリセルが有すると、エッジドメインの領域が小さくなり、メモリセル全体にわたってほぼ単一の磁区を形成するようになる。
【０００８】
一方、上述の磁化反転における複雑な磁気的構造パターンの変化が生じることをできるだけ防ぐ方法として、メモリセル端部にハードバイアスをかけるような構造を付加してエッジドメインを固定することが考えられている（例えば、特許文献４、５参照）。
また、セルの磁化容易軸に対して垂直方向に突き出した部分を備えた“Ｈ”または“Ｉ”型の形状を持たせることにより、エッジドメインを安定化するとともに、複雑な磁区を構成することを避けることが提案されている（例えば、特許文献６参照）。
【０００９】
また、強磁性トンネル接合素子をメモリセルとして用いる磁気メモリを高集積化すると、メモリセルの大きさは小さくなり、メモリセルを構成する強磁性体の大きさも必然的に小さくなる。一般に、強磁性体が小さくなると、その保磁力は大きくなる。保磁力の大きさは磁化を反転するために必要なスイッチング磁場の大きさの目安となるので、これはスイッチング磁場の増大を意味する。よって、ビット情報を書き込む際には、より大きな電流を書き込み配線に流さなければならなくなり、消費電力の増加、配線寿命の短命化など、好ましくない結果をもたらす。従って、磁気メモリのメモリセルに用いられる強磁性体の保磁力を低減することは高集積化磁気メモリの実用化において重要な課題である。
【００１０】
保持力を低減するために、記憶層として、少なくとも二つの強磁性層を含み、それらの間に介在する非磁性層からなる多層膜において、上記の強磁性層の間に反強磁性結合を含むものを用いることが提案されている（特許文献７、８、９参照）。この場合、二つの強磁性層は、その磁気モーメントまたは厚さが異なっており、反強磁性的結合により磁化が逆方向を向いている。このため、実効的に互いに磁化が相殺し、記憶層全体としては、磁化容易軸方向に小さな磁化を持った強磁性体と同等と考えることができる。この記憶層のもつ磁化容易軸方向の小さな磁化の向きと逆向きに磁場を印加すると、各強磁性層の磁化は、反強磁性結合を保ったまま反転する。このため、磁力線が閉じていることから反磁場の影響が小さく、記憶層のスイッチング磁場は、各強磁性層の保磁力により決まるので、小さなスイッチング磁場によって記憶層の磁化の反転が可能になる。
【００１１】
なお、磁性層の間に層間結合がない場合は、磁性層からの洩れ磁場による静磁結合による相互作用が存在するが、この場合については、上記層間結合がある場合と同様にスイッチング磁場が低減することが知られている（非特許文献３参照）。しかし、磁性層間の層間結合がなく、静磁結合のみが存在する場合には、磁化のつくる磁気的構造が不安定であり、また、ヒステリシス曲線または磁気抵抗曲線における角型比が小さく、大きな磁気抵抗比を得ることが困難であり、磁気抵抗効果素子として用いるのは好ましくない。
【００１２】
【非特許文献１】
Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７７、 ２８３ （２０００）
【特許文献１】
米国特許第５，６４０，３４３号明細書
【特許文献２】
米国特許第５，６５０，９５８号明細書
【非特許文献２】
Ｊ．Ａｐｐ．Ｐｈｙｓ．８１、５４７１（１９９７）
【特許文献３】
特開平１１−２６３４４号公報
【特許文献４】
米国特許第５，７４８，５２４号明細書
【特許文献５】
特開２０００−１００１５３号公報
【特許文献６】
米国特許第６，２０５，０５３号明細書
【特許文献７】
特開平９−２５１６２号公報
【特許文献８】
特願２００１−１５６３５８号公報
【特許文献９】
米国特許第５，９５３，２４８号明細書
【非特許文献３】
第２４回日本応用磁気学会学術講演会１２ａＢ−３、１２ａＢ−７、第２４回日本応用磁気学会学術講演概要集ｐ．２６、２７
【００１３】
【発明が解決しようとする課題】
上記のように、記憶層の磁区が複雑化することを避け、エッジドメインを安定化することは、大きくてノイズの少ない出力信号を得るために必要不可欠な要素である。しかしながら、一般に、記憶層の形状が平行四辺形の場合においては、磁区構造が簡単になり、ほぼ単一磁区となるため、保磁力またはスイッチング磁場が大きくなる。
【００１４】
メモリセルの端部にエッジドメインを固定するためにハードバイアス構造を付加することにより、磁化反転の際の磁気的構造パターンの変化が複雑になることを抑制できるが、この場合も保磁力が増加する。同時に、エッジドメインを固定するために別の構造を付加する必要があり、大容量メモリなどに要求される高密度化には適さない。
【００１５】
また、記憶層の形状が“Ｈ”または“Ｉ”型の場合においては、突き出し形状の効果を有効にするためには突き出し部分を大きくする必要がある。この場合、メモリセルの占める面積が実質的に増加してしまい、やはり大容量メモリなどに要求される高集積化が困難となる。
【００１６】
上記のように、記憶層の磁化を反転するのに必要なスイッチング磁場を低減することは、磁気メモリの実現において必要不可欠な要素である。このスイッチング磁場を低減するために、記憶層として、非磁性金属層を介した反強磁性結合を含む多層膜を用いることが提案されている。しかしながら、高集積化磁気メモリに用いられるような小さなメモリセル内におかれる微小な強磁性体においては、例えば、その短軸の幅が数ミクロンからサブミクロン程度になると、磁化領域の端部においては反磁場の影響により、磁性体の中央部分の磁気的構造とは異なる磁気的構造が生じることが知られている。このような端部の磁気的構造は、エッジドメインと呼ばれている（例えば、Ｊ． Ａｐｐ． Ｐｈｙｓ． ８１、 ５４７１ （１９９７） 参照）。このような磁気構造の一例は、図１５に示されており、磁化領域の中央部分においては磁気異方性に従った方向に磁化が生じるが、両端部においては、中央部分と異なる方向に磁化が生じる。微小強磁性体４０の磁気的構造は、図１５（ａ）に示すＣ型構造と、図１５（ｂ）に示すＳ型構造がある。
【００１７】
上述したように、高集積化磁気メモリのメモリセルに用いられる微小な磁性体においては、その端部に生じるエッジドメインの影響が大きく、磁化反転における磁気的構造パターンの変化が複雑になる。その結果、保磁力が大きくなり、またスイッチング磁場が増大する。このため、安定な磁化反転が得られず、ない。
【００１８】
本発明は、上記事情を考慮してなされたものであって、高集積化しても安定な磁化反転を引き起こすことのできる磁気メモリを提供することにある。
【００１９】
【課題を解決するための手段】
本発明の一態様による磁気メモリは、外部磁場に応じて磁化の向きを変える記憶層を有する磁気抵抗効果素子を備えているメモリセルと、磁場を発生し、前記磁気抵抗効果素子の磁化方向を反転させる場合に、前記記憶層の磁化方向を基準にして０度より大きく９０度より小さい第１角度を有する第１磁場を記憶層に作用させ、さらに前記第１角度より大きい第２角度を有する第２磁場を記憶層に作用させる磁場発生機構と、を備えたことを特徴とする。
【００２０】
なお、前記第１角度は４５度以上９０度未満であることが好ましい。
【００２１】
なお、前記第２角度は９０度より大きく１８０度より小さいことが好ましい。
【００２２】
なお、前記磁場発生機構から発生される前記第１および第２磁場は、前記磁気抵抗効果素子の磁化容易軸方向に配置された第１配線と前記磁気抵抗効果素子の磁化困難軸方向に配置された第２配線に流れる電流によって生じる電流磁場であり、前記第１および第２配線のうちの一方の配線に流れる電流が一定とされ、他方の配線に流れる電流の向きが変化することが好ましい。
【００２３】
なお、前記磁場発生機構から発生される前記第１および第２磁場は、前記磁気抵抗効果素子の磁化容易軸方向に配置された第１配線と前記磁気抵抗効果素子の磁化困難軸方向に配置された第２配線に流れる電流によって生じる電流磁場であり、前記電流が零から負極性または正極性の一方の極値に到達するまでの遷移時間、前記一方の極値から他方の極値に到達するまでの遷移時間、および前記他方の極値から零に到達するまでの遷移時間は、いずれも１ｎｓｅｃ以上であることが好ましい。
【００２４】
なお、前記磁気抵抗効果素子の前記記憶層は、非磁性層を介して第１および第２強磁性層が積層された構造を有していても良い。
【００２５】
前記磁場発生機構から発生される磁場は連続した曲線に沿って変化するように構成しても良い。
【００２６】
なお、前記磁気抵抗効果素子は、強磁性トンネル接合素子であっても良い。
【００２７】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して説明する。
【００２８】
（第１実施形態）
本発明の第１実施形態による磁気メモリを、図１乃至図７を参照して説明する。
【００２９】
本実施形態による磁気メモリの構成を図３に示す。この実施形態による磁気メモリは、マトリクス状に配置されたメモリセル２と、複数の書き込み用ビット線ＢＬと、複数の読み出し用ビット線ＢＬＲと、複数の書き込み用ワード線ＷＬと、複数の読み出し用ワード線ＷＬＲと、ビット線駆動回路２１と、ワード線駆動回路２３と、センスアンプ２５とを備えている。メモリセル２は、磁気抵抗効果素子３と、選択トランジスタ６を備えている。各メモリセル２の磁気抵抗効果素子３は、一端が対応する書き込みビット線ＢＬに接続され、他端が選択トランジスタ３のソース・ドレインの一方に接続される。また各メモリセル２の選択トランジスタ６は、対応する読み出し用ワード線ＷＬＲによって選択され、ソース・ドレインの他方が読み出し用ビット線ＢＬＲに接続される。ビット線駆動回路２１は書き込み時に書き込み用ビット線ＢＬに電流を流し、読み出し時に読み出し用ビット線ＢＬＲおよび書き込み用ビット線ＢＬに電圧を印加する。ワード線駆動回路２３は書き込み時に書き込み用ワード線ＷＬに電流を流し、読み出し時に読み出し用ワード線ＷＬＲに所定の電圧を印可することによりこのワード線ＷＬＲに接続された選択トランジスタ６をＯＮさせる。また、センスアンプ２５は、メモリセルに記憶されたデータの読み出し時に、読み出し用ビット線ＢＬＲおよび書き込み用ビット線ＢＬ間に流れる電流を測定する。
【００３０】
本実施形態によるメモリセル２の詳細な構成を図２に示す。このメモリセル２は、対応する書き込みビット線ＢＬと対応する書き込みワード線ＷＬとの交差点に設けられた磁気抵抗効果素子３と、読み出し時に上記磁気抵抗効果素子３を選択するための選択トランジスタ６とを備えている。磁気抵抗効果素子３の一端が対応する書き込みビット線ＢＬに接続され、他端が引き出し電極４および接続プラグ５を介して選択トランジスタ６のソース・ドレインの一方に接続されている。選択トランジスタ６のゲートは読み出し用ワード線ＷＬＲを兼ねている。また、選択トランジスタ６のソース・ドレインの他方には図２には示していない読み出し用ビット線ＢＬＲに接続される。
【００３１】
また、本実施形態に用いられる磁気抵抗効果素子３は、図４に示すように、磁化の方向が固定された、記憶層となる強磁性層３ａ、絶縁層３ｂ、基準層となる強磁性層３ｃが積層された強磁性トンネル接合構造を有している強磁性トンネル接合素子である。なお、磁気抵抗効果素子３として、図５に示すように、２重の強磁性トンネル接合、すなわち記憶層となる強磁性層３ａの両側に絶縁層３ｂ１、３ｂ２を介して基準層となる強磁性層３ｃ１、３ｃ２が積層された２重強磁性トンネル接合構造を有している強磁性トンネル接合素子を用いても良いし、通常の磁気抵抗効果素子を用いても良い。
【００３２】
次に、本実施形態による磁気メモリの記憶層３ａの磁化反転方法を説明する前に、まず、比較的単純なモデルを用いて、磁化容易軸方向を向いている記憶層３ａに磁場を印加したときに発生するトルクについて説明する。
【００３３】
本実施形態に用いられる磁気抵抗効果素子の中で、記憶層となる強磁性層に注目する。この強磁性層は、大きさとして例えば幅が０．１μｍ〜１．０μｍ、長さが０．１μｍ〜３．０μｍ、厚さが１．０ｎｍ〜１０ｎｍである。この程度の大きさの強磁性薄膜では、磁化は大部分が磁化容易軸方向を向いていると考えても良い。従って、強磁性層全体が単一の磁区を形成しており、磁化をひとつのベクトルで表現する単磁区モデルを用いることができる。実際には、強磁性層の材料、構造、形状、磁性で大きく変化する場合もあるが、その場合に対しても、単磁区モデルは基本となるモデルとして扱うことが可能である。
【００３４】
さて、一軸異方性をもつ単磁区モデルの自由エネルギーＥは以下のように表される。
【００３５】
【数１】
【００３６】
次に、本実施形態による磁気メモリの記憶層３ａの磁化反転方法を、図１（ａ）、（ｂ）を参照して説明する。
【００３７】
図１（ａ）は、本実施形態に用いられる磁気抵抗効果素子の記憶層である強磁性層３ａの上面図である。図２で説明したように、記憶層３ａの下側に書き込みワード線ＷＬが配置され、上側に書き込みビット線ＢＬが配置された構成となっている。そして、書き込みワード線ＷＬは記憶層３ａの磁化容易軸方向に配置され、書き込みビット線ＢＬは磁化困難軸方向に配置されている。
【００３８】
記憶層３ａ初期状態では、記憶層３ａの磁化は図１（ａ）に示すように、磁化容易軸方向であってかつ右を向いているとする。本実施形態においては、この記憶層３ａの磁化方向を反転させる印加磁場として、まず、記憶層３ａの上記磁化方向を基準にして第１角度θ１を有する第１磁場Ｈｅｘｔ１を作用させて記憶層３ａの磁化を第１磁場Ｈｅｘｔ１の方向に回転させ、その後に、記憶層３ａの最初の磁化方向（図１（ａ）に示す右方向）を基準にして第２角度θ２を有する第２磁場Ｈｅｘｔ２を作用させ記憶層３ａの磁化を第２磁場Ｈｅｘｔ２の方向に回転させ、その後、第２磁場Ｈｅｘｔ２を零にすることにより、記憶層３ａの磁化を反転させるものである。
【００３９】
このとき、第１角度θ１としては、図６のトルク曲線から分かるように、０度より大きく９０度よりも小さい角度であれば、負のトルク、すなわち図１（ａ）に示す記憶層３ａの磁化が第１磁場Ｈｅｘｔ１に向かって反時計方向に回転するトルクが発生し、９０度よりも大きく１８０度よりも小さい角度で有れば、正のトルク、すなわち記憶層３ａの磁化が第１磁場Ｈｅｘｔ１に向かって時計方向に回転するトルクが発生する。すなわち、第１角度θ１が、０度より大きく９０度よりも小さい角度であっても、９０度よりも大きく１８０度よりも小さい角度であっても、記憶層３ａの磁化を回転させるトルクは発生する。
【００４０】
第１角度θ１が０度より大きく９０度よりも小さい角度の場合は、第１角度θ１が９０度より大きく１８０度よりも小さい角度の場合に比べて、記憶層３ａの磁化の回転角度が小さいので、記憶層３ａの初期ドメインを大きく変形させることなく磁化回転することが可能となる。しかし、第１角度θ１が９０度より大きく１８０度よりも小さい角度の場合は、記憶層３ａの磁化の回転角度が大きいため、磁化の回転に伴い、記憶層３ａの中央部分のドメインとエッジドメインの境界領域付近に新たなドメインウォールが生じやすくなり、安定した磁化反転を行うことができない。そして、ドメインウォールが生じて残留すると、磁気抵抗効果素子のＭＲ比が悪化するという問題が発生する。
したがって、本実施形態においては、安定した磁化反転を行うために、第１角度θ１としては０度より大きく９０度よりも小さい角度が選択される。また、第２磁場Ｈｅｘｔ２を印加するときの記憶層３ａの磁化は、第１磁場Ｈｅｘｔ１と磁気異方性のかねあいで釣り合った位置で安定化しているので、第１磁場Ｈｅｘｔ１と磁気異方性の方向（初期磁化方向）の間にある。このため、第２磁場Ｈｅｘｔ２を印加する場合は、上述したことから、第２角度θ２と記憶層３ａの磁化方向との差が０度より大きく９０度よりも小さい角度が選択される。例えば、第２角度θ２としては、９０度よりも大きく１８０度よりも小さい角度が選択される。なお、図６のトルク曲線から分かるように、トルクが最大になるのは記憶層３ａの磁化方向と印加磁場とのなす角度が４５度以上９０度未満の場合であるので、第１角度θ１としては、４５度以上９０度未満であることが好ましい。
【００４１】
このような第１磁場Ｈｅｘｔ１および第２磁場Ｈｅｘｔ２を発生させるには、ビット線ＢＬおよびワード線ＷＬに図１（ｂ）に示す電流を流せば良い。なお、ビット線ＢＬおよびワード線ＷＬに流れる電流の向きは、図１（ａ）に示す矢印の方向を正とする。図１（ｂ）に示すように、まず、ビット線ＢＬに負の所定電流を流すとともにワード線ＷＬに正の所定電流を流す。すると、上記電流によって発生する電流磁場が合成された上記第１磁場Ｈｅｘｔ１が発生する。その後、ビット線ＢＬの電流の向きを変えて、負の所定電流から正の所定電流に変化させる。すると、ビット線ＢＬおよびワード線ＷＬに流れる上記電流による電流磁場が合成された上記第２磁場Ｈｅｘｔ２が発生する。
【００４２】
図１（ｂ）に示すように、本実施形態においては、ワード線ＷＬに単極パルス、ビット線ＢＬには双極パルスを印加している。この電流パルスパターンにおいて、ワード線とビット線のそれぞれのパルス高さはそれぞれによって発生される磁場が合成されたときの方向を決めており、ワード線ＷＬとビット線ＢＬのパルスのそれぞれの高さをそれぞれＩｗ１、Ｉｂ１とすると、合成磁場の角度θは磁化容易軸からみて関係式
ｔａｎθ＝｜Ｉｗ１｜／｜Ｉｂ１｜
で決められる。これらのパルス高さは同じであっても良く、同じでなくとも良い。
【００４３】
図７は図１（ａ）に示した書き込み電流パターンによる磁化反転の様子を示した特性曲線である。この特性曲線は、ＬＬＧ（Ｌａｎｄａｕ−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ）方程式に基づいて数値計算をしたものである。この計算では、記憶層として、幅が０．４μｍ、長さが０．８μｍ、厚さが３ｎｍのＮｉＦｅ薄膜（Ｍｓ＝８００ｅｍｕ／ｃｍ２、Ｋｕ＝１．０×１０４ｅｒｇ／ｃｍ３）が用いられている。
【００４４】
ここでは、磁化容易軸から４５°方向に初期磁場を３．０ｎｓｅｃの時間だけ印加し、続いて３．０ｎｓｅｃの時間だけ１３５°方向に印加した場合を示しており、印加磁場の大きさが２０、３０、４０Ｏｅの３通りの場合をそれぞれ特性グラフｇ１、ｇ２、ｇ３に示す。この特性グラフから分かるように印加磁場の大きさが２０Ｏｅでは記憶層３ａの磁化が反転せず、印加磁場の大きさが３０Ｏｅ以上では記憶層３ａの磁化が反転している。より詳細に計算すると、磁化反転するのに必要な最小の印加磁場は約２８Ｏｅであった。したがって、本実施形態による磁気メモリの記憶層３ａの磁化を反転させるには、大きさがかなり小さいスイッチング磁場でも良く、このため、少ない電流でも良いことが分かる。
【００４５】
以上説明したように、本実施形態によれば、記憶層３ａの磁化方向を基準にして０度より大きく９０度未満の第１角度を有する第１磁場を作用させ、その後９０度より大きく１８０度以下の第２角度を有する第２磁場を作用させることにより、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。また、スイッチング磁場が小さいため、省電力化を達成することができる。
【００４６】
なお、本実施形態においては、メモリセルが磁気抵抗効果素子と選択トランジスタから構成された磁気メモリであったが、図８に示すように、ダイオード付き単純クロスポイント型のメモリセルであっても良い。すなわち、ワード線ＷＬ上にダイオード８と磁気抵抗効果素子３からなるセルを積層して形成し、磁気抵抗効果素子３上にビット線ＢＬを配置して形成した構成としても良い。この場合、ワード線ＷＬおよびビット線ＢＬは、書き込み時ばかりでなく読み出し時にも用いられる。
【００４７】
（第２実施形態）
次に、本発明の第２実施形態による磁気メモリを図９（ａ）、（ｂ）を参照して説明する。本実施形態の磁気メモリは、書き込みビット線ＢＬに流す電流が異なる以外は、第１実施形態の磁気メモリと同じ構成となっている。図９（ａ）に本実施形態において、書き込みビット線ＢＬおよび書き込みワード線ＷＬに流す電流の波形図を示し、このとき発生する電流磁場による合成磁場を図９（ｂ）に示す。ワード線ＷＬに単パルス、ビット線ＢＬには三角双極パルスを印加したものである。この電流パルスのパターンにおいて、ワード線ＷＬとビット線ＢＬのそれぞれのパルス高さが、それぞれによって発生される磁場が合成されたときの方向を決めており、ワード線ＷＬとビット線ＢＬの電流パルスのそれぞれの高さを｜Ｉｗ１｜、｜Ｉｂ１｜とすると，合成磁場の角度は磁化容易軸からみて関係式
ｔａｎθ＝｜Ｉｗ１｜／｜Ｉｂ１｜
で決められる。これらのパルス高さは同じであっても良く、同じでなくとも良い。ただし、｜Ｉｗ１｜は一定であることが特徴である。
【００４８】
本実施形態においては、図９（ａ）に示す電流パルスがビット線ＢＬおよびワード線ＷＬに印加されるので、図９（ｂ）に示すように、まず、記憶層３ａに第１角度θ１を有する第１磁場Ｈｅｘｔ１を作用させて、記憶層３ａの磁化を第１磁場Ｈｅｘｔ１の方に回転させ、その後、第２角度θ２を有する第２磁場Ｈｅｘｔ２を作用させて記憶層３ａの磁化を第２磁場Ｈｅｘｔ２の方向に回転させた後、第２磁場Ｈｅｘｔ２を零にするものである。ここで、第１実施形態と同様に、安定した磁化反転を行うために、第１角度θ１としては０度より大きく９０度よりも小さい角度が選択され、第２角度θ２としては、９０度よりも大きく１８０度よりも小さい角度が選択される。なお、第１実施形態と同様に、第１角度θ１としては、４５度以上９０度未満であることが好ましい。
【００４９】
また、ビット線ＢＬが負から正に直線的に遷移するので、第１磁場Ｈｅｘｔ１から第２磁場Ｈｅｘｔ２に変化するときに、ビット線ＢＬに流れる電流による電流磁場が零になる磁化困難軸方向に向く磁場Ｈｅｘｔが現れる。そして、第１磁場Ｈｅｘｔ１から第２磁場Ｈｅｘｔ２に変化するときには、ワード線ＷＬに流れる電流は一定であるので、ワード線ＷＬによる電流磁場は一定となる。このため、磁場Ｈｅｘｔ１、Ｈｅｘｔ２、Ｈｅｘｔの磁化困難軸方向の成分は一定となり、図９に示すように、磁場Ｈｅｘｔ１、Ｈｅｘｔ２、Ｈｅｘｔを示す矢印の先端は、破線で示す直線３０に沿って動くことになる。
【００５０】
以上説明したように、本実施形態によれば、記憶層３ａの磁化方向を基準にして０度より大きく９０度未満の第１角度を有する第１磁場を作用させ、その後９０度より大きく１８０度以下の第２角度を有する第２磁場を作用させることにより、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。また、スイッチング磁場が小さいため、省電力化を達成することができる。
【００５１】
（第３実施形態）
次に、本発明の第３実施形態による磁気メモリを図１０を参照して説明する。本実施形態の磁気メモリは、書き込みビット線ＢＬに流す電流が異なる以外は、第１実施形態の磁気メモリと同じ構成となっている。図１０に本実施形態において、書き込みビット線ＢＬおよび書き込みワード線ＷＬに流す電流の波形図を示す。ビット線ＢＬに流れる電流パルスは、その極性を変えるときには１ｎｓｅｃ以上の遷移時間幅をもって値を徐々に変えている。また、図１０の点線で示されているように、ワード線ＷＬの電流パルスが切れた後、しばらくしてビット線ＢＬの電流パルスが切れている。これは、電流パルスにより引き起こされた記憶層３ａの磁化反転を安定的に終了するためである。
【００５２】
なお、本実施形態においても、図１０に示す電流パルスから分かるように、まず、記憶層３ａに第１角度を有する第１磁場を作用させて、記憶層３ａの磁化を第１磁場の方に回転させ、その後、第２角度を有する第２磁場を作用させて記憶層３ａの磁化を第２磁場の方向に回転させた後、第２磁場を零にするものである。ここで、第１実施形態と同様に、安定した磁化反転を行うために、第１角度としては０度より大きく９０度よりも小さい角度が選択され、第２角度としては、９０度よりも大きく１８０度よりも小さい角度が選択される。なお、第１実施形態と同様に、第１角度としては、４５度以上９０度未満であることが好ましい。
【００５３】
以上説明したように、本実施形態によれば、記憶層３ａの磁化方向を基準にして０度より大きく９０度未満の第１角度を有する第１磁場を作用させ、その後９０度より大きく１８０度以下の第２角度を有する第２磁場を作用させることにより、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。また、スイッチング磁場が小さいため、省電力化を達成することができる。
【００５４】
なお、ビット線ＢＬに流れる電流については、ビット線ＢＬに電流パルスが流れてから負極性の極値に到達するまでの遷移時間（以下、立ち上がり時間とも云う）ｔ１（図１１（ａ）参照）、負極性の極値から正極性の極値に到達するまでの遷移時間ｔ２（図１１（ｂ）参照）、正極性の極値から零に到達する遷移時間（立ち下がり時間とも云う）ｔ３（図１１（ｃ）参照）は、１ｎｓｅｃ以上であることが好ましい。
【００５５】
（第４実施形態）
次に、本発明の第４実施形態による磁気メモリを図１２（ａ）、（ｂ）を参照して説明する。本実施形態の磁気メモリは、書き込みビット線ＢＬに流す電流が異なる以外は、第１実施形態の磁気メモリと同じ構成となっている。図１２（ａ）に本実施形態において、書き込みビット線ＢＬおよび書き込みワード線ＷＬに流す電流の波形図を示し、このとき発生する電流磁場による合成磁場を図１２（ｂ）に示す。ワード線ＷＬに単パルス、ビット線ＢＬには三角双極パルスを印加したものである。
【００５６】
この図１２（ａ）に示す電流パルスは、ワード線ＷＬの電流とビット線ＢＬの電流により生成される合成磁場が、その大きさと方向を連続的に変化するように制御された例を示している。特に、ワード線ＷＬの電流とビット線ＢＬの電流の立ち上がり時間ｔ１と立ち下がり時間ｔ３のタイミングをほぼ同時に制御している。この場合に生成される磁場は、図１２（ｂ）に示されている。すなわち、初期磁場としてＨｅｘｔ１で示される斜め方向で磁化容易軸と並行ではない磁場が印加され、ビット線ＢＬの電流の変化とともに合成磁場は大きさを変えるとともに、角度も磁化容易軸に対し垂直方向に変化する。ビット線ＢＬの電流がちょうど零になったところで、合成磁場は磁化容易軸に対し９０度となる。このときの磁場が、図１２（ｂ）のＨｅｘｔで表されている。ビット線ＢＬの電流が更に変化すると、合成磁場も大きさを変えながら角度を変えていき、図１２（ｂ）のＨｅｘｔ２で示される磁場になる。
【００５７】
図１２（ｂ）に示す第１磁場Ｈｅｘｔ１と第２磁場Ｈｅｘｔ２は、磁化容易軸に対して垂直方向を対称軸として対称の関係に設定することが可能である。また、対称に設定しなくともよい。
【００５８】
また別の設定として、図１２（ａ）で示したワード線ＷＬの電流パルスとビット線ＢＬの電流パルスの立下りのタイミングを同時にしなくても良い。
【００５９】
また、図１２（ａ）では三角波を示しているが、実際にはその頂点がある曲率をもつなだらかな曲線で表される、図１３に示すような電流パルスであっても良い。さらに、大きな曲率を持ち、例えば三角関数で近似されるかまたは三角関数で正確に表される電流パルスであっても良い。また、ビット線ＢＬの電流は、ピーク値を取った後、その値を一定の時間だけ保持するようなパターンであっても良い。
【００６０】
本実施形態においては、図１２（ａ）に示す電流パルスがビット線ＢＬおよびワード線ＷＬに印加されるので、図１２（ｂ）に示すように、まず、記憶層３ａに第１角度θ１を有する第１磁場Ｈｅｘｔ１を作用させて、記憶層３ａの磁化を第１磁場Ｈｅｘｔ１の方に回転させ、その後、第２角度θ２を有する第２磁場Ｈｅｘｔ２を作用させて記憶層３ａの磁化を第２磁場Ｈｅｘｔ２の方向に回転させた後、第２磁場Ｈｅｘｔ２を零にするものである。ここで、第１実施形態と同様に、安定した磁化反転を行うために、第１角度θ１としては０度より大きく９０度よりも小さい角度が選択され、第２角度θ２としては、９０度よりも大きく１８０度よりも小さい角度が選択される。なお、第１実施形態と同様に、第１角度θ１としては、４５度以上９０度未満であることが好ましい。
【００６１】
また、ビット線ＢＬが負から正に直線的に遷移するので、第１磁場Ｈｅｘｔ１から第２磁場Ｈｅｘｔ２に変化するときに、ビット線ＢＬに流れる電流による電流磁場が零になる磁化困難軸方向に向く磁場Ｈｅｘｔが現れる。そして、第１磁場Ｈｅｘｔ１から第２磁場Ｈｅｘｔ２に変化するときには、ワード線ＷＬに流れる電流は一定であるので、ワード線ＷＬによる電流磁場は一定となる。このため、磁場Ｈｅｘｔ１、Ｈｅｘｔ２、Ｈｅｘｔの磁化困難軸方向の成分は一定となり、図９に示すように、磁場Ｈｅｘｔ１、Ｈｅｘｔ２、Ｈｅｘｔを示す矢印の先端は、破線で示す直線３０に沿って動くことになる。
【００６２】
以上説明したように、本実施形態によれば、記憶層３ａの磁化方向を基準にして０度より大きく９０度未満の第１角度を有する第１磁場を作用させ、その後９０度より大きく１８０度以下の第２角度を有する第２磁場を作用させることにより、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。また、スイッチング磁場が小さいため、省電力化を達成することができる。
【００６３】
なお、上記第１乃至第４実施形態においては、電流パルスパターンは説明を簡単にするために、ステップ数が１または２の場合のみを記述した。しかし、本発明ではそれに限ることなく、複数ステップを持つことが可能である。この場合には、例えば上記の三角関数パルスを複数ステップをもつ階段パルスの合成として表すことができ、本発明の磁気メモリに用いられるデジタル回路に好適である。
【００６４】
なお、パルスの幅、高さと磁化反転の関係について、文献（Ｐｈｙｓｉｃａｌ ＲｅｖｉｅｗＬｅｔｔｅｒｓ，８１（１９９８），ｐｐ．４５１２）では
【数２】
【００６５】
これらのことから、この関係式によりパルス幅が１ｎｓｅｃより小さくなると磁化反転に必要なパルス高さが急激に大きくなることが示されるので、パルス幅は １ｎｓｅｃ以上であることが好ましい。
【００６６】
図４または図５に示す二重トンネル接合で、大きさが ０．４×１．２μｍ２のものについて、ＢＬにパルス電流を繰り返し流して“０”と“１”を交互に書き込んだときの読み出しの出力電圧をオシログラフに表示したときの一例を図１４に示す。この図１４には２チャンネルの出力が示されており、第１チャネルはパルス幅５ｎｓｅｃ、パルス立ち上がり時間ｔ１と立ち下がり時間ｔ３が共に１ｎｓｅｃ未満、パルス高さ２．５Ｖに対応した出力、第２チャンネルは、パルス幅５ｎｓｅｃ、パルス立ち上がり時間ｔ１と立ち下がり時間ｔ３が共に３ｎｓｅｃ、パルス高さが２．５Ｖに対応した出力を示している。なお、パルス高さが２．５Ｖより高いと、１ｎｓｅｃ未満でも読み出しは可能となるが、昇圧回路が複雑化することになる。
【００６７】
この図１４に示すように、パルスの幅と高さを一定にして、立ち上がり時間ｔ１と立ち下がり時間ｔ２に対する出力の依存性を調べてみると、図１４の第１チャネルに示すようにビット線ＢＬに書き込み電流を流しているにもかかわらず、立ち上がり時間ｔ１および立下り時間ｔ３が共に１ｎｓｅｃ未満では読み出し出力信号に変化が見られない。すなわち、書き込みができていない。一方、立ち上がり時間ｔ１および立下り時間ｔ３を共に３ｎｓｅｃにした場合には、図１４の第２チャネルに示すように、書き込み電流に対応して“０”と“１”の出力電圧変化が正しく見られる。
【００６８】
一般に、正しく書き込みできるために要求される書き込み電流の立ち上がり・立下り時間は、書き込み電流パルス高さに依存する。しかし、例えば、１ｎｓｅｃ以上であれば正しく書き込みができることが、図１４に示されている。よって、書き込み電流パルスについて、立ち上がり時間と立ち下がり時間に実際上は制限があり、１ｎｓｅｃ以上であることが好ましく、３ｎｓｅｃ以上であることがより好ましい。なお、上限値としては、５０ｎｓｅｃ〜１００ｎｓｅｃの範囲にあることが好ましい。
【００６９】
なお、記憶層として、少なくとも二つの強磁性層を含み、それらの間に介在する非磁性層からなる多層膜において、上記の強磁性層の間に反強磁性結合を含むものを用いても良い。この場合、二つの強磁性層は、その磁気モーメントまたは厚さが異なっており、反強磁性的結合により磁化が逆方向を向いている。このため、実効的に互いに磁化が相殺し、記憶層全体としては、磁化容易軸方向に小さな磁化を持った強磁性体と同等と考えることができる。この記憶層のもつ磁化容易軸方向の小さな磁化の向きと逆向きに磁場を印加すると、各強磁性層の磁化は、反強磁性結合を保ったまま反転する。このため、磁力線が閉じていることから反磁場の影響が小さく、記憶層のスイッチング磁場は、各強磁性層の保磁力により決まるので、小さなスイッチング磁場で記憶層の磁化の反転が可能になる。
【００７０】
なお、上記実施形態においては、外部磁場を２段階または連続的に変化させていたが、３段階以上の多段階のステップで変化させるように構成しても良い。この場合は、例えば、第１磁場として記憶層の磁化容易軸に対して３０度の角度をなす磁場を印加し、続いて第２磁場を、上記磁化容易軸に対して７０度、すなわち第１磁場に対して４０度の角度となるように印加し、更に続けて、第３磁場を磁化容易軸から１２０度、すなわち第２磁場から５０度の角度となるように印可する。このように多段階で磁場を印加すると、トルクは最大ではないが、実効的に大きな値を持ちかつ変化の角度が小さいために、磁化の変化が滑らかに起こるようになり、安定した磁化反転をすることができる。なお、上記第１乃至第３磁場の角度は、それぞれ同じ間隔をなしていても良いし、異なっていても良い。また、３段階に磁場を変化させることに限らず、４段階以上のステップで磁場を変化させても良い。この場合、第１磁場の角度は０度より大きく９０度より小さい角度であり、最終段の磁場の角度は９０度より大きく１８０度より小さい角度であれば良い。
【００７１】
【発明の効果】
以上述べたように、本発明によれば、磁気メモリを高集積化しても安定な磁化反転を引き起こすことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気メモリの磁化反転方法を説明する図。
【図２】第１実施形態による磁気メモリのメモリセルの構成を示す断面図。
【図３】第１実施形態による磁気メモリの構成を示すブロック図。
【図４】１重の強磁性トンネル接合を有する強磁性トンネル接合素子の一具体例の構成を示す断面図。
【図５】２重の強磁性トンネル接合を有する強磁性トンネル接合素子の他の具体例の構成を示す断面図。
【図６】記憶層を単磁区モデルで表したときの磁化ベクトルに作用するトルクの特性を示す図。
【図７】記憶層の磁化を反転する磁場の大きさのシミュレーション結果を示す図。
【図８】ダイオード付き単純クロスポイント型のメモリセルを備えた磁気メモリの構成を示すブッロク図。
【図９】本発明の第２実施形態による磁気メモリの磁化反転方法を説明する図。
【図１０】本発明の第３実施形態による磁気メモリの磁化反転方法を説明する図。
【図１１】書き込みビット線に印加される電流パルスの遷移時間を説明する図。
【図１２】本発明の第４実施形態による磁気メモリの磁化反転方法を説明する図。
【図１３】書き込みビット線に印加される電流パルスの他の例を示す図。
【図１４】電流パルスの立ち上がり・立ち下がり時間と、磁気抵抗効果素子の出力電圧との関係を説明する図。
【図１５】微小強磁性体の磁気的構造を説明する図。
【符号の説明】
２ メモリセル
３ 磁気抵抗効果素子
３ａ 記憶層
３ｂ 絶縁層
３ｃ 基準層
４ 引き出し電極
５ 接続プラグ
６ 選択トランジスタ
６ａ、６ｂ ソース・ドレイン領域
２１ ビット線駆動回路
２３ ワード線駆動回路
２５ センスアンプ
ＢＬ 書き込みビット線
ＢＬＲ 読み出しビット線
ＷＬ 書き込みワード線
ＷＬＲ 読み出しワード線
Ｈｅｘｔ１ 第１磁場
Ｈｅｘｔ２ 第２磁場
θ１ 第１角度
θ２ 第２角度
Claims (8)
- 外部磁場に応じて磁化の向きを変える記憶層を有する磁気抵抗効果素子を有しているメモリセルと、
磁場を発生し、前記磁気抵抗効果素子の磁化方向を反転させる場合に、前記記憶層の磁化方向を基準にして０度より大きく９０度より小さい第１角度を有する第１磁場を前記記憶層に作用させ、さらに前記第１角度より大きい第２角度を有する第２磁場を前記記憶層に作用させる磁場発生機構と、
を備えたことを特徴とする磁気メモリ。 - 前記第１角度は４５度以上９０度未満であることを特徴とする請求項１記載の磁気メモリ。
- 前記第２角度は、９０度より大きく１８０度より小さいことを特徴とする請求項１または２記載の磁気メモリ。
- 前記磁場発生機構から発生される前記第１および第２磁場は、前記磁気抵抗効果素子の磁化容易軸方向に配置された第１配線と前記磁気抵抗効果素子の磁化困難軸方向に配置された第２配線に流れる電流によって生じる電流磁場であり、前記第１および第２配線のうちの一方の配線に流れる電流が一定とされ、他方の配線に流れる電流の向きが変化することを特徴とする請求項１乃至３のいずれかに２記載の磁気メモリ。
- 前記磁場発生機構から発生される前記第１および第２磁場は、前記磁気抵抗効果素子の磁化容易軸方向に配置された第１配線と前記磁気抵抗効果素子の磁化困難軸方向に配置された第２配線に流れる電流によって生じる電流磁場であり、前記電流が零から負極性または正極性のうちの一方の極値に到達するまでの遷移時間、前記一方の極値から他方の極値に到達するまでの遷移時間、および前記他方の極値から零に到達するまでの遷移時間は、いずれも１ｎｓｅｃ以上であることを特徴とする請求項１乃至４のいずれかに記載の磁気メモリ。
- 前記磁気抵抗効果素子の前記記憶層は、非磁性層を介して第１および第２強磁性層が積層された構造を有していることを特徴とする請求項１乃至５のいずれかに記載の磁気メモリ。
- 前記磁場発生機構から発生される磁場は連続した曲線に沿って変化することを特徴とする請求項１乃至６のいずれかに記載の磁気メモリ。
- 前記磁気抵抗効果素子は、強磁性トンネル接合素子であることを特徴とする請求項１乃至７のいずれかに記載の磁気メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318958A JP3922998B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318958A JP3922998B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004152449A true JP2004152449A (ja) | 2004-05-27 |
| JP3922998B2 JP3922998B2 (ja) | 2007-05-30 |
Family
ID=32461957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002318958A Expired - Fee Related JP3922998B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3922998B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005038812A1 (ja) * | 2003-09-16 | 2005-04-28 | Nec Corporation | 半導体記憶装置及び半導体記憶装置のデータ書き込み方法 |
| JP2007096092A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | 磁気抵抗効果素子 |
| WO2010140615A1 (ja) * | 2009-06-03 | 2010-12-09 | 株式会社日立製作所 | 半導体記憶装置 |
| CN110208365A (zh) * | 2019-05-31 | 2019-09-06 | 南京航空航天大学 | 一种基于脉冲漏磁信号暂态特征的缺陷量化评估方法 |
-
2002
- 2002-10-31 JP JP2002318958A patent/JP3922998B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005038812A1 (ja) * | 2003-09-16 | 2005-04-28 | Nec Corporation | 半導体記憶装置及び半導体記憶装置のデータ書き込み方法 |
| JPWO2005038812A1 (ja) * | 2003-09-16 | 2007-11-22 | 日本電気株式会社 | 半導体記憶装置及び半導体記憶装置のデータ書き込み方法 |
| JP4655936B2 (ja) * | 2003-09-16 | 2011-03-23 | 日本電気株式会社 | 半導体記憶装置及び半導体記憶装置のデータ書き込み方法 |
| JP2007096092A (ja) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | 磁気抵抗効果素子 |
| JP4594839B2 (ja) * | 2005-09-29 | 2010-12-08 | 株式会社東芝 | 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリの製造方法、及び、磁気ランダムアクセスメモリのデータ書き込み方法 |
| US8349622B2 (en) | 2005-09-29 | 2013-01-08 | Kabushiki Kaisha Toshiba | Magneto-resistive element |
| WO2010140615A1 (ja) * | 2009-06-03 | 2010-12-09 | 株式会社日立製作所 | 半導体記憶装置 |
| US8427864B2 (en) | 2009-06-03 | 2013-04-23 | Hitachi, Ltd. | Semiconductor storage device |
| JP5277312B2 (ja) * | 2009-06-03 | 2013-08-28 | 株式会社日立製作所 | 半導体記憶装置 |
| CN110208365A (zh) * | 2019-05-31 | 2019-09-06 | 南京航空航天大学 | 一种基于脉冲漏磁信号暂态特征的缺陷量化评估方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3922998B2 (ja) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101086911B1 (ko) | 자기저항 효과 소자와 자기 랜덤 액세스 메모리 | |
| US7018725B2 (en) | Magneto-resistance effect element magneto-resistance effect memory cell, MRAM, and method for performing information write to or read from the magneto-resistance effect memory cell | |
| JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
| JP2784439B2 (ja) | 磁気抵抗記憶素子、アレイおよび装置 | |
| JP4380707B2 (ja) | 記憶素子 | |
| US9171601B2 (en) | Scalable magnetic memory cell with reduced write current | |
| US8406041B2 (en) | Scalable magnetic memory cell with reduced write current | |
| US7876595B2 (en) | Magnetic shift register as counter and data storage device | |
| JP4538614B2 (ja) | 磁気抵抗効果素子の設計方法及び磁気ランダムアクセスメモリの設計方法 | |
| JP2003298146A (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| JP2002334972A (ja) | 磁気メモリ装置 | |
| JP2004128067A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2008192916A (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
| JP2008117930A (ja) | 記憶素子、メモリ | |
| TWI422083B (zh) | Magnetic memory lattice and magnetic random access memory | |
| JP4438806B2 (ja) | メモリ | |
| KR20070058364A (ko) | 기억 소자 및 메모리 | |
| US20060028863A1 (en) | Magnetic memory using single domain switching by direct current | |
| JP2001273758A (ja) | 磁気メモリ | |
| JP3922998B2 (ja) | 磁気メモリ | |
| JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2010134986A (ja) | 抵抗変化型メモリデバイス | |
| JP2005223086A (ja) | 磁気記憶素子及びその駆動方法、磁気メモリ | |
| JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
| JP2002353418A (ja) | 磁気抵抗効果素子および磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |