JP4655936B2 - 半導体記憶装置及び半導体記憶装置のデータ書き込み方法 - Google Patents

Description

本発明は、半導体記憶装置及び半導体記憶装置のデータ書き込み方法に関し、特に、トンネル磁気抵抗素子をメモリセルとする半導体記憶装置及び半導体記憶装置のデータ書き込み方法に関する。

近年、携帯電話等の携帯端末の急速な普及により、不揮発、大容量、低電圧動作、低消費電力特性を持つメモリの需要が高まっている。ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：磁気ランダムアクセスメモリ）は、これらの特性を備えたメモリとして研究されている。ＭＲＡＭの記憶素子はトンネル磁気抵抗素子（以下、単に「磁気抵抗素子」という）を備える。磁気抵抗素子としては、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）素子、ＴＭＲ（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）素子が例示される。

図１Ａ及び図１Ｂは、磁気抵抗素子の構造の例を示す断面図である。磁気抵抗素子１２０は、順に固定強磁性層（ピン層）１２３、トンネル絶縁層１２２、および自由強磁性層（フリー層）１２１を積層する構成を有する。ピン層１２３およびフリー層１２１中の矢印は、各層の（自発）磁化の向きを示す。ピン層１２３の磁化の向きは、製造時に固定されている。これに対して、フリー層１２１の磁化の向きは配線の電流の生成する磁場により反転可能である。例えば、磁気抵抗素子１２０の上下に配置されているビット線ＢＬとワード線ＷＬに流れる電流の生成する磁場により反転することができる。

磁気抵抗素子１２０には、その磁化の向きによって、記憶されるデータとして“１”または“０”が割り当てられる。ピン層１２３とフリー層１２１の磁化の相対方向が平行な時（図１Ａでの“０”）は電気抵抗が小さい。一方、その磁化の向きが反平行な時（図１Ｂでの“１”）は電気抵抗が大きい。従って、その電気抵抗の差を検出することにより、記憶素子としての磁気抵抗素子１２０のデータ（状態）を読み出すことが可能である。

磁気抵抗素子１２０に対する情報の書き込みは、以下のようにして行う。
図２Ａは、ＭＲＡＭ中の磁気抵抗素子１２０及びその周辺を示す概略図である。メモリセル１０２は、磁気抵抗素子１２０と、その上方において縦方向に延びるビット線ＢＬ１０５と、その下方において横方向に延びるワード線ＷＬ１０３とを含む。ビット線１０５とワード線１０３にそれぞれ電流ＩＢＬ，ＩＷＬが流れた時、それぞれの電流が生成する磁場ＨＸ、ＨＹの組み合わせが所定の条件を満たした時、フリー層１２１の磁化方向が反転される。

図２Ｂは、アステロイドカーブを示すグラフである。縦軸は電流ＩＷＬ、横軸は電流ＩＢＬを示す。このアステロイドカーブは、フリー層１２１の磁化反転に必要な最低磁場を生成するのに必要な電流の組み合わせを示す。アステロイドカーブの外側（“Ｒｅｖｅｒｓａｌ”領域）となる電流に対応する磁場を印加すれば、選択されたメモリセルに対して書き込みを行うことができる。つまり、その磁化の向きを反転させることにより、“０”または“１”のデータの書込を行うことができる。一方、アステロイドカーブの内側（“Ｒｅｔｅｎｔｉｏｎ”領域）となる電流に対応する磁場が印加されても磁化反転は起きない。

図３は、メモリセルを用いた従来のＭＲＡＭを示すブロック図である。従来のＭＲＡＭは、メモリセルアレイ１０１、複数の書き込みワード線１０３、複数の読み出しワード線１０４、複数のビット線１０５、Ｘ側セレクタ１０８、Ｘ側電流源回路１０９、Ｘ側終端回路１１０、Ｙ側セレクタ１１１、Ｙ側電流源回路１１２、読み出し電流負荷回路１１３、Ｙ側電流終端回路１１４及びセンスアンプ１１５を具備する。

メモリセルアレイ１０１は、メモリセル１０２が行列に配列されている。Ｘ側セレクタ１０８は、Ｘ軸方向（ワード線方向）に延設されている複数の読み出しワード線１０４及び複数の書き込みワード線１０３から、読み出し動作時には所望の選択読み出しワード線１０４ｓを、書き込み動作時には所望の選択書き込みワード線１０３ｓを選択する。Ｘ側電流源回路１０９は、データ書き込み動作時に、定電流を供給する定電流源である。Ｘ側電流源終端回路１１０は、複数の書き込みワード線１０３を終端する。Ｙ側セレクタ１１１は、Ｙ軸方向（ビット線方向）に延設されている複数の読み出しビット線１０５から、所望の選択ビット線１０５ｓを選択する。読み出し電流負荷回路１１３は、データ読み出し時に、選択されたメモリセル１０２（以下，選択セル１０２ｓ）とリファレンスセル用のメモリセル１０２ｒとに所定の電流を供給する定電流源である。Ｙ側電流終端回路１１４は、複数のビット線１０５を終端する。センスアンプ１１５は、リファレンス用のメモリセル１０２ｒにつながるリファレンス用のビット線１０５ｒの電圧と、選択セル１０２ｓにつながるビット線１０５の電圧との差に基づいて、選択セル１０２ｓのデータを出力する。

メモリセル１０２は、読み出しワード線１０４及び書き込みワード線１０３と、ビット線１０５との交点に対応して設けられている。メモリセル１０２は、メモリセル１０２の選択時に同時にＯＮとなるＭＯＳトランジスタ１０６と、磁気抵抗素子１０７とを含み、それらが直列に接続されている。磁気抵抗素子１０７は、データが“１”と“０”とで実効的な抵抗値が変わる（ＲとＲ＋ΔＲ）ので、可変抵抗器で示している。

メモリセル１０２からのデータの読み出しは、以下のようにして行う。すなわち、Ｘ側セレクタ１０８で選択された選択読み出しワード線１０４ｓと、Ｙ側セレクタで選択された選択ビット線１０５ｓとの交点に対応する選択セル１０２ｓの磁気抵抗素子１０７に対して、読み出し電流負荷回路１１３により定電流が供給される。それにより、選択ビット線１０５ｓが、磁気抵抗素子１０７のフリー層１２１の状態（磁気抵抗素子１０７の抵抗値）に対応した大きさを有する電圧となる。一方、ビット線１０５ｒと選択読み出しワード線１０４ｓとで選択されるリファレンス用のメモリセル１０２ｒに対しても、同様に定電流が供給され、ビット線１０５ｒが、所定のリファレンス電圧となる。そして、センスアンプ１１５は，両電圧の大きさを比較し、例えば、選択ビット線１０５ｓの電圧がリファレンス電圧よりも大きければ，選択セル１０２ｓのデータは“１”、小さければ“０”と判定する。

メモリセル１０２へのデータの書き込みは、以下のようにして行う。すなわち、Ｘ側セレクタ１０８で選択された選択書き込みワード線１０３ｓと、Ｙ側セレクタで選択された選択ビット線１０５ｓとの交点に対応する選択セル１０２ｓの磁気抵抗素子１０７に対して、磁界ＨＹと磁界ＨＸとが発生し、合成磁界Ｈ０を生成する。ただし、磁界ＨＹは、選択書き込みワード線１０３ｓに、Ｘ側電流原回路１０９により電流が流れることにより発生する。磁界ＨＸは，選択ビット線１０５ｓに、Ｙ側電流源回路１１２により書き込むデータに対応した向きを有する電流が流れることにより発生する。磁気抵抗素子１０７は、合成磁場Ｈ０を受け、書き込むデータに対応するように自発磁化の方向を反転する。

上記の書き込み動作について、更に説明する。
図４Ａは、書き込み動作に関するタイミングチャートを示すグラフである。各グラフは、上から、選択ワード線１０３ｓを流れる電流ＩＷＬ、選択ビット線１０５ｓを流れる電流ＩＢＬ、電流ＩＢＬにより発生する磁界ＨＸによる磁化（容易軸方向磁化）ＭＸ、電流ＩＷＬにより発生する磁界ＨＹによる磁化（困難軸方向磁化）ＭＹ、書き込むデータＤＡＴＡである。横軸は、時間である。

当初、メモリセルの状態は“０”（容易軸方向磁化ＭＸ＝−１）であったとする。その場合、時刻ｔ＝ｔ０において、選択ワード線１０３ｓに電流ＩＸ、選択ビット線１０５ｓに電流ＩＹを流す。選択セル１０２ｓの磁化は、印加磁場方向に向けて回転を開始する。そして、困難軸方向磁化ＭＹは最大値を取った後ゼロに、容易軸方向磁化Ｍｘは０を経て＋１に達する。つまり、時刻ｔ＝ｔ１において磁化反転が完了し、セルに情報“１”が書き込まれたことになる。
逆にメモリセルの状態が“１”（容易軸方向磁化ＭＸ＝１）であったとする。その場合、時刻ｔ＝ｔ２において、選択ワード線１０３ｓに電流ＩＸ、選択ビット線１０５ｓに電流−ＩＹを流す。そして、上述とは逆に時刻ｔ＝ｔ３において“０”が書き込まれる。

図４Ｂは、図４Ａのタイミングチャートにおける磁気抵抗素子１２０の磁化の方向の変化を模式的に示す図である。矢印が磁化の方向を示す。上の図がｔ＝ｔ０、次の図がｔ＝ｔ０＋Δｔ、下の図がｔ＝ｔ１における磁気抵抗素子１２０の磁化の方向である。

ところが、一般的なＭＲＡＭの場合、図３が示すように、選択ビット線１０５ｓと選択ワード線１０３ｓには非選択セル１０２が多数接続されている。そのため、配線（選択ビット線１０５ｓと選択ワード線１０３ｓ）に電流が流れると、非選択セル１０２は擾乱磁場を受けることになる。従って、書き込み電流として利用できるＩＸ（電流ＩＷＬ）、ＩＹ（電流ＩＢＬ）の組み合わせ範囲（書き込みマージン）は、狭く、正確性が要求される。以下でこれを説明する。

ＭＲＡＭのように非常に複数のメモリセルを用いる場合、各メモリセルの磁気抵抗素子の磁気特性にはバラツキがある。
図５は、複数のメモリセルのアステロイドカーブを重ねたグラフを示す図である。アステロイドカーブを重ねると、図５のような曲線ＳＡと曲線ＳＢとで挟まれた太い幅を有するアステロイドカーブになる。ただし、曲線ＳＡは、フリー層の磁化反転に必要な最低磁場を生成するのに必要な電流の大きさが、複数のメモリセルの中で最大なアステロイドカーブである（各切片は、ＩＸ（ｍａｘ）、ＩＹ（ｍａｘ））。曲線ＳＢは、フリー層の磁化反転に必要な最低磁場を生成するのに必要な電流の大きさが、複数のメモリセルの中で最小なアステロイドカーブである（各切片は、ＩＸ（ｍｉｎ）、ＩＹ（ｍｉｎ））。他の複数のメモリセルのアステロイドカーブは、曲線ＳＡ及びＳＢの間に入る。

書き込み電流（ＩＸ、ＩＹ）は、選択セル１０２ｓに書き込みができるように、選択セル１０２ｓに対しては曲線ＳＡの上方の値（図２Ｂにおける曲線ＳＡの“Ｒｅｖｅｒｓａｌ”領域）でなければならない。加えて、非選択セル１０２に書き込みを行わないように、非選択セル１０２に対しては曲線ＳＢの各切片（ＩＸ（ｍｉｎ），ＩＹ（ｍｉｎ））以下の値（図２Ｂにおける曲線ＳＢの“Ｒｅｔｅｎｔｉｏｎ”領域）でなければならない。このため、書き込み電流として許される領域は、図５の選択書き込み領域Ｐ０となる。各メモリセル間の磁気特性のバラツキが大きいと、この領域は非常に小さくなるか、最悪の場合、消滅する。
従って、選択的に書き込み動作を行なうためには、書き込み電流値の正確かつデリケートな調整が必要である。また、上記曲線ＳＡと曲線ＳＢとで挟まれたアステロイドカーブは、メモリセルの規模が大きくなるに従って、その幅が増大する傾向があるため、書き込み電流の制限はさらに厳しくなる。

そのため、選択されたメモリセルにデータの書き込みを行なう時、他のメモリセルに対して影響の小さい技術が望まれている。メモリセルアレイの中からひとつのメモリセルを選択する際、選択性が高いメモリセルの構成が求められている。磁気抵抗素子を用いた不揮発性メモリを高歩留まりで製造することが可能な技術が望まれている。そして、磁気抵抗素子を用いた不揮発メモリを安価で製造する技術が望まれている。

米国特許出願６，３５１，４０９号公報にＭＲＡＭ書き込み装置及び方法の技術が開示されている。この技術のＭＲＡＭ書き込み装置は、ＭＲＡＭセル、困難軸書き込み線、容易軸書き込み線を備える。ＭＲＡＭセルは、対応する共振周波数の強磁性共振を有する磁性材料のフリー層を備える。困難軸書き込み線は、磁性材料のフリー層と磁気的にやり取りする位置にある。容易軸書き込み線は、磁性材料のフリー層と磁気的にやり取りする位置にある。困難軸書き込み線及び容易軸書き込み線のいずれか一方は、対応する共振周波数を含む書き込み信号を受け取るように結合されている。

すなわち、この公報によれば、この技術は、フリー層の物質の強磁性共振に関連する共振周波数の成分を有する書き込み電流を用いることにより、書き込み動作に要求されるエネルギー（電流）を減らすことができるほか、ＭＲＡＭセルの選択性をあげることができる。ただし、強磁性共振に関連する共振周波数は、材料及びその製造方法、製造状態に依存して変動する。従って、この技術を多くのＭＲＡＭセルを含むＭＲＡＭに適用する場合、全てのＭＲＡＭセルの共振周波数を等しく揃える必要がある。

特表２００２−５１７０８３号公報にＭＲＡＭメモリ装置及びこのようなメモリ装置におけるデジタル情報の読取／書込を行うための方法の技術が開示されている。この技術のデジタルメモリユニット装置においてデジタル情報の読取／書込を行うための方法は、二つの磁性層のうちの一つにおいて磁−化の相対的な方向を変化させることによりデジタルメモリユニット装置においてデジタル情報の読取／書込を行う方法である。そのメモリユニット装置は第１および第２磁性層を有する。デジタル情報を記憶するための該層の磁化は互いに平行または逆平行に向けられている。そのメモリユニットは、さらに第１および第２磁性層の間の中間層および読取および書込電流を通すための少なくとも２つの互いに交差する配線を有している。そして、その方法は以下の工程を有する。すなわち、その少なくとも２つの互いに交差する配線に電流及び／又は電流パルスが印加され、その電流パルスのパルス持続が１０ｎｓより短いことを特徴とする工程と、その配線の交差領域においてその磁化容易方向に対して角度θをなして磁界が形成され、その結果磁化の相対的な方向が変化され、磁化が平行な方向から逆平行な方向に完全かつ確実に切り替えられる工程とを有する。その電流が前記軽い磁化に対して垂直に磁界を作り出す配線に印加される電流パルスが両極性パルスであり、他方の配線には静電気または電流パルスが印加されていても良い。

この公報によれば、この技術においても、共振現象を利用してメモリ装置の書込みを行う。その際、選択セルは共振モード、半選択セルは非共振モードであるために、選択率が上がる。共振現象を起こさせるためのバリエーションとして、両極性パルス、単極性パルスなどを用いる。この場合も、この技術を多くのＭＲＡＭセルを含むＭＲＡＭに適用する際、全てのＭＲＡＭセルの共振周波数を等しく揃える必要がある。

特開２００２−３５８７７５号公報に磁気メモリ装置の技術が開示されている。この技術の磁気メモリ装置は、記憶素子と第一書き込み線と第二書き込み線とを備える。ただし、記憶素子は、磁気抵抗効果型である。第一書き込み線は、当該記憶素子の磁化容易軸方向に磁界を誘起する。第二書き込み線は、前記記憶素子の磁化困難軸方向に磁界を誘起する。前記第一書き込み線および前記第二書き込み線は、発生する電流磁界により前記記憶素子の磁化方向を反転させる。前記記憶素子の磁化方向を反転させるときの前記第一書き込み線における電流パルスの持続時間ｔＢＬと、前記第二書き込み線における電流パルスの持続時間ｔＷＬと、両者の時間差ｔｈｏｌｄとが、ｔＢＬ＝ｔＷＬ＋ｔｈｏｌｄ（ただしｔｈｏｌｄ＞０）の関係を満たすように構成される。

すなわち、この公報によれば、この技術は、ビット線及びワード線の書き込み電流を同時に流した後、ある時点でいずれか一方の書き込み電流を停止する。それにより、停止した方の書き込み電流の電力が節約され、磁気メモリ装置での消費電力を低減する。この場合、ビット線及びワード線の書き込み電流は、いずれも一方向にのみ流れる。そして、書き込み電流がビット線及びワード線のいずれか一方しか流れない時間がある。

特開２００２−１９７８５１号公報に磁気ランダムアクセスメモリの技術が開示されている。この技術の磁気ランダムアクセスメモリは、ライトワード線と、ビット線と、磁気抵抗素子と、ドライバとを具備する。ビット線は、ライトワード線に交差する。磁気抵抗素子は、ライトワード線とビット線の交点に配置され、ライトワード線に流れる電流及びビット線に流れる電流により発生する磁場により変化する磁化の向きによりデータを記憶する。ドライバは、ライトワード線に一方向に向かう電流を流して磁気抵抗素子にデータを記憶させた後に、ライトワード線に一方向に対して逆方向に向かう電流を流す。

特開２００３−９１９８７号公報に磁気メモリ装置及びその記録制御方法の技術が開示されている。この技術の磁気メモリ装置は、磁気抵抗効果型の記憶素子を具備するとともに、当該記憶素子の記憶領域に係る磁化方向の変化を利用して情報記憶を行えるように構成された磁気メモリ装置である。上記した記憶領域の磁化困難軸方向に記録用補助磁界を発生させるための配線に対して、磁界発生のために流す電流及びその向きを制御する制御手段を設けるとともに、当該電流の向きが一方向に固定しないように制御される。

上記の特開２００２−１９７８５１号公報や特開２００３−９１９８７号公報によれば、これらの技術は、ワード線やビット線に一方向の電流を流しつづけた場合に発生するエレクトロンマイグレーションによる配線の断線のような配線の劣化を防止する。

特開２００２−５６６６６号公報に、磁性薄膜メモリ、記録方法および再生方法の技術が開示されている。この技術の磁性薄膜メモリは、磁性体の磁化の方向によって情報を記憶する磁性薄膜メモリである。少なくとも１つのメモリセルが、少なくとも１つの横方向配線と少なくとも１つの縦方向配線とからなる単純マトリクス構造の電極配線に接続された構成である。ただし、少なくとも１つのメモリセルは、少なくとも１つの薄膜磁性体素子と少なくとも１つのバリスタ素子とが直列接続されている。その前記薄膜磁性体素子は、第１の磁性層と該第１の磁性層よりも保磁力の小さい第２の磁性層とで絶縁層を挟んでいる。前記第２の磁性層の磁化の方向で前記情報を記憶する。この公報によれば、この技術は、バリスタ素子により所望しないメモリセルに誤って情報が書き込まれることを防止する。

特開２００２−１７０３７５号公報に、強磁性体不揮発性記憶素子ならびにその情報再生方法の技術が開示されている。この技術の強磁性体不揮発性記憶素子は、磁気抵抗素子と、ビット線と、センスアンプと、ノイズ除去手段とを有する。磁気抵抗素子は、第１の強磁性体膜と該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜とを有し、前記第１の強磁性体膜の磁化の向きに応じて１ビットの情報が記憶される。ビット線は、前記磁気抵抗素子の一端が接続され、所定の電流が供給される。センスアンプは、前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較する。ノイズ除去手段は、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際の前記ビット線に生じるノイズを除去する。この公報によれば、この技術は、電磁誘導によるノイズがセンスアンプに入ることを防止する。

特開２００２−２１６４６７号公報に、トンネル磁気抵抗素子を利用した半導体記憶装置の技術が開示されている。複数のワード線と、複数のビット線と、複数のセルアレイと、第１手段と、第２手段と、第３手段と、第４手段とを備える。複数のビット線は、各々が前記複数のワード線と交差する。複数のセルアレイは、各々が前記複数のワード線と前記複数のビット線の交点の各々において各ワード線と各ビット線との間に接続される複数のトンネル磁気抵抗素子を備える。第１手段は、読み出し時に、読み出しの対象となるトンネル磁気抵抗素子が接続されるワード線である読み出しワード線を第１の電位の電圧源に接続する。第２手段は、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が接続されるビット線である読み出しビット線を前記第１の電位とは異なる第２の電位を入力電位として有するセンスアンプの入力に接続する。第３手段は、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が属するセルアレイのワード線であって前記読み出しワード線以外のものをフローティング状態にする。第４手段は、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が属するセルアレイのビット線であって前記読み出しビット線以外のものをフローティング状態にする。この公報によれば、この技術は、接地ノイズによるノイズ電流がセンスアンプに流れることを防止する。

特開２００３−１３３５３０号公報に、ＭＲＡＭ及びＭＲＡＭの書き込み方法の技術が開示されている。この技術のＭＲＡＭは、第１手段と第２手段とを少なくとも有する。第１手段は、メモリセルを構成する磁性層の厚さ方向に電流を流し、該磁性層の磁化反転を補助する。第２手段は、前記メモリセル近傍に設けた配線に流れる電流により誘起される磁場を用いて、前記メモリセルの前記磁性層を磁化反転させる。この公報によれば、この技術は、ＭＲＡＭの書き込みにおいて、書き込み電流マージンを大きくすることができる。

本発明の目的は、選択されたメモリセルにデータを書き込む時、残りのメモリセルに対する影響を低減できる半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

また、本発明の他の目的は、メモリセルにデータを書き込む時、書き込み用の電流のマージンをより大きくすることが可能な半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

本発明の更に他の目的は、メモリセルアレイの中からメモリセルを選択する時、選択性が高い半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

本発明の別の目的は、高歩留まりで製造することが可能な半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

本発明の更に別の目的は、製造コストを抑制し、安価で製造することが可能な半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

従って、上記課題を解決するために、本発明の半導体記憶装置は、磁気記憶素子と磁界発生部とを具備する。磁気記憶素子は、自発磁化の磁化方向に対応させてデータを記憶する。磁界発生部は、磁気記憶素子へのデータ書き込み動作において、磁気記憶素子の近傍に、第１方向の第１磁界を発生した後、記憶されるデータに対応する磁化方向にその自発磁化を向かせるようにその第１方向とは異なる第２方向の第２磁界を発生する。
データの書き込み動作時に磁気記憶素子へ２回に分けて磁界を印加するので、１回当たりの磁界が小さくて済む。それにより、周辺の素子等に与える磁界の影響が抑制される。

上記の半導体記憶装置において、その第１磁界をかける時間は、その自発磁化を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い。
第１磁界をかける時間を所定の時間確保することで、磁気記憶素子の自発磁化に確実に第１磁界のエネルギーを伝達できる。

上記の半導体記憶装置において、その第２磁界をかける時間は、その半周期よりも長い。
第２磁界をかける時間を所定の時間確保することで、磁気記憶素子の自発磁化に確実に第２磁界のエネルギーを伝達できる。

上記の半導体記憶装置において、その第１磁界からその第２磁界への切り替え時間は、その自発磁化を有する磁性物質の強磁性共振の共振周波数での半周期よりも短い。
切り替え時間を所定の時間以下にすることで、第１磁界と第２磁界とを組み合わせる効果を磁気記憶素子の自発磁化に確実に伝達できる。

上記の半導体記憶装置において、その切り替わり時間は、１ｎｓｅｃ以下である。
切り替え時間として１ｎｓｅｃ以下にすることで、第１磁界と第２磁界とを組み合わせる効果を磁気記憶素子の自発磁化に確実に伝達できる。

上記の半導体記憶装置において、磁気記憶素子は、磁気抵抗素子であり、その第１磁界及びその第２磁界は、磁気抵抗素子の磁化困難軸方向の磁界と磁気抵抗素子の磁化容易軸方向の磁界とにより発生する。
磁化困難軸方向の磁界と磁化容易軸方向の磁界との磁界を組み合わせて第１磁界及びその第２磁界を発生させることで、各磁界の大きさを制御を容易に行うことができる。

上記の半導体記憶装置において、磁界発生部は、第１配線と第２配線とを備える。第１配線は、磁気記憶素子の近傍を通り、第３方向へ延びる。第２配線は、磁気記憶素子の近傍を通り、第３方向と実質的に直角な第４方向へ延びる。第１配線は、そのデータ書き込み動作において、第１電流を流した後、書き込まれるデータに対応してその第１電流とは逆方向に第２電流を流す。第２配線は、データ書き込み動作において、書き込まれるデータに対応して第３電流を流す。その第１磁界は、第１電流と第３電流とに基づいて発生する磁界である。その第２磁界は、第２電流と第３電流とに基づいて発生する磁界である。
互いに交差する第１配線と第２配線とを流れる電流により、第１磁界及び第２磁界の制御を容易に行うことができる。データの書き込み動作時に、磁気記憶素子へ２回に分けて、書き込み電流を用いて磁界を印加するので、１回当たりの書き込み電流が小さくて済む。それにより、書き込みマージンを大きく拡大することができ、周辺の素子等に与える磁界の影響が抑制される。

上記の半導体記憶装置において、
第１配線は、第１補助配線と第２補助配線とを含む。第１補助配線は、そのデータ書き込み動作において、第１電流を流す。第２補助配線は、そのデータ書き込み動作において、第２電流を流す。
互いに逆方向の第１電流と第２電流とを別の配線で流すので、電流の切り替え時間を非常に短くすることが可能となる。

上記の半導体記憶装置において、第１電流及び第２電流は、基準電流値未満の大きさである。その基準電流値は、第１配線及び第２配線にそれぞれ一方向にだけ電流を流して磁気記憶素子の磁化方向を反転させる場合における、第１配線に流す最小の電流である。
すなわち、基準電流値は、書き込み動作を１回の磁界印加で行う従来の方式の電流値である。すなわち、図４ＡおけるＩＸである。本発明では、第１電流及び第２電流は、その基準電流値に比較していずれも小さくすることが出来る。それにより、書き込みマージンを大きく拡大することができ、周辺の素子等に与える磁界の影響が抑制される。

上記の半導体記憶装置において、データ書き込み動作では、第１電流ＩＷＬ１と、第２電流ＩＷＬ２とは、下式（１）に示す関係にある。
｜ＩＷＬ１｜≠｜ＩＷＬ２｜ （１）

上記の半導体記憶装置において、データ書き込み動作では、第１電流ＩＷＬ１と、第２電流ＩＷＬ２とは、下式（２）に示す関係にある。
｜ＩＷＬ１｜＞｜ＩＷＬ２｜ （２）

上記の半導体記憶装置において、磁気記憶素子の容易磁化軸が第１配線に対して傾いている場合、データ書き込み動作において、第１電流ＩＷＬ１と、第２電流ＩＷＬ２とは、下式（３）に示す関係にある。
｜ＩＷＬ１｜＝｜ＩＷＬ２｜ （３）

上記の半導体記憶装置において、データ書き込み動作において、第１電流を流す時間Δｔｗ１と、第２電流を流す時間Δｔｗ２とは、下式（４）に示す関係にある。
Δｔｗ１≠Δｔｗ２ （４）

上記の半導体記憶装置において、データ書き込み動作では、その時間Δｔｗ１と、その時間Δｔｗ２とは、下式（５）に示す関係にある。
Δｔｗ１＜Δｔｗ２ （５）

上記の半導体記憶装置において、データ書き込み動作では、その時間Δｔｗ１と、その時間Δｔｗ２と、その第３電流（ＩＹ）を流す時間Δｔｗ３とは、下式（６）に示す関係にある。
Δｔｗ３＝Δｔｗ１＋Δｔｗ２ （６）

上記の半導体記憶装置は、第１配線、第２配線、及び、磁気記憶素子は、それぞれ複数ある。複数の磁気記憶素子は、複数の第１配線と複数の第２配線とが交差する位置のそれぞれに対応して設けられる。磁界発生部は、複数の第１配線から選択された選択第１配線に流す電流を制御する電流制御部を更に備える。複数の磁気記憶素子の各々は、記憶されるデータに応じて磁化方向が反転される自発磁化を有する磁気抵抗素子を備える。複数の第２配線から選択された選択第２配線と選択第１配線とで選択される選択素子へのデータ書き込み動作において、選択第２配線に第３電流が流れるとき、電流制御部は、選択第１配線に第１電流を流した後、第２電流を流す。
本発明は、互いに交差する複数の第１配線及び複数の第２配線と複数の磁気記憶素子とを有するＭＲＡＭに例示される記憶装置に適用されることが好ましい。複数の磁気記憶素子の製造上のばらつきの影響を受けることなく、書き込みマージンを大きく拡大することができ、周辺の素子等に与える磁界の影響が抑制される。

上記の半導体装置において、第３電流が流れるとき選択第２配線は、磁気抵抗素子の磁化容易軸方向の磁界を磁気抵抗素子へ及ぼす。第１電流及び第２電流が流れるとき選択第１配線は、磁気抵抗素子の磁化困難軸方向の磁界を磁気抵抗素子へ及ぼす。

上記課題を解決するために、本発明の半導体記憶装置は、磁気記憶素子の自発磁化の磁化方向に対応させて磁気記憶素子へデータを記憶する半導体記憶装置であって、磁気記憶素子の近傍に、第１方向の磁界を発生した後、記憶されるデータに対応する方向にその磁化方向が向くようにその第１方向とは異なる第２方向の磁界を発生する磁気発生部を具備する。

上記課題を解決するために、本発明の半導体記憶装置のデータ書き込み方法は、（ａ）自発磁化の磁化方向に対応させてデータを記憶する磁気記憶素子の近傍に、第１方向の第１磁界を発生するステップと、（ｂ）その磁化方向を記憶されるデータに対応する方向に向かせるようにその第１方向とは異なる第２方向の第２磁界を発生するステップとを具備する。

上記の半導体記憶装置のデータ書き込み方法において、その第１磁界をかける時間及びその第２磁界をかける時間は、磁気記憶素子の自発磁化を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い。

上記の半導体記憶装置のデータ書き込み方法において、その第１方向からその第２方向へ磁界の切り替え時間は、磁気記憶素子の自発磁化を有する磁性物質の強磁性共振の共振周波数での半周期よりも短い。

上記の半導体記憶装置のデータ書き込み方法において、磁気記憶素子は、磁気抵抗素子である。その第１磁界及びその第２磁界は、磁気抵抗素子の磁化困難軸方向の磁界と磁気抵抗素子の磁化容易軸方向の磁界とにより発生する。

本発明によれば、選択された磁気記憶素子（磁気抵抗素子）の書き込み電流を低減させることが可能となる。すなわち、書きこみマージンを大きくすることができる。それにより、他のメモリセルに対する影響が抑制され、誤書きこみの確率を大幅に低減することが可能になる。

図１Ａは、磁気抵抗素子の構造の例を示す断面図である。 図１Ｂは、磁気抵抗素子の構造の例を示す断面図である。 図２Ａは、ＭＲＡＭ中の磁気抵抗素子素子及びその周辺を示す概略図である。 図２Ｂは、アステロイドカーブを示すグラフである。 図３は、メモリセルを用いた従来のＭＲＡＭを示すブロック図である。 図４Ａは、書き込み動作に関するタイミングチャートを示すグラフである。 図４Ｂは、図４Ａのタイミングチャートにおける磁気抵抗素子の磁化の方向の変化を模式的に示す図である。 図５は、複数のメモリセルのアステロイドカーブを重ねたグラフを示す図である。 図６は、本発明のＭＲＡＭの概要を示すブロック図である。 図７Ａは、本発明のＭＲＡＭの実施の形態における動作の概要を示すタイミングチャートである。 図７Ｂは、図７Ａの各時刻における磁化の向きを示す図である。 図８Ａは、本発明の書き込み方法の原理の概略を説明する図である。 図８Ｂは、本発明の書き込み方法の原理の概略を説明する図である。 図９は、図７Ａの書き込みワード線の電流とビット線の電流の詳細を示すグラフである。 図１０は、複数のメモリセルのアステロイドカーブを重ねたグラフを示す図である。 図１１は、本発明の磁気ランダムアクセスメモリの第１の実施の形態の構成を示すブロック図である。 図１２は、ＷＣＤ反転回路の一例を示す回路図である。 図１３は、本発明のＭＲＡＭの第１の実施の形態の動作を示すタイミングチャートである。 図１４は、本発明の磁気ランダムアクセスメモリの第２の実施の形態の構成を示すブロック図である。 図１５は、Ｘ側電流値選択回路を示す回路図である。 図１６は、ＷＣＤセレクタを示す回路図である。 図１７は、本発明の磁気ランダムアクセスメモリの第３の実施の形態の構成を示すブロック図（半分）である。 図１７は、本発明の磁気ランダムアクセスメモリの第３の実施の形態の構成を示すブロック図（他の半分）である。 図１８は、第３の実施の形態におけるメモリセルの近傍での断面図である。 図１９は、本発明のＭＲＡＭの第３の実施の形態の（書き込み）動作を示すタイミングチャートである。

本発明の半導体記憶装置の実施の形態について、本発明を磁気ランダムアクセスメモリ（以下、「ＭＲＡＭ」と記す）に適用した例に基づいて、添付図面を参照して説明する。

まず、本発明を適用したＭＲＡＭの概要について説明する。本発明のＭＲＡＭは、書き込み期間中において、磁気抵抗素子の磁化困難軸方向に印加される磁場ＨＹを、任意のタイミング・大きさに反転させる回路を有する。特に、書き込みサイクルにおいて、磁化困難軸方向磁場ＨＹを生成する電流の方向を、サイクルの初期に一時的に逆方向にすることにより、磁場ＨＹを反転する。それにより、選択セルの磁化を反転させる磁化反転電流を低減化することが出来る。

ここで、印加磁場（磁場ＨＹ）の反転は、書き込み電流（磁場ＨＹを生成する電流）の逆転によって引き起こすことを前提にしている。以下では、従来通りの反転していない磁場ＨＹを生成する電流を順方向の電流、反転した磁場ＨＹを生成する電流を逆方向の電流と記す。電流の逆転と磁化の反転とは異なるタイミングである。

図６は、本発明のＭＲＡＭの概要を示すブロック図の一例である。メモリセルアレイ１、Ｘ側セレクタ８、Ｘ側電流源回路９、Ｘ側電流終端回路１０、Ｙ側セレクタ１１、Ｙ側電流源回路１２、Ｙ側電流終端回路１４、センスアンプ１５、コントローラ５０を具備する。

書き込み動作時、メモリセルアレイ１において、Ｘ側セレクタ８（デコーダの機能を含む）に選択された書き込みワード線３と、Ｙ側セレクタ１１（デコーダの機能を含む）に選択されたビット線５とにより、一つのメモリセル２が選択される。ビット線５を流れる電流は、メモリセル２に書き込むデータにより、所定の方向に流れる。その際、本発明では、書き込みワード線３に流れる電流が、逆方向及び順方向に流れる点で、従来のＭＲＡＭと異なる。そのため、書き込みワード線３に流れる電流の電流値、動作タイミングを自在に制御するコントローラ５０が設けられている。

このＭＲＡＭにおける書き込み動作を説明する。
図７Ａは、本発明のＭＲＡＭの実施の形態における動作の概要を示すタイミングチャートである。メモリセル２の状態が当初“０”（容易軸方向磁化ＭＸ＝−１）である場合を考える。ここで、横軸は時間経過を示す。各項目は、ＩＷＬが書き込みワード線ＷＬ電流、ＩＢＬがビット線ＢＬ電流、ＭＸが容易軸方向磁化、ＭＹが困難軸方向磁化、ＤＡＴＡが書き込まれるデータである。
（１）ｔ＝ｔ０〜ｔ２：メモリセル２に情報“１”を書き込む場合
時刻ｔ＝ｔ０において、書き込みワード線ＷＬ３に、逆方向の電流ＩＷＬ＝−ＩＸ（従来の技術と逆方向）、ビット線ＢＬ５に電流ＩＢＬ＝ＩＹを流す。ただし、メモリセル２に電流ＩＷＬ＝−ＩＸ及び電流ＩＢＬ＝ＩＹは、メモリセル２に磁化反転が起こらないような小さい値とする。メモリセル２の磁化は、印加磁場の方向（従来の技術とは逆方向）に向けて回転を開始する。しかし、ここでは電流ＩＢＬ＝ＩＹが充分に小さいため、磁化反転は起こらない。
時刻ｔ＝ｔ１において、磁気抵抗素子の磁化は、未だ“１”の磁化方向と逆方向である。しかし、書き込みワード線３の電流ＩＷＬ＝−ＩＸにより回転（従来と逆方向）したので、エネルギー的に高い状態にある。そのため、続いて流される電流ＩＷＬ、ＩＢＬがアステロイドカーブ（図２Ｂ）よりも小さくても、磁化反転は起こり得る状態にある。
次に、時刻ｔ＝ｔ１において、書き込みワード線３に、順方向の電流ＩＷＬ＝ＩＸ（従来の技術と同じ順方向）を流す。ビット線５については、引き続き同じ大きさの電流ＩＢＬ＝ＩＹを流す。
時刻ｔ１＜ｔ＜ｔ２において、磁化は、時刻ｔ０＜ｔ＜ｔ１での回転方向とは逆方向に回転を始める。そして、メモリセル２の磁気抵抗素子の困難軸方向に最大値を取った後、最終的にＭＸ＝＋１に達する。つまり、時刻ｔ＝ｔ２で、磁化反転が完了し、セル（磁気抵抗素子）に情報“１”が書き込まれたことになる。
（２）ｔ＝ｔ３〜ｔ５：メモリセル２に情報“０”を書き込む場合
時刻ｔ＝ｔ３において書き込みワード線３に、逆方向の電流ＩＷＬ＝−ＩＸ（従来の技術と逆方向）、ビット線５に電流ＩＢＬ＝−ＩＹを流す。
次に、時刻ｔ＝ｔ４において、書き込みワード線３に、順方向の電流ＩＷＬ＝ＩＸ（従来の技術と同じ順方向）を流す。ビット線５については、引き続き同じ大きさの電流ＩＢＬ＝−ＩＹを流す。そうすると、上述とは逆にセル（磁気抵抗素子）に“０”が書き込まれる。
このようにするため、各時間における電流ＩＷＬ、ＩＢＬがアステロイドカーブ（図２Ｂ）よりも小さくても、磁化反転は起こり得る。

図７Ｂは、図７Ａの各時刻（ただしｔ＝ｔ０〜ｔ２）における磁気抵抗素子の磁化の向きを示す図である。磁化は、時刻ｔ０＜ｔ＜ｔ１において、図の左回り（従来の技術と逆方向）に回転する。その後、時刻ｔ１＜ｔ＜ｔ２において、図の右回り（従来の技術と同じ順方向）に回転し、時刻ｔ＝ｔ２で、磁化反転が完了する。このとき、各時間における電流ＩＷＬ、ＩＢＬがアステロイドカーブ（図２Ｂ）よりも小さい。

このような本発明のデータの書き込み方法の原理の概略について説明する。
図８Ａ及び図８Ｂは、本発明の書き込み方法の原理の概略を説明する図である。図８Ａは、従来の場合である。図８Ｂは、本発明の場合である。それぞれ、左側の図は、磁気抵抗素子（メモリセル）の有するエネルギーと記憶したデーダ“０”及び“１”との関係を示す。縦軸は磁気抵抗素子の有するエネルギー（内部エネルギー＋電磁エネルギー）であり、横軸は磁気抵抗素子の磁化方向を示す。“０”及び“１”は、それぞれデータ“０”及び“１”を格納した場合の磁化方向を示す。例えば“０”を磁化方向０°とすると、“１”の磁化方向は１８０°である。右側の図は、磁気抵抗素子の磁化の方向を示す。ただし、ここでの説明は厳密ではなく、直感的にわかりやすくするためのものである。

図８Ａを参照して、磁気抵抗素子の磁化方向は、“０”及び“１”において、それぞれエネルギーの極小点にあり安定である。従来の書き込み方式は、このような２重ポテンシャルの底で静止した一方の安定状態（例示：“０”）に対して、書き込みエネルギーを加えて、バリヤエネルギーＵＢを越えさせることに対応する。磁化反転のため最低限必要な書き込みエネルギーＫＷＣは、ＵＢとなる。この場合、図８Ａの右図のように、アステロイドカーブ（図２Ｂ）に基づいて、磁化方向に対して約１３５度方向の磁場を印加する時が、磁場の大きさとして最も小さくて済む。

一方、図８Ｂを参照して、本発明における書き込み方式は、まず従来とは逆の方向に磁場を与える。そのことは、二重ポテンシャルの底から、高いポテンシャルエネルギーＵＲを持つ位置まで状態の電磁エネルギーを持ち上げることに対応する（（ａ）で表示）。ただし、ＵＲ＜ＵＢである。そのため、その後の磁化反転（（ｂ）で表示）のために最低限必要な書き込みエネルギーＫＷＰは、ＵＢ−ＵＲで良いことになる。つまり、磁化反転に必要なエネルギーが下がる。すなわち、選択セルに対する書き込み電流をさげることが出来る。このとき、各時間における電流ＩＷＬ、ＩＢＬがアステロイドカーブ（図２Ｂ）よりも小さい。この場合、図８Ｂの右図のように、磁化（従来とは逆の方向に磁場を与えた（ａ）の段階）に対して印加磁場の方向を約１８０度にして磁場を印加する時が、磁場の大きさとして最も小さくて済む。以下でこれを説明する。順方向磁場を印加した瞬間における印加磁場と磁化の形成する電磁エネルギー（ゼーマンエネルギー）が、上述のＫＷＰに相当する。同じ大きさの印加磁場と磁化の場合、ゼーマンエネルギーは互いに逆平行、つまり１８０度をなす場合が、エネルギーとして最大になる。つまり，印加磁場の大きさとしては最も小さくて済む。

なお、図８Ｂにおいて、本発明における書き込み方式では、まず、従来と同じ方向に従来と比較して小さく磁化反転不可能な磁場を与え（（ａ’）で表示）、次に、磁化反転に最低限必要な書き込みエネルギーＫＷＰ（＝ＵＢ−ＵＲ）を有する従来と同じ方向の磁場を与えても良い。この場合でも、磁化反転に必要なエネルギーが下がる。すなわち、選択セルに対する書き込み電流をさげることが出来る。このとき、各時間における電流ＩＷＬ、ＩＢＬがアステロイドカーブ（図２Ｂ）よりも小さい。ただし、この場合、磁化（（ａ’）の段階）と磁化容易軸方向との角度が４５度になるように磁場を印加する時が、磁場の大きさとして最も小さくて済む。これは、以下の理由による。図８Ｂ（ａ’）の場合、印加磁場と磁化のゼーマンエネルギーは小さいため、印加磁場が磁化に与えるトルクが支配的となる。この場合（４５度書込み）は順方向電流による印加磁場と磁化（（ａ’）の段階）のなす角度が９０度になるため、印加磁場が磁界に与える歳差運動のトルクが最大になるためである。

図８Ｃは、図７Ａのｔ０〜ｔ２における書き込みワード線の電流ＩＷＬとビット線の電流ＩＢＬの詳細を示すグラフである。
書き込みワード線ＷＬ３に流す逆方向の電流ＩＷＬ＝−ＩＸは、時間Δｔｗ１＝ｔ１−ｔ０＋Δｔα／２程度流れる。この時間Δｔｗ１は、印加された磁場により、磁化のもつエネルギーが図８Ｂで示すエネルギーＵＲの位置へ達するのに十分な時間であることが好ましい。磁気抵抗素子８のフリー層における強磁性共振の共振周波数ωＭＲの周期の半分（共振周期ＴＭＲの半分）より大きいことがより好ましい。それにより、エネルギーＵＲの位置へ磁化を確実に励起させることができる。

書き込みワード線ＷＬ３に流す電流ＩＷＬを−ＩＸから＋ＩＸへ切り替えるには、切り替え時間Δｔαかかる。この時間Δｔαは、その時間の間に磁化のもつエネルギーが図８Ｂで示すエネルギーの底（ここでは“０”の底）に安定的に戻ってしまうよりも短時間であることが好ましい。フリー層の共振周波数ωＭＲの周期の半分（共振周期ＴＭＲの半分）より小さい（その共振周波数ωＭＲより周波数が高い）ことがより好ましい。それにより、ＵＲを無駄にすることなく磁化の反転に利用することができる。

書き込みワード線ＷＬ３に流す順方向の電流ＩＷＬ＝＋ＩＸは、時間Δｔｗ２＝ｔ２−ｔ１−Δｔα／２程度流れる。この時間Δｔｗ２は、印加された磁場により、磁化のもつエネルギーが図８Ｂで示すエネルギーＵＢを超えて他のエネルギーの底（ここでは“１”の底）へ達するのに十分な時間であることが好ましい。フリー層の共振周波数ωＭＲの周期の半分（共振周期ＴＭＲの半分）より大きいことがより好ましい。それにより、図８Ｂで示すエネルギー（障壁）ＵＢを超えて磁化を確実に反転させることができる。

図９において、図８Ｂで説明したように、書き込みワード線ＷＬ３に順方向の電流ＩＷＬ＝ＩＸ１（時間Δｔｗ１、エネルギーＵＲ）を流した後、切り替える切り替え時間Δｔα以内に、順方向の電流ＩＷＬ＝＋ＩＸ２（時間Δｔｗ２、エネルギーＫＷＰ）を与えても良い。この場合にも、図８Ｂで示すポテンシャルエネルギー（障壁）ＵＢを超えて磁化を確実に反転させることができる。

電流ＩＷ＝−ＩＸ及び電流ＩＷ＝ＩＸは、基準電流値未満の大きさであることが好ましい。ただし、基準電流値は、書き込みワード線ＷＬ及びビット線ＢＬ５にそれぞれ一方向にだけ電流を流して磁気抵抗素子７の磁化方向を反転させる場合における、書き込みワード線ＷＬに流す最小の電流である。すなわち、基準電流値は、書き込み動作を１回の磁界印加で行う従来の方式の電流値であり、図４ＡおけるＩＸである。本発明では、電流−ＩＸ及び電流ＩＸは、その基準電流値に比較していずれも小さくすることが出来る。それにより、書き込みマージンを大きく拡大することができ、周辺の素子等に与える磁界の影響が抑制される。

ＬＬＧ（Ｌａｎｄａｕ−Ｌｉｆｓｈｉｔｓ−Ｇｉｌｂｅｒｔ）シミュレーションを行った結果、磁性体の形状によって、最適な順方向電流と逆方向電流が存在することが分かっている。
例えば、容易磁化軸が傾いている形状（例示：矩形）に対しては、磁化を反転する困難軸方向の磁場を生成する順方向の電流ＩＷＬ２（＝ＩＸ）とそれと逆方向の磁場を生成する逆方向の電流ＩＷＬ１（＝−ＩＸ）とを等しくしすることで、磁化反転磁場が、従来の方法による磁化反転磁場の値の半分程度にできる。

一方、容易磁化軸が傾いていない形状（例示：楕円）に対しては、逆方向電流ＩＷＬ１と順方向電流ＩＷＬ２との値に比（差）をつけた方が良く、逆方向電流ＩＷＬ１＞順方向電流ＩＷＬ２とした方が有効である。

逆方向電流ＩＷＬ１＞順方向電流ＩＷＬ２が有効な理由は以下のとおりである。図８Ｂで説明したように、書き込みを行う場合、（ａ）の段階の後に磁化を反転するには、印加磁場の方向を磁化に対して約１８０度にすることが好ましい。加えて、その１８０度の向きが、アステロイドカーブの電流が最小となる位置（例えば、図８Ａ右図の１３５度）の向きになることがより好ましい。この条件に近づくためには、逆方向電流ＩＷＬ１を大きくして、（ａ）の段階で−４５度の向きに傾かせておく必要があり、結果的に逆方向電流ＩＷＬ１＞順方向電流ＩＷＬ２がより好ましいことになる。

図８を参照して、シミュレーションでの書き込み時間＝ｔ２−ｔ０は２０ｎｓである。逆方向に電流を流す時間Δｔ１（＝ｔ１−ｔ０）は、充分に短くて良い。磁化方向をずらすだけで、完全に反転させないからである。ただし、フリー層の共振周波数ωＭＲの周期の半分より大きいことがより好ましい。所定の方向に完全に向かせるためである。その後の順方向に電流を流す時間Δｔ２（＝ｔ２−ｔ１）において、充分な長さの書き込み期間を与えれば良い。
同様に、書き込み時間＝ｔ５−ｔ３は２０ｎｓである。逆方向に電流を流す時間Δｔ３（＝ｔ４−ｔ３）は、充分に短くて良い。ただし、フリー層の共振周波数ωＭＲの周期の半分（共振周期ＴＭＲの半分）より大きいことがより好ましい。その後の順方向に電流を流す時間Δｔ４（＝ｔ５−ｔ４）において、充分な長さの書き込み期間を与えれば良い。

本発明の書き込み方法は、選択セル以外の同一の書き込みワード線３に沿って設けられたメモリセル、及び、選択セル以外の同一のビット線５に沿って設けられたメモリセル（両者をあわせて「非選択セル」という）に対し、従来の書き込み方式における値以下の磁場ＨＸ、及び、ＨＹしか加えていない。したがって、原理的に本発明の方式により誤書き込みが増加することはない。つまり、選択セルでは磁化反転に必要な磁場が低減される。非選択セルでは磁化反転に必要な磁場は変化しない。そのため、相対的に選択性が向上する。

図１０は、複数のメモリセルのアステロイドカーブを重ねたグラフを示す図である。ただし、曲線ＳＡ及びＳＢは図５に示す従来の場合のアステロイドカーブである。曲線ＳＣ及びＳＤは、それぞれ本発明の場合のアステロイドカーブである。フリー層の磁化反転に必要な最低磁場を生成するのに必要な電流の大きさは、曲線ＳＡからＳＣのように減少する。同様に、フリー層の磁化反転に必要な最低磁場を生成するのに必要な電流の大きさは、曲線ＳＢから曲線ＳＤのように減少する。その結果、従来の図５の場合に比較して、書き込みマージンを大きくする（選択的書き込み領域Ｐ１）ことができる。加えて、非選択セルの磁化反転に必要な電流ＩＸ（ｍａｘ）及びＩＸ（ｍｉｎ）、ＩＹ（ｍａｘ）及びＩＹ（ｍｉｎ）は変化していない。従って、相対的に書き込み動作時のセル選択性があがる。それにより、誤書きこみの確率を大幅に低減することが可能になる。

そして、選択セルに対する書き込み電流（ワード線及びビット線の少なくとも一方）が減少することにより、書き込み電流の磁場が非選択セルへ与える影響を低減することが可能となる。

すなわち、本発明の書き込み方式を用いた書き込み回路により、選択セルの磁化反転を行う電流を低減することが可能な半導体記憶装置（ＭＲＡＭ）を提供できる。その結果、書きこみマージンを大きくすることができるため、誤書きこみの確率を大幅に低減することが可能になる。結果的に歩留まりの向上、製造コストの低減を実現できる。加えて、本半導体記憶装置は、メモリセルの構成に対して何ら制限を与えない構成となっている。従って、集積度等に影響を与えることなく、簡単な周辺回路の変更のみで、セルの選択性を向上させることができる。更に、書き込み電流も数１０％減少させることが出来、消費電力を大幅に低減することが出来る。本発明は新しく発見した書き込み原理に基づいており、各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更されうることは明らかである。

本発明では、ＭＲＡＭにおける多くのメモリセルに対して、強磁性共振に関連する共振周波数を等しく揃える必要はない。多くのメモリセルの共振周波数における最大値及び最小値（実験的に把握可能）に対応して動作させればよい。従って、共振周波数のばらつきに影響されること無く、多くのメモリセルを含むＭＲＡＭに対して容易に適用することが可能である。

［第１の実施の形態］
次に、本発明を適用した磁気ランダムアクセスメモリ（ＭＲＡＭ）の第１の実施の形態について、添付図面を参照して説明する。

まず、本発明を適用したＭＲＡＭの第１の実施の形態の構成について説明する。図１１は、本発明を適用したＭＲＡＭの第１の実施の形態の構成を示すブロック図である。ＭＲＡＭは、メモリセルアレイ１、複数の書き込みワード線３、複数の読み出しワード線４、複数のビット線５、Ｘ側セレクタ８−１、Ｘ側セレクタ８−２、Ｙ側セレクタ１１、Ｘ側電流終端回路１０−１、Ｘ側電流終端回路１０−２、Ｘ側電流源回路９−１、Ｘ側電流源回路９−２、Ｙ側電流源回路１２、読み出し電流負荷回路１３、センスアンプ１５及び電流制御部１８を具備する。

メモリセルアレイ１は、メモリセル２が行列に配列されている。ここでメモリセル２は、ＭＯＳトランジスタ６と磁気抵抗素子７とを含む。なお、リファレンス用のメモリセル２をリファレンスセル２ｒと記す。

ＭＯＳトランジスタ６は、ゲート電極を読み出しワード線４に、他の２つの電極の内の一方を磁気抵抗素子７に、他方をＧＮＤに接続されている。読み出し動作時において、オンとなり、磁気抵抗素子７−ＧＮＤに電流を流すようにする。一方、書き込み動作時において、オフとなり、磁気抵抗素子７に電流が流れないようにする。

磁気抵抗素子７は、一端側を上記各ＭＯＳトランジスタ６に、他端側をビット線５に接続されている。記憶されるデータに応じて磁化方向が反転する（自発）磁化を有する。

ビット線５は、Ｙ軸方向（ビット線方向）へ延伸するように設けられ、一端をＹ側セレクタ１１に、他端をＹ側電流終端回路１４に接続されている。
書き込みワード線３は、Ｙ軸方向に実質的に垂直なＸ軸方向（ワード線方向）へ延伸するように設けられ、一端をＸ側セレクタ８−１に、他端を８−２に接続されている。
読み出しワード線４は、Ｘ軸方向（ワード線方向）へ延伸するように設けられ、一端をＸ側セレクタ８−１に、他端を８−２に接続されている。書き込みワード線３と組み合わされている。
上記各メモリセル２は、上記複数のビット線５と上記複数の書き込みワード線３（及び読み出しワード線４）とが交差する位置のそれぞれに対応して設けられている。

Ｘ側セレクタ８−１及び８−２は、データの読み出し動作時に、複数の読み出しワード線４から、１つの読み出しワード線４を選択読み出しワード線４ｓとして選択する。加えて、データの書き込み動作時に、複数の書き込みワード線３から、１つの選択書き込みワード線３を選択書き込みワード線３ｓとして選択する。Ｘ側アドレス信号ＸＡ１−ＸＡｎは、Ｘ側セレクタ８−１及び８−２に入力される。Ｘ側セレクタ８−１及び８−２は、ここでは、デコーダの機能を含む。
Ｙ側セレクタ１１は、データの読み出し動作時及び書き込み動作時のいずれの場合にも、複数のビット線５から，１つのビット線５を選択ビット線５ｓとして選択する。Ｙ側セレクタ１１は、ここでは、デコーダの機能を含む。
ここで、選択書き込みワード線３ｓ／読み出しワード線４ｓと選択ビット線５ｓとで選択されるメモリセル２を、選択メモリセル２ｓと記す。

Ｙ側電流源回路１２は、データの書き込み動作時に、選択ビット線５ｓへ所定の電流の供給または引き込みを行う電流源である。Ｙ側電流終端回路１４は、複数のビット線５を終端する。ここで、Ｙ側電流源回路１２による所定の電流は、書き込むデータに応じて、選択ビット線４ｓ−Ｙ側終端回路１４の経路を、Ｙ側セレクタ１１へ流れ込む方向またはＹ側セレクタ１１から流れ出す方向に流れる。電流の方向は、信号ＤＡＴＡに応じて決定される。

電流制御部１８は、ＷＣＤ反転回路１６、データ入力部１９−１、１９−２、ＡＮＤ１８ａ、１８ｂ、インバータ１８ｃを備える。
ＷＣＤ反転回路１６は、Ｘ側電流の電流方向を決定する回路である。図１２は、ＷＣＤ反転回路１６の一例を示す回路図である。ＷＣＤ反転回路１６は、遅延部１６ａ〜１６ｄ、デコーダ１６ｅ、ＮＡＮＤ及びＥＸＮＯＲを備える。遅延部１６ａ〜１６ｄは遅延素子を含み、０ｎｓ〜数１０ｎｓ程度の互いに異なる遅延時間ΔｔＤ＝Δｔａ〜Δｔｄを作り出す。遅延素子はインバータ列等で構成され、例えば、１つで６ｎｓの遅延時間を生じる。図１２では、入力信号ＩＮ０とＩＮ１のそれぞの“Ｈ”、“Ｌ”のレベルの組み合わせ（４種類）に対応して、デコーダ１６ｅでデコードしてＳＥＬ０〜ＳＥＬ３の４種類の遅延時間を選ぶ。遅延素子はイネーブル信号（書き込み電流ＯＮ信号ＷＣＳＥＮ）付である。

書き込み電流ＯＮ信号ＷＣＳＥＮがＯＦＦ（“Ｌ”レベル）の時、又はＯＮ（“Ｈ”レベル）して遅延時間ΔｔＤ以下の経過時間内では、ＳＥＬ０−ＳＥＬ３は“Ｌ”レベルである。そのため、設定電流方向信号ＷＣＤの逆信号が出力信号ＳＷＣＤとして出力される。書き込みモードにおいては、この出力信号が逆方向電流を与える。
一方、書き込み電流ＯＮ信号ＷＣＳＥＮがＯＮ（“Ｈ”レベル）してΔｔＤ以上の時間が経過すると、選択信号Ｓ０〜Ｓ３によってＳＥＬ０−ＳＥＬ３のうち一つが“Ｈ”レベルとなる。そのため、ＲＥＶ信号が“Ｈ”レベルとなる。これにより、出力信号ＳＷＣＤと設定電流方向信号ＷＣＤの値が等しくなる。その出力信号が順方向電流を与える。
つまり、本回路によれば、ワード線電流方向信号として、当初のΔｔＤの時間内は、電流方向として設定電流方向と逆向きの信号が出力される。

図１１を参照して、この出力信号ＳＷＣＤが“Ｈ”レベルの時は、Ｘ側電流源回路９−１からＸ側セレクタ８−１を経てＸ側終端回路１０−１へ電流が流れる。一方、出力信号ＳＷＣＤがＬ“レベルの時は、Ｘ側電流源回路９−２からＸ側セレクタ８−２を経てＸ側終端回路１０−２へ電流が流れる。
データ入力部１９−１は、出力信号ＳＷＣＤが“Ｈ”の時、ＡＮＤ１８ａが受信する出力信号ＳＷＣＤ及び書き込み電流ＯＮ信号ＷＣＳＥＮに基づいて選択される。そして、電流値をＸ側電流源回路９−１へ出力する。この場合、電流値は、ＤＡＴＡ＝“Ｌ”及び“Ｈ”のそれぞれに対して、順方向電流値ＩＳｉ（ＤＡＴＡ）（ｉ＝１−ｎ）のｎビットから選ばれる。
データ入力部１９−２は、出力信号ＳＷＣＤが“Ｌ”の時、ＡＮＤ１８ｂが受信するインバータ１８ｃで反転された出力信号／ＳＷＣＤと書き込み電流ＯＮ信号ＷＣＳＥＮに基づいて選択される。そして、電流値をＸ側電流源回路９−２へ出力する。この場合、電流値は、ＤＡＴＡ＝“Ｌ”及び“Ｈ”のそれぞれに対して、逆方向電流値ＩＲｉ（ＤＡＴＡ）（ｉ＝１−ｎ）のｎビットから選ばれる。

読み出し電流負荷回路１３は、データの読み出し動作時に、選択ビット線４ｓへ所定の電流を流す。同様に、データの読み出し動作時に、リファレンスビット線５ｒへ所定の電流を流す。
センスアンプ１５は、リファレンスセル２ｒにつながるリファレンスビット線５ｒの電圧と、選択セル２ｓにつながる選択ビット線５ｓの電圧との差に基づいて、選択セル２ｓからデータを読み出し、そのデータを出力する。

ここで、リファレンスセル２ｒは、基本構造は通常のメモリセル２ｓと同一である。ただし、抵抗値が所定の値に固定され、他のメモリセル２の読み出し動作の際、参照される。そのような設定としては、リファレンスセル２ｒに流す電流の値の設定や、リファレンスセル２ｒの磁気抵抗素子７の膜特性（膜厚，材料）等の変更により可能である。

次に、本発明を適用したＭＲＡＭの第１の実施の形態の動作について説明する。
図１３は、本発明を適用したＭＲＡＭの第１の実施の形態の（書き込み）動作を示すタイミングチャートである。横軸は時間である。各信号は、／ＷＥは書き込み動作許可信号の反転信号（本明細書では，”／”は論理反転を意味する）、ＸＤＥＮＷはデコーダＯＮ信号、ＤＡＴＡは“１”又は“０”のデータ、ＷＣＳＥＮは書き込み電流ＯＮ信号、ＷＣＤは設定電流方向信号、ＲＥＶはＷＣＤ反転回路１６の遅延部の遅延書き込み信号、ＳＷＣＤはＷＣＤ反転回路１６の出力信号、ＩＢＬ（ＤＡＴＡ＝１）は磁気抵抗素子にＤＡＴＡ＝１を格納する場合のビット線５の電流ＩＢＬ、ＩＢＬ（ＤＡＴＡ＝０）は磁気抵抗素子にＤＡＴＡ＝０を格納する場合のビット線５の電流ＩＢＬ、ＩＷＬ（ＤＡＴＡ＝１）は磁気抵抗素子にＤＡＴＡ＝１を格納する場合の書き込みワード線３の電流ＩＷＬ、ＩＷＬ（ＤＡＴＡ＝０）は磁気抵抗素子にＤＡＴＡ＝０を格納する場合の書き込みワード線３の電流ＩＷＬをそれぞれ示す。ただし、メモリセル２からのデータの読み出し動作は、従来の技術と同様であるので、その省略する。

ただし、書き込み動作許可信号ＷＥは、信号制御回路系（図示されず）で生成され、書き込み時のデコーダＯＮ信号ＸＤＥＮＷ、書き込み電流ＯＮ信号ＷＣＳＥＮが活性化されるための条件信号である。デコーダＯＮ信号ＸＤＥＮＷは、各セレクタを活性化するための信号である（図１１において図示されず）。

書き込みワード線３の電流ＩＷＬは、ＤＡＴＡ＝“０”の時の設定値が、逆方向電流“４”、順方向電流“２”とする。ＤＡＴＡ＝“１”の時の設定値が、順方向電流“３”、逆方向電流“１”とする。ビット線５の電流ＩＢＬは、ＤＡＴＡ＝“０”、“１”ともに設定値を“２”とする。電流値の大きさは、これらの値に限定されるものではなく、ＭＲＡＭの設計に応じて変更可能である。

（１）書き込み動作：書き込みワード線３の設定電流方向信号ＷＣＤ＝“Ｌ”の場合。
ｔ＝ｔ００において、書き込み動作許可反転信号／ＷＥが“Ｌ”になることで、書き込みモードに入る。書き込み電流ＯＮ信号ＷＣＳＥＮが“Ｌ”なので、出力信号ＳＷＣＤは、設定電流方向信号ＷＣＤを反転した信号、すなわち、“Ｈ”となる。
続いて、デコーダＯＮ信号“ＸＤＥＮＷ”が“Ｈ”となることでＸ側セレクタ８がＯＮとなる。
その後、ｔ＝ｔ０１において、書き込み電流ＯＮ信号ＷＣＳＥＮ＝”Ｈ”となり、書き込み電流が流れる。

ただし、ｔ０１＜ｔ＜ｔ０２の間は、遅延部の遅延時間に相当するので、遅延書き込み信号ＲＥＶ信号が”Ｌ”のままである。そのため、出力信号ＳＷＣＤは“Ｈ”であり、逆方向電流が流れる。すなわち、ＤＡＴＡ＝”０”を書き込む時、書き込みワード線３の電流ＩＷＬとして、逆方向電流“４”が流れる。ＤＡＴＡ＝”１”を書き込む時、書き込みワード線３の電流ＩＷＬとして、逆方向電流“３”が流れる。ビット線５の電流ＩＢＬは、ＤＡＴＡ＝”０”を書き込む時、電流“−２”、ＤＡＴＡ＝”１”を書き込む時、電流“＋２”が流れる。

その後ｔ＝ｔ０２において、遅延部の遅延時間が経過し、遅延書き込み信号ＲＥＶ信号が“Ｈ”となる。それにより、出力信号ＳＷＣＤ＝“Ｌ”となって設定電流方向信号ＷＣＤと一致する。
これに応じて、時刻ｔ０２＜ｔ＜ｔ０３の間、ＤＡＴＡ＝”０”を書き込む時、書き込みワード線３の電流ＩＷＬとして、順方向電流“２”が流れる。ＤＡＴＡ＝”１”を書き込む時、書き込みワード線３のＩＷＬとして、順方向電流“１”が流れる。ビット線５の電流ＩＢＬは、ＤＡＴＡ＝”０”を書き込む時、電流“−２”、ＤＡＴＡ＝”１”を書き込む時、電流“＋２”のままである。

その後、ｔ＝ｔ０３において、書き込み電流ＯＮ信号ＷＣＳＥＮが“Ｌ”となるので、書き込みワード線３のＩＷＬ、及び、ビット線５の電流ＩＢＬは、ゼロとなる。
その後、デコーダＯＮ信号ＸＤＥＮＷが“Ｌ”となり、遅延部の遅延時間経過後に、遅延書き込み信号ＲＥＶ信号が”Ｌ”となり、書き込み期間が終了する。

（２）書き込み動作：書き込みワード線３の設定電流方向信号ＷＣＤ＝“Ｈ”の場合。
ｔ＝ｔ１０において、書き込み動作許可反転信号／ＷＥが“Ｌ”になることで、書き込みモードに入る。書き込み電流ＯＮ信号ＷＣＳＥＮが“Ｌ”なので、出力信号ＳＷＣＤは、設定電流方向信号ＷＣＤを反転した信号、すなわち、“Ｌ”となる。
続いて、デコーダＯＮ信号“ＸＤＥＮＷ”が“Ｈ”となることでＸ側セレクタ８がＯＮとなる。
その後、ｔ＝ｔ１１において、書き込み電流ＯＮ信号ＷＣＳＥＮ＝”Ｈ”となり、書き込み電流が流れる。

ただし、ｔ１１＜ｔ＜ｔ１２の間は、遅延部の遅延時間に相当するので、遅延書き込み信号ＲＥＶ信号が”Ｌ”のままである。そのため、出力信号ＳＷＣＤは“Ｌ”であり、逆方向電流が流れる。すなわち、ＤＡＴＡ＝”０”を書き込む時、書き込みワード線３の電流ＩＷＬとして、逆方向電流“２”が流れる。ＤＡＴＡ＝”１”を書き込む時、書き込みワード線３の電流ＩＷＬとして、逆方向電流“１”が流れる。ビット線５の電流ＩＢＬは、ＤＡＴＡ＝”０”を書き込む時、電流“−２”、ＤＡＴＡ＝”１”を書き込む時、電流“＋２”が流れる。

その後ｔ＝ｔ１２において、遅延部の遅延時間が経過し、遅延書き込み信号ＲＥＶ信号が“Ｈ”となる。それにより、出力信号ＳＷＣＤ＝“Ｈ”となって設定電流方向信号ＷＣＤと一致する。
これに応じて、時刻ｔ１２＜ｔ＜ｔ１３の間、ＤＡＴＡ＝”０”を書き込む時、書き込みワード線３の電流ＩＷＬとして、順方向電流“４”が流れる。ＤＡＴＡ＝”１”を書き込む時、書き込みワード線３のＩＷＬとして、順方向電流“３”が流れる。ビット線５の電流ＩＢＬは、ＤＡＴＡ＝”０”を書き込む時、電流“−２”、ＤＡＴＡ＝”１”を書き込む時、電流“＋２”のままである。

その後、ｔ＝ｔ１３において、書き込み電流ＯＮ信号ＷＣＳＥＮが“Ｌ”となるので、書き込みワード線３のＩＷＬ、及び、ビット線５の電流ＩＢＬは、ゼロとなる。
その後、デコーダＯＮ信号ＸＤＥＮＷが“Ｌ”となり、遅延部の遅延時間経過後に、遅延書き込み信号ＲＥＶ信号が”Ｌ”となり、書き込み期間が終了する。

書き込みを行う場合、上記（１）及び（２）のいずれの方法を用いる場合でも、本発明を実施することができる。そして、エレクトロンマイグレーションを回避するために、上記（１）及び（２）の方法を所定の周期や回数、データ値により交互に用いるようにしても良い。

本実施例により、書き込みワード線における書き込み電流を、書き込み期間中の初期に任意の値に逆転することが可能となる。それにより、選択セルの磁化反転の電流を低減することができる。この結果、書き込みマージンが拡大し、誤書きこみの確率を大幅に低減することが可能になる。消費電力を大幅に低減することが出来る。結果的として、歩留まりの向上、製造コストの低減を実現できる。加えて、本半導体記憶装置は、メモリセルの構成に対して何ら制限を与えない構成となっている。従って、集積度等に影響を与えることなく、簡単な周辺回路の変更のみで、セルの選択性を向上させることができる。

［第２の実施の形態］
次に、本発明を適用した磁気ランダムアクセスメモリの第２の実施の形態について、添付図面を参照して説明する。

まず、本発明を適用したＭＲＡＭの第２の実施の形態の構成について説明する。図１４は、本発明のＭＲＡＭの第２の実施の形態の構成を示すブロック図である。本実施の形態のＭＲＡＭは、メモリセルアレイ２１、複数の書き込みワード線２３、複数の読み出しワード線２４、複数のビット線２５、Ｘ側セレクタ２８−１、Ｘ側セレクタ２８−２、Ｙ側セレクタ３１、Ｘ側電流源回路２９、Ｙ側電流源回路３２、読み出し電流負荷回路３３、センスアンプ３５、ＷＣＤセレクタ３７、及び、ＷＣＤ反転回路３６及びＸ側電流値選択回路３９を含む電流制御部３８を具備する。

図１４では、電流制御部３８のＸ側電流値選択回路３９とＷＣＤセレクタ３７とを設けることで、Ｘ側電流を書き込みワード線３の順逆両方向に流せるようにし、図１１の場合のような２つのＸ側電流源回路を必要としない構成としている。

ＷＣＤ反転回路３６は、第１の実施の形態と同様の図１２で与えられる回路である。入力信号ＩＮ０、ＩＮ１の入力パターンに基づいて、書き込みワード線２３の最終的な電流方向を定める出力信号ＳＷＣＤのレベルが切り替わる構成となっている。その切り替わるタイミングには遅延書き込み信号ＲＥＶ信号が“Ｌ”レベルから“Ｈ”レベルに変化し、図１４のＭＲＡＭでは、この信号は、Ｘ側電流値選択回路３９に入力される。

図１５は、Ｘ側電流値選択回路３９を示す回路図である。Ｘ側電流値選択回路３９は、書き込み電流ＯＮ信号ＷＣＳＥＮ＝“Ｈ”かつ遅延書き込み信号ＲＥＶ＝“Ｌ”の時は逆方向電流値ＩＲ（ＤＡＴＡ）（＝ＩＲ１〜ＩＲｎ）がＩＯＵＴとして出力される。書き込み電流ＯＮ信号ＷＣＳＥＮ＝“Ｈ”かつ遅延書き込み信号ＲＥＶ＝“Ｈ”の時は、順方向電流値ＩＳ（ＤＡＴＡ）（＝ＩＳ１〜ＩＳｎ）がＩＯＵＴとして出力される。ＩＯＵＴは、Ｘ側電流源回路２９へ出力される。ＩＲ（ＤＡＴＡ）とＩＳ（ＤＡＴＡ）は、ＤＡＴＡ＝“０”及び“１”のそれぞれに対して、デジタル設定値用に別途レジスタが用意されており、独立に値を選ぶことが出来る。本実施の形態でのＸ側電流値選択回路３９は、ｎ−ｂｉｔで構成されている。

図１６は、ＷＣＤセレクタ３７を示す回路図である。ＷＣＤセレクタ３７は、Ｘ側セレクタ２８がＯＮすると（／ＸＤＥＮＷ＝“Ｌ”）、トランジスタＭＮ０４とＭＮ１４はＯＦＦとなる。そして、出力信号ＳＷＣＤ＝“Ｌ”の時は、トランジスタＭＰ０１、ＭＮ０１、ＭＮ１２がＯＮし、ＭＰ１１、ＭＮ０２、ＭＮ１１がＯＦＦする。このため、Ｘ側電流源回路２９からの電流は、ＷＣＤセレクタ３７のＷＣＳＯＵＴ１からＸ側セレクタ２８−１、メモリセルアレイ２１、Ｘ側セレクタ２８−２を経てＷＣＤセレクタ３７のＷＣＳＯＵＴ２へ至り、ＧＮＤへ流れ込む。出力信号ＳＷＣＤ＝“Ｈ”の時は、以上のトランジスタのＯＮ／ＯＦＦが逆になり、書きこみ電流はＷＣＳＯＵＴ２からＸ側セレクタ２８−２、メモリセルアレイ２１、Ｘ側セレクタ２８−１を経てＷＣＳＯＵＴ１へ至り、ＧＮＤへ流れ込む。つまり、出力信号ＳＷＣＤのレベルによって、書き込みワード線２３の電流方向が切り替わる。

メモリセルアレイ２１、複数の書き込みワード線２３、複数の読み出しワード線２４、複数のビット線２５、Ｘ側セレクタ２８−１、Ｘ側セレクタ２８−２、Ｙ側セレクタ３１、Ｙ側電流源回路３２、読み出し電流負荷回路３３、センスアンプ３５、ＷＣＤセレクタ３７、及び、ＷＣＤ反転回路３６は、図１１におけるメモリセルアレイ１、複数の書き込みワード線３、複数の読み出しワード線４、複数のビット線５、Ｘ側セレクタ８−１、Ｘ側セレクタ８−２、Ｙ側セレクタ１１、Ｙ側電流源回路１２、読み出し電流負荷回路１３、センスアンプ１５、及び、ＷＣＤ反転回路１６と同様であるので、その説明を省略する。

本発明のＭＲＡＭの第２の実施の形態におけるメモリセルへのデータの書き込み動作については、Ｘ側電流源回路２９がひとつである、データ入力部１９−１及び１９−２が一つのＸ側電流値選択回路３９である、そして、ＷＣＤセレクタ３７を介してＸ側セレクタ２８−１及びＸ側セレクタ２８−２へ電流を供給する点を除いては、第１の実施の形態の動作と同様である。すなわち、図１３と同一のタイミングチャートに従うので、その説明を省略する。加えて、メモリセル２２からのデータの読み出し動作は、従来の技術と同様であるので、その省略する。

本実施の形態においても、第１の実施の形態と同様の効果を得ることが可能となる。
加えて、Ｘ側電流源回路が一つになるので、回路面積が減少すると共に、回路の設計が容易になる。

［第３の実施の形態］
次に、本発明の磁気ランダムアクセスメモリの第３の実施の形態について、添付図面を参照して説明する。

まず、本発明の磁気ランダムアクセスメモリの第３の実施の形態の構成について説明する。図１７Ａ及び図１７Ｂは、本発明の磁気ランダムアクセスメモリの第３の実施の形態の構成を示すブロック図である。本実施の形態の磁気ランダムアクセスメモリ（ＭＲＡＭ）は、メモリセルアレイ４１、複数の書き込みワード線４３Ａ、複数の書き込みワード線４３Ｂ、複数の読み出しワード線４４、複数のビット線４５、Ｘ側セレクタ４８−１、Ｘ側セレクタ４８−２、Ｙ側セレクタ５１、Ｘ側電流源回路４９、Ｙ側電流源回路５２、読み出し電流負荷回路５３、センスアンプ５５、ＷＣＤセレクタ５７、ＷＣＤ反転回路５６−１及びＸ側電流値選択回路５９を含む電流制御部５８、電流ブースト回路６０、ＷＣＤ反転回路５６−２を具備する。

本実施の形態は、特に、大容量メモリアレイに対して反転電流回路を適用するのに適したＭＲＡＭである。大容量メモリアレイの場合、書き込み配線に寄生する抵抗や容量により、書き込み電流に遅延時間が発生する。ここで、本発明では、書き込み期間中に書き込みワード線を流れる電流を逆転させる。この電流の切り替わり時間は、上記の寄生抵抗や寄生容量により増大する可能性がある。例えば、電流の切り替わり時間＞＞磁化反転緩和時間（フリー層の強磁性共振の共振周波数の半周期程度）、であれば、電流を逆転させている間に磁化が安定な状態（「０」または「１」）に落ち着くことになり、効果が小さくなってしまう。
そのため、本実施の形態では、書き込みワード線に流れる方向の異なる電流のそれぞれに対して、専用の書き込み配線（書き込みワード線４３Ａ及び書き込みワード線４３Ｂ）を設ける。この構成により、大容量メモリアレイにおいても速やかな電流逆転が行われ、書き込み原理を有効に活用することができる。
このとき、電流ブースト回路６０を設けることにより、各書き込み配線の書き込み電流の立ち上げ時間をより短時間にすることができる。

書き込みワード線として、書き込みワード線４３Ａ及び書き込みワード線４３Ｂの二本が用意される。そして、ＷＣＤ反転回路５６−１及び５６−２からの出力信号ＳＷＣＤのレベルに従って、Ｘ側セレクタ４８−１及び４８−２により、書き込みワード線４３Ａ及び４３Ｂのうちの一方が選ばれる構成となっている。

２つのＸ側セレクタ４８−１及び４８−２は、図に示すような同一の回路構成を持っている。Ｘ側セレクタ４８−２は、デコーダＯＮ信号ＸＤＥＮＷ、出力信号ＳＷＣＤ及び信号ＸＡｉの全て“Ｈ”の場合、書き込みワード線４３Ａに所定の電流を流す。デコーダＯＮ信号ＸＤＥＮＷ及び信号ＸＡｉが“Ｈ”、出力信号ＳＷＣＤが“Ｌ”（出力信号／ＳＷＣＤが“Ｈ”）の場合、書き込みワード線４３Ｂに所定の電流を流す。
ここで、ＷＣＤ反転回路５６−２の機能は、ＷＣＤ反転回路３６と同様である。

メモリセルアレイ４１、複数の読み出しワード線４４、複数のビット線４５、Ｙ側セレクタ５１、Ｘ側電流源回路４９、Ｙ側電流源回路５２、読み出し電流負荷回路５３、センスアンプ５５、ＷＣＤセレクタ５７、ＷＣＤ反転回路５６−１及びＸ側電流値選択回路５９を含む電流制御部５８は、図１３におけるメモリセルアレイ２１、複数の読み出しワード線２４、複数のビット線２５、Ｙ側セレクタ５１、Ｘ側電流源回路２９、Ｙ側電流源回路３２、読み出し電流負荷回路３３、センスアンプ３５、ＷＣＤセレクタ３７、ＷＣＤ反転回路３６及びＸ側電流値選択回路３９を含む電流制御部３８と同一である。

図１８は、第３の実施の形態におけるメモリセル４２の近傍での断面図である。ＭＯＳトランジスタ４６は、半導体基板に埋め込まれている。ゲート電極は、読み出しワード線４４に接続されている。他の２つの電極のうちの一方は、接地されている。他方はコンタクトを介して磁気抵抗素子４７の一端に接続されている。磁気抵抗素子４７の他端は、ビット線４５に接続されている。磁気抵抗素子４７の下（半導体基板側）の近傍（電気的に絶縁され、磁気的相互作用が可能な位置）に、書き込みワード線４３Ａ及び書き込みワード線４３Ｂが位置している。ここでの書き込みワード線４３Ａ及び書き込みワード線４３Ｂは、磁気抵抗素子４７と電気的に接続させる必要がないので、このような構成が可能である。

他の構成は、第１の実施の形態の構成と同様であるので、その説明を省略する。

次に、本発明のＭＲＡＭの第３の実施の形態の動作について説明する。
図１９は、本発明のＭＲＡＭの第３の実施の形態の（書き込み）動作を示すタイミングチャートである。グラフの意味は、図１３の場合と同様である。ただし、ＩＷＬＡ（ＤＡＴＡ＝１）は磁気抵抗素子にＤＡＴＡ＝１を格納する場合の書き込みワード線４３Ａの電流ＩＷＬＡ、ＩＷＬＢ（ＤＡＴＡ＝１）は磁気抵抗素子にＤＡＴＡ＝１を格納する場合の書き込みワード線４３Ｂの電流ＩＷＬＢ、ＩＷＬＡ（ＤＡＴＡ＝０）は磁気抵抗素子にＤＡＴＡ＝０を格納する場合の書き込みワード線４３Ａの電流ＩＷＬＡ、ＩＷＬＢ（ＤＡＴＡ＝０）は磁気抵抗素子にＤＡＴＡ＝０を格納する場合の書き込みワード線４３Ｂの電流ＩＷＬＢ、をそれぞれ示す。ここで、メモリセル４２からのデータの読み出し動作は、従来の技術と同様であるので、その省略する。

書き込みワード線４３Ａの電流ＩＷＬＡは、逆方向電流として使用される。ＤＡＴＡ＝“１”の時の設定値は逆方向電流“３”、ＤＡＴＡ＝“０”の時の設定値は逆方向電流“４”にそれぞれする。書き込みワード線４３Ｂの電流ＩＷＬＢは、順方向電流として使用される。ＤＡＴＡ＝“１”の時の設定値は順方向電流“−１”、ＤＡＴＡ＝“０”の時の設定値は順方向電流“−２”とする。ビット線４５の電流ＩＢＬは、ＤＡＴＡ＝“１”のとき設定値を“２”、ＤＡＴＡ＝“０”のとき設定値を“−２”とする。

（１）書き込み動作：書き込みワード線４３Ａの設定電流方向信号ＷＣＤ＝“Ｌ”の場合。
ｔ＝ｔ００において、書き込み動作許可反転信号／ＷＥが“Ｌ”になることで、書き込みモードに入る。書き込み電流ＯＮ信号ＷＣＳＥＮが“Ｌ”なので、出力信号ＳＷＣＤは、設定電流方向信号ＷＣＤを反転した信号、すなわち、“Ｈ”となる。
続いて、デコーダＯＮ信号“ＸＤＥＮＷ”が“Ｈ”となることでＸ側セレクタ４８がＯＮとなる。
その後、ｔ＝ｔ０１において、書き込み電流ＯＮ信号ＷＣＳＥＮ＝”Ｈ”となり、書き込み電流が流れる。

ただし、ｔ０１＜ｔ＜ｔ０２の間は、遅延部の遅延時間に相当するので、遅延書き込み信号ＲＥＶ信号が”Ｌ”のままである。そのため、出力信号ＳＷＣＤは“Ｈ”であり、書き込みワード線４３Ａが選択され逆方向電流が流れる。すなわち、ＤＡＴＡ＝”０”を書き込む時、書き込みワード線４３Ａの電流ＩＷＬＡとして、逆方向電流“４”が流れる。ＤＡＴＡ＝”１”を書き込む時、電流ＩＷＬＡとして、逆方向電流“３”が流れる。ビット線４５の電流ＩＢＬは、ＤＡＴＡ＝”０”を書き込む時、電流“−２”、ＤＡＴＡ＝”１”を書き込む時、電流“２”が流れる。

その後ｔ＝ｔ０２において、遅延部の遅延時間が経過し、遅延書き込み信号ＲＥＶ信号が“Ｈ”となる。それにより、出力信号ＳＷＣＤ＝“Ｌ”となって設定電流方向信号ＷＣＤと一致する。これに応じて、書き込みワード線４３Ｂが選択され順方向電流が流れる。
すなわち、時刻ｔ０２＜ｔ＜ｔ０３の間、ＤＡＴＡ＝“０”を書き込む時、書き込みワード線４３Ｂの電流ＩＷＬＢとして、順方向電流“−２”が流れる。ＤＡＴＡ＝”１”を書き込む時、電流ＩＷＬＢとして、順方向電流“−１”が流れる。ビット線４５の電流ＩＢＬは、ＤＡＴＡ＝”０”を書き込む時、電流“−２”、ＤＡＴＡ＝”１”を書き込む時、電流“２”のままである。

その後、ｔ＝ｔ０３において、書き込み電流ＯＮ信号ＷＣＳＥＮが“Ｌ”となるので、書き込みワード線４３ＢのＩＷＬＢ、及び、ビット線４５の電流ＩＢＬは、ゼロとなる。
その後、デコーダＯＮ信号ＸＤＥＮＷが“Ｌ”となり、遅延部の遅延時間経過後に、遅延書き込み信号ＲＥＶ信号が”Ｌ”となり、書き込み期間が終了する。

（２）書き込み動作：書き込みワード線４３Ａの設定電流方向信号ＷＣＤ＝“Ｈ”の場合。
ｔ＝ｔ１０において、書き込み動作許可反転信号／ＷＥが“Ｌ”になることで、書き込みモードに入る。書き込み電流ＯＮ信号ＷＣＳＥＮが“Ｌ”なので、出力信号ＳＷＣＤは、設定電流方向信号ＷＣＤを反転した信号、すなわち、“Ｌ”となる。
続いて、デコーダＯＮ信号“ＸＤＥＮＷ”が“Ｈ”となることでＸ側セレクタ４８がＯＮとなる。
その後、ｔ＝ｔ１１において、書き込み電流ＯＮ信号ＷＣＳＥＮ＝”Ｈ”となり、書き込み電流が流れる。

ただし、ｔ１１＜ｔ＜ｔ１２の間は、遅延部の遅延時間に相当するので、遅延書き込み信号ＲＥＶ信号が”Ｌ”のままである。そのため、出力信号ＳＷＣＤは“Ｌ”であり、書き込みワード線４３Ｂが選択され逆方向電流が流れる。すなわち、ＤＡＴＡ＝”０”を書き込む時、書き込みワード線４３Ｂの電流ＩＷＬＢとして、逆方向電流“−２”が流れる。ＤＡＴＡ＝”１”を書き込む時、電流ＩＷＬＢとして、逆方向電流“−１”が流れる。ビット線４５の電流ＩＢＬは、ＤＡＴＡ＝”０”を書き込む時、電流“−２”、ＤＡＴＡ＝”１”を書き込む時、電流“＋２”が流れる。

その後ｔ＝ｔ１２において、遅延部の遅延時間が経過し、遅延書き込み信号ＲＥＶ信号が“Ｈ”となる。それにより、出力信号ＳＷＣＤ＝“Ｈ”となって設定電流方向信号ＷＣＤと一致する。これに応じて、書き込みワード線４３Ａが選択され順方向電流が流れる。
すなわち、時刻ｔ１２＜ｔ＜ｔ１３の間、ＤＡＴＡ＝“０”を書き込む時、書き込みワード線４３Ａの電流ＩＷＬＡとして、順方向電流“４”が流れる。ＤＡＴＡ＝”１”を書き込む時、電流ＩＷＬＡとして、順方向電流“３”が流れる。ビット線５の電流ＩＢＬは、ＤＡＴＡ＝”０”を書き込む時、電流“−２”、ＤＡＴＡ＝”１”を書き込む時、電流“２”のままである。

その後、ｔ＝ｔ１３において、書き込み電流ＯＮ信号ＷＣＳＥＮが“Ｌ”となるので、書き込みワード線４３ＡのＩＷＬＡ、及び、ビット線４５の電流ＩＢＬは、ゼロとなる。
その後、デコーダＯＮ信号ＸＤＥＮＷが“Ｌ”となり、遅延部の遅延時間経過後に、遅延書き込み信号ＲＥＶ信号が”Ｌ”となり、書き込み期間が終了する。

書き込みを行う場合、上記（１）及び（２）のいずれの方法を用いる場合でも、本発明を実施することができる。そして、エレクトロンマイグレーションを回避するために、上記（１）及び（２）の方法を所定の周期や回数、データ値により交互に用いるようにしても良い。

本実施例により、第１及び第２の実施の形態と同様の効果を得ることが可能となる。
加えて、特に、大容量メモリアレイに対しても、電流の切り替えを高速に行うことが出来る。これにより、大容量メモリアレイにおいても速やかな電流逆転が行われ、本発明の書き込みの原理を有効に活用することが可能となる。

Claims (21)

1. 自発磁化の磁化方向に対応させてデータを記憶する磁気記憶素子と、
   前記磁気記憶素子へのデータ書き込み動作において、前記磁気記憶素子の近傍に、第１方向の第１磁界を発生した後、記憶されるデータに対応する磁化方向に前記自発磁化を向かせる第２方向の第２磁界を発生する磁界発生部と
   を具備し、
   前記第１方向は、前記第２方向と逆の方向であり、
   前記第１磁界の強さは、前記磁気記憶素子の磁化反転が生じない大きさであり、
   前記第２磁界の強さは、前記磁気記憶素子の磁化反転が生じる大きさであり、
   前記第１磁界をかける時間は、前記自発磁化を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い
   半導体記憶装置。
2. 請求項１に記載の半導体記憶装置において、
   前記第２磁界をかける時間は、前記半周期よりも長い
   半導体記憶装置。
3. 請求項１又は２に記載の半導体記憶装置において、
   前記第１磁界から前記第２磁界への切り替え時間は、前記自発磁化を有する磁性物質の強磁性共振の共振周波数での半周期よりも短い
   半導体記憶装置。
4. 請求項３に記載の半導体記憶装置において、
   前記切り替え時間は、１ｎｓｅｃ以下である
   半導体記憶装置。
5. 請求項１乃至４のいずれか一項に記載の半導体記憶装置において、
   前記磁気記憶素子は、磁気抵抗素子であり、
   前記第１磁界及び前記第２磁界は、前記磁気抵抗素子の磁化困難軸方向の磁界と前記磁気抵抗素子の磁化容易軸方向の磁界とにより発生する
   半導体記憶装置。
6. 請求項１乃至５のいずれか一項に記載の半導体記憶装置において、
   前記磁界発生部は、
   前記磁気記憶素子の近傍を通り、第３方向へ延びる第１配線と、
   前記磁気記憶素子の近傍を通り、前記第３方向と実質的に垂直な第４方向へ延びる第２配線と
   を備え、
   前記第１配線は、前記データ書き込み動作において、第１電流を流した後、書き込まれるデータに対応して前記第１電流とは逆方向に第２電流を流し、
   前記第２配線は、前記データ書き込み動作において、前記書き込まれるデータに対応して第３電流を流し、
   前記第１磁界は、前記第１電流と前記第３電流とに基づいて発生する磁界であり、
   前記第２磁界は、前記第２電流と前記第３電流とに基づいて発生する磁界である
   半導体記憶装置。
7. 請求項６に記載の半導体記憶装置において、
   前記第１配線は、
   第１補助配線と、
   第２補助配線と
   を含み、
   前記第１補助配線は、前記データ書き込み動作において、前記第１電流を流し、
   前記第２補助配線は、前記データ書き込み動作において、前記第２電流を流す
   半導体記憶装置。
8. 請求項６又は７に記載の半導体記憶装置において、
   前記第１電流及び前記第２電流は、基準電流値未満の大きさであり、
   前記基準電流値は、前記第１配線及び前記第２配線にそれぞれ一方向にだけ電流を流して前記磁気記憶素子の磁化方向を反転させる場合における、前記第１配線に流す最小の電流である
   半導体記憶装置。
9. 請求項６乃至８のいずれか一項に記載の半導体記憶装置において、
   前記データ書き込み動作において、前記第１電流ＩＷＬ１と、前記第２電流ＩＷＬ２とは、下式（１）に示す関係にある
   ｜ＩＷＬ１｜≠｜ＩＷＬ２｜ （１）
   半導体記憶装置。
10. 請求項９に記載の半導体記憶装置において、
    前記データ書き込み動作において、前記第１電流ＩＷＬ１と、前記第２電流ＩＷＬ２とは、下式（２）に示す関係にある
    ｜ＩＷＬ１｜＞｜ＩＷＬ２｜ （２）
    半導体記憶装置。
11. 請求項６乃至８のいずれか一項に記載の半導体記憶装置において、
    前記磁気記憶素子の容易磁化軸が前記第１配線に対して傾いている場合、前記データ書き込み動作において、前記第１電流ＩＷＬ１と、前記第２電流ＩＷＬ２とは、下式（３）に示す関係にある
    ｜ＩＷＬ１｜＝｜ＩＷＬ２｜ （３）
    半導体記憶装置。
12. 請求項６乃至１１のいずれか一項に記載の半導体記憶装置において、
    前記データ書き込み動作において、前記第１電流を流す時間Δｔｗ１と、前記第２電流を流す時間Δｔｗ２とは、下式（４）に示す関係にある
    Δｔｗ１≠Δｔｗ２ （４）
    半導体記憶装置。
13. 請求項１２に記載の半導体記憶装置において、
    前記データ書き込み動作において、前記時間Δｔｗ１と、前記時間Δｔｗ２とは、下式（５）に示す関係にある
    Δｔｗ１＜Δｔｗ２ （５）
    半導体記憶装置。
14. 請求項１２又は１３に記載の半導体記憶装置において、
    前記データ書き込み動作において、前記時間Δｔｗ１と、前記時間Δｔｗ２と、前記第３電流を流す時間Δｔｗ３とは、下式（６）に示す関係にある
    Δｔｗ３＝Δｔｗ１＋Δｔｗ２ （６）
    半導体記憶装置。
15. 請求項６乃至１４のいずれか一向に記載の半導体装置において、
    前記第１配線、前記第２配線、及び、前記磁気記憶素子は、それぞれ複数あり、
    複数の前記磁気記憶素子は、複数の前記第１配線と複数の前記第２配線とが交差する位置のそれぞれに対応して設けられ、
    前記磁界発生部は、前記複数の前記第１配線から選択された選択第１配線に流す電流を制御する電流制御部を更に備え、
    前記複数の前記磁気記憶素子の各々は、記憶されるデータに応じて磁化方向が反転される自発磁化を有する磁気抵抗素子を備え、
    前記複数の前記第２配線から選択された選択第２配線と前記選択第１配線とで選択される選択素子へのデータ書き込み動作において、前記選択第２配線に前記第３電流が流れるとき、前記電流制御部は、前記選択第１配線に前記第１電流を流した後、前記第２電流を流す
    半導体記憶装置。
16. 請求項１５に記載の半導体装置において、
    前記第３電流が流れるとき前記選択第２配線は、前記磁気抵抗素子の磁化容易軸方向の磁界を前記磁気抵抗素子へ及ぼし、
    前記第１電流及び前記第２電流が流れるとき前記選択第１配線は、前記磁気抵抗素子の磁化困難軸方向の磁界を前記磁気抵抗素子へ及ぼす
    半導体記憶装置。
17. 磁気記憶素子の自発磁化の磁化方向に対応させて前記磁気記憶素子へデータを記憶する半導体記憶装置であって、前記磁気記憶素子の近傍に、第１方向の磁界を発生した後、記憶されるデータに対応する方向に前記磁化方向が向く第２方向の磁界を発生する磁気発生部を具備し、
    前記第１方向は、前記第２方向と逆の方向であり、
    前記第１方向の磁界の強さは、前記磁気記憶素子の磁化反転が生じない大きさであり、
    前記第２方向の磁界の強さは、前記磁気記憶素子の磁化反転が生じる大きさであり、
    前記第１磁界をかける時間は、前記自発磁化を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い
    半導体記憶装置。
18. （ａ）自発磁化の磁化方向に対応させてデータを記憶する磁気記憶素子の近傍に、第１方向の第１磁界を発生するステップと、
    （ｂ）前記磁化方向を記憶されるデータに対応する方向に向かせる第２方向の第２磁界を発生するステップと
    を具備し、
    前記第１方向は、前記第２方向と逆の方向であり、
    前記第１磁界の強さは、前記磁気記憶素子の磁化反転が生じない大きさであり、
    前記第２磁界の強さは、前記磁気記憶素子の磁化反転が生じる大きさであり、
    前記第１磁界をかける時間は、前記自発磁化を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い
    半導体記憶装置のデータ書き込み方法。
19. 請求項１８に記載の半導体記憶装置のデータ書き込み方法において、
    前記第２磁界をかける時間は、前記磁気記憶素子の自発磁化を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い
    半導体記憶装置のデータ書き込み方法。
20. 請求項１８又は１９に記載の半導体記憶装置のデータ書き込み方法において、
    前記第１方向から前記第２方向へ磁界の切り替え時間は、前記磁気記憶素子の自発磁化を有する磁性物質の強磁性共振の共振周波数での半周期よりも短い
    半導体記憶装置のデータ書き込み方法。
21. 請求項１８乃至２０のいずれか一項に記載の半導体記憶装置のデータ書き込み方法において、
    前記磁気記憶素子は、磁気抵抗素子であり、
    前記第１磁界及び前記第２磁界は、前記磁気抵抗素子の磁化困難軸方向の磁界と前記磁気抵抗素子の磁化容易軸方向の磁界とにより発生する
    半導体記憶装置のデータ書き込み方法。

Images