JP2004128374A6 - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP2004128374A6 JP2004128374A6 JP2002293284A JP2002293284A JP2004128374A6 JP 2004128374 A6 JP2004128374 A6 JP 2004128374A6 JP 2002293284 A JP2002293284 A JP 2002293284A JP 2002293284 A JP2002293284 A JP 2002293284A JP 2004128374 A6 JP2004128374 A6 JP 2004128374A6
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- transistor
- oled
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】３つ以上のノードを同時に短絡または開放することができ、なおかつ基板の占有面積を抑えることができるスイッチ素子の提供を課題とする。
【解決手段】本発明のスイッチ素子は、活性層と、活性層に接する絶縁膜と、絶縁膜に接するゲート電極と、３つ以上の接続電極とを有している。活性層は、少なくとも１つのチャネル形成領域と、３つ以上の不純物ドープ領域とを有しており、接続電極はそれぞれ異なる不純物領域の１つに接している。任意の接続端子に接する不純物領域は、チャネル形成領域のいずれか１つとのみ接している。
【選択図】 図１
【解決手段】本発明のスイッチ素子は、活性層と、活性層に接する絶縁膜と、絶縁膜に接するゲート電極と、３つ以上の接続電極とを有している。活性層は、少なくとも１つのチャネル形成領域と、３つ以上の不純物ドープ領域とを有しており、接続電極はそれぞれ異なる不純物領域の１つに接している。任意の接続端子に接する不純物領域は、チャネル形成領域のいずれか１つとのみ接している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体膜を用いて形成されたスイッチ素子に関する。また、基板上に形成された該スイッチ素子と、有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）とを、該基板とカバー材の間に封入したＯＬＥＤパネルに関する。また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを共に発光装置と総称する。
【０００２】
【従来の技術】
近年、基板上に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴと記す）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。アクティブマトリクス型表示装置は、画素毎にスイッチ素子としてのＴＦＴを設け、ビデオ信号を各画素に順次書き込むことにより画像表示を行う。ＴＦＴはアクティブマトリクス型表示装置を実現する上で、必須の素子となっている。
【０００３】
ＴＦＴは、ソース電極、ドレイン電極、ゲート電極の３つの端子を有するスイッチ素子にもなる。ゲート電極に与える電圧によって、ソース電極、ドレイン電極間の電気抵抗が制御される。
【０００４】
【発明が解決しようとする課題】
ところで、アクティブマトリクス型表示装置において、表示品質、表示情報量の急激な増加と軽薄短小へのニーズの高まりとを背景に、画素の高精細化への要求が高まっている。また、画素にメモリを組み込むなどの高機能化が求められるようになりつつある。
【０００５】
しかし画素を、高精細化、高機能化しようとしても、各画素に設けられているＴＦＴは、オン電流量や耐圧などの確保を考慮すると、そのサイズの縮小に限界がある。
【０００６】
しかし、画素に占めるＴＦＴの面積の割合を下げられない場合、液晶表示装置だと画素において光が透過する面積が小さくなり、見た目の輝度が低くなる。また発光装置でも、ＯＬＥＤから発せられる光がＴＦＴ側に照射されるとき、ＯＬＥＤからの光がＴＦＴに遮られ、見た目の輝度が低くなる。
【０００７】
よって各画素に設けるＴＦＴの数、面積は、可能な限り少なく抑えるのが望ましい。
【０００８】
しかし、各画素の回路構成が決まっていればＴＦＴの数を単純に減らすことは通常できない。例えば図１５（Ａ）に示すように、各画素において３個のノードＡ、Ｂ、Ｃを同時に短絡または開放する必要があるとき、３端子のスイッチ素子であるＴＦＴの場合、少なくとも２個のＴＦＴ３００１、３００２を設ける必要があり、これ以上ＴＦＴの数は減らせない。
【０００９】
特にアクティブマトリクス型の発光装置の場合、単純に電圧信号書き込みスイッチ以外必要としない液晶表示装置に比べて、一般的に各画素に設けられるＴＦＴの数が多く、その接続は複雑であり、ＴＦＴの数を抑えるのが困難である。
【００１０】
本発明は上述した問題に鑑み、３つ以上のノードを同時に短絡または開放することができ、なおかつ基板の占有面積を抑えることができるスイッチ素子の提供を課題とする。また、該スイッチ素子を用いたアクティブマトリクス型表示装置の提供を課題とする。
【００１１】
また、発光装置を実用化する上で問題となっているのが、有機発光材料の劣化に伴う、ＯＬＥＤの輝度の低下であった。なお、ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【００１２】
本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【００１３】
有機発光材料は水分、酸素、光、熱に弱く、これらのものによって劣化が促進される。具体的には、発光装置を駆動するデバイスの構造、有機発光材料の特性、電極の材料、作製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【００１４】
有機発光層にかかる電圧が一定であっても、有機発光層が劣化するとＯＬＥＤの輝度は低下し、表示する画像が不鮮明になる。
【００１５】
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応した三種類のＯＬＥＤを用いてカラーの画像を表示する場合において、有機発光層を構成する有機発光材料は、ＯＬＥＤの対応する色によって異なる。そのため、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化することがある。この場合、時間が経つにつれ、ＯＬＥＤの輝度が色ごとに異なってしまい、発光装置に所望の色を表示することができなくなる。
【００１６】
また、有機発光層の温度は、外気温やＯＬＥＤパネル自身が発する熱等に左右されるが、一般的にＯＬＥＤは温度によって流れる電流の値が変化する。電圧が一定でも、有機発光層の温度が高くなると、ＯＬＥＤに流れる電流は大きくなる。そしてＯＬＥＤに流れる電流とＯＬＥＤの輝度は比例関係にあるため、ＯＬＥＤに流れる電流が大きければ大きいほど、ＯＬＥＤの輝度は高くなる。このように、有機発光層の温度によってＯＬＥＤの輝度が変化するため、所望の階調を表示することが難しく、また温度の上昇に伴って発光装置の消費電流が大きくなる。
【００１７】
さらに、一般的に、有機発光材料の種類によって温度変化における流れる電流の変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバラバラに変化することが起こりうる。各色の輝度のバランスが崩れると、所望の色を表示することができない。
【００１８】
本発明は上述したことに鑑み、有機発光層の劣化や温度変化に左右されずに一定の輝度を得ることができ、さらに所望のカラー表示を行うことが可能な発光装置を提供することを課題とする。
【００１９】
【課題を解決するための手段】
本発明は、３つ以上のノードを同時に短絡または開放することができる、少なくとも４つの端子を有した新規な構成のスイッチ素子及びそのスイッチ素子を用いた発光装置である。
【００２０】
具体的に該スイッチ素子は、活性層と、前記活性層に接する絶縁膜と、前記絶縁膜に接するゲート電極と、３つ以上の電極（以下、本明細書では接続電極と呼ぶ）とを有している。そして、前記活性層は、少なくとも１つのチャネル形成領域と、３つ以上の不純物ドープ領域とを有しており、前記接続電極はそれぞれ異なる不純物領域の１つに接している。
【００２１】
そして、任意の接続端子に接する不純物領域は、チャネル形成領域のいずれか１つとのみ接している。なお、任意の接続端子に接する不純物領域が、該１つのチャネル形成領域との間に濃度の低い不純物領域を挟んでいても良い。言い換えると、接続端子に接している任意の２つの不純物領域は、間に他の接続端子に接している不純物領域を挟んでいない。
【００２２】
ゲート電極は絶縁膜を間に挟んでチャネル形成領域と重なっている。そして、ゲート電極に印加する電圧を制御することで、各接続電極間の抵抗を制御し、全ての接続電極を同時に短絡または開放することができる。
【００２３】
なお、本発明のスイッチ素子は、基板と活性層の間にゲート電極が設けられていても良いし、ゲート電極と基板の間に活性層が設けられていても良い。
【００２４】
上記、スイッチ素子を用いることにより、複数のＴＦＴによりスイッチ回路を構成するよりも、画素に占める面積を抑えることができ、画素の開口率を維持したまま高精細化したり高機能化させることができる。
【００２５】
また一般的に、ＯＬＥＤに印加する電圧を一定に保って発光させるのと、ＯＬＥＤに流れる電流を一定に保って発光させるのとでは、後者の方が、ＯＬＥＤの劣化による輝度の低下を小さくすることができる。なお本明細書において、ＯＬＥＤに流れる電流をＯＬＥＤ電流、ＯＬＥＤに印加される電圧をＯＬＥＤ電圧と呼ぶ。つまり、ＯＬＥＤの輝度を電圧によって制御するのではなく、電流によって制御することで、ＯＬＥＤの劣化によるＯＬＥＤの発光輝度の変化を抑制することができる。
【００２６】
そこで、各画素に本発明のスイッチ素子を設け、該スイッチ素子がオンのときに、ＯＬＥＤに流れる電流を制御するトランジスタのドレイン電流Ｉｄを信号線駆動回路において制御するのが好ましい。
【００２７】
ドレイン電流Ｉｄが流れると、ＯＬＥＤに流れる電流を制御するトランジスタのゲート電極とソース領域間に電圧が生じる。そして該電圧を維持したまま、該トランジスタのドレイン電流を、単数または複数の回路素子を間に介してＯＬＥＤに流すようにする。なお、ＯＬＥＤに流れる電流を制御するトランジスタは、飽和領域において動作させる。
【００２８】
上記構成において、ＯＬＥＤに流れる電流の値は信号線駆動回路によって制御される。よって、ＯＬＥＤに流れる電流を制御するトランジスタの特性の違いや、ＯＬＥＤの劣化等に左右されずに、ＯＬＥＤに流れる電流を所望の値に制御することが可能になる。
【００２９】
本発明では、前記スイッチ素子を用いて上述の通り構成することにより、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑えることができ、その結果鮮明な画像を表示することができる。また、各色に対応したＯＬＥＤを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示することができる。
【００３０】
また、有機発光層の温度が外気温やＯＬＥＤパネル自身が発する熱等に左右されても、ＯＬＥＤ電流を所望の値に制御することができる。よって、ＯＬＥＤ電流とＯＬＥＤの輝度は比例するので、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装置の場合、温度変化に左右されずに各色のＯＬＥＤの輝度の変化を抑えることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。
【００３１】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ電流の変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右されずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。
【００３２】
また一般的な発光装置は、ＯＬＥＤに電流を供給する配線自体が抵抗を有するため、配線の長さによってその電位が多少降下する。そしてこの電位の降下は、表示する画像によっても大きく異なる。特に、同じ配線から電流が供給される複数の画素において、階調数の高い画素の割合が大きくなると、配線に流れる電流が大きくなり、電位の降下が顕著に現れる。電位が降下すると、各画素のＯＬＥＤにそれぞれかかる電圧が小さくなるため、各画素に供給される電流は小さくなる。よって、ある所定の画素において一定の階調を表示しようとしても、同じ配線から電流が供給されている他の画素の階調数が変化すると、それに伴って該所定の画素に供給される電流が変化し、結果的に階調数も変化する。しかし本発明の発光装置では、各ＯＬＥＤに流れる電流を所望の値に保つことができるので、配線抵抗による電位降下により階調が変化するのを防ぐことができる。
【００３３】
また、本発明のスイッチ素子を用いることで、各画素に占めるトランジスタの面積の割合を抑えることができる。
【００３４】
なお、本発明の発光装置において、画素に用いるトランジスタは多結晶シリコンを用いて形成されたトランジスタであっても良いし、アモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良い。
【００３５】
なお本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００３６】
なお、本発明のスイッチ素子は、表示装置のみならず集積回路を含む半導体装置全般に用いることが可能である。
【００３７】
【発明の実施の形態】
（実施の形態１）
本発明のスイッチ素子の構成について、図１を用いて説明する。図１（Ａ）は、本発明のトランジスタの上面図であり、図１（Ｂ）は、図１（Ａ）の破線Ａ−Ａ’における断面図に相当し、図１（Ｃ）は、図１（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
【００３８】
本発明のトランジスタは、活性層１０１と、該活性層に接するゲート絶縁膜１０２と、ゲート絶縁膜１０２に接するゲート電極１０３とを有している。活性層１０１は、チャネル形成領域１０４と、導電型を付与する不純物が添加された不純物領域１０５、１０６、１０７を有している。ゲート電極１０３とチャネル形成領域１０４は、ゲート絶縁膜を間に挟んで重なっている。
【００３９】
不純物領域１０５、１０６、１０７はそれぞれチャネル形成領域１０４に接している。なお本実施の形態では、全ての不純物領域がそれぞれチャネル形成領域１０４に接しているが、本発明はこの構成に限定されない。不純物領域とチャネル形成領域の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）が設けられていても良いし、ゲート電極と重ならない不純物の添加されていない領域（オフセット領域）が設けられていても良い。
【００４０】
活性層１０１の不純物領域１０５、１０６、１０７を覆うように、ゲート絶縁膜１０２上に絶縁膜１０８が形成されている。そして、絶縁膜１０８及びゲート絶縁膜１０２に形成されたコンタクトホールを介して、不純物領域１０５、１０６、１０７にそれぞれ接続された接続配線１０９、１１０、１１１が形成されている。なお、図１ではゲート絶縁膜１０２が不純物領域１０５、１０６、１０７を覆っているが、本発明はこの構成に限定されない。不純物領域１０５、１０６、１０７は必ずしもゲート絶縁膜１０２に覆われている必要はなく、露出していても良い。
【００４１】
図１に示したスイッチ素子は、ゲート電極１０３に印加される電圧によって、各接続配線１０９、１１０、１１１間の抵抗が制御される。
【００４２】
図１のトランジスタは、３つのノード、具体的には接続配線１０９、１１０、１１１を同時に接続することができる。なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【００４３】
上記構成により、スイッチ素子を加えたトランジスタ等が占有する面積を抑えることができ、画素の開口率を下げずに、画素を高精細化あるいは高機能化させることができる。一方、ＴＦＴを用いて３つのノードの接続を制御する場合、２つ以上のトランジスタを用いる必要がある。
【００４４】
（実施の形態２）
図２に本発明のＯＬＥＤパネルの構成を、ブロック図で示す。２００は画素部であり、複数の画素２０１がマトリクス状に形成されている。また２０２は信号線駆動回路、２０３は第１走査線駆動回路、２０４は第２走査線駆動回路である。
【００４５】
なお図２では信号線駆動回路２０２、第１走査線駆動回路２０３及び第２走査線駆動回路２０４が、画素部２００と同じ基板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路２０２、第１走査線駆動回路２０３及び第２走査線駆動回路２０４が画素部２００と異なる基板上に形成され、ＦＰＣ等のコネクターを介して、画素部２００と接続されていても良い。また、図２では信号線駆動回路２０２、第１走査線駆動回路２０３及び第２走査線駆動回路２０４は１つずつ設けられているが、本発明はこの構成に限定されない。信号線駆動回路２０２、第１走査線駆動回路２０３及び第２走査線駆動回路２０４の数は設計者が任意に設定することができる。
【００４６】
また図２では図示していないが、画素部２００に、信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、第１走査線Ｇ１〜Ｇｙ、第２走査線Ｐ１〜Ｐｙが設けられている。なお信号線と電源線の数は必ずしも同じであるとは限らない。また、第１走査線と、第２走査線の数は必ずしも同じであるとは限らない。またこれらの配線を必ず全て有していなくとも良く、これらの配線の他に、別の異なる配線が設けられていても良い。
【００４７】
電源線Ｖ１〜Ｖｘは所定の電圧に保たれている。なお図２ではモノクロの画像を表示する発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても良い。その場合、電源線Ｖ１〜Ｖｘの電圧の高さを全て同じに保たなくても良く、対応する色毎に変えるようにしても良い。
【００４８】
なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。
【００４９】
図３に、図２で示した画素２０１の詳しい構成例を示す。図３に示す画素２０１は、信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
【００５０】
また画素２０１は、本発明のスイッチ素子Ｓｗ１と、薄膜トランジスタＴｒ１及びＴｒ２と、ＯＬＥＤ２０５及び保持容量２０６を有している。保持容量２０６はスイッチ素子Ｓｗ１のゲート電極とソース領域の間の電圧（ゲート電圧）をより確実に維持するために設けられているが、Ｔｒ１のゲート容量が十分大きければ必ずしも設ける必要はない。
【００５１】
本発明のスイッチ素子Ｓｗ１は、３つのノードの接続をゲート電極に印加する電圧で制御することができる、４端子の薄膜素子である。スイッチ素子Ｓｗ１のゲート電極は、第１走査線Ｇｊに接続されている。そしてスイッチ素子Ｓｗ１の３つの不純物領域は、１つは信号線Ｓｉに、１つはトランジスタＴｒ１のゲート電極に、１つはトランジスタＴｒ１のドレイン領域に接続されている。
【００５２】
なお本明細書では、ｎチャネル型トランジスタの場合、不純物領域であるソース領域に与えられる電圧は、同じく不純物領域であるドレイン領域に与えられる電圧よりも低いものとする。また、ｐチャネル型トランジスタの場合、ソース領域に与えられる電圧は、ドレイン領域に与えられる電圧よりも高いものとする。
【００５３】
トランジスタＴｒ２のゲート電極は、第２走査線Ｐｊに接続されている。そしてトランジスタＴｒ２のソース領域とドレイン領域は、一方はトランジスタＴｒ１のドレイン領域に、もう一方は電源線Ｖｉに接続されている。
【００５４】
トランジスタＴｒ１のソース領域は、ＯＬＥＤ２０５の画素電極に接続されている。ＯＬＥＤ２０５は陽極と陰極を有しており、本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。
【００５５】
保持容量２０６が有する２つの電極は、一方はスイッチ素子Ｓｗ１のゲート電極とソース領域にそれぞれ接続されている。
【００５６】
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、一定の高さに保たれている。
【００５７】
なお本発明は図３の回路に限定されないが、図３の回路を前提とするならば、Ｔｒ１はｎチャネル型トランジスタとｐチャネル型トランジスタのどちらでも良い。ただし、陽極を画素電極として用い、陰極を対向電極として用いる場合、Ｔｒ１はｎチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、Ｔｒ１はｐチャネル型トランジスタであるのが望ましい。
【００５８】
スイッチ素子Ｓｗ１、Ｔｒ２は、ｎチャネル型トランジスタとｐチャネル型トランジスタのどちらでも良い。
【００５９】
次に、上述した本実施の形態の発光装置の動作について、図４、図５を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間Ｔａと表示期間Ｔｄとに分けて説明することができる。図４に、第１及び第２走査線のタイミングチャートを示す。走査線が選択されている期間、言いかえると該走査線にゲート電極が接続されているトランジスタが全てオンの状態にある期間は、ＯＮで示す。逆に、走査線が選択されていない期間、言いかえると該走査線にゲート電極が接続されているトランジスタが全てオフの状態にある期間は、ＯＦＦで示す。また図５は、書き込み期間Ｔａと表示期間Ｔｄにおける画素の構成を簡単に示した図である。
【００６０】
まず、１ライン目の画素において書き込み期間Ｔａが開始されると、第１走査線Ｇ１が選択され、スイッチ素子Ｓｗ１がオンになる。なお、第２走査線Ｐ１は選択されていないので、トランジスタＴｒ２はオフになっている。
【００６１】
そして、信号線駆動回路２０２に入力されるビデオ信号に基づき、信号線Ｓ１〜ＳｘとＯＬＥＤ２０５の対向電極との間に、それぞれ電流Ｉｃが流れる。なお本明細書において電流Ｉｃを信号電流と呼ぶ。
【００６２】
図５（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉに信号電流Ｉｃが流れた場合の、画素２０１の概略図を示す。２１０は対向電極に電圧を与える電源との接続用の端子を意味している。また、２１１は信号線駆動回路２０２が有する定電流源を意味する。
【００６３】
書き込み期間においてスイッチ素子Ｓｗ１はオンなので、信号線Ｓｉに信号電流Ｉｃが流れると、スイッチ素子Ｓｗ１のドレイン領域とソース領域の間に流れる電流Ｉｄ（ドレイン電流）は、信号電流Ｉｃとほぼ同じ値に保たれる。
【００６４】
そして、書き込み期間においてトランジスタＴｒ１は、そのゲート電極とドレイン領域は接続されているので、飽和領域で動作している。よって、ゲート電圧をＶＧＳ、μを移動度、Ｃ０を単位面積あたりのゲート容量、Ｗ／Ｌをチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、ＶＴＨを閾値とすると、トランジスタＴｒ１のドレイン電流Ｉｄは、以下の式１で表される。
【００６５】
【式１】
Ｉｄ＝μＣ０Ｗ／Ｌ（ＶＧＳ−ＶＴＨ）２／２
【００６６】
式１においてμ、Ｃ０、Ｗ／Ｌ、ＶＴＨは全て個々のトランジスタによって決まる固定の値である。またトランジスタＴｒ１のドレイン電流Ｉｄは、定電流源２１１によって信号電流Ｉｃと同じ大きさに保たれている。よって式１からわかるように、トランジスタＴｒ１のゲート電圧ＶＧＳは信号電流Ｉｃの値によって定まる。
【００６７】
そして、トランジスタＴｒ１のドレイン電流ＩｄはＯＬＥＤ２０５に流れ、ＯＬＥＤ２０５は該電流の大きさに見合った輝度で発光する。ドレイン電流Ｉｄが限りなく０に近かったり、逆バイアスの電流だったりすると、ＯＬＥＤ２０５は発光しない。
【００６８】
１ライン目の画素において書き込み期間Ｔａが終了すると、第１走査線Ｇ１の選択が終了する。そして、２ライン目の画素において書き込み期間Ｔａが開始され、第１走査線Ｇ２が選択される。よって、２ライン目の画素においてスイッチ素子Ｓｗ１がオンになる。そして、第２走査線Ｐ２は選択されていないので、トランジスタＴｒ２はオフになる。
【００６９】
そして、信号線駆動回路２０２に入力されるビデオ信号に基づき、信号線Ｓ１〜ＳｘとＯＬＥＤ２０５の対向電極との間に信号電流Ｉｃが流れる。よって、ＯＬＥＤ２０５に流れる電流が信号電流Ｉｃと同じ大きさに保たれ、信号電流Ｉｃの大きさに応じた輝度で、ＯＬＥＤ２０５が発光する。
【００７０】
そして、２ライン目の画素において書き込み期間Ｔａが終了し、その後同様に、３ライン目からｙライン目の画素まで順に書き込み期間Ｔａが開始され、上述した動作が繰り返される。
【００７１】
一方、１ライン目の画素において書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが開始される。表示期間Ｔｄが開始されると、第２走査線Ｐ１が選択される。よって、１ライン目の画素においてトランジスタＴｒ２がオンになる。なお、表示期間Ｔｄにおいて第１走査線Ｇ１は選択されないので、スイッチ素子Ｓｗ１はオフになっている。
【００７２】
図５（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。スイッチ素子Ｓｗ１はオフであり、トランジスタＴｒ２はオンになっているので、トランジスタＴｒ１のドレイン領域は電源線Ｖｉに接続され、一定の電圧（電源電圧）が与えられる。
【００７３】
そして、トランジスタＴｒ１は、書き込み期間Ｔａにおいて定められたＶＧＳが保持容量２０６によって保持されており、スイッチ素子Ｓｗ１のドレイン電流Ｉｄは、信号電流Ｉｃに維持されたままである。よって表示期間Ｔｄにおいても書き込み期間Ｔａと同様に、ＯＬＥＤ２０５に流れる電流は、信号電流Ｉｃと同じ大きさに維持されている。よって、表示期間Ｔｄでは書き込み期間Ｔａと同じ輝度でＯＬＥＤ２０５が発光する。
【００７４】
そして１ライン目の画素において表示期間Ｔｄが終了すると、次に２ライン目の画素において表示期間Ｔｄが開始される。そして１ライン目の画素と同様に、第２走査線Ｐ２が選択され、トランジスタＴｒ２がオンになる。なお、第１走査線Ｇ２は選択されていないので、スイッチ素子Ｓｗ１はオフになっている。そして、書き込み期間と同じ輝度でＯＬＥＤ２０５は発光する。
【００７５】
そして、２ライン目の画素において表示期間Ｔｄが終了し、その後同様に、３ライン目からｙライン目の画素まで順に表示期間Ｔｄが開始され、上述した動作が繰り返される。
【００７６】
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了し、１つの画像が表示される。そして、次のフレーム期間が開始され、再び上述した動作が繰り返される。各画素の階調は、書き込み期間Ｔａ及び表示期間ＴｄにおいてＯＬＥＤ２０５に流れる電流の大きさで決まる。
【００７７】
以上の動作により、ＯＬＥＤに流れる電流を制御しているトランジスタＴｒ１の特性が画素間で異なっても、画素間においてＯＬＥＤに流れる電流の大きさに著しいばらつきが生じるのを防ぐことができ、輝度むらを抑えることができる。
【００７８】
また本発明では、上記構成により、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑えることができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したＯＬＥＤを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示することができる。
【００７９】
また、有機発光層の温度が外気温やＯＬＥＤパネル自身が発する熱等に左右されても、ＯＬＥＤ電流を所望の値に制御することができる。よって、ＯＬＥＤ電流とＯＬＥＤの輝度は比例するので、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装置の場合、温度変化に左右されずに各色のＯＬＥＤの輝度の変化を抑えることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。
【００８０】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ電流の変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右されずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。
【００８１】
また本発明の発光装置では、各ＯＬＥＤに流れる電流を所望の値に保つことができるので、配線抵抗による電位降下により階調が変化するのを防ぐことができる。
【００８２】
また、本発明のスイッチ素子を用いることで、各画素に占めるトランジスタの面積の割合を抑えることができる。
【００８３】
なお本実施の形態で用いられる有機発光素子は、正孔注入層、電子注入層、正孔輸送層または電子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していても良い。
【００８４】
（実施の形態３）
実施の形態２では、ビデオ信号がアナログの場合について説明したが、デジタルのビデオ信号を用いて駆動させることも可能である。
【００８５】
デジタルのビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄが繰り返し出現することで、１つの画像を表示することが可能である。
【００８６】
例えばｎビットのビデオ信号によって画像を表示する場合、少なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、ビデオ信号の各ビットに対応している。
【００８７】
書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示期間、この場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔｄとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍとを有するサブフレーム期間はＳＦｍとなる。
【００８８】
サブフレーム期間ＳＦ１〜ＳＦｎの長さは、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２０：２１：…：２ｎ−１を満たす。
【００８９】
各サブフレーム期間において、ＯＬＥＤを発光させるかさせないかが、デジタルのビデオ信号の各ビットによって選択される。そして、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調数を制御することができる。
【００９０】
なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開示されているので、参照することができる。
【００９１】
なお、有機発光層に逆バイアスの電圧を印加させる期間を設け、有機発光層の長寿命化を図るようにしても良い。
【００９２】
【実施例】
以下に、本発明の実施例について説明する。
【００９３】
（実施例１）
本実施例では、接続配線に接続された各不純物領域間に、２つ以上のチャネル形成領域が設けられた、所謂マルチゲート構造を有する本発明のトランジスタについて説明する。なお本実施例では、各接続配線間にチャネル形成領域が２つ設けられたダブルゲート構造のトランジスタについて説明するが、本発明はダブルゲート構造に限定されず、各接続配線間にチャンネル形成領域が３つ以上設けられたマルチゲート構造を有していても良い。
【００９４】
本実施例のトランジスタの構成について、図６を用いて説明する。図６（Ａ）は、本発明のトランジスタの上面図であり、図６（Ｂ）は、図６（Ａ）の破線Ａ−Ａ’における断面図に相当し、図６（Ｃ）は、図６（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
【００９５】
本発明のトランジスタは、活性層３０１と、該活性層に接するゲート絶縁膜３０２と、ゲート絶縁膜３０２に接するゲート電極３０３ａ、３０３ｂ、３０３ｃとを有している。ゲート電極３０３ａ、３０３ｂ、３０３ｃは電気的に接続されており、本実施例では全てのゲート電極がゲート配線３１３の一部である。活性層３０１は、チャネル形成領域３０４ａ、３０４ｂ、３０４ｃと、導電型を付与する不純物が添加された不純物領域３０５、３０６、３０７、３１２を有している。
【００９６】
ゲート電極３０３ａとチャネル形成領域３０４ａは、ゲート絶縁膜３０２を間に挟んで重なっている。ゲート電極３０３ｂとチャネル形成領域３０４ｂは、ゲート絶縁膜３０２を間に挟んで重なっている。ゲート電極３０３ｃとチャネル形成領域３０４ｃは、ゲート絶縁膜３０２を間に挟んで重なっている。
【００９７】
不純物領域３０５、３０６、３０７はそれぞれチャネル形成領域３０４ａ、３０４ｂ、３０４ｃに接している。そして、不純物領域３１２は、全てのチャネル形成領域形成領域３０４ａ、３０４ｂ、３０４ｃに接している。よって、不純物領域３０５と３０６の間には２つのチャネル形成領域３０４ａ、３０４ｂが設けられており、不純物領域３０６と３０７の間には２つのチャネル形成領域３０４ｂ、３０４ｃが設けられており、不純物領域３０７と３０５の間には２つのチャネル形成領域３０４ｃ、３０４ａが設けられている。
【００９８】
なお本実施例では、全ての不純物領域がそれぞれチャネル形成領域に接しているが、本発明はこの構成に限定されない。不純物領域とチャネル形成領域の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）が設けられていても良いし、ゲート電極と重ならない不純物の添加されていない領域（オフセット領域）が設けられていても良い。
【００９９】
活性層３０１の不純物領域３０５、３０６、３０７を覆うように、ゲート絶縁膜３０２上に絶縁膜３０８が形成されている。そして、絶縁膜３０８及びゲート絶縁膜３０２に形成されたコンタクトホールを介して、不純物領域３０５、３０６、３０７にそれぞれ接続された接続配線３０９、３１０、３１１が形成されている。なお、図６ではゲート絶縁膜３０２が不純物領域３０５、３０６、３０７を覆っているが、本発明はこの構成に限定されない。不純物領域３０５、３０６、３０７は必ずしもゲート絶縁膜３０２に覆われている必要はなく、露出していても良い。
【０１００】
図６に示したスイッチ素子は、ゲート電極３０３ａ、３０３ｂ、３０３ｃに印加される電圧によって、各接続配線３０９、３１０、３１１間の抵抗が制御される。
【０１０１】
図６のスイッチ素子は、３つのノード、具体的には接続配線３０９、３１０、３１１を同時に接続することができる。なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【０１０２】
上記構成により、スイッチ素子の面積を抑えることができ、スイッチ素子の画素に占める面積を抑えることができ、画素を高精細化させることができる。一方、ダブルゲートの３端子のトランジスタを用いて３つのノードの接続を制御する場合、例えば図１５（Ｂ）のように行うことになるが、これは明らかに図６（Ａ）のスイッチ素子よりも大きな面積を占有してしまう。
【０１０３】
また、シングルゲート構造に比べて、マルチゲート構造ではオフ電流を低減させることができるので、スイッチ素子として用いるのにより適している。
【０１０４】
（実施例２）
本実施例では、４つのノードの接続をゲート電極に印加する電圧で制御することができる、５端子の本発明のスイッチ素子について説明する。
【０１０５】
本発明のスイッチ素子の構成について、図７を用いて説明する。図７（Ａ）は、本発明のトランジスタの上面図であり、図７（Ｂ）は、図７（Ａ）の破線Ａ−Ａ’における断面図に相当し、図７（Ｃ）は、図７（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
【０１０６】
本実施例のトランジスタは、活性層５０１と、該活性層に接するゲート絶縁膜５０２と、ゲート絶縁膜５０２に接するゲート電極５０３とを有している。活性層５０１は、チャネル形成領域５０４と、導電型を付与する不純物が添加された不純物領域５０５、５０６、５０７、５０８を有している。ゲート電極５０３とチャネル形成領域５０４は、ゲート絶縁膜を間に挟んで重なっている。
【０１０７】
不純物領域５０５、５０６、５０７、５０８はそれぞれチャネル形成領域５０４に接している。なお本実施例では、全ての不純物領域がそれぞれチャネル形成領域５０４に接しているが、本発明はこの構成に限定されない。不純物領域とチャネル形成領域の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）が設けられていても良いし、ゲート電極と重ならない不純物の添加されていない領域（オフセット領域）が設けられていても良い。
【０１０８】
活性層５０１の不純物領域５０５、５０６、５０７、５０８を覆うように、ゲート絶縁膜５０２上に絶縁膜５０９が形成されている。そして、絶縁膜５０９及びゲート絶縁膜５０２に形成されたコンタクトホールを介して、不純物領域５０５、５０６、５０７、５０８にそれぞれ接続された接続配線５１０、５１１、５１２、５１３が形成されている。なお、図７ではゲート絶縁膜５０２が不純物領域５０５、５０６、５０７、５０８を覆っているが、本発明はこの構成に限定されない。不純物領域５０５、５０６、５０７、５０８は必ずしもゲート絶縁膜５０２に覆われている必要はなく、露出していても良い。
【０１０９】
図７に示したスイッチ素子は、ゲート電極５０３に印加される電圧によって、各接続配線５１０、５１１、５１２、５１３間の抵抗が制御される。
【０１１０】
図７のスイッチ素子は、４つのノード、具体的には接続配線５１０、５１１、５１２、５１３を同時に接続することができる。なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【０１１１】
上記構成により、スイッチ素子の面積を抑えることができ、スイッチ素子の画素に占める面積を抑えることができ、画素を高精細化させることができる。
【０１１２】
なお、本実施例では、４つのノードの接続を制御することができる５端子のトランジスタについて説明したが、本発明のトランジスタは４端子または５端子に限定されない。ノードの数に合わせてトランジスタを設計することが可能である。
【０１１３】
（実施例３）
本実施例では、基板と活性層の間にゲート電極が形成されている、ボトムゲート型の本発明のトランジスタについて説明する。
【０１１４】
本発明のトランジスタの構成について、図８を用いて説明する。図８（Ａ）は、本発明のトランジスタの上面図であり、図８（Ｂ）は、図８（Ａ）の破線Ａ−Ａ’における断面図に相当し、図８（Ｃ）は、図８（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
【０１１５】
本実施例のスイッチ素子は、ゲート電極７０１と、該ゲート電極７０１に接するゲート絶縁膜７０２と、該ゲート絶縁膜７０２に接する活性層７０３とを有している。活性層７０３は、チャネル形成領域７０４と、導電型を付与する不純物が添加された不純物領域７０５、７０６、７０７を有している。ゲート電極７０１とチャネル形成領域７０４は、ゲート絶縁膜７０２を間に挟んで重なっている。なお、７０８はチャネル形成領域を形成する際に用いるマスクであり、絶縁膜から形成されている。
【０１１６】
不純物領域７０５、７０６、７０７はそれぞれチャネル形成領域７０４に接している。なお本実施例では、全ての不純物領域がそれぞれチャネル形成領域７０４に接しているが、本発明はこの構成に限定されない。不純物領域とチャネル形成領域の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）が設けられていても良いし、ゲート電極と重ならない不純物の添加されていない領域（オフセット領域）が設けられていても良い。
【０１１７】
活性層７０３の不純物領域７０５、７０６、７０７を覆うように絶縁膜７０８が形成されている。そして、絶縁膜７０８に形成されたコンタクトホールを介して、不純物領域７０５、７０６、７０７にそれぞれ接続された接続配線７０９、７１０、７１１が形成されている。
【０１１８】
図８に示したスイッチ素子は、ゲート電極７０１に印加される電圧によって、各接続配線７０９、７１０、７１１間の抵抗が制御される。
【０１１９】
図８のスイッチ素子は、３つのノード、具体的には接続配線７０９、７１０、７１１を同時に接続することができる。なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【０１２０】
上記構成により、スイッチ素子の面積を抑えることができ、スイッチ素子の画素に占める面積を抑えることができ、画素を高精細化させることができる。
【０１２１】
なお、各接続配線間にチャネル形成領域を２つ以上設けてマルチゲート構造としても良い。
【０１２２】
（実施例４）
本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する駆動回路（信号線駆動回路、第１走査線駆動回路及び第２走査線駆動回路）の構成について説明する。
【０１２３】
図９（Ａ）に本実施例の信号線駆動回路４０１のブロック図を示す。４０２はシフトレジスタ、４０３はバッファ、４０４はサンプリング回路、４０５は電流変換回路を示している。
【０１２４】
シフトレジスタ４０２には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。シフトレジスタ４０２にクロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、タイミング信号が生成される。
【０１２５】
生成されたタイミング信号は、バッファ４０３において増幅または緩衝増幅されて、サンプリング回路４０４に入力される。なお、バッファの代わりにレベルシフタを設けて、タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良い。
【０１２６】
図９（Ｂ）にサンプリング回路４０４、電流変換回路４０５の具体的な構成を示す。なおサンプリング回路４０４は、端子４１０においてバッファ４０３と接続されている。
【０１２７】
サンプリング回路４０４には、複数のスイッチ４１１が設けられている。そしてサンプリング回路４０４には、ビデオ信号線４０６からアナログビデオ信号が入力されており、スイッチ４１１はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、後段の電流変換回路４０５に入力する。なお図９（Ｂ）では、電流変換回路４０５はサンプリング回路４０４が有するスイッチ４１１の１つに接続されている電流変換回路だけを示しているが、各スイッチ４１１の後段に、図９（Ｂ）に示したような電流変換回路４０５が接続されているものとする。
【０１２８】
なお本実施例では、スイッチ４１１にトランジスタを１つだけ用いているが、スイッチ４１１はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチであれば良く、本実施例の構成に限定されない。
【０１２９】
サンプリングされたアナログビデオ信号は、電流変換回路４０５が有する電流出力回路４１２に入力される。電流出力回路４１２は、入力されたビデオ信号の電圧に見合った値の電流（信号電流）を出力する。なお図９ではアンプ及びトランジスタを用いて電流出力回路を形成しているが、本発明はこの構成に限定されず、入力されたビデオ信号に見合った値の電流を出力することができる回路であれば良い。
【０１３０】
該信号電流は、同じく電流変換回路４０５が有するリセット回路４１７に入力される。リセット回路４１７は、２つのアナログスイッチ４１３、４１４と、インバーター４１６と、電源４１５を有している。
【０１３１】
アナログスイッチ４１４にはリセット信号（Ｒｅｓ）が入力されており、アナログスイッチ４１３には、インバーター４１６によって反転されたリセット信号（Ｒｅｓ）が入力されている。そしてアナログスイッチ４１３とアナログスイッチ４１４は、反転したリセット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオフになっている。
【０１３２】
そして、アナログスイッチ４１３がオンのときに信号電流は対応する信号線に入力される。逆に、アナログスイッチ４１４がオンのときに電源４１５の電圧が信号線に与えられ、信号線がリセットされる。なお、電源４１５の電圧は、画素に設けられた電源線の電圧とほぼ同じ高さであることが望ましく、信号線がリセットされているときに信号線にながれる電流が０に近ければ近いほど良い。
【０１３３】
なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能である。
【０１３４】
なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
【０１３５】
次に、第１走査線駆動回路の構成について説明する。
【０１３６】
図１０は第１走査線駆動回路６４１の構成を示すブロック図である。第１走査線駆動回路６４１は、それぞれシフトレジスタ６４２、バッファ６４３を有している。また場合によってはレベルシフタを有していても良い。
【０１３７】
第１走査線駆動回路６４１において、シフトレジスタ６４２にクロックＣＬＫ及びスタートパルス信号ＳＰが入力されることによって、タイミング信号が生成される。生成されたタイミング信号はバッファ６４３において緩衝増幅され、対応する第１走査線に供給される。
【０１３８】
第１走査線には、１ライン分の画素のスイッチ素子Ｓｗ１のゲート電極が接続されている。そして、１ライン分の画素のスイッチ素子Ｓｗ１を一斉にＯＮにしなくてはならないので、バッファ６４３は大きな電流を流すことが可能なものが用いられる。
【０１３９】
なお、シフトレジスタの代わりに、例えばデコーダ回路のような走査線の選択ができる別の回路を用いても良い。
【０１４０】
また、第２走査線駆動回路も、第１走査線駆動回路と同じ構成を有していても良い。
【０１４１】
なお、第１、第２走査線の電圧を、各走査線にそれぞれ対応する複数の走査線駆動回路で制御しても良いし、いくつかの走査線または全ての走査線の電圧を１つの走査線駆動回路で制御しても良い。
【０１４２】
本発明の発光装置を駆動する信号線駆動回路及び走査線駆動回路は、本実施例で示す構成に限定されない。本実施例の構成は、実施例１〜実施例３に示した構成と自由に組み合わせて実施することが可能である。
【０１４３】
（実施例５）
本発明の発光装置の作成方法の一例について、図１１、図１２を用いて説明する。本実施例では、図２に示した画素を有する発光装置の作製方法について示す。なお、ここでは代表的に、スイッチ素子Ｓｗ１、Ｔｒ１を示す。なおトランジスタＴｒ２については特に図示しないが、本実施例の作製方法に従って作製することが可能である。
【０１４４】
まず、図１１（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ４、ＮＨ３、Ｎ２Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００［ｎｍ］（好ましくは５０〜１００［ｎｍ］）形成し、同様にＳｉＨ４、Ｎ２Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００［ｎｍ］（好ましくは１００〜１５０［ｎｍ］）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１４５】
島状半導体層５００５、５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００５、５００６の厚さは２５〜８０［ｎｍ］（好ましくは３０〜６０［ｎｍ］）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１４６】
レーザー結晶化法で結晶質半導体膜を作製する場合は、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ４レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００［Ｈｚ］とし、レーザーエネルギー密度を１００〜４００［ｍＪ／ｃｍ２］（代表的には２００〜３００［ｍＪ／ｃｍ２］）とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００［ｋＨｚ］とし、レーザーエネルギー密度を３００〜６００［ｍＪ／ｃｍ２］（代表的には３５０〜５００［ｍＪ／ｃｍ２］）とすると良い。そして幅１００〜１０００［μｍ］、例えば４００［μｍ］で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０［％］として行う。
【０１４７】
なおレーザーは、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いることができる。気体レーザーとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１４８】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用するのが望ましい。具体的には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射する。
【０１４９】
次いで、島状半導体層５００５、５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０［ｎｍ］としてシリコンを含む絶縁膜で形成する。本実施例では、１２０［ｎｍ］の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２とを混合し、反応圧力４０［Ｐａ］、基板温度３００〜４００［℃］とし、高周波（１３．５６［ＭＨｚ］）、電力密度０．５〜０．８［Ｗ／ｃｍ２］で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００［℃］の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【０１５０】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００［ｎｍ］の厚さに形成し、第２の導電膜５００９をＷで１００〜３００［ｎｍ］の厚さに形成する。
【０１５１】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０［μΩｃｍ］程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０［μΩｃｍ］程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０［ｎｍ］程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【０１５２】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ６）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０［μΩｃｍ］以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９または９９．９９［％］のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０［μΩｃｍ］を実現することが出来る。
【０１５３】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。
【０１５４】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ４とＣｌ２を混合し、１［Ｐａ］の圧力でコイル型の電極に５００［Ｗ］のＲＦ（１３．５６［ＭＨｚ］）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００［Ｗ］のＲＦ（１３．５６［ＭＨｚ］）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ４とＣｌ２を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１５５】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０［％］程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０［ｎｍ］程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１３、５０１４（第１の導電層５０１３ａ、５０１４ａと第２の導電層５０１３ｂ、５０１４ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１３、５０１４で覆われない領域は２０〜５０［ｎｍ］程度エッチングされ薄くなった領域が形成される。
【０１５６】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０１３〜５×１０１４［ａｔｏｍｓ／ｃｍ２］とし、加速電圧を６０〜１００［ｋｅＶ］として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１３、５０１４がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７、５０１８が形成される。第１の不純物領域５０１７、５０１８には１×１０２０〜１×１０２１［ａｔｏｍｓ／ｃｍ３］の濃度範囲でｎ型を付与する不純物元素を添加する。（図１１（Ｂ））
【０１５７】
次に、図１１（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ４とＣｌ２とＯ２とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２８、５０２９（第１の導電層５０２８ａ、５０２９ａと第２の導電層５０２８ｂ、５０２９ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２８、５０２９で覆われない領域はさらに２０〜５０［ｎｍ］程度エッチングされ薄くなった領域が形成される。
【０１５８】
Ｗ膜やＴａ膜のＣＦ４とＣｌ２の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ６が極端に高く、その他のＷＣｌ５、ＴａＦ５、ＴａＣｌ５は同程度である。従って、ＣＦ４とＣｌ２の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ２を添加するとＣＦ４とＯ２が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ２を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１５９】
そして、図１１（Ｄ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０［ｋｅＶ］とし、１×１０１３［ａｔｏｍｓ／ｃｍ２］のドーズ量で行い、図１１（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２８、５０２９を不純物元素に対するマスクとして用い、第１の導電層５０２８ａ、５０２９ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３４、５０３５が形成される。この第３の不純物領域５０３４、５０３５に添加されたリン（Ｐ）の濃度は、第１の導電層５０２８ａ、５０２９ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２８ａ、５０２９ａのテーパー部と重なる半導体層において、第１の導電層５０２８ａ、５０２９ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１６０】
次に、図１２（Ａ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ６を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２８ａ、５０２９ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３９、５０４０（第１の導電層５０３９ａ、５０４０ａと第２の導電層５０３９ｂ、５０４０ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３９、５０４０で覆われない領域はさらに２０〜５０［ｎｍ］程度エッチングされ薄くなった領域が形成される。
【０１６１】
第３のエッチング処理によって、第３の不純物領域５０３４、５０３５においては、第１の導電層５０３９ａ、５０４０ａと重なる第３の不純物領域５０３４ａ、５０３５ａと、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３４ｂ、５０３５ｂとが形成される。
【０１６２】
そして、図１２（Ｂ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層５００５に第１の導電型とは逆の導電型の第４の不純物領域５０４９〜５０５４を形成する。第３の形状の導電層５０４０ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層５００６はレジストマスク５２００で全面を被覆しておく。不純物領域５０４９〜５０５４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ２Ｈ６）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０２０〜２×１０２１［ａｔｏｍｓ／ｃｍ３］となるようにする。
【０１６３】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３９、５０４０がゲート電極として機能する。
【０１６４】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１［ｐｐｍ］以下、好ましくは０．１［ｐｐｍ］以下の窒素雰囲気中で４００〜７００［℃］、代表的には５００〜６００［℃］で行うものであり、本実施例では５００［℃］で４時間の熱処理を行う。ただし、第３の形状の導電層５０３９、５０４０に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１６５】
なお、レーザーアニール法を用いて活性化を行う場合、結晶化の際に用いたレーザーを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．０１〜１０ＭＷ／ｃｍ２）のエネルギー密度が必要となる。
【０１６６】
さらに、３〜１００［％］の水素を含む雰囲気中で、３００〜４５０［℃］で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１６７】
次いで、図１３（Ｃ）に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜から１００〜２００［ｎｍ］の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線５０５９〜５０６２をパターニング形成した後、接続配線５０６２に接する画素電極５０６４をパターニング形成する。
【０１６８】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５［μｍ］（さらに好ましくは２〜４［μｍ］）とすれば良い。
【０１６９】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、ｎ型の不純物領域５０１７またはｐ型の不純物領域５０４９、５０５４に達するコンタクトホールをそれぞれ形成する。
【０１７０】
また、配線（接続配線、信号線を含む）５０５９〜５０６２として、Ｔｉ膜を１００［ｎｍ］、Ｔｉを含むアルミニウム膜を３００［ｎｍ］、Ｔｉ膜１５０［ｎｍ］をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０１７１】
また、本実施例では、画素電極５０６４としてＩＴＯ膜を１１０［ｎｍ］の厚さに形成し、パターニングを行った。画素電極５０６４を接続配線５０６２と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０［％］の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０６４がＯＬＥＤの陽極となる。（図１２（Ａ））
【０１７２】
次に、図１２（Ｄ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００［ｎｍ］の厚さに形成し、画素電極５０６４に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１７３】
次に、有機発光層５０６６および陰極（ＭｇＡｇ電極）５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、有機発光層５０６６の膜厚は８０〜２００［ｎｍ］（典型的には１００〜１２０［ｎｍ］）、陰極５０６７の厚さは１８０〜３００［ｎｍ］（典型的には２００〜２５０［ｎｍ］）とすれば良い。
【０１７４】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、有機発光層を形成する。但し、有機発光層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機発光層を形成するのが好ましい。
【０１７５】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光の有機発光層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光の有機発光層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光の有機発光層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０１７６】
ここではＲＧＢに対応した３種類のＯＬＥＤを形成する方式を用いたが、白色発光のＯＬＥＤとカラーフィルタを組み合わせた方式、青色または青緑発光のＯＬＥＤと蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＯＬＥＤを重ねる方式などを用いても良い。
【０１７７】
なお、有機発光層５０６６としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造を有機発光層とすれば良い。
【０１７８】
次に、メタルマスクを用いて陰極５０６７を形成する。なお本実施例では陰極５０６７としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０６７として他の公知の材料を用いても良い。
【０１７９】
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００［ｎｍ］の厚さに形成する。パッシベーション膜５０６８を形成しておくことで、有機発光層５０６６を水分等から保護することができ、ＯＬＥＤの信頼性をさらに高めることが出来る。
【０１８０】
こうして図１２（Ｄ）に示すような構造の発光装置が完成する。
【０１８１】
ところで、本実施例の発光装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、信号線駆動回路の駆動周波数を１０［ＭＨｚ］以上にすることが可能である。
【０１８２】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０１８３】
本実施例の場合、ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域（ＬＯＶ領域）、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域（ＬＯＦＦ領域）およびチャネル形成領域を含む。
【０１８４】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１８５】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、ＬＯＶ領域を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【０１８６】
なお、実際には図１２（Ｄ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤの信頼性が向上する。
【０１８７】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中では発光装置という。
【０１８８】
また、本実施例で示す工程に従えば、発光装置の作製に必要なフォトマスクの数を抑えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。
【０１８９】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。本発明の発光装置は公知の方法を用いて作成することが可能である。
【０１９０】
本実施例は、実施例１、２、４と自由に組み合わせて実施することが可能である。
【０１９１】
（実施例６）
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＯＬＥＤの低消費電力化、長寿命化、および軽量化が可能になる。
【０１９２】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
（Ｔ．Ｔｓｕｔｓｕｉ， Ｃ．Ａｄａｃｈｉ， Ｓ．Ｓａｉｔｏ， Ｐｈｏｔｏｃｈｅｍｉｃａｌ Ｐｒｏｃｅｓｓｅｓ ｉｎ Ｏｒｇａｎｉｚｅｄ Ｍｏｌｅｃｕｌａｒ Ｓｙｓｔｅｍｓ， ｅｄ．Ｋ．Ｈｏｎｄａ， （Ｅｌｓｅｖｉｅｒ Ｓｃｉ．Ｐｕｂ．， Ｔｏｋｙｏ，１９９１） ｐ．４３７．）
【０１９３】
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０１９４】
【化１】
【０１９５】
（Ｍ．Ａ．Ｂａｌｄｏ， Ｄ．Ｆ．Ｏ’Ｂｒｉｅｎ， Ｙ．Ｙｏｕ， Ａ．Ｓｈｏｕｓｔｉｋｏｖ， Ｓ．Ｓｉｂｌｅｙ， Ｍ．Ｅ．Ｔｈｏｍｐｓｏｎ， Ｓ．Ｒ．Ｆｏｒｒｅｓｔ， Ｎａｔｕｒｅ ３９５ （１９９８） ｐ．１５１．）
【０１９６】
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０１９７】
【化２】
【０１９８】
（Ｍ．Ａ．Ｂａｌｄｏ， Ｓ．Ｌａｍａｎｓｋｙ， Ｐ．Ｅ．Ｂｕｒｒｒｏｗｓ， Ｍ．Ｅ．Ｔｈｏｍｐｓｏｎ， Ｓ．Ｒ．Ｆｏｒｒｅｓｔ， Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７５ （１９９９） ｐ．４．） （Ｔ．Ｔｓｕｔｓｕｉ， Ｍ．−Ｊ．Ｙａｎｇ， Ｍ．Ｙａｈｉｒｏ， Ｋ．Ｎａｋａｍｕｒａ， Ｔ．Ｗａｔａｎａｂｅ， Ｔ．ｔｓｕｊｉ， Ｙ．Ｆｕｋｕｄａ， Ｔ．Ｗａｋｉｍｏｔｏ， Ｓ．Ｍａｙａｇｕｃｈｉ， Ｊｐｎ．Ａｐｐｌ．Ｐｈｙｓ．， ３８ （１２Ｂ） （１９９９） Ｌ１５０２．）
【０１９９】
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０２００】
【化３】
【０２０１】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０２０２】
なお、本実施例の構成は、実施例１〜実施例５のいずれの構成とも自由に組み合わせて実施することが可能である。
【０２０３】
（実施例７）
本実施例では、本発明の発光装置外観について、図１３を用いて説明する。
【０２０４】
図１３は、トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図１３（Ｂ）は、図１３（Ａ）のＡ−Ａ’における断面図、図１３（Ｃ）は図１３（Ａ）のＢ−Ｂ’における断面図である。
【０２０５】
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０２０６】
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１３（Ｂ）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれるトランジスタＴｒ１ ４２０２を図示した。
【０２０７】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴが用いられ、トランジスタＴｒ１ ４２０２には公知の方法で作製されたｎチャネル型ＴＦＴが用いられる。
【０２０８】
駆動ＴＦＴ４２０１及びトランジスタＴｒ１ ４２０２上には層間絶縁膜（平坦化膜）４３０１が形成され、その上にトランジスタＴｒ１ ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２０９】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２１０】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２１１】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０２１２】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５からなるＯＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３を覆うように、絶縁膜４３０２上に保護膜４３０３が形成されている。保護膜４３０３は、ＯＬＥＤ４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０２１３】
４００５ａは電源線に接続された引き回し配線であり、トランジスタＴｒ１ ４２０２のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０２１４】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２１５】
但し、ＯＬＥＤからの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２１６】
また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０２１７】
また充填材４１０３を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑制できる。
【０２１８】
図１３（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２１９】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０２２０】
本実施例の構成は、実施例１〜実施例６に示した構成と自由に組み合わせて実施することが可能である。
【０２２１】
（実施例８）
ＯＬＥＤに用いられる有機発光材料は低分子系と高分子系に大別される。本発明の発光装置は、低分子系の有機発光材料でも高分子系の有機発光材料でも、どちらでも用いることができる。また、低分子系、高分子系いずれにも分類し難い材料、（例えば特願２００１−１６７５０８号等に記載されている材料）を用いても良い。
【０２２２】
低分子系の有機発光材料は、蒸着法により成膜される。したがって積層構造をとりやすく、ホール輸送層、電子輸送層などの機能が異なる膜を積層することで高効率化しやすい。もっとホール輸送層、電子輸送層等が必ずしも明確に存在せず、例えば特願２００１−０２０８１７号等に記載されているように、混合状態になった層が単数乃至複数層存在し、ＯＬＥＤの高寿命化、高発光効率化が図られていても良い。
【０２２３】
低分子系の有機発光材料としては、キノリノールを配位子としたアルミニウム錯体Ａｌｑ３、トリフェニルアミン誘導体（ＴＰＤ）等が代表的に挙げられる。
【０２２４】
一方、高分子系の有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
【０２２５】
高分子系の有機発光材料を用いた発光素子の構造は、低分子系の有機発光材料を用いたときと基本的には同じであり、陰極／有機発光層／陽極となる。しかし、高分子系の有機発光材料を用いた有機発光層を形成する際には、低分子系の有機発光材料を用いたときのような積層構造を形成させることは難しく、知られている中では２層の積層構造が有名である。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。なお、高分子系の有機発光材料を用いた発光素子の場合には、陰極材料としてＣａを用いることも可能である。
【０２２６】
なお、素子の発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の有機発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が代表的に挙げられる。
【０２２７】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。
【０２２８】
ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。
【０２２９】
ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。
【０２３０】
ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０２３１】
なお、正孔輸送性の高分子系の有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。
【０２３２】
正孔輸送性の高分子系の有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０２３３】
なお、本実施例の構成は、実施例１〜実施例７のいずれの構成とも自由に組み合わせて実施することが可能である。
【０２３４】
（実施例９）
ＯＬＥＤを用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０２３５】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１４に示す。
【０２３６】
図１４（Ａ）はＯＬＥＤ表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ＯＬＥＤ表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２３７】
図１４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０２３８】
図１４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０２３９】
図１４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。
【０２４０】
図１４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２４１】
図１４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。
【０２４２】
図１４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。
【０２４３】
ここで図１４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０２４４】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２４５】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０２４６】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２４７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜８に示したいずれの構成の発光装置を用いても良い。
【０２４８】
【発明の効果】
本発明のスイッチ素子によって、スイッチ素子の面積を抑えることができ、画素を高精細化あるいは高機能化させることができる。
【０２４９】
また該スイッチ素子を用いた本発明の発光装置では、ＯＬＥＤに流れる電流を制御しているトランジスタＴｒ１の特性が画素間で異なっても、画素間においてＯＬＥＤに流れる電流の大きさに差が生じるのを防ぐことができ、輝度むらを抑えることができる。また画素回路の小面積化が行え、その結果開口率が上昇し、省電力化、発光装置の信頼性向上を図ることができる。
【０２５０】
さらに該スイッチ素子を用いた本発明の発光装置は、温度変化に左右されずに一定の輝度を得ることができる。また、カラー表示において、各色毎に異なる有機発光材料を有するＯＬＥＤを設けた場合でも、温度によって各色のＯＬＥＤの輝度がバラバラに変化して所望の色が得られないということを防ぐことができる。
【図面の簡単な説明】
【図１】本発明のトランジスタの構成を示す図。
【図２】本発明の発光装置のブロック図。
【図３】本発明の発光装置の画素の回路図。
【図４】走査線に入力される信号のタイミングチャート。
【図５】駆動における画素の概略図。
【図６】本発明のトランジスタの構成を示す図。
【図７】本発明のトランジスタの構成を示す図。
【図８】本発明のトランジスタの構成を示す図。
【図９】アナログ駆動法における信号線駆動回路の詳細図。
【図１０】走査線駆動回路のブロック図。
【図１１】本発明の発光装置の作製方法を示す図。
【図１２】本発明の発光装置の作製方法を示す図。
【図１３】本発明の発光装置の外観図及び断面図。
【図１４】本発明の発光装置を用いた電子機器の図。
【図１５】従来のトランジスタの回路図及び上面図。
【発明の属する技術分野】
本発明は、半導体膜を用いて形成されたスイッチ素子に関する。また、基板上に形成された該スイッチ素子と、有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）とを、該基板とカバー材の間に封入したＯＬＥＤパネルに関する。また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを共に発光装置と総称する。
【０００２】
【従来の技術】
近年、基板上に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴと記す）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。アクティブマトリクス型表示装置は、画素毎にスイッチ素子としてのＴＦＴを設け、ビデオ信号を各画素に順次書き込むことにより画像表示を行う。ＴＦＴはアクティブマトリクス型表示装置を実現する上で、必須の素子となっている。
【０００３】
ＴＦＴは、ソース電極、ドレイン電極、ゲート電極の３つの端子を有するスイッチ素子にもなる。ゲート電極に与える電圧によって、ソース電極、ドレイン電極間の電気抵抗が制御される。
【０００４】
【発明が解決しようとする課題】
ところで、アクティブマトリクス型表示装置において、表示品質、表示情報量の急激な増加と軽薄短小へのニーズの高まりとを背景に、画素の高精細化への要求が高まっている。また、画素にメモリを組み込むなどの高機能化が求められるようになりつつある。
【０００５】
しかし画素を、高精細化、高機能化しようとしても、各画素に設けられているＴＦＴは、オン電流量や耐圧などの確保を考慮すると、そのサイズの縮小に限界がある。
【０００６】
しかし、画素に占めるＴＦＴの面積の割合を下げられない場合、液晶表示装置だと画素において光が透過する面積が小さくなり、見た目の輝度が低くなる。また発光装置でも、ＯＬＥＤから発せられる光がＴＦＴ側に照射されるとき、ＯＬＥＤからの光がＴＦＴに遮られ、見た目の輝度が低くなる。
【０００７】
よって各画素に設けるＴＦＴの数、面積は、可能な限り少なく抑えるのが望ましい。
【０００８】
しかし、各画素の回路構成が決まっていればＴＦＴの数を単純に減らすことは通常できない。例えば図１５（Ａ）に示すように、各画素において３個のノードＡ、Ｂ、Ｃを同時に短絡または開放する必要があるとき、３端子のスイッチ素子であるＴＦＴの場合、少なくとも２個のＴＦＴ３００１、３００２を設ける必要があり、これ以上ＴＦＴの数は減らせない。
【０００９】
特にアクティブマトリクス型の発光装置の場合、単純に電圧信号書き込みスイッチ以外必要としない液晶表示装置に比べて、一般的に各画素に設けられるＴＦＴの数が多く、その接続は複雑であり、ＴＦＴの数を抑えるのが困難である。
【００１０】
本発明は上述した問題に鑑み、３つ以上のノードを同時に短絡または開放することができ、なおかつ基板の占有面積を抑えることができるスイッチ素子の提供を課題とする。また、該スイッチ素子を用いたアクティブマトリクス型表示装置の提供を課題とする。
【００１１】
また、発光装置を実用化する上で問題となっているのが、有機発光材料の劣化に伴う、ＯＬＥＤの輝度の低下であった。なお、ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【００１２】
本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【００１３】
有機発光材料は水分、酸素、光、熱に弱く、これらのものによって劣化が促進される。具体的には、発光装置を駆動するデバイスの構造、有機発光材料の特性、電極の材料、作製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【００１４】
有機発光層にかかる電圧が一定であっても、有機発光層が劣化するとＯＬＥＤの輝度は低下し、表示する画像が不鮮明になる。
【００１５】
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応した三種類のＯＬＥＤを用いてカラーの画像を表示する場合において、有機発光層を構成する有機発光材料は、ＯＬＥＤの対応する色によって異なる。そのため、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化することがある。この場合、時間が経つにつれ、ＯＬＥＤの輝度が色ごとに異なってしまい、発光装置に所望の色を表示することができなくなる。
【００１６】
また、有機発光層の温度は、外気温やＯＬＥＤパネル自身が発する熱等に左右されるが、一般的にＯＬＥＤは温度によって流れる電流の値が変化する。電圧が一定でも、有機発光層の温度が高くなると、ＯＬＥＤに流れる電流は大きくなる。そしてＯＬＥＤに流れる電流とＯＬＥＤの輝度は比例関係にあるため、ＯＬＥＤに流れる電流が大きければ大きいほど、ＯＬＥＤの輝度は高くなる。このように、有機発光層の温度によってＯＬＥＤの輝度が変化するため、所望の階調を表示することが難しく、また温度の上昇に伴って発光装置の消費電流が大きくなる。
【００１７】
さらに、一般的に、有機発光材料の種類によって温度変化における流れる電流の変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバラバラに変化することが起こりうる。各色の輝度のバランスが崩れると、所望の色を表示することができない。
【００１８】
本発明は上述したことに鑑み、有機発光層の劣化や温度変化に左右されずに一定の輝度を得ることができ、さらに所望のカラー表示を行うことが可能な発光装置を提供することを課題とする。
【００１９】
【課題を解決するための手段】
本発明は、３つ以上のノードを同時に短絡または開放することができる、少なくとも４つの端子を有した新規な構成のスイッチ素子及びそのスイッチ素子を用いた発光装置である。
【００２０】
具体的に該スイッチ素子は、活性層と、前記活性層に接する絶縁膜と、前記絶縁膜に接するゲート電極と、３つ以上の電極（以下、本明細書では接続電極と呼ぶ）とを有している。そして、前記活性層は、少なくとも１つのチャネル形成領域と、３つ以上の不純物ドープ領域とを有しており、前記接続電極はそれぞれ異なる不純物領域の１つに接している。
【００２１】
そして、任意の接続端子に接する不純物領域は、チャネル形成領域のいずれか１つとのみ接している。なお、任意の接続端子に接する不純物領域が、該１つのチャネル形成領域との間に濃度の低い不純物領域を挟んでいても良い。言い換えると、接続端子に接している任意の２つの不純物領域は、間に他の接続端子に接している不純物領域を挟んでいない。
【００２２】
ゲート電極は絶縁膜を間に挟んでチャネル形成領域と重なっている。そして、ゲート電極に印加する電圧を制御することで、各接続電極間の抵抗を制御し、全ての接続電極を同時に短絡または開放することができる。
【００２３】
なお、本発明のスイッチ素子は、基板と活性層の間にゲート電極が設けられていても良いし、ゲート電極と基板の間に活性層が設けられていても良い。
【００２４】
上記、スイッチ素子を用いることにより、複数のＴＦＴによりスイッチ回路を構成するよりも、画素に占める面積を抑えることができ、画素の開口率を維持したまま高精細化したり高機能化させることができる。
【００２５】
また一般的に、ＯＬＥＤに印加する電圧を一定に保って発光させるのと、ＯＬＥＤに流れる電流を一定に保って発光させるのとでは、後者の方が、ＯＬＥＤの劣化による輝度の低下を小さくすることができる。なお本明細書において、ＯＬＥＤに流れる電流をＯＬＥＤ電流、ＯＬＥＤに印加される電圧をＯＬＥＤ電圧と呼ぶ。つまり、ＯＬＥＤの輝度を電圧によって制御するのではなく、電流によって制御することで、ＯＬＥＤの劣化によるＯＬＥＤの発光輝度の変化を抑制することができる。
【００２６】
そこで、各画素に本発明のスイッチ素子を設け、該スイッチ素子がオンのときに、ＯＬＥＤに流れる電流を制御するトランジスタのドレイン電流Ｉｄを信号線駆動回路において制御するのが好ましい。
【００２７】
ドレイン電流Ｉｄが流れると、ＯＬＥＤに流れる電流を制御するトランジスタのゲート電極とソース領域間に電圧が生じる。そして該電圧を維持したまま、該トランジスタのドレイン電流を、単数または複数の回路素子を間に介してＯＬＥＤに流すようにする。なお、ＯＬＥＤに流れる電流を制御するトランジスタは、飽和領域において動作させる。
【００２８】
上記構成において、ＯＬＥＤに流れる電流の値は信号線駆動回路によって制御される。よって、ＯＬＥＤに流れる電流を制御するトランジスタの特性の違いや、ＯＬＥＤの劣化等に左右されずに、ＯＬＥＤに流れる電流を所望の値に制御することが可能になる。
【００２９】
本発明では、前記スイッチ素子を用いて上述の通り構成することにより、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑えることができ、その結果鮮明な画像を表示することができる。また、各色に対応したＯＬＥＤを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示することができる。
【００３０】
また、有機発光層の温度が外気温やＯＬＥＤパネル自身が発する熱等に左右されても、ＯＬＥＤ電流を所望の値に制御することができる。よって、ＯＬＥＤ電流とＯＬＥＤの輝度は比例するので、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装置の場合、温度変化に左右されずに各色のＯＬＥＤの輝度の変化を抑えることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。
【００３１】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ電流の変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右されずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。
【００３２】
また一般的な発光装置は、ＯＬＥＤに電流を供給する配線自体が抵抗を有するため、配線の長さによってその電位が多少降下する。そしてこの電位の降下は、表示する画像によっても大きく異なる。特に、同じ配線から電流が供給される複数の画素において、階調数の高い画素の割合が大きくなると、配線に流れる電流が大きくなり、電位の降下が顕著に現れる。電位が降下すると、各画素のＯＬＥＤにそれぞれかかる電圧が小さくなるため、各画素に供給される電流は小さくなる。よって、ある所定の画素において一定の階調を表示しようとしても、同じ配線から電流が供給されている他の画素の階調数が変化すると、それに伴って該所定の画素に供給される電流が変化し、結果的に階調数も変化する。しかし本発明の発光装置では、各ＯＬＥＤに流れる電流を所望の値に保つことができるので、配線抵抗による電位降下により階調が変化するのを防ぐことができる。
【００３３】
また、本発明のスイッチ素子を用いることで、各画素に占めるトランジスタの面積の割合を抑えることができる。
【００３４】
なお、本発明の発光装置において、画素に用いるトランジスタは多結晶シリコンを用いて形成されたトランジスタであっても良いし、アモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良い。
【００３５】
なお本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００３６】
なお、本発明のスイッチ素子は、表示装置のみならず集積回路を含む半導体装置全般に用いることが可能である。
【００３７】
【発明の実施の形態】
（実施の形態１）
本発明のスイッチ素子の構成について、図１を用いて説明する。図１（Ａ）は、本発明のトランジスタの上面図であり、図１（Ｂ）は、図１（Ａ）の破線Ａ−Ａ’における断面図に相当し、図１（Ｃ）は、図１（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
【００３８】
本発明のトランジスタは、活性層１０１と、該活性層に接するゲート絶縁膜１０２と、ゲート絶縁膜１０２に接するゲート電極１０３とを有している。活性層１０１は、チャネル形成領域１０４と、導電型を付与する不純物が添加された不純物領域１０５、１０６、１０７を有している。ゲート電極１０３とチャネル形成領域１０４は、ゲート絶縁膜を間に挟んで重なっている。
【００３９】
不純物領域１０５、１０６、１０７はそれぞれチャネル形成領域１０４に接している。なお本実施の形態では、全ての不純物領域がそれぞれチャネル形成領域１０４に接しているが、本発明はこの構成に限定されない。不純物領域とチャネル形成領域の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）が設けられていても良いし、ゲート電極と重ならない不純物の添加されていない領域（オフセット領域）が設けられていても良い。
【００４０】
活性層１０１の不純物領域１０５、１０６、１０７を覆うように、ゲート絶縁膜１０２上に絶縁膜１０８が形成されている。そして、絶縁膜１０８及びゲート絶縁膜１０２に形成されたコンタクトホールを介して、不純物領域１０５、１０６、１０７にそれぞれ接続された接続配線１０９、１１０、１１１が形成されている。なお、図１ではゲート絶縁膜１０２が不純物領域１０５、１０６、１０７を覆っているが、本発明はこの構成に限定されない。不純物領域１０５、１０６、１０７は必ずしもゲート絶縁膜１０２に覆われている必要はなく、露出していても良い。
【００４１】
図１に示したスイッチ素子は、ゲート電極１０３に印加される電圧によって、各接続配線１０９、１１０、１１１間の抵抗が制御される。
【００４２】
図１のトランジスタは、３つのノード、具体的には接続配線１０９、１１０、１１１を同時に接続することができる。なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【００４３】
上記構成により、スイッチ素子を加えたトランジスタ等が占有する面積を抑えることができ、画素の開口率を下げずに、画素を高精細化あるいは高機能化させることができる。一方、ＴＦＴを用いて３つのノードの接続を制御する場合、２つ以上のトランジスタを用いる必要がある。
【００４４】
（実施の形態２）
図２に本発明のＯＬＥＤパネルの構成を、ブロック図で示す。２００は画素部であり、複数の画素２０１がマトリクス状に形成されている。また２０２は信号線駆動回路、２０３は第１走査線駆動回路、２０４は第２走査線駆動回路である。
【００４５】
なお図２では信号線駆動回路２０２、第１走査線駆動回路２０３及び第２走査線駆動回路２０４が、画素部２００と同じ基板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路２０２、第１走査線駆動回路２０３及び第２走査線駆動回路２０４が画素部２００と異なる基板上に形成され、ＦＰＣ等のコネクターを介して、画素部２００と接続されていても良い。また、図２では信号線駆動回路２０２、第１走査線駆動回路２０３及び第２走査線駆動回路２０４は１つずつ設けられているが、本発明はこの構成に限定されない。信号線駆動回路２０２、第１走査線駆動回路２０３及び第２走査線駆動回路２０４の数は設計者が任意に設定することができる。
【００４６】
また図２では図示していないが、画素部２００に、信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、第１走査線Ｇ１〜Ｇｙ、第２走査線Ｐ１〜Ｐｙが設けられている。なお信号線と電源線の数は必ずしも同じであるとは限らない。また、第１走査線と、第２走査線の数は必ずしも同じであるとは限らない。またこれらの配線を必ず全て有していなくとも良く、これらの配線の他に、別の異なる配線が設けられていても良い。
【００４７】
電源線Ｖ１〜Ｖｘは所定の電圧に保たれている。なお図２ではモノクロの画像を表示する発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても良い。その場合、電源線Ｖ１〜Ｖｘの電圧の高さを全て同じに保たなくても良く、対応する色毎に変えるようにしても良い。
【００４８】
なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。
【００４９】
図３に、図２で示した画素２０１の詳しい構成例を示す。図３に示す画素２０１は、信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
【００５０】
また画素２０１は、本発明のスイッチ素子Ｓｗ１と、薄膜トランジスタＴｒ１及びＴｒ２と、ＯＬＥＤ２０５及び保持容量２０６を有している。保持容量２０６はスイッチ素子Ｓｗ１のゲート電極とソース領域の間の電圧（ゲート電圧）をより確実に維持するために設けられているが、Ｔｒ１のゲート容量が十分大きければ必ずしも設ける必要はない。
【００５１】
本発明のスイッチ素子Ｓｗ１は、３つのノードの接続をゲート電極に印加する電圧で制御することができる、４端子の薄膜素子である。スイッチ素子Ｓｗ１のゲート電極は、第１走査線Ｇｊに接続されている。そしてスイッチ素子Ｓｗ１の３つの不純物領域は、１つは信号線Ｓｉに、１つはトランジスタＴｒ１のゲート電極に、１つはトランジスタＴｒ１のドレイン領域に接続されている。
【００５２】
なお本明細書では、ｎチャネル型トランジスタの場合、不純物領域であるソース領域に与えられる電圧は、同じく不純物領域であるドレイン領域に与えられる電圧よりも低いものとする。また、ｐチャネル型トランジスタの場合、ソース領域に与えられる電圧は、ドレイン領域に与えられる電圧よりも高いものとする。
【００５３】
トランジスタＴｒ２のゲート電極は、第２走査線Ｐｊに接続されている。そしてトランジスタＴｒ２のソース領域とドレイン領域は、一方はトランジスタＴｒ１のドレイン領域に、もう一方は電源線Ｖｉに接続されている。
【００５４】
トランジスタＴｒ１のソース領域は、ＯＬＥＤ２０５の画素電極に接続されている。ＯＬＥＤ２０５は陽極と陰極を有しており、本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。
【００５５】
保持容量２０６が有する２つの電極は、一方はスイッチ素子Ｓｗ１のゲート電極とソース領域にそれぞれ接続されている。
【００５６】
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、一定の高さに保たれている。
【００５７】
なお本発明は図３の回路に限定されないが、図３の回路を前提とするならば、Ｔｒ１はｎチャネル型トランジスタとｐチャネル型トランジスタのどちらでも良い。ただし、陽極を画素電極として用い、陰極を対向電極として用いる場合、Ｔｒ１はｎチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、Ｔｒ１はｐチャネル型トランジスタであるのが望ましい。
【００５８】
スイッチ素子Ｓｗ１、Ｔｒ２は、ｎチャネル型トランジスタとｐチャネル型トランジスタのどちらでも良い。
【００５９】
次に、上述した本実施の形態の発光装置の動作について、図４、図５を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間Ｔａと表示期間Ｔｄとに分けて説明することができる。図４に、第１及び第２走査線のタイミングチャートを示す。走査線が選択されている期間、言いかえると該走査線にゲート電極が接続されているトランジスタが全てオンの状態にある期間は、ＯＮで示す。逆に、走査線が選択されていない期間、言いかえると該走査線にゲート電極が接続されているトランジスタが全てオフの状態にある期間は、ＯＦＦで示す。また図５は、書き込み期間Ｔａと表示期間Ｔｄにおける画素の構成を簡単に示した図である。
【００６０】
まず、１ライン目の画素において書き込み期間Ｔａが開始されると、第１走査線Ｇ１が選択され、スイッチ素子Ｓｗ１がオンになる。なお、第２走査線Ｐ１は選択されていないので、トランジスタＴｒ２はオフになっている。
【００６１】
そして、信号線駆動回路２０２に入力されるビデオ信号に基づき、信号線Ｓ１〜ＳｘとＯＬＥＤ２０５の対向電極との間に、それぞれ電流Ｉｃが流れる。なお本明細書において電流Ｉｃを信号電流と呼ぶ。
【００６２】
図５（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉに信号電流Ｉｃが流れた場合の、画素２０１の概略図を示す。２１０は対向電極に電圧を与える電源との接続用の端子を意味している。また、２１１は信号線駆動回路２０２が有する定電流源を意味する。
【００６３】
書き込み期間においてスイッチ素子Ｓｗ１はオンなので、信号線Ｓｉに信号電流Ｉｃが流れると、スイッチ素子Ｓｗ１のドレイン領域とソース領域の間に流れる電流Ｉｄ（ドレイン電流）は、信号電流Ｉｃとほぼ同じ値に保たれる。
【００６４】
そして、書き込み期間においてトランジスタＴｒ１は、そのゲート電極とドレイン領域は接続されているので、飽和領域で動作している。よって、ゲート電圧をＶＧＳ、μを移動度、Ｃ０を単位面積あたりのゲート容量、Ｗ／Ｌをチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、ＶＴＨを閾値とすると、トランジスタＴｒ１のドレイン電流Ｉｄは、以下の式１で表される。
【００６５】
【式１】
Ｉｄ＝μＣ０Ｗ／Ｌ（ＶＧＳ−ＶＴＨ）２／２
【００６６】
式１においてμ、Ｃ０、Ｗ／Ｌ、ＶＴＨは全て個々のトランジスタによって決まる固定の値である。またトランジスタＴｒ１のドレイン電流Ｉｄは、定電流源２１１によって信号電流Ｉｃと同じ大きさに保たれている。よって式１からわかるように、トランジスタＴｒ１のゲート電圧ＶＧＳは信号電流Ｉｃの値によって定まる。
【００６７】
そして、トランジスタＴｒ１のドレイン電流ＩｄはＯＬＥＤ２０５に流れ、ＯＬＥＤ２０５は該電流の大きさに見合った輝度で発光する。ドレイン電流Ｉｄが限りなく０に近かったり、逆バイアスの電流だったりすると、ＯＬＥＤ２０５は発光しない。
【００６８】
１ライン目の画素において書き込み期間Ｔａが終了すると、第１走査線Ｇ１の選択が終了する。そして、２ライン目の画素において書き込み期間Ｔａが開始され、第１走査線Ｇ２が選択される。よって、２ライン目の画素においてスイッチ素子Ｓｗ１がオンになる。そして、第２走査線Ｐ２は選択されていないので、トランジスタＴｒ２はオフになる。
【００６９】
そして、信号線駆動回路２０２に入力されるビデオ信号に基づき、信号線Ｓ１〜ＳｘとＯＬＥＤ２０５の対向電極との間に信号電流Ｉｃが流れる。よって、ＯＬＥＤ２０５に流れる電流が信号電流Ｉｃと同じ大きさに保たれ、信号電流Ｉｃの大きさに応じた輝度で、ＯＬＥＤ２０５が発光する。
【００７０】
そして、２ライン目の画素において書き込み期間Ｔａが終了し、その後同様に、３ライン目からｙライン目の画素まで順に書き込み期間Ｔａが開始され、上述した動作が繰り返される。
【００７１】
一方、１ライン目の画素において書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが開始される。表示期間Ｔｄが開始されると、第２走査線Ｐ１が選択される。よって、１ライン目の画素においてトランジスタＴｒ２がオンになる。なお、表示期間Ｔｄにおいて第１走査線Ｇ１は選択されないので、スイッチ素子Ｓｗ１はオフになっている。
【００７２】
図５（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。スイッチ素子Ｓｗ１はオフであり、トランジスタＴｒ２はオンになっているので、トランジスタＴｒ１のドレイン領域は電源線Ｖｉに接続され、一定の電圧（電源電圧）が与えられる。
【００７３】
そして、トランジスタＴｒ１は、書き込み期間Ｔａにおいて定められたＶＧＳが保持容量２０６によって保持されており、スイッチ素子Ｓｗ１のドレイン電流Ｉｄは、信号電流Ｉｃに維持されたままである。よって表示期間Ｔｄにおいても書き込み期間Ｔａと同様に、ＯＬＥＤ２０５に流れる電流は、信号電流Ｉｃと同じ大きさに維持されている。よって、表示期間Ｔｄでは書き込み期間Ｔａと同じ輝度でＯＬＥＤ２０５が発光する。
【００７４】
そして１ライン目の画素において表示期間Ｔｄが終了すると、次に２ライン目の画素において表示期間Ｔｄが開始される。そして１ライン目の画素と同様に、第２走査線Ｐ２が選択され、トランジスタＴｒ２がオンになる。なお、第１走査線Ｇ２は選択されていないので、スイッチ素子Ｓｗ１はオフになっている。そして、書き込み期間と同じ輝度でＯＬＥＤ２０５は発光する。
【００７５】
そして、２ライン目の画素において表示期間Ｔｄが終了し、その後同様に、３ライン目からｙライン目の画素まで順に表示期間Ｔｄが開始され、上述した動作が繰り返される。
【００７６】
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了し、１つの画像が表示される。そして、次のフレーム期間が開始され、再び上述した動作が繰り返される。各画素の階調は、書き込み期間Ｔａ及び表示期間ＴｄにおいてＯＬＥＤ２０５に流れる電流の大きさで決まる。
【００７７】
以上の動作により、ＯＬＥＤに流れる電流を制御しているトランジスタＴｒ１の特性が画素間で異なっても、画素間においてＯＬＥＤに流れる電流の大きさに著しいばらつきが生じるのを防ぐことができ、輝度むらを抑えることができる。
【００７８】
また本発明では、上記構成により、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑えることができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したＯＬＥＤを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示することができる。
【００７９】
また、有機発光層の温度が外気温やＯＬＥＤパネル自身が発する熱等に左右されても、ＯＬＥＤ電流を所望の値に制御することができる。よって、ＯＬＥＤ電流とＯＬＥＤの輝度は比例するので、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装置の場合、温度変化に左右されずに各色のＯＬＥＤの輝度の変化を抑えることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。
【００８０】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ電流の変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右されずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができる。
【００８１】
また本発明の発光装置では、各ＯＬＥＤに流れる電流を所望の値に保つことができるので、配線抵抗による電位降下により階調が変化するのを防ぐことができる。
【００８２】
また、本発明のスイッチ素子を用いることで、各画素に占めるトランジスタの面積の割合を抑えることができる。
【００８３】
なお本実施の形態で用いられる有機発光素子は、正孔注入層、電子注入層、正孔輸送層または電子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していても良い。
【００８４】
（実施の形態３）
実施の形態２では、ビデオ信号がアナログの場合について説明したが、デジタルのビデオ信号を用いて駆動させることも可能である。
【００８５】
デジタルのビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄが繰り返し出現することで、１つの画像を表示することが可能である。
【００８６】
例えばｎビットのビデオ信号によって画像を表示する場合、少なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、ビデオ信号の各ビットに対応している。
【００８７】
書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示期間、この場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔｄとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍとを有するサブフレーム期間はＳＦｍとなる。
【００８８】
サブフレーム期間ＳＦ１〜ＳＦｎの長さは、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２０：２１：…：２ｎ−１を満たす。
【００８９】
各サブフレーム期間において、ＯＬＥＤを発光させるかさせないかが、デジタルのビデオ信号の各ビットによって選択される。そして、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調数を制御することができる。
【００９０】
なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開示されているので、参照することができる。
【００９１】
なお、有機発光層に逆バイアスの電圧を印加させる期間を設け、有機発光層の長寿命化を図るようにしても良い。
【００９２】
【実施例】
以下に、本発明の実施例について説明する。
【００９３】
（実施例１）
本実施例では、接続配線に接続された各不純物領域間に、２つ以上のチャネル形成領域が設けられた、所謂マルチゲート構造を有する本発明のトランジスタについて説明する。なお本実施例では、各接続配線間にチャネル形成領域が２つ設けられたダブルゲート構造のトランジスタについて説明するが、本発明はダブルゲート構造に限定されず、各接続配線間にチャンネル形成領域が３つ以上設けられたマルチゲート構造を有していても良い。
【００９４】
本実施例のトランジスタの構成について、図６を用いて説明する。図６（Ａ）は、本発明のトランジスタの上面図であり、図６（Ｂ）は、図６（Ａ）の破線Ａ−Ａ’における断面図に相当し、図６（Ｃ）は、図６（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
【００９５】
本発明のトランジスタは、活性層３０１と、該活性層に接するゲート絶縁膜３０２と、ゲート絶縁膜３０２に接するゲート電極３０３ａ、３０３ｂ、３０３ｃとを有している。ゲート電極３０３ａ、３０３ｂ、３０３ｃは電気的に接続されており、本実施例では全てのゲート電極がゲート配線３１３の一部である。活性層３０１は、チャネル形成領域３０４ａ、３０４ｂ、３０４ｃと、導電型を付与する不純物が添加された不純物領域３０５、３０６、３０７、３１２を有している。
【００９６】
ゲート電極３０３ａとチャネル形成領域３０４ａは、ゲート絶縁膜３０２を間に挟んで重なっている。ゲート電極３０３ｂとチャネル形成領域３０４ｂは、ゲート絶縁膜３０２を間に挟んで重なっている。ゲート電極３０３ｃとチャネル形成領域３０４ｃは、ゲート絶縁膜３０２を間に挟んで重なっている。
【００９７】
不純物領域３０５、３０６、３０７はそれぞれチャネル形成領域３０４ａ、３０４ｂ、３０４ｃに接している。そして、不純物領域３１２は、全てのチャネル形成領域形成領域３０４ａ、３０４ｂ、３０４ｃに接している。よって、不純物領域３０５と３０６の間には２つのチャネル形成領域３０４ａ、３０４ｂが設けられており、不純物領域３０６と３０７の間には２つのチャネル形成領域３０４ｂ、３０４ｃが設けられており、不純物領域３０７と３０５の間には２つのチャネル形成領域３０４ｃ、３０４ａが設けられている。
【００９８】
なお本実施例では、全ての不純物領域がそれぞれチャネル形成領域に接しているが、本発明はこの構成に限定されない。不純物領域とチャネル形成領域の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）が設けられていても良いし、ゲート電極と重ならない不純物の添加されていない領域（オフセット領域）が設けられていても良い。
【００９９】
活性層３０１の不純物領域３０５、３０６、３０７を覆うように、ゲート絶縁膜３０２上に絶縁膜３０８が形成されている。そして、絶縁膜３０８及びゲート絶縁膜３０２に形成されたコンタクトホールを介して、不純物領域３０５、３０６、３０７にそれぞれ接続された接続配線３０９、３１０、３１１が形成されている。なお、図６ではゲート絶縁膜３０２が不純物領域３０５、３０６、３０７を覆っているが、本発明はこの構成に限定されない。不純物領域３０５、３０６、３０７は必ずしもゲート絶縁膜３０２に覆われている必要はなく、露出していても良い。
【０１００】
図６に示したスイッチ素子は、ゲート電極３０３ａ、３０３ｂ、３０３ｃに印加される電圧によって、各接続配線３０９、３１０、３１１間の抵抗が制御される。
【０１０１】
図６のスイッチ素子は、３つのノード、具体的には接続配線３０９、３１０、３１１を同時に接続することができる。なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【０１０２】
上記構成により、スイッチ素子の面積を抑えることができ、スイッチ素子の画素に占める面積を抑えることができ、画素を高精細化させることができる。一方、ダブルゲートの３端子のトランジスタを用いて３つのノードの接続を制御する場合、例えば図１５（Ｂ）のように行うことになるが、これは明らかに図６（Ａ）のスイッチ素子よりも大きな面積を占有してしまう。
【０１０３】
また、シングルゲート構造に比べて、マルチゲート構造ではオフ電流を低減させることができるので、スイッチ素子として用いるのにより適している。
【０１０４】
（実施例２）
本実施例では、４つのノードの接続をゲート電極に印加する電圧で制御することができる、５端子の本発明のスイッチ素子について説明する。
【０１０５】
本発明のスイッチ素子の構成について、図７を用いて説明する。図７（Ａ）は、本発明のトランジスタの上面図であり、図７（Ｂ）は、図７（Ａ）の破線Ａ−Ａ’における断面図に相当し、図７（Ｃ）は、図７（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
【０１０６】
本実施例のトランジスタは、活性層５０１と、該活性層に接するゲート絶縁膜５０２と、ゲート絶縁膜５０２に接するゲート電極５０３とを有している。活性層５０１は、チャネル形成領域５０４と、導電型を付与する不純物が添加された不純物領域５０５、５０６、５０７、５０８を有している。ゲート電極５０３とチャネル形成領域５０４は、ゲート絶縁膜を間に挟んで重なっている。
【０１０７】
不純物領域５０５、５０６、５０７、５０８はそれぞれチャネル形成領域５０４に接している。なお本実施例では、全ての不純物領域がそれぞれチャネル形成領域５０４に接しているが、本発明はこの構成に限定されない。不純物領域とチャネル形成領域の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）が設けられていても良いし、ゲート電極と重ならない不純物の添加されていない領域（オフセット領域）が設けられていても良い。
【０１０８】
活性層５０１の不純物領域５０５、５０６、５０７、５０８を覆うように、ゲート絶縁膜５０２上に絶縁膜５０９が形成されている。そして、絶縁膜５０９及びゲート絶縁膜５０２に形成されたコンタクトホールを介して、不純物領域５０５、５０６、５０７、５０８にそれぞれ接続された接続配線５１０、５１１、５１２、５１３が形成されている。なお、図７ではゲート絶縁膜５０２が不純物領域５０５、５０６、５０７、５０８を覆っているが、本発明はこの構成に限定されない。不純物領域５０５、５０６、５０７、５０８は必ずしもゲート絶縁膜５０２に覆われている必要はなく、露出していても良い。
【０１０９】
図７に示したスイッチ素子は、ゲート電極５０３に印加される電圧によって、各接続配線５１０、５１１、５１２、５１３間の抵抗が制御される。
【０１１０】
図７のスイッチ素子は、４つのノード、具体的には接続配線５１０、５１１、５１２、５１３を同時に接続することができる。なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【０１１１】
上記構成により、スイッチ素子の面積を抑えることができ、スイッチ素子の画素に占める面積を抑えることができ、画素を高精細化させることができる。
【０１１２】
なお、本実施例では、４つのノードの接続を制御することができる５端子のトランジスタについて説明したが、本発明のトランジスタは４端子または５端子に限定されない。ノードの数に合わせてトランジスタを設計することが可能である。
【０１１３】
（実施例３）
本実施例では、基板と活性層の間にゲート電極が形成されている、ボトムゲート型の本発明のトランジスタについて説明する。
【０１１４】
本発明のトランジスタの構成について、図８を用いて説明する。図８（Ａ）は、本発明のトランジスタの上面図であり、図８（Ｂ）は、図８（Ａ）の破線Ａ−Ａ’における断面図に相当し、図８（Ｃ）は、図８（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。
【０１１５】
本実施例のスイッチ素子は、ゲート電極７０１と、該ゲート電極７０１に接するゲート絶縁膜７０２と、該ゲート絶縁膜７０２に接する活性層７０３とを有している。活性層７０３は、チャネル形成領域７０４と、導電型を付与する不純物が添加された不純物領域７０５、７０６、７０７を有している。ゲート電極７０１とチャネル形成領域７０４は、ゲート絶縁膜７０２を間に挟んで重なっている。なお、７０８はチャネル形成領域を形成する際に用いるマスクであり、絶縁膜から形成されている。
【０１１６】
不純物領域７０５、７０６、７０７はそれぞれチャネル形成領域７０４に接している。なお本実施例では、全ての不純物領域がそれぞれチャネル形成領域７０４に接しているが、本発明はこの構成に限定されない。不純物領域とチャネル形成領域の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）が設けられていても良いし、ゲート電極と重ならない不純物の添加されていない領域（オフセット領域）が設けられていても良い。
【０１１７】
活性層７０３の不純物領域７０５、７０６、７０７を覆うように絶縁膜７０８が形成されている。そして、絶縁膜７０８に形成されたコンタクトホールを介して、不純物領域７０５、７０６、７０７にそれぞれ接続された接続配線７０９、７１０、７１１が形成されている。
【０１１８】
図８に示したスイッチ素子は、ゲート電極７０１に印加される電圧によって、各接続配線７０９、７１０、７１１間の抵抗が制御される。
【０１１９】
図８のスイッチ素子は、３つのノード、具体的には接続配線７０９、７１０、７１１を同時に接続することができる。なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【０１２０】
上記構成により、スイッチ素子の面積を抑えることができ、スイッチ素子の画素に占める面積を抑えることができ、画素を高精細化させることができる。
【０１２１】
なお、各接続配線間にチャネル形成領域を２つ以上設けてマルチゲート構造としても良い。
【０１２２】
（実施例４）
本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する駆動回路（信号線駆動回路、第１走査線駆動回路及び第２走査線駆動回路）の構成について説明する。
【０１２３】
図９（Ａ）に本実施例の信号線駆動回路４０１のブロック図を示す。４０２はシフトレジスタ、４０３はバッファ、４０４はサンプリング回路、４０５は電流変換回路を示している。
【０１２４】
シフトレジスタ４０２には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。シフトレジスタ４０２にクロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、タイミング信号が生成される。
【０１２５】
生成されたタイミング信号は、バッファ４０３において増幅または緩衝増幅されて、サンプリング回路４０４に入力される。なお、バッファの代わりにレベルシフタを設けて、タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良い。
【０１２６】
図９（Ｂ）にサンプリング回路４０４、電流変換回路４０５の具体的な構成を示す。なおサンプリング回路４０４は、端子４１０においてバッファ４０３と接続されている。
【０１２７】
サンプリング回路４０４には、複数のスイッチ４１１が設けられている。そしてサンプリング回路４０４には、ビデオ信号線４０６からアナログビデオ信号が入力されており、スイッチ４１１はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、後段の電流変換回路４０５に入力する。なお図９（Ｂ）では、電流変換回路４０５はサンプリング回路４０４が有するスイッチ４１１の１つに接続されている電流変換回路だけを示しているが、各スイッチ４１１の後段に、図９（Ｂ）に示したような電流変換回路４０５が接続されているものとする。
【０１２８】
なお本実施例では、スイッチ４１１にトランジスタを１つだけ用いているが、スイッチ４１１はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチであれば良く、本実施例の構成に限定されない。
【０１２９】
サンプリングされたアナログビデオ信号は、電流変換回路４０５が有する電流出力回路４１２に入力される。電流出力回路４１２は、入力されたビデオ信号の電圧に見合った値の電流（信号電流）を出力する。なお図９ではアンプ及びトランジスタを用いて電流出力回路を形成しているが、本発明はこの構成に限定されず、入力されたビデオ信号に見合った値の電流を出力することができる回路であれば良い。
【０１３０】
該信号電流は、同じく電流変換回路４０５が有するリセット回路４１７に入力される。リセット回路４１７は、２つのアナログスイッチ４１３、４１４と、インバーター４１６と、電源４１５を有している。
【０１３１】
アナログスイッチ４１４にはリセット信号（Ｒｅｓ）が入力されており、アナログスイッチ４１３には、インバーター４１６によって反転されたリセット信号（Ｒｅｓ）が入力されている。そしてアナログスイッチ４１３とアナログスイッチ４１４は、反転したリセット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオフになっている。
【０１３２】
そして、アナログスイッチ４１３がオンのときに信号電流は対応する信号線に入力される。逆に、アナログスイッチ４１４がオンのときに電源４１５の電圧が信号線に与えられ、信号線がリセットされる。なお、電源４１５の電圧は、画素に設けられた電源線の電圧とほぼ同じ高さであることが望ましく、信号線がリセットされているときに信号線にながれる電流が０に近ければ近いほど良い。
【０１３３】
なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能である。
【０１３４】
なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
【０１３５】
次に、第１走査線駆動回路の構成について説明する。
【０１３６】
図１０は第１走査線駆動回路６４１の構成を示すブロック図である。第１走査線駆動回路６４１は、それぞれシフトレジスタ６４２、バッファ６４３を有している。また場合によってはレベルシフタを有していても良い。
【０１３７】
第１走査線駆動回路６４１において、シフトレジスタ６４２にクロックＣＬＫ及びスタートパルス信号ＳＰが入力されることによって、タイミング信号が生成される。生成されたタイミング信号はバッファ６４３において緩衝増幅され、対応する第１走査線に供給される。
【０１３８】
第１走査線には、１ライン分の画素のスイッチ素子Ｓｗ１のゲート電極が接続されている。そして、１ライン分の画素のスイッチ素子Ｓｗ１を一斉にＯＮにしなくてはならないので、バッファ６４３は大きな電流を流すことが可能なものが用いられる。
【０１３９】
なお、シフトレジスタの代わりに、例えばデコーダ回路のような走査線の選択ができる別の回路を用いても良い。
【０１４０】
また、第２走査線駆動回路も、第１走査線駆動回路と同じ構成を有していても良い。
【０１４１】
なお、第１、第２走査線の電圧を、各走査線にそれぞれ対応する複数の走査線駆動回路で制御しても良いし、いくつかの走査線または全ての走査線の電圧を１つの走査線駆動回路で制御しても良い。
【０１４２】
本発明の発光装置を駆動する信号線駆動回路及び走査線駆動回路は、本実施例で示す構成に限定されない。本実施例の構成は、実施例１〜実施例３に示した構成と自由に組み合わせて実施することが可能である。
【０１４３】
（実施例５）
本発明の発光装置の作成方法の一例について、図１１、図１２を用いて説明する。本実施例では、図２に示した画素を有する発光装置の作製方法について示す。なお、ここでは代表的に、スイッチ素子Ｓｗ１、Ｔｒ１を示す。なおトランジスタＴｒ２については特に図示しないが、本実施例の作製方法に従って作製することが可能である。
【０１４４】
まず、図１１（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ４、ＮＨ３、Ｎ２Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００［ｎｍ］（好ましくは５０〜１００［ｎｍ］）形成し、同様にＳｉＨ４、Ｎ２Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００［ｎｍ］（好ましくは１００〜１５０［ｎｍ］）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１４５】
島状半導体層５００５、５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００５、５００６の厚さは２５〜８０［ｎｍ］（好ましくは３０〜６０［ｎｍ］）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１４６】
レーザー結晶化法で結晶質半導体膜を作製する場合は、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ４レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００［Ｈｚ］とし、レーザーエネルギー密度を１００〜４００［ｍＪ／ｃｍ２］（代表的には２００〜３００［ｍＪ／ｃｍ２］）とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００［ｋＨｚ］とし、レーザーエネルギー密度を３００〜６００［ｍＪ／ｃｍ２］（代表的には３５０〜５００［ｍＪ／ｃｍ２］）とすると良い。そして幅１００〜１０００［μｍ］、例えば４００［μｍ］で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０［％］として行う。
【０１４７】
なおレーザーは、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いることができる。気体レーザーとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１４８】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用するのが望ましい。具体的には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射する。
【０１４９】
次いで、島状半導体層５００５、５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０［ｎｍ］としてシリコンを含む絶縁膜で形成する。本実施例では、１２０［ｎｍ］の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２とを混合し、反応圧力４０［Ｐａ］、基板温度３００〜４００［℃］とし、高周波（１３．５６［ＭＨｚ］）、電力密度０．５〜０．８［Ｗ／ｃｍ２］で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００［℃］の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【０１５０】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００［ｎｍ］の厚さに形成し、第２の導電膜５００９をＷで１００〜３００［ｎｍ］の厚さに形成する。
【０１５１】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０［μΩｃｍ］程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０［μΩｃｍ］程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０［ｎｍ］程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【０１５２】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ６）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０［μΩｃｍ］以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９または９９．９９［％］のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０［μΩｃｍ］を実現することが出来る。
【０１５３】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。
【０１５４】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ４とＣｌ２を混合し、１［Ｐａ］の圧力でコイル型の電極に５００［Ｗ］のＲＦ（１３．５６［ＭＨｚ］）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００［Ｗ］のＲＦ（１３．５６［ＭＨｚ］）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ４とＣｌ２を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１５５】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０［％］程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０［ｎｍ］程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１３、５０１４（第１の導電層５０１３ａ、５０１４ａと第２の導電層５０１３ｂ、５０１４ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１３、５０１４で覆われない領域は２０〜５０［ｎｍ］程度エッチングされ薄くなった領域が形成される。
【０１５６】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０１３〜５×１０１４［ａｔｏｍｓ／ｃｍ２］とし、加速電圧を６０〜１００［ｋｅＶ］として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１３、５０１４がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７、５０１８が形成される。第１の不純物領域５０１７、５０１８には１×１０２０〜１×１０２１［ａｔｏｍｓ／ｃｍ３］の濃度範囲でｎ型を付与する不純物元素を添加する。（図１１（Ｂ））
【０１５７】
次に、図１１（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ４とＣｌ２とＯ２とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２８、５０２９（第１の導電層５０２８ａ、５０２９ａと第２の導電層５０２８ｂ、５０２９ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２８、５０２９で覆われない領域はさらに２０〜５０［ｎｍ］程度エッチングされ薄くなった領域が形成される。
【０１５８】
Ｗ膜やＴａ膜のＣＦ４とＣｌ２の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ６が極端に高く、その他のＷＣｌ５、ＴａＦ５、ＴａＣｌ５は同程度である。従って、ＣＦ４とＣｌ２の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ２を添加するとＣＦ４とＯ２が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ２を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１５９】
そして、図１１（Ｄ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０［ｋｅＶ］とし、１×１０１３［ａｔｏｍｓ／ｃｍ２］のドーズ量で行い、図１１（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２８、５０２９を不純物元素に対するマスクとして用い、第１の導電層５０２８ａ、５０２９ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３４、５０３５が形成される。この第３の不純物領域５０３４、５０３５に添加されたリン（Ｐ）の濃度は、第１の導電層５０２８ａ、５０２９ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２８ａ、５０２９ａのテーパー部と重なる半導体層において、第１の導電層５０２８ａ、５０２９ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１６０】
次に、図１２（Ａ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ６を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２８ａ、５０２９ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３９、５０４０（第１の導電層５０３９ａ、５０４０ａと第２の導電層５０３９ｂ、５０４０ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３９、５０４０で覆われない領域はさらに２０〜５０［ｎｍ］程度エッチングされ薄くなった領域が形成される。
【０１６１】
第３のエッチング処理によって、第３の不純物領域５０３４、５０３５においては、第１の導電層５０３９ａ、５０４０ａと重なる第３の不純物領域５０３４ａ、５０３５ａと、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３４ｂ、５０３５ｂとが形成される。
【０１６２】
そして、図１２（Ｂ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層５００５に第１の導電型とは逆の導電型の第４の不純物領域５０４９〜５０５４を形成する。第３の形状の導電層５０４０ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層５００６はレジストマスク５２００で全面を被覆しておく。不純物領域５０４９〜５０５４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ２Ｈ６）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０２０〜２×１０２１［ａｔｏｍｓ／ｃｍ３］となるようにする。
【０１６３】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３９、５０４０がゲート電極として機能する。
【０１６４】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１［ｐｐｍ］以下、好ましくは０．１［ｐｐｍ］以下の窒素雰囲気中で４００〜７００［℃］、代表的には５００〜６００［℃］で行うものであり、本実施例では５００［℃］で４時間の熱処理を行う。ただし、第３の形状の導電層５０３９、５０４０に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１６５】
なお、レーザーアニール法を用いて活性化を行う場合、結晶化の際に用いたレーザーを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．０１〜１０ＭＷ／ｃｍ２）のエネルギー密度が必要となる。
【０１６６】
さらに、３〜１００［％］の水素を含む雰囲気中で、３００〜４５０［℃］で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１６７】
次いで、図１３（Ｃ）に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜から１００〜２００［ｎｍ］の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線５０５９〜５０６２をパターニング形成した後、接続配線５０６２に接する画素電極５０６４をパターニング形成する。
【０１６８】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５［μｍ］（さらに好ましくは２〜４［μｍ］）とすれば良い。
【０１６９】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、ｎ型の不純物領域５０１７またはｐ型の不純物領域５０４９、５０５４に達するコンタクトホールをそれぞれ形成する。
【０１７０】
また、配線（接続配線、信号線を含む）５０５９〜５０６２として、Ｔｉ膜を１００［ｎｍ］、Ｔｉを含むアルミニウム膜を３００［ｎｍ］、Ｔｉ膜１５０［ｎｍ］をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０１７１】
また、本実施例では、画素電極５０６４としてＩＴＯ膜を１１０［ｎｍ］の厚さに形成し、パターニングを行った。画素電極５０６４を接続配線５０６２と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０［％］の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０６４がＯＬＥＤの陽極となる。（図１２（Ａ））
【０１７２】
次に、図１２（Ｄ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００［ｎｍ］の厚さに形成し、画素電極５０６４に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１７３】
次に、有機発光層５０６６および陰極（ＭｇＡｇ電極）５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、有機発光層５０６６の膜厚は８０〜２００［ｎｍ］（典型的には１００〜１２０［ｎｍ］）、陰極５０６７の厚さは１８０〜３００［ｎｍ］（典型的には２００〜２５０［ｎｍ］）とすれば良い。
【０１７４】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、有機発光層を形成する。但し、有機発光層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機発光層を形成するのが好ましい。
【０１７５】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光の有機発光層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光の有機発光層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光の有機発光層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０１７６】
ここではＲＧＢに対応した３種類のＯＬＥＤを形成する方式を用いたが、白色発光のＯＬＥＤとカラーフィルタを組み合わせた方式、青色または青緑発光のＯＬＥＤと蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＯＬＥＤを重ねる方式などを用いても良い。
【０１７７】
なお、有機発光層５０６６としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造を有機発光層とすれば良い。
【０１７８】
次に、メタルマスクを用いて陰極５０６７を形成する。なお本実施例では陰極５０６７としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０６７として他の公知の材料を用いても良い。
【０１７９】
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００［ｎｍ］の厚さに形成する。パッシベーション膜５０６８を形成しておくことで、有機発光層５０６６を水分等から保護することができ、ＯＬＥＤの信頼性をさらに高めることが出来る。
【０１８０】
こうして図１２（Ｄ）に示すような構造の発光装置が完成する。
【０１８１】
ところで、本実施例の発光装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、信号線駆動回路の駆動周波数を１０［ＭＨｚ］以上にすることが可能である。
【０１８２】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０１８３】
本実施例の場合、ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域（ＬＯＶ領域）、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域（ＬＯＦＦ領域）およびチャネル形成領域を含む。
【０１８４】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１８５】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、ＬＯＶ領域を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【０１８６】
なお、実際には図１２（Ｄ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤの信頼性が向上する。
【０１８７】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中では発光装置という。
【０１８８】
また、本実施例で示す工程に従えば、発光装置の作製に必要なフォトマスクの数を抑えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。
【０１８９】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。本発明の発光装置は公知の方法を用いて作成することが可能である。
【０１９０】
本実施例は、実施例１、２、４と自由に組み合わせて実施することが可能である。
【０１９１】
（実施例６）
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＯＬＥＤの低消費電力化、長寿命化、および軽量化が可能になる。
【０１９２】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
（Ｔ．Ｔｓｕｔｓｕｉ， Ｃ．Ａｄａｃｈｉ， Ｓ．Ｓａｉｔｏ， Ｐｈｏｔｏｃｈｅｍｉｃａｌ Ｐｒｏｃｅｓｓｅｓ ｉｎ Ｏｒｇａｎｉｚｅｄ Ｍｏｌｅｃｕｌａｒ Ｓｙｓｔｅｍｓ， ｅｄ．Ｋ．Ｈｏｎｄａ， （Ｅｌｓｅｖｉｅｒ Ｓｃｉ．Ｐｕｂ．， Ｔｏｋｙｏ，１９９１） ｐ．４３７．）
【０１９３】
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０１９４】
【化１】
（Ｍ．Ａ．Ｂａｌｄｏ， Ｄ．Ｆ．Ｏ’Ｂｒｉｅｎ， Ｙ．Ｙｏｕ， Ａ．Ｓｈｏｕｓｔｉｋｏｖ， Ｓ．Ｓｉｂｌｅｙ， Ｍ．Ｅ．Ｔｈｏｍｐｓｏｎ， Ｓ．Ｒ．Ｆｏｒｒｅｓｔ， Ｎａｔｕｒｅ ３９５ （１９９８） ｐ．１５１．）
【０１９６】
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０１９７】
【化２】
（Ｍ．Ａ．Ｂａｌｄｏ， Ｓ．Ｌａｍａｎｓｋｙ， Ｐ．Ｅ．Ｂｕｒｒｒｏｗｓ， Ｍ．Ｅ．Ｔｈｏｍｐｓｏｎ， Ｓ．Ｒ．Ｆｏｒｒｅｓｔ， Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７５ （１９９９） ｐ．４．） （Ｔ．Ｔｓｕｔｓｕｉ， Ｍ．−Ｊ．Ｙａｎｇ， Ｍ．Ｙａｈｉｒｏ， Ｋ．Ｎａｋａｍｕｒａ， Ｔ．Ｗａｔａｎａｂｅ， Ｔ．ｔｓｕｊｉ， Ｙ．Ｆｕｋｕｄａ， Ｔ．Ｗａｋｉｍｏｔｏ， Ｓ．Ｍａｙａｇｕｃｈｉ， Ｊｐｎ．Ａｐｐｌ．Ｐｈｙｓ．， ３８ （１２Ｂ） （１９９９） Ｌ１５０２．）
【０１９９】
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０２００】
【化３】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０２０２】
なお、本実施例の構成は、実施例１〜実施例５のいずれの構成とも自由に組み合わせて実施することが可能である。
【０２０３】
（実施例７）
本実施例では、本発明の発光装置外観について、図１３を用いて説明する。
【０２０４】
図１３は、トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図１３（Ｂ）は、図１３（Ａ）のＡ−Ａ’における断面図、図１３（Ｃ）は図１３（Ａ）のＢ−Ｂ’における断面図である。
【０２０５】
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０２０６】
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１３（Ｂ）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれるトランジスタＴｒ１ ４２０２を図示した。
【０２０７】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴが用いられ、トランジスタＴｒ１ ４２０２には公知の方法で作製されたｎチャネル型ＴＦＴが用いられる。
【０２０８】
駆動ＴＦＴ４２０１及びトランジスタＴｒ１ ４２０２上には層間絶縁膜（平坦化膜）４３０１が形成され、その上にトランジスタＴｒ１ ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２０９】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２１０】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２１１】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０２１２】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５からなるＯＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３を覆うように、絶縁膜４３０２上に保護膜４３０３が形成されている。保護膜４３０３は、ＯＬＥＤ４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０２１３】
４００５ａは電源線に接続された引き回し配線であり、トランジスタＴｒ１ ４２０２のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０２１４】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２１５】
但し、ＯＬＥＤからの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２１６】
また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０２１７】
また充填材４１０３を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑制できる。
【０２１８】
図１３（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２１９】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０２２０】
本実施例の構成は、実施例１〜実施例６に示した構成と自由に組み合わせて実施することが可能である。
【０２２１】
（実施例８）
ＯＬＥＤに用いられる有機発光材料は低分子系と高分子系に大別される。本発明の発光装置は、低分子系の有機発光材料でも高分子系の有機発光材料でも、どちらでも用いることができる。また、低分子系、高分子系いずれにも分類し難い材料、（例えば特願２００１−１６７５０８号等に記載されている材料）を用いても良い。
【０２２２】
低分子系の有機発光材料は、蒸着法により成膜される。したがって積層構造をとりやすく、ホール輸送層、電子輸送層などの機能が異なる膜を積層することで高効率化しやすい。もっとホール輸送層、電子輸送層等が必ずしも明確に存在せず、例えば特願２００１−０２０８１７号等に記載されているように、混合状態になった層が単数乃至複数層存在し、ＯＬＥＤの高寿命化、高発光効率化が図られていても良い。
【０２２３】
低分子系の有機発光材料としては、キノリノールを配位子としたアルミニウム錯体Ａｌｑ３、トリフェニルアミン誘導体（ＴＰＤ）等が代表的に挙げられる。
【０２２４】
一方、高分子系の有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
【０２２５】
高分子系の有機発光材料を用いた発光素子の構造は、低分子系の有機発光材料を用いたときと基本的には同じであり、陰極／有機発光層／陽極となる。しかし、高分子系の有機発光材料を用いた有機発光層を形成する際には、低分子系の有機発光材料を用いたときのような積層構造を形成させることは難しく、知られている中では２層の積層構造が有名である。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。なお、高分子系の有機発光材料を用いた発光素子の場合には、陰極材料としてＣａを用いることも可能である。
【０２２６】
なお、素子の発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の有機発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が代表的に挙げられる。
【０２２７】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。
【０２２８】
ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。
【０２２９】
ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。
【０２３０】
ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０２３１】
なお、正孔輸送性の高分子系の有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。
【０２３２】
正孔輸送性の高分子系の有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０２３３】
なお、本実施例の構成は、実施例１〜実施例７のいずれの構成とも自由に組み合わせて実施することが可能である。
【０２３４】
（実施例９）
ＯＬＥＤを用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０２３５】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１４に示す。
【０２３６】
図１４（Ａ）はＯＬＥＤ表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ＯＬＥＤ表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２３７】
図１４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０２３８】
図１４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０２３９】
図１４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。
【０２４０】
図１４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２４１】
図１４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。
【０２４２】
図１４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。
【０２４３】
ここで図１４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０２４４】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２４５】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０２４６】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２４７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜８に示したいずれの構成の発光装置を用いても良い。
【０２４８】
【発明の効果】
本発明のスイッチ素子によって、スイッチ素子の面積を抑えることができ、画素を高精細化あるいは高機能化させることができる。
【０２４９】
また該スイッチ素子を用いた本発明の発光装置では、ＯＬＥＤに流れる電流を制御しているトランジスタＴｒ１の特性が画素間で異なっても、画素間においてＯＬＥＤに流れる電流の大きさに差が生じるのを防ぐことができ、輝度むらを抑えることができる。また画素回路の小面積化が行え、その結果開口率が上昇し、省電力化、発光装置の信頼性向上を図ることができる。
【０２５０】
さらに該スイッチ素子を用いた本発明の発光装置は、温度変化に左右されずに一定の輝度を得ることができる。また、カラー表示において、各色毎に異なる有機発光材料を有するＯＬＥＤを設けた場合でも、温度によって各色のＯＬＥＤの輝度がバラバラに変化して所望の色が得られないということを防ぐことができる。
【図面の簡単な説明】
【図１】本発明のトランジスタの構成を示す図。
【図２】本発明の発光装置のブロック図。
【図３】本発明の発光装置の画素の回路図。
【図４】走査線に入力される信号のタイミングチャート。
【図５】駆動における画素の概略図。
【図６】本発明のトランジスタの構成を示す図。
【図７】本発明のトランジスタの構成を示す図。
【図８】本発明のトランジスタの構成を示す図。
【図９】アナログ駆動法における信号線駆動回路の詳細図。
【図１０】走査線駆動回路のブロック図。
【図１１】本発明の発光装置の作製方法を示す図。
【図１２】本発明の発光装置の作製方法を示す図。
【図１３】本発明の発光装置の外観図及び断面図。
【図１４】本発明の発光装置を用いた電子機器の図。
【図１５】従来のトランジスタの回路図及び上面図。
Claims (2)
- スイッチ素子と、第１のトランジスタと、第２のトランジスタと、有機発光素子と、信号線と、電源線とを有する発光装置であって、
前記スイッチ素子は、活性層と、前記活性層に接するゲート絶縁膜と、前記ゲート絶縁膜に接するゲート電極とを有し、
前記活性層はチャネル形成領域と、３つの不純物領域とを有し、
前記チャネル形成領域と前記ゲート電極は、前記ゲート絶縁膜を間に挟んで重なっており、
前記３つの不純物領域は前記チャネル形成領域に接しており、
前記３つの不純物領域は、１つは前記信号線に接続されており、１つは前記第１のトランジスタのゲート電極に接続されており、１つは前記第１のトランジスタのドレイン領域に接続されており、
前記第２のトランジスタのソース領域とドレイン領域は、一方は前記電源線に、もう一方が前記第１のトランジスタのドレイン領域に接続されており、
前記第１のトランジスタのソース領域は前記有機発光素子の画素電極に接続されていることを特徴とする発光装置。 - スイッチ素子と、第１のトランジスタと、第２のトランジスタと、有機発光素子と、信号線と、電源線と、第１の走査線と、第２の走査線とを有する発光装置であって、
前記スイッチ素子は、活性層と、前記活性層に接するゲート絶縁膜と、前記ゲート絶縁膜に接するゲート電極とを有し、
前記活性層はチャネル形成領域と、３つの不純物領域とを有し、
前記チャネル形成領域と前記ゲート電極は、前記ゲート絶縁膜を間に挟んで重なっており、
前記３つの不純物領域は前記チャネル形成領域に接しており、
前記３つの不純物領域は、１つは前記信号線に接続されており、１つは前記第１のトランジスタのゲート電極に接続されており、１つは前記第１のトランジスタのドレイン領域に接続されており、
前記スイッチ素子のゲート電極は前記第１の走査線に接続されており、
前記第２のトランジスタのゲート電極は前記第２の走査線に接続されており、
前記第２のトランジスタのソース領域とドレイン領域は、一方は前記電源線に、もう一方が前記第１のトランジスタのドレイン領域に接続されており、
前記第１のトランジスタのソース領域は前記有機発光素子の画素電極に接続されていることを特徴とする発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293284A JP4159844B2 (ja) | 2001-10-09 | 2002-10-07 | 発光装置並びに発光素子を用いた表示部を備えた情報端末、携帯電話、デジタルスチルカメラ及びビデオカメラ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001311989 | 2001-10-09 | ||
| JP2001311989 | 2001-10-09 | ||
| JP2002293284A JP4159844B2 (ja) | 2001-10-09 | 2002-10-07 | 発光装置並びに発光素子を用いた表示部を備えた情報端末、携帯電話、デジタルスチルカメラ及びビデオカメラ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002293171A Division JP3583413B2 (ja) | 2001-10-09 | 2002-10-07 | スイッチ素子、それを用いた表示装置及び半導体装置 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| JP2004128374A JP2004128374A (ja) | 2004-04-22 |
| JP2004128374A5 JP2004128374A5 (ja) | 2005-05-26 |
| JP2004128374A6 true JP2004128374A6 (ja) | 2006-10-05 |
| JP4159844B2 JP4159844B2 (ja) | 2008-10-01 |
Family
ID=32284238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002293284A Expired - Fee Related JP4159844B2 (ja) | 2001-10-09 | 2002-10-07 | 発光装置並びに発光素子を用いた表示部を備えた情報端末、携帯電話、デジタルスチルカメラ及びビデオカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4159844B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5177960B2 (ja) * | 2005-04-11 | 2013-04-10 | 株式会社半導体エネルギー研究所 | 表示装置及びそれを用いた電子機器 |
| KR102571242B1 (ko) * | 2016-07-11 | 2023-08-25 | 삼성디스플레이 주식회사 | 고경도 플라스틱 기판 및 이를 포함하는 표시장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241266A (ja) * | 1984-05-16 | 1985-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
| JPH0492475A (ja) * | 1990-08-08 | 1992-03-25 | Nippon Telegr & Teleph Corp <Ntt> | 相補型薄膜トランジスタ |
| US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
| JPH04267551A (ja) * | 1991-02-22 | 1992-09-24 | Casio Comput Co Ltd | 薄膜トランジスタ |
-
2002
- 2002-10-07 JP JP2002293284A patent/JP4159844B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5030993B2 (ja) | 発光装置、半導体装置、表示モジュール及び電子機器 | |
| JP4827883B2 (ja) | 半導体装置及び発光装置 | |
| KR100950036B1 (ko) | 반도체 장치 | |
| JP3810725B2 (ja) | 発光装置及び電子機器 | |
| JP5005020B2 (ja) | 半導体装置 | |
| KR100945467B1 (ko) | 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치 | |
| JP4926346B2 (ja) | 発光装置 | |
| JP3813555B2 (ja) | 発光装置及び電子機器 | |
| JP3810724B2 (ja) | 発光装置及び電子機器 | |
| JP4447202B2 (ja) | 発光装置 | |
| JP3917494B2 (ja) | 発光装置の駆動方法 | |
| JP5752295B2 (ja) | 表示装置 | |
| JP3583413B2 (ja) | スイッチ素子、それを用いた表示装置及び半導体装置 | |
| JP4159844B2 (ja) | 発光装置並びに発光素子を用いた表示部を備えた情報端末、携帯電話、デジタルスチルカメラ及びビデオカメラ | |
| JP4163225B2 (ja) | 半導体装置及び発光装置 | |
| JP4164048B2 (ja) | スイッチ素子、それを用いた表示装置及び半導体装置 | |
| JP2004128374A6 (ja) | 発光装置 | |
| JP5063539B2 (ja) | 半導体装置及びそれを用いたモジュール、電気器具 | |
| JP4039930B2 (ja) | 半導体装置 | |
| JP5526108B2 (ja) | 発光装置 | |
| JP5659270B2 (ja) | 表示装置 |