JP2004104631A

JP2004104631A - 水晶発振回路

Info

Publication number: JP2004104631A
Application number: JP2002266266A
Authority: JP
Inventors: Yuichi Tateyama; 立山　雄一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-09-12
Filing date: 2002-09-12
Publication date: 2004-04-02

Abstract

【課題】起動時に起動時間の遅延を生じさせない発振振幅を出力し、また起動後は安定した出力を得ると共に、消費電流，位相ノイズを低減する。
【解決手段】電源電圧を電源電圧端子１１に与えると定電圧回路１２より電圧が出力される。水晶振動子２４に加わる過渡的な電圧により水晶振動子の絶対抵抗で割った励振電流によって、水晶振動子２４が励起され振動を始める。起動時間遅延の原因でもある負性抵抗Ｒ、負荷容量で決定の衝撃（励振電流）不足を改善する起動回路部５（スイッチ素子）を設け、ある一定期間コンデンサ３４，３５の短絡により、比較的大きな発振励起を得る。この起動回路部５によって、接続点を変更することにより、短時間で起動できる。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、比較的大きな発振出力を得ることができて、短時間で起動し、かつ低消費電力、低位相ノイズ化を図る水晶振動子を用いた水晶発振回路に関するものである。
【０００２】
【従来の技術】
近年、水晶発振回路は電子機器内の基準となる周波数として多用され、また伝送データレートも高くなってきている。このような電子機器では、低消費電力を目的として間欠動作と低電圧動作が行われ、かつ基準周波数の低位相ノイズ化も求められている。このため、これらの基準となる周波数として使用されている水晶発振回路に対して、短時間で起動を行い、低消費電力、低位相ノイズにより、一定の発振周波数を出力する発振回路が望まれているため、水晶発振回路は回路技術として極めて有用でもある。
【０００３】
従来のこの種の水晶発振回路は、図６に回路図の一例を示したように構成されている。図６において、１は定電圧源、２は発振回路部、３は負荷容量部、４は増幅回路部、２４は水晶振動子である。図６に示す水晶発振回路は、定電圧源１により発振回路部２と増幅回路部４の電源を供給し、水晶振動子２４と発振回路部２と負荷容量部３にて発振ループを形成し、増幅回路部４より出力する構成である。
【０００４】
以上のように構成された水晶発振回路について、その動作を説明する。定電圧源１の電源電圧端子１１から電源電圧を印加すると定電回路部１２より、ある一定の電源電圧が発振回路部２と負荷容量部３と水晶振動子２４に供給され、発振回路部２に電位が印加されることにより水晶振動子２４に衝撃が与えられ、これにより発振動作を行い始める。そして、この発振回路部２において発振された発振振幅を増幅回路部４で増幅を行い出力する。
【０００５】
この水晶発振回路の発振振幅起動時間は、水晶振動子２４に水晶発振回路の電源投入時に励起される電流の大きさと、水晶発振回路の負性抵抗の大きさにより決定されており、（数１）として与えられる。
【０００６】
【数１】
Ｔｓｔ＝２×Ｌ１／（Ｒ−Ｒ１）×ｌｎ（ｋ）
（数１）中のＬ１，Ｒ１は、水晶振動子の等価回路定数で、ｋは定常状態の振幅と起動時の振幅比、Ｒは、発振回路部２の負性抵抗値（以下、負性抵抗Ｒという）を示している。
【０００７】
この負牲抵抗Ｒは、主にトランジスタの動作状態（小信号時）により決定されている。発振回路部２と負荷容量部３においての負性抵抗Ｒは、（数２）として与えられる。
【０００８】
【数２】
Ｒ＝ΔＶＧ／ＲＯＮ
＝ＩＤ／（ＩＲ２３×ｇｍ×ＲＯＮ　）
（数２）中のＩＤはドレイン電流で、ＩＲ２３は図６の抵抗２３に流れる電流、ｇｍは増幅率、ＲＯＮは出力インピーダンスを示している。
【０００９】
（数２）からも明白であるが負性抵抗Ｒは、ＩＤ（ドレイン電流）とｇｍ（増幅率）に依存性を有してる。また、発振回路部２より出力される発振振幅を増幅回路部４で増幅する際、増幅回路部４に入力される発振振幅により消費電流、位相ノイズが決定されていた。
【００１０】
また、水晶振動子２４の発振周波数は、（数３）として与えられ、
【００１１】
【数３】
ｆ＝１／（２×π×ＳＱＲ（Ｌ１×Ｃ１））×ＳＱＲ（１＋Ｃ１／（Ｃ０＋ＣＬ））
ＣＬ（発振ループ内の容量値）により決定されているため水晶振動子の接続位置についても周波数変化の影響があった。
【００１２】
【特許文献１】
特開昭６２−３０４１０号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、従来の図６に示す水晶発振回路を用いた場合、電源電圧が印加され動作時の発振出力は、起動時間遅延の原因でもある負性抵抗Ｒ、負荷容量によりに依存するため、立ち上がり時間が低下する現象を有していた。また、起動後の出力振幅レベルにより消費電流増大、位相ノイズ増加を起こす原因をも有しているという問題があった。
【００１４】
本発明は、前記従来技術の問題を解決することに指向するものであり、起動時に起動時間の遅延を生じさせない発振振幅を出力し、また起動後は安定した低消費電流、低位相ノイズの水晶発振回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
この目的を達成するために、本発明に係る水晶発振回路は、水晶振動子を有する発振回路部と、発振回路部と発振ループを形成する負荷容量部と、発振回路部の発振振幅を増幅して出力する増幅回路部とから成る水晶発振回路において、負荷容量部の容量値を選択変更する変更手段を設けたことを特徴とする。
【００１６】
また、前記変更手段により、負荷容量部が有する第１の容量値と第２の容量値を、起動時の電源電圧印加後に、第１の容量値を選択した後、第２の容量値に変更する起動回路部を設けたことを特徴とする。
【００１７】
さらに、前記起動回路部を、短絡または開放のいずれかを選択するスイッチング素子により構成し、起動時の電源電圧投入後に短絡し、その後、開放すること、または、起動時の電源電圧投入後に開放し、その後、短絡することを特徴とする。
【００１８】
また、前記発振回路部を構成するインバータ素子の出力端子側と増幅回路部とを接続して、発振回路部の発振振幅を増幅回路部へ入力し、消費電流、位相ノイズを低減すること、または、前記発振回路部を構成するインバータ素子の入出力端子の各々と水晶振動子の各端子とを接続して、周波数変化の少ない発振振幅を得ること、さらに、前記発振回路部を構成するインバータ素子に代えてバイポーラトランジスタを用いたことを特徴とする。
【００１９】
前記構成によれば、電源電圧投入時による起動時において、起動時間の遅延の原因でもある負性抵抗Ｒ、負荷容量により励振電流の不足を改善する起動回路部を備えた構成により、比較的大きな発振振幅を得ることができ、また、接続点を変更することにより、短時間でも起動でき、消費電力，位相ノイズを低減することができる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００２１】
図１は本発明の実施の形態１における水晶発振回路の構成を示す図である。ここで、前記従来例を示す図６において説明した構成部材に対応し同等の機能を有するものには同一の符号を付してこれを示し、以下の各図においても同様とする。
【００２２】
図１において、電源電圧端子１１に印加された電源電圧によって定電圧源１より発振回路部２と増幅回路部４に定電圧が印加される。図１の発振回路部２，増幅回路部４では、定電圧源１とインバータ２２，４２が接続される構成として表し、発振回路部２，増幅回路部４に電源電圧が供給されることを示している。
【００２３】
図１の抵抗２３は、インバータ２２の入出力端子間に帰還接続され、また水晶振動子２４の一端と、水晶振動子２４の負荷容量となるコンデンサ３４の一端、及び増幅回路部４が接続されている。コンデンサ３４の他端には、バリキャップ３２が直列に接続され、さらに抵抗３６が接続され、水晶振動子２４の一端から見た負荷容量となっている。
【００２４】
そして、水晶振動子２４の他端には、インバータ２２の出力端子と一端が接続されているコンデンサ３５の他端が接続されている。このコンデンサ３５の他端には、バリキャップ３３が直列に接続され、さらに抵抗３７が接続されている。
【００２５】
また、起動回路部５として、ある一定期間コンデンサ３４とコンデンサ３５を短絡させるスイッチ素子を接続する。抵抗３６，３７は、バリキャップ電圧印加用端子３１に接続されている。増幅回路部４におけるインバータ４２は出力端子４１と接続され水晶発振回路が構成される。
【００２６】
以上のように構成される本実施の形態１の水晶発振回路について、図１を参照しながら以下に、その動作を説明する。
【００２７】
まず、電源電圧を電源電圧端子１１に与えると定電圧源１の定電圧回路１２より電圧（ＶＲＥＧ）が出力される。この電圧（ＶＲＥＧ）に対して、水晶振動子２４に加わる過渡的な電圧として電圧（ＶＲＥＧ）が加わることになり、この電圧（ＶＲＥＧ）により水晶振動子の絶対抵抗で割った励振電流によって、水晶振動子２４が励起され振動し始める。従来の水晶発振回路においては、図６に示すように、コンデンサ３５とバリキャップ３３の容量分割された電圧が加わるため、励振電流が少なく水晶振動子を励起させるのに時間を要していた。
【００２８】
図１に示すように、本実施の形態１の水晶発振回路では、電源電圧動作時の起動時間遅延の原因でもある負性抵抗Ｒ、負荷容量により決定される衝撃（励振電流）不足を改善する起動回路部５（スイッチ素子）を設け、ある一定期間コンデンサ３４，３５を短絡する回路構成とすることにより、比較的大きな発振励起を得ることができる。この起動回路部５によって、接続点を変更することにより、短時間で起動することができる。
【００２９】
また、図２は本発明の実施の形態２における水晶発振回路を示し、前述の実施の形態１と同様な効果を得ることができるものである。本実施の形態２は図２に示すように、コンデンサ３４とバリキャップ３２との間に、また、コンデンサ３５とバリキャップ３３との間に起動回路部５（スイッチ素子）を挿入して、起動時にコンデンサ，バリキャップ間を解放する回路構成とし、起動時には寄生容量を用いて発振を励起し、短時間で起動することができる。
【００３０】
さらに、図３は本発明の実施の形態３における水晶発振回路を示し、前述の実施の形態１，２と同様な効果を得ることができるものである。本実施の形態３は図３に示すように、起動回路部５としてコンデンサ３４，３５と並列に、かつコンデンサ３４，３５とバリキャップ３２，３３の各間に直列に設けた構成とする。
【００３１】
図４は本発明の実施の形態４における水晶発振回路を示し、前述の実施の形態１と同様の効果と消費電力、位相ノイズを低減することのできるものである。図４に示すように、増幅回路部４のインバータ４２への入力を、発振回路部２のインバータ２２の入力端子側に比べて出力振幅の大きいインバータ２２の出力端子側と接続する回路構成により、起動後の出力振幅レベルを抑えて消費電力、また位相ノイズを低減することができる。
【００３２】
図５は本発明の実施の形態５における水晶発振回路を示し、前述の各実施の形態と同様な効果と周波数変化の少ない発振振幅を得ることのできるものである。図５に示すように、図１の実施の形態１の構成に比べて、水晶振動子２４の一端がインバータ２２の入力端子と、また水晶振動子２４の他端がインバータ２２の出力端子に接続する回路構成とし、水晶振動子２４の接続位置による周波数変化の影響を抑えたものである。
【００３３】
以上のように各実施の形態の水晶発振回路の構成により、起動時間の遅延原因でもある負性抵抗Ｒ、負荷容量によって決定の励振電流不足を改善し、比較的大きな発振励起を得るため接続点を変更して、短時間で起動でき、さらに消費電力，位相ノイズを低減することができる。
【００３４】
なお、前述の各実施の形態において、発振回路部２にインバータ２２を用いた例を示し説明したが、バイポーラトランジスタを用いた構成として同様の効果を得ることができる。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、電源投入により水晶振動子に衝撃（励振電流）を与える起動回路部を設けることにより、短時間で起動し比較的大きな発振出力を得ることができ、かつ低消費電力化が図れ、低位相ノイズを実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１における水晶発振回路の構成を示す図
【図２】本発明の実施の形態２における水晶発振回路の構成を示す図
【図３】本発明の実施の形態３における水晶発振回路の構成を示す図
【図４】本発明の実施の形態４における水晶発振回路の構成を示す図
【図５】本発明の実施の形態５における水晶発振回路の構成を示す図
【図６】従来の水晶発振回路の構成を示す図
【符号の説明】
１　定電圧源
２　発振回路部
３　負荷容量部
４　増幅回路部
５　起動回路部
１１　電源電圧端子
１２　定電圧回路
２２，４２　インバータ
２３，３６，３７　抵抗
２４　水晶振動子
３２，３３　バリキャップ
３４，３５　コンデンサ

Claims

水晶振動子を有する発振回路部と、前記発振回路部と発振ループを形成する負荷容量部と、前記発振回路部の発振振幅を増幅して出力する増幅回路部とから成る水晶発振回路において、前記負荷容量部の容量値を選択変更する変更手段を設けたことを特徴とする水晶発振回路。
前記変更手段により、負荷容量部が有する第１の容量値と第２の容量値を、起動時の電源電圧印加後に、第１の容量値を選択した後、第２の容量値に変更する起動回路部を設けたことを特徴とする請求項１記載の水晶発振回路。
前記起動回路部を、短絡または開放のいずれかを選択するスイッチング素子により構成し、起動時の電源電圧投入後に短絡し、その後、開放することを特徴とする請求項２記載の水晶発振回路。
前記起動回路部を、短絡または開放のいずれかを選択するスイッチング素子により構成し、起動時の電源電圧投入後に開放し、その後、短絡することを特徴とする請求項２記載の水晶発振回路。
前記発振回路部を構成するインバータ素子の出力端子側と増幅回路部とを接続して、前記発振回路部の発振振幅を増幅回路部へ入力し、消費電流、位相ノイズを低減することを特徴とする請求項１〜４のいずれか１項記載の水晶発振回路。
前記発振回路部を構成するインバータ素子の入出力端子の各々と水晶振動子の各端子とを接続して、周波数変化の少ない発振振幅を得ることを特徴とする請求項１〜４のいずれか１項記載の水晶発振回路。
前記発振回路部を構成するインバータ素子に代えてバイポーラトランジスタを用いたことを特徴とする請求項５または６記載の水晶発振回路。