JP2004104449A

JP2004104449A - フィルタ、フィルタ装置及びその製造方法

Info

Publication number: JP2004104449A
Application number: JP2002263405A
Authority: JP
Inventors: Rei Kimachi; 木町　礼; Tokihiro Nishihara; 西原　時弘; Takeshi Sakashita; 坂下　武; Takeshi Yokoyama; 横山　剛; Tsutomu Miyashita; 宮下　勉
Original assignee: Fujitsu Ltd; Fujitsu Media Devices Ltd
Current assignee: Fujitsu Ltd; Fujitsu Media Devices Ltd
Priority date: 2002-09-09
Filing date: 2002-09-09
Publication date: 2004-04-02
Anticipated expiration: 2022-09-09
Also published as: JP3986400B2

Abstract

【課題】フィルタの通過帯域における挿入損失が低減されたフィルタ、フィルタ装置及びその製造方法を提供する。
【解決手段】複数の圧電薄膜共振器を有して構成されたラダー（梯子）型のバンドパスフィルタ１において、直列腕に配された２つの直列共振器１１０間を接続する配線部分１１の幅を直列共振器１１０の幅よりも広く設計する。これにより、接続部分の抵抗が低減される。また、各共振器（１１０，１２０，１３０）をできるだけ接近させた配置により接続部分１１，１２，１３の長さを短くすることでも接続部分の抵抗が低減される。これにより、通過帯域における挿入損失が低減される。この他、例えば配線部分１１の膜厚を積層又は成長により電極部分よりも厚く構成しても良い。
【選択図】　　　　　図３

Description

【０００１】
【発明の属する技術分野】
本発明は、圧電薄膜共振器を用いたフィルタ、フィルタ装置及びその製造方法に関し、特に圧電薄膜共振器をラダー型に接続したフィルタ、フィルタ装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話器等に用いられる小型で軽量なバンドパスフィルタにおいて、その構成要素に圧電薄膜共振器を用いたものの開発が著しく進められている。
【０００３】
ここで、図１に従来技術による複数の圧電薄膜共振器を有して構成されたラダー（梯子）型のバンドパスフィルタ１０の上面図を示す。また、図２に図１に示すバンドパスフィルタ１０のＡ−Ａ’断面図を示す。
【０００４】
図１及び図２に示すように、従来技術によるバンドパスフィルタ１０は、空隙１０２を有する基板（例としてシリコン（Ｓｉ）基板１００）と、圧電体膜１０１と、当該圧電体膜１０１を上下から挟む１対の電極層（下部電極膜１４１，上部電極膜１３２）とを有して構成される積層共振体である。
【０００５】
このような圧電薄膜共振器を複数備えたバンドパスフィルタ１０において、現在、挿入損失をより低減させることが望まれている。挿入損失を低減する方法の１つとしては、圧電薄膜共振器を構成する電極（下部電極膜１４１，上部電極膜１３２）の抵抗を下げる方法が挙げられる。
【０００６】
【発明が解決しようとする課題】
しかしながら、電極に適用できる材料や形状には種々の制約が存在し、効率よく且つ安価にこれを実現することが困難であるという問題が存在する。
【０００７】
本発明は、上記問題に鑑みてなされたものであり、フィルタの通過帯域における挿入損失が低減されたフィルタ、フィルタ装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタにおいて、少なくとも２つの前記圧電薄膜共振器を接続する配線の少なくとも一部の幅が、前記圧電薄膜共振器の幅よりも広い構成を有する。これにより、既存の配線の幅を広く形成するだけで、圧電薄膜共振器間の接続部分の抵抗を低減することができるため、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失を低減することができる。
【０００９】
また、上記のフィルタは、例えば請求項２記載のように、前記配線が前記第１電極膜又は前記第２電極膜と同一層で形成されてもよい。これにより、配線と第１又は第２の電極とが単一の層となるため、上記のフィルタを簡易な構成で実現することができる。
【００１０】
また、本発明は、請求項３記載のように、空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタにおいて、少なくとも２つの前記圧電薄膜共振器を接続する配線の少なくとも一部が、前記第１電極膜又は前記第２電極膜と同一層で形成された第１の導電層と、前記第１の導電層とは異なる材料を含む第２の導電層との積層構造を有する。これにより、既存の配線の厚みを第２の導電層の厚み分、厚くすることで圧電薄膜共振器間の接続部分の抵抗を低減することができるため、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失を低減することができる。
【００１１】
また、上記のフィルタは、例えば請求項４記載のように、前記第２の導電層が前記圧電薄膜共振器が形成された領域上に接しないように形成されてもよい。これにより、パターニング時の位置ずれにより共振器の共振部分にも第２の導電層が付加されてしまうという問題を回避することができ、歩留りを向上できるフィルタが提供される。
【００１２】
また、上記のフィルタは、例えば請求項５記載のように、前記第２の導電層が、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む単層導電膜であるか、又は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜であるように構成することもできる。これにより、比較的抵抗率の低い材料を用いて第２の導電層が形成されるため、圧電薄膜共振器間の接続部分の抵抗をより低減させることができる。
【００１３】
また、本発明は、請求項６記載のように、空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタにおいて、少なくとも２つの前記圧電薄膜共振器を接続する配線の少なくとも一部に、バンプ下地層と同一の材料及び膜厚である導電層を含む構成を有する。これにより、既存の配線の厚みを導電層の厚み分、厚くすることで圧電薄膜共振器間の接続部分の抵抗を低減することができるため、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失を低減することができる。更に、従来より圧電薄膜共振器に構成されているバンプ下地層と同様の構成で導電層を形成できるため、製造工程数を増加させること無く製造できるフィルタが提供される。
【００１４】
また、上記のフィルタは、例えば請求項７記載のように、前記導電層が前記圧電薄膜共振器が形成された領域上に接しないように形成されてもよい。パターニング時の位置ずれにより共振器の共振部分にも導電層が付加されてしまうという問題を回避することができ、歩留りを向上できるフィルタが提供される。
【００１５】
また、上記のフィルタは、例えば請求項８記載のように、前記導電層が、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む単層導電膜であるか、又は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜であるように構成することもできる。これにより、比較的抵抗率の低い材料を用いて導電層が形成されるため、圧電薄膜共振器間の接続部分の抵抗をより低減させることができる。
【００１６】
また、本発明は、請求項９記載のように、空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタにおいて、少なくとも２つの前記圧電薄膜共振器を接続する配線が前記第１電極膜又は前記第２電極膜と同一層として形成され、前記配線の少なくとも一部の膜厚が前記第１電極膜又は前記第２電極膜の膜厚よりも厚い構成を有する。これにより、圧電薄膜共振器間を接続する配線部分を第１又は第２電極膜よりも厚く形成することで、この接続部分の抵抗を低減することができるため、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失を低減することができる。
【００１７】
また、上記のフィルタは、例えば請求項１０記載のように、前記配線における前記第１の電極膜又は前記第２の電極膜の膜厚よりも厚い膜厚を有する部分が、前記圧電薄膜共振器が形成された領域上に接しない構成とすることもできる。パターニング時の位置ずれにより共振器の共振部分にも導電層が付加されてしまうという問題を回避することができ、歩留りを向上できるフィルタが提供される。
【００１８】
また、上記した何れかのフィルタは、例えば請求項１１記載のように、前記配線の少なくとも一部の幅が、前記圧電薄膜共振器の幅よりも広い構成とすることもできる。これにより、既存の配線の幅を広く形成することで、圧電薄膜共振器間の接続部分の抵抗をより低減することができる。
【００１９】
また、上記した何れかのフィルタは、例えば請求項１２記載のように、前記配線の少なくとも前記一部が、前記圧電薄膜共振器の幅の等倍より広く、２倍より狭い幅である構成とすることもできる。これにより、チップ面積の過度な増加や、コストの増加や浮遊容量（浮遊インピーダンス）を防止しつつ、既存の配線の幅を広く形成することで、圧電薄膜共振器間の接続部分の抵抗をより低減することができる。
【００２０】
また、上記した何れかのフィルタは、例えば請求項１３記載のように、前記圧電薄膜共振器間の最短距離が、前記圧電薄膜共振器の幅の１．０３倍から０．２６倍の長さであるように構成することもできる。これにより、圧電薄膜共振器間を接続する配線の長さが十分短く設定されるため、この接続部分の抵抗をより低減することが可能となる。
【００２１】
また、本発明は、請求項１４記載のように、上記した何れかのフィルタを、パッケージに収容した構成を有する。これにより、上記のような効果を得られるフィルタをパッケージングして提供することが可能となる。
【００２２】
また、本発明は、請求項１５記載のように、空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタの製造方法において、少なくとも２つの前記圧電薄膜共振器を接続する配線の少なくとも一部の幅を、前記圧電薄膜共振器の幅よりも広くパターニングする第１のステップを有する。これにより、既存の配線の幅を広く形成するだけで、圧電薄膜共振器間の接続部分の抵抗が低減され、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失が低減されたフィルタを製造することができる。
【００２３】
また、本発明は、請求項１６記載のように、空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタの製造方法において、少なくとも２つの前記圧電薄膜共振器を接続する配線を形成する第１のステップと、前記配線の少なくとも一部に導電層を積層する第２のステップとを有する。これにより、既存の配線の厚みを第２の導電層の厚み分、厚くすることで圧電薄膜共振器間の接続部分の抵抗が低減され、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失が低減されたフィルタを製造することができる。
【００２４】
また、上記の製造方法において、例えば請求項１７記載のように、前記第２のステップが、バンプ下地層と同一の材料及び膜厚の前記導電層を形成してもよい。これにより、従来より圧電薄膜共振器に構成されているバンプ下地層と同様の構成で導電層を形成できるため、製造工程数を増加させること無くフィルタを製造することができる。
【００２５】
また、上記の製造方法において、例えば請求項１８記載のように、前記第２のステップが、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む単層導電膜として、又は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜として、前記導電層を形成してもよい。これにより、比較的抵抗率の低い材料を用いて第２の導電層が形成されるため、圧電薄膜共振器間の接続部分の抵抗をより低減させることができる。
【００２６】
また、本発明は、請求項１９記載のように、空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタの製造方法において、少なくとも２つの前記圧電薄膜共振器を接続する配線を形成する第１のステップと、前記配線における少なくとも前記圧電薄膜共振器上の領域を所定の厚みまでエッチングする第２のステップとを有する。これにより、圧電薄膜共振器間を接続する配線部分が第１又は第２電極膜よりも厚く形成することで、この接続部分の抵抗が低減され、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失が低減されたフィルタを製造することができる。
【００２７】
また、上記の製造方法において、例えば請求項２０記載のように、前記第１のステップが、前記配線の少なくとも一部の幅を、前記圧電薄膜共振器の幅よりも広くパターニングしてもよい。これにより、既存の配線の幅を広く形成することで、圧電薄膜共振器間の接続部分の抵抗をより低減することができる。
【００２８】
【発明の実施の形態】
〔第１の実施形態〕
まず、本発明の第１の実施形態について図面を用いて詳細に説明する。本実施形態は、複数の圧電薄膜共振器を有して構成されたラダー（梯子）型のフィルタにおいて、少なくとも２つの圧電薄膜共振器間を接続する配線部分の少なくとも一部の幅を圧電薄膜共振器の幅よりも広げることにより、接続部分の抵抗を低減する。更に本実施形態は、各共振器をできるだけ接近させた配置により接続部分の長さを短くすることでも、接続部分の抵抗を低減する。
【００２９】
このように構成することで、既存の配線の幅を広く形成するだけで、圧電薄膜共振器間の接続部分の抵抗を低減することができるため、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失を低減することができる。以下、本実施形態について図面を用いて詳細に説明する。但し、本実施形態では、圧電薄膜共振器を用いてバンドパスフィルタ１を形成した場合について例を挙げる。
【００３０】
図３は、本実施形態による圧電薄膜共振器を用いたバンドパスフィルタ１の構成を示す上面図である。また、図４は、図３に示すバンドパスフィルタ１のＡ−Ａ’断面図である。
【００３１】
図３及び図４を参照すると、バンドパスフィルタ１は、シリコン（Ｓｉ）で形成された基板（Ｓｉ基板ともいう）１００上に、導電性薄膜で形成された第１の電極膜（下部電極膜１４１の一部）と、圧電性の材料で形成された圧電体膜１０１と、導電性薄膜で形成された第２の電極膜で（上部電極膜３２の一部）とが積層された積層体から成る共振部分（直列共振器１１０及び並列共振器１２０，１３０）を有している。このように、バンドパスフィルタ１は圧電体膜１０１による電気信号とバルク弾性波との変換作用を利用した圧電薄膜共振器（直列共振器１１０及び並列共振器１２０，１３０）を複数組み合わせた構成を有することで、選択的な通過特性を実現している。
【００３２】
尚、この構成において、導電性薄膜で形成された下部電極膜１４１には、直列共振器１１０に含まれる第１の電極膜の他に、直列共振器１１０間を接続するための配線部分１２を形成する領域が含まれる。また、同様に、導電性薄膜で形成された上部電極膜３２には、直列共振器１１０に含まれる第２の電極膜の他に、直列共振器１１０間及びこれらと並列共振器１３０とを接続するための配線部分１１を形成する領域が含まれる。換言すれば、配線部分１１は第２の電極膜と同一の層（上部電極膜３２）により形成されており、また、配線部分１２は第１の電極膜と同一の層（下部電極層１４１）により形成されている。即ち、本実施形態では、配線部分１１，１２が第１の電極膜又は第２の電極膜と同一の材料及び膜厚で形成されている。
【００３３】
また、本実施形態では、図３を参照すると明らかなように、２つの直列共振器１１０及び並列共振器１３０を相互に接続する配線部分１１の幅及び異なる配線部分１１で接続された直列共振器１１０を相互に接続する配線部分１２の幅（これらは共に幅Ｌ１）が、直列共振器１１０又は並列共振器１３０よりも広く形成されている。具体的には、配線部分１１又は１２における直列腕（２つの直列共振器１１０を接続する部分）の幅Ｌ１が直列共振器１１０の幅の略１．５倍（直列共振器の幅を７７．５μｍとすると略１１５μｍ）となっており、配線部分１１における並列腕の（直列腕から垂直に並列共振器１３０へ延在する部分）の幅Ｌ２が並列共振器１３０の幅の略１．５倍（並列共振器１３０の幅を７３．５μｍとすると略１１０μｍ）となっている。尚、並列共振器１２０と直列共振器１１０とを接続する配線部分１３も配線部分１１と同様な構成により実現できる。
【００３４】
このように、配線部分１１，１２及び１３の幅を各々共振器（１１０，１２０，１３０）の幅よりも広く構成することで、本実施形態では、共振器（１１０，１２０，１３０）間の配線抵抗を低減できる。従って、この構成により、通過帯域外の抑圧を劣化させることなく、通過帯域における挿入損失を低減できる。尚、この幅広の構成は、接続部分１１，１２及び１３の全ての領域において適用されていても、配線部分１１，１２及び１３の一部の領域においてのみ適用されていてもよく、共振器（１１０，１２０，１３０）間の配線抵抗を低減できれば如何様にも変形して実施してよい。
【００３５】
また、本実施形態によるバンドパスフィルタ１の等価回路を図５に示す。上記説明を図５に示す等価回路に照らし合わせると、本実施形態が、上述のように、直列共振器１１０間及び直列共振器１１０と並列共振器１３０と間を接続する配線部分１１と、直列共振器１１０間を接続する配線部分１２と、直列共振器１１０と並列共振器１２０とを接続する配線部分１３との少なくとも１つ以上の抵抗値を低減させるためのものであることが容易に理解できる。尚、各共振器（１１０，１２０，１３０）に直列に接続されているインダクタンスは、バンドパスフィルタ１のバンプ形成用導電膜１４０を介して接続されたパッケージの配線により付加されたインダクタンスである。換言すれば、本実施形態によるバンドパスフィルタ１をパッケージに収納した場合、バンプ形成用導電膜１４０を介して接続されたマイクロストリップライン又はワイヤのインダクタンスが、各共振器（１１０，１２０，１３０）に対して直列に接続される。
【００３６】
次に、図６及び図７の（ａ）〜（ｇ）及び図４を用いて、バンドパスフィルタ１の製造方法を詳細に説明する。尚、以下の説明では、図３のＡ−Ａ’方向の断面図を用いる。
【００３７】
まず（ａ）のように、本実施形態による製造方法では、３００μｍ厚のＳｉ基板１００上に、例えば１００ｎｍのモリブデン（Ｍｏ）と５０ｎｍのアルミニウム（Ａｌ）との積層構造を有する下部電極膜１４１をスパッタリング法により成膜する。
【００３８】
次に（ｂ）のように、フォトリソとウェットエッチング又はドライエッチングとにより、下部電極膜１４１を図３に示すような所定の形状にパターニングする。これにより、共振器（１１０，１２０，１３０）における第１の電極膜と配線部分１２とを同一の工程で製造することができる。更に（ｃ）のように、ＡｌＮ（アルミニウム・窒素）より成る圧電体膜１０１と、１００ｎｍのＭｏより成る上部電極膜３２とをスパッタリング法により成膜する。
【００３９】
このように上部電極膜３２を形成すると、次に（ｄ）のように、周波数調整用の膜として、例えばＡｌ（５０ｎｍ）のパターン（以下、周波数調整用パターン１３１という）を並列共振器１３０が形成される領域上にリフトオフ法により形成する。
【００４０】
更に（ｅ）のように、フォトリソとウェットエッチング又はドライエッチングとにより上部電極膜３２を所定の形状にパターニングし、且つ（ｆ）のように、圧電体膜１０１を所定の形状にパターニングする。これにより、共振器（１１０，１２０，１３０）における第２の電極膜と配線部分１１とを同一の工程で製造することができる。
【００４１】
次に（ｇ）のように、フリップチップボンディング時に必要なバンプ下地層であるＡｕ（金：３００ｎｍ）／Ｔｉ（チタン：１００ｎｍ）の積層構造を有するパターン（バンプ形成用導電膜１４０）をリフトオフ法により形成し、更に、Ｓｉ基板１００の裏面にフォトリソによりレジストパターンを生成してドライエッチング又はウェットエッチングを行うことによって、図４のように、並列共振器１３０が形成される領域直下に空隙１０２を設ける。
【００４２】
以上の工程を経ることで、本実施形態によるバンドパスフィルタ１が製造される。尚、バンプ形成用導電膜１４０は、フリップチップ搭載用のバンプ形成のために必要となる層（バンプ下地層）であるため、少なくともバンプを形成する部分に形成されていなければならない。
【００４３】
また、図８に本実施形態によるバンドパスフィルタ１の通過特性と従来技術によるバンドパスフィルタ１０（図１及び図２参照）の通過特性とを示す。尚、図８における本実施形態の通過特性は、直列共振器１１０の幅（円形であるため直径）を７７．５μｍとし、並列共振器１２０の幅（円形であるため直径）を５２μｍとし、並列共振器１３０の幅（円形であるため直径）を７３．５μｍとして、更に配線部分１１における直列腕の幅Ｌ１を１１５μｍとし、配線部分１１における並列腕の幅Ｌ２を１１０μｍとし、配線部分１１における直列腕及び並列腕の長さＬ３を５０μｍとした場合の結果である。また、図８における従来技術の通過特性は、直列共振器１１０の幅（円形であるため直径）を７７．５μｍとし、並列共振器１２０の幅（円形であるため直径）を５２μｍとし、並列共振器１３０の幅（円形であるため直径）を７３．５μｍとして、更に配線部分１１における直列腕の幅Ｌ１を７７．５μｍとし、配線部分１１における並列腕の幅Ｌ２を７３．５μｍとし、配線部分１１における直列腕及び並列腕の長さＬ３を５０μｍとした場合の結果である。
【００４４】
図８を参照すると明らかなように、本実施形態の構成を有することで、配線抵抗を低減することができるため、通過帯域外の抑圧を劣化させることなく、通過帯域における挿入損失を低減できる。また、このような効果が得られるバンドパスフィルタ１を、製造工程を増やさずに製造することができる。ここで、配線部分１１，１２及び１３の幅は、配線の抵抗を下げるという観点からできるだけ広いことが望ましいが、広げすぎるとチップ面積が増加し、コストの増加や浮遊容量（浮遊インピーダンス）を発生させる要因となるため、本実施形態では直列共振器１１０又は並列共振器１２０，１３０の幅より広く、且つその２倍程度以内とすることが好ましい。
【００４５】
また、下部電極膜１４１，上部電極膜３２の材料としては、抵抗が低く音響インピーダンスの高い材料が好ましい。これを満足する材料としては、例えばクロム（Ｃｒ），タンタル（Ｔａ），白金（Ｐｔ），ロジウム（Ｒｈ），ルテニウム（Ｒｔ），タングステン（Ｗ），レニウム（Ｒｅ），イリジウム（Ｉｒ），モリブデン（Ｍｏ）等が挙げられる。また、その層構造としては、単一材料又は複数材料の単層構造であっても積層構造であっても良い。
【００４６】
更に、圧電体膜１０１の材料としては、上記のＡｌＮに限らず、高い圧電性を示す材料、例えばＺｎＯまたはＰＺＴ（チタン酸ジルコン酸鉛）またはＰｂＴｉＯ_３（チタン酸鉛）としてもよい。
【００４７】
また、本実施形態では、直列共振器１１０及び並列共振器１２０，１３０の形状を円形（図３参照）で示したが、この他にも例えば正方形，長方形，楕円等、いかなる形状であってもよい。また、本実施形態では各並列共振器１２０，１３０のグランドに繋がっている側のパッドが、導体パターン１４０で共通化されているが、各々独立していても構わない。
【００４８】
また、各共振器（１１０，１２０，１３０）間の最短距離Ｌ３は、共振部分を破壊しない範囲内でできるだけ短いほうが、配線抵抗を抑える観点から望ましい。図９に、共振器間の距離を変えた場合のバンドフィルタ１の通過特性を示す。尚、図９では、直列共振器１１０の幅を７７．５μｍとし、最短距離Ｌ３を８０μｍ（Ｌ１の１．０３倍の長さ）、５０μｍ（Ｌ１の０．６５倍の長さ）、２０μｍ（Ｌ１の０．２６倍の長さ）の３種類とした場合について、各々の最小挿入損失［ｄＢ］を示す。
【００４９】
図９を参照すると明らかなように、共振器間の最短距離Ｌ３を短くすることにより、挿入損失を低減することができる。これは、Ｌ３が短いほど、共振器間の抵抗が小さくなるためである。
【００５０】
また、本実施形態によるバンドパスフィルタ１は、図１０に示すように、パッケージ１Ａにパッケージングして提供することも可能である。
【００５１】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。本実施形態は、第１の実施形態と同様な構成において、上部電極膜３２における配線部分１１を、圧電薄膜共振器を構成する第２の電極膜と同一の層（第１の導電層）と、他の導電性材料によって形成された導電層（第２の導電層）との積層構造とし、更に、積層部分の膜厚を圧電薄膜共振器の第２電極膜よりも厚い構成とした場合の例である。以下、本実施形態を図面を用いて詳細に説明する。
【００５２】
図１１及び図１２は、本実施形態によるバンドパスフィルタ２の構成を示す図である。尚、図１１はバンドパスフィルタ２の上面図であり、図１２はバンドパスフィルタ２のＡ−Ａ’断面図である。
【００５３】
本実施形態によるバンドパスフィルタ２は、上部電極膜３２における周波数調整用パターン１３１が形成されていない領域（配線部分１１’）上に、Ａｕ（３００ｎｍ）／Ｔｉ（１００ｎｍ）の積層構造を有する導電層３３が付加された構成を有する。本実施形態では、このような構成を有することで、配線部分１１’の抵抗を低減する。
【００５４】
また、本実施形態では配線部分１１’，１２’の幅が共振器（直列共振器１１０及び並列共振器１２０，１３０）の直径の２倍である場合を例に挙げるが、本実施形態ではこれに限定されず、第１の実施形態と同様に、配線抵抗低減の観点からはできるだけ広いほうが望ましい。但し、広げすぎるとチップ面積が増加し、コストの増加や浮遊容量（浮遊インピーダンス）を発生させるため、第１の実施形態と同様に、直列共振器及び並列共振器１２０，１３０の幅より広く、且つ２倍程度以内とすることが好ましい。
【００５５】
また、導電層３３は、第１の実施形態におけるバンプ形成用導電膜１４０と同一の材料及び膜厚、即ち、Ａｕ（３００ｎｍ）／Ｔｉ（１００ｎｍ）の積層構造を有する層として形成することができる。但し、これに限られず、第１の導電層である下部電極膜３２との密着性や抵抗の観点を満足すれば他の材料や層厚を用いた構成とすることができる。これは、例えば比較的抵抗値の低い材料、例えば、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ）又はタンタル（Ｔａ）の何れか１つ以上を主成分とする単層導電膜か、又は、Ａｕ，Ａｌ，Ｃｕ，Ｔｉ，Ｃｒ又はＴａの何れか１つ以上を主成分とする導電膜が少なくとも２層重ねられた積層導電膜とした構成である。
【００５６】
また、本実施形態において、配線部分１１’に付加する導電層３３を、例えば図１３に示すように、直列共振器１１０及び並列共振器１３０から所定の距離ｘだけ隔てて設けることで、導電層３３がフォトリソによるパターニング時の位置ずれにより共振器の共振部分にも付加されてしまうという問題を回避することができる。換言すれば、配線部分１１’における導電層３３を、直列共振器１１０及び並列共振器１３０の領域上に接しないように設計して製造することで、バンドパスフィルタ２の歩留りを向上させることが可能となる。但し、図１３では直列共振器１１０間の接続のみに着目しており、（ａ）はその上面図を示し、（ｂ）はそのＢ−Ｂ’断面図を示している。
【００５７】
尚、他の構成は第１の実施形態と同様であるため、ここでは説明を省略する。また、その製造方法は、例えば導電層３３とバンプ形成用導電膜１４０とを同一の材料及び膜厚で構成する場合、第１の実施形態における製造方法において、バンプ下地層であるＡｕ（金：３００ｎｍ）／Ｔｉ（チタン：１００ｎｍ）の積層構造を有するパターン（バンプ形成用導電膜１４０）をリフトオフ法により形成する際（図７（ｇ）参照）に、導電層３３も形成するように構成することで容易に実現することが可能である。即ち、本実施形態によるバンドパスフィルタ２は、バンプ下地層であるバンプ形成用導電膜１４０を形成する工程において、同時に導電層を形成することが可能であるため、製造工程を増やすことなく容易且つ安価に配線抵抗を低減することができる。
【００５８】
〔第３の実施形態〕
次に、本発明の第３の実施形態について図面を用いて詳細に説明する。上記の第２の実施形態では、配線部分１１’上部に第２の導電層である導電層３３を設けることで、直列共振器１１０間の配線抵抗を低減していた。これに対し、本実施形態では、導電層３３を省き、これに対応する領域の上部電極膜３２を他の領域よりも膜厚とした構成を有する。以下、本実施形態によるバンドパスフィルタ３の構成を図面を用いて詳細に説明する。
【００５９】
図１４及び図１５は、本実施形態によるバンドパスフィルタ３の構成を示す図である。尚、図１４はバンドパスフィルタ３の上面図であり、図１５はバンドパスフィルタ３のＡ−Ａ’断面図である。
【００６０】
本実施形態によるバンドパスフィルタ３は、図１４及び図１５に示すように、上部電極膜３２’における周波数調整用パターン１３１が形成されていない領域（配線部分１１’’）が、周波数調整用パターン１３１が形成されている領域よりも膜厚に形成されている。これにより、直列共振器１１０間、及び直列共振器１１０及び並列共振器１３０間を接続する配線の抵抗値を低減することができる。
【００６１】
尚、本実施形態において、上部電極膜３２’における厚膜化された領域（配線部分１１’）が直列共振器１１０及び並列共振器１３０に接しないように、例えば所定の距離ｘ（図１３参照）だけ隔てるように構成することで、第２の実施形態と同様に、パターニング時の位置ずれにより共振器の共振部分に位置する上部電極膜３２’が厚膜化されるという問題を回避することができる。
【００６２】
また、本実施形態によるバンドパスフィルタ３は、図６及び図７で示した製造方法において、第１の実施形態よりも膜厚に上部電極膜３２’を形成し、この上部電極膜３２’における周波数調整用パターン１３１が形成される領域をフォトリソとウェットエッチング又はドライエッチングとにより所定の膜厚（上部電極膜３２と同程度の膜厚）までエッチングする工程を設けることで、製造することができる。また、他の構成は上記した第１及び第２の実施形態と同様であるため、ここでは説明を省略する。
【００６３】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、既存の配線の幅を広く形成するだけで、圧電薄膜共振器間の接続部分の抵抗を低減することができるため、圧電薄膜共振器自体の構成を変えることなく、通過帯域における挿入損失が低減されたフィルタが提供される。更に、このフィルタの製造方法も提供される。
【００６５】
また、本発明によれば、既存の配線の厚みを厚くすることで圧電薄膜共振器間の接続部分の抵抗を低減することができるため、圧電薄膜共振器自体の構成を変えることなく、フィルタの通過帯域における挿入損失を低減することができる。更に、従来より圧電薄膜共振器に構成されているバンプ下地層と同様の構成で導電層を形成できるため、製造工程数を増加させること無く製造できるフィルタが提供される。更に、このフィルタの製造方法も提供される。
【００６６】
また、本発明によれば、パターニング時の位置ずれにより共振器の共振部分にも導電層が付加されてしまうという問題を回避することができ、フィルタの歩留りを向上させることができる。
【００６７】
また、本発明によれば、圧電薄膜共振器間を接続する配線の長さを十分短く設定されるため、この接続部分の抵抗をより低減することが可能となる。
【００６８】
更に、本発明によれば、上記のような効果を得られるフィルタをパッケージングして提供することが可能となる。
【図面の簡単な説明】
【図１】従来技術による圧電薄膜共振器を用いたバンドパスフィルタ１０の構成を示す上面図である。
【図２】図１のバンドパスフィルタ１０のＡ−Ａ’断面図である。
【図３】本発明の第１の実施形態による圧電薄膜共振器を用いたバンドパスフィルタ１の構成を示す上面図である。
【図４】図３のバンドパスフィルタ１のＡ−Ａ’断面図である。
【図５】図３に示すバンドパスフィルタ１の等価回路を示す図である。
【図６】本発明の第１の実施形態によるバンドパスフィルタ１の製造方法を示す断面図である（ａ）〜（ｄ）。
【図７】本発明の第１の実施形態によるバンドパスフィルタ１の製造方法を示す断面図である（ｅ）〜（ｇ）。
【図８】本発明の第１の実施形態によるバンドパスフィルタ１と従来技術によるバンドパスフィルタ１０との通過特性を示すグラフである。
【図９】本発明の第１の実施形態における共振器（１１０，１２０，１３０）間の距離と最小挿入損失との関係を示すグラフである。
【図１０】本発明の第１の実施形態によるバンドパスフィルタ１のパッケージ１Ａの概略を示す図である。
【図１１】本発明の第２の実施形態によるバンドパスフィルタ２の構成を示す上面図である。
【図１２】図１１のバンドパスフィルタ２のＡ−Ａ’断面図である。
【図１３】本発明の第２の実施形態による導電層３３の他の構成例を示す図であり、（ａ）は直列共振器１１０間に着目した上面図であり、（ｂ）はそのＢ−Ｂ’断面図である。
【図１４】本発明の第３の実施形態によるバンドパスフィルタ３の構成を示す上面図である。
【図１５】図１４に示すバンドパスフィルタ３のＡ−Ａ’断面図である。
【符号の説明】
１、２　バンドパスフィルタ
１Ａ　パッケージ
１１、１１’、１２、１２’、１３、１３’　配線部分
３２、３２’　上部電極膜
３３　導電層

Claims

空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタにおいて、
少なくとも２つの前記圧電薄膜共振器を接続する配線の少なくとも一部の幅が、前記圧電薄膜共振器の幅よりも広いことを特徴とするフィルタ。
前記配線は前記第１電極膜又は前記第２電極膜と同一層で形成されていることを特徴とする請求項１記載のフィルタ。
空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタにおいて、
少なくとも２つの前記圧電薄膜共振器を接続する配線の少なくとも一部が、前記第１電極膜又は前記第２電極膜と同一層で形成された第１の導電層と、前記第１の導電層とは異なる材料を含む第２の導電層との積層構造を有することを特徴とするフィルタ。
前記第２の導電層は前記圧電薄膜共振器が形成された領域上に接しないように形成されていることを特徴とする請求項３記載のフィルタ。
前記第２の導電層は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む単層導電膜であるか、又は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜であることを特徴とする請求項３又は４記載のフィルタ。
空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタにおいて、
少なくとも２つの前記圧電薄膜共振器を接続する配線の少なくとも一部に、バンプ下地層と同一の材料及び膜厚である導電層を含むことを特徴とするフィルタ。
前記導電層は前記圧電薄膜共振器が形成された領域上に接しないように形成されていることを特徴とする請求項６記載のフィルタ。
前記導電層は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む単層導電膜であるか、又は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜であることを特徴とする請求項６又は７記載のフィルタ。
空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタにおいて、
少なくとも２つの前記圧電薄膜共振器を接続する配線が前記第１電極膜又は前記第２電極膜と同一層として形成され、前記配線の少なくとも一部の膜厚が前記第１電極膜又は前記第２電極膜の膜厚よりも厚いことを特徴とするフィルタ。
前記配線における前記第１の電極膜又は前記第２の電極膜の膜厚よりも厚い膜厚を有する部分が、前記圧電薄膜共振器が形成された領域上に接しないことを特徴とする請求項９記載のフィルタ。
前記配線の少なくとも一部の幅は、前記圧電薄膜共振器の幅よりも広いことを特徴とする請求項３から１０の何れか１項に記載のフィルタ。
前記配線の少なくとも前記一部は、前記圧電薄膜共振器の幅の等倍より広く、２倍より狭い幅であることを特徴とする請求項１から１１の何れか１項に記載のフィルタ。
前記圧電薄膜共振器間の最短距離が、前記圧電薄膜共振器の幅の１．０３倍から０．２６倍の長さであることを特徴とする請求項１から１２の何れか１項に記載のフィルタ。
請求項１から１３の何れか１項に記載の前記フィルタと、
該フィルタを収容するパッケージとを有することを特徴とするフィルタ装置。
空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタの製造方法において、
少なくとも２つの前記圧電薄膜共振器を接続する配線の少なくとも一部の幅を、前記圧電薄膜共振器の幅よりも広くパターニングする第１のステップを有することを特徴とするフィルタの製造方法。
空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタの製造方法において、
少なくとも２つの前記圧電薄膜共振器を接続する配線を形成する第１のステップと、
前記配線の少なくとも一部に導電層を積層する第２のステップと
を有することを特徴とするフィルタの製造方法。
前記第２のステップは、バンプ下地層と同一の材料及び膜厚の前記導電層を形成することを特徴とする請求項１６記載のフィルタの製造方法。
前記第２のステップは、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む単層導電膜として、又は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜として、前記導電層を形成することを特徴とする請求項１６又は１７記載のフィルタの製造方法。
空隙を有する基板と、該基板上に形成された第１電極膜と、該第１電極膜上に形成された圧電体膜と、該圧電体膜上に形成された第２電極膜と、を有する圧電薄膜共振器をラダー型に接続したフィルタの製造方法において、
少なくとも２つの前記圧電薄膜共振器を接続する配線を形成する第１のステップと、
前記配線における少なくとも前記圧電薄膜共振器上の領域を所定の厚みまでエッチングする第２のステップと
を有することを特徴とするフィルタの製造方法。
前記第１のステップは、前記配線の少なくとも一部の幅を、前記圧電薄膜共振器の幅よりも広くパターニングすることを特徴とする請求項１６から１９の何れか１項に記載のフィルタの製造方法。