JP2004104114A - チャック、リソグラフィ装置、およびデバイスの製造方法 - Google Patents

チャック、リソグラフィ装置、およびデバイスの製造方法 Download PDF

Info

Publication number
JP2004104114A
JP2004104114A JP2003296503A JP2003296503A JP2004104114A JP 2004104114 A JP2004104114 A JP 2004104114A JP 2003296503 A JP2003296503 A JP 2003296503A JP 2003296503 A JP2003296503 A JP 2003296503A JP 2004104114 A JP2004104114 A JP 2004104114A
Authority
JP
Japan
Prior art keywords
substrate
dielectric member
chuck
mask
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003296503A
Other languages
English (en)
Inventor
Martinus Hendricus Hendricus Hoeks
マルティヌス ヘンドリクス ヘンドリクス ホエクス
Joost Jeroen Ottens
ヨースト イエロエン オッテンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2004104114A publication Critical patent/JP2004104114A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/707Chucks, e.g. chucking or un-chucking operations or structural details
    • G03F7/70708Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/707Chucks, e.g. chucking or un-chucking operations or structural details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ジョンソン−ラーベック効果を最小限に抑えることができ、基板のスループットをより大きくすることを可能にする静電チャックを提供する。
【解決手段】静電チャック10は、物品と接触する表面上に少なくとも導電層をゆうする複数のピン16が、第1の表面上に形成された誘電要素12を備える。締着するべき物品は、締着表面に対して反対側の誘電部材の表面上に位置する電極14と、締着するべき物品18の締着表面上に位置する電極20との間に電位差を加えることによって、チャック10上の定位置で締着される。
【選択図】図2

Description

 本発明は、物品を静電力によって支持テーブル上に保持する際に使用するチャックに関し、前記物品は、
− リソグラフィ投影技法を使用してデバイスを製造する際に加工される基板、または
− リソグラフィ投影装置内のリソグラフィ投影マスクもしくはマスク・ブランク、マスク検査装置もしくはマスク洗浄装置などマスク取扱い装置、またはマスク製造装置であり、
前記チャックは、第1の誘電部材を備える。
 また、本発明は、
− 放射線の投影ビームを供給する放射システムと、
− 所望のパターンに従って投影ビームをパターン形成するように働くパターン形成手段を支持する支持構造と、
− 基板を保持する基板テーブルと、
− 基板の標的部分上にパターン形成済みビームを投影する投影システムと、
− 前記支持構造または前記基板テーブル上で誘電部材を備えるチャックと、
− 前記チャックの前記誘電部材の両端間に電位差を加え、それによって締着力を生成する少なくとも第1の電極とを備えるリソグラフィ投影装置に関する。
 本明細書では、用語「パターン形成手段」について、基板の標的部分内に作成されるパターンに対応するパターン形成済み断面を入来放射線ビームに与えるために使用することができる手段を指すように広く解釈するべきである。また、用語「ライト・バルブ」をもこの文脈で使用することができる。一般に、前記パターンは、集積回路または他のデバイス(下記参照)など、標的部分内に作成されるデバイス内の特定の機能層に対応することになる。そのようなパターン形成手段の例には、以下のものがある。
− マスク。マスクの概念はリソグラフィで周知であり、バイナリ、レベンソン型位相シフト、ハーフトーン型位相シフト、ならびに様々なハイブリッド・マスク・タイプなどのマスク・タイプを含む。放射線ビーム内にそのようなマスクを配置することにより、マスクのパターンに従って、マスク上で衝突する放射線の選択的透過(透過マスクの場合)または反射(反射マスクの場合)が生じる。マスクの場合、支持構造は一般に、マスクを入来放射線ビーム内の所望の位置で保持することができるようにし、望むなら、ビームに対して移動することができるようにするマスク・テーブルである。
− プログラム可能なミラー・アレイ。そのようなデバイスの一例は、粘弾性制御層および反射表面を有するマトリクス・アドレス可能な表面である。そのような装置の背景にある基本原理は、(たとえば)反射表面のアドレスされた領域が入射光を回折光として反射し、一方、アドレスされない領域が入射光を非回折光として反射することである。適切なフィルタを使用して、前記非回折光を反射されたビームから逃がし、回折光だけ残すことができ、このようにして、マトリクス・アドレス可能な表面のアドレッシング・パターンに従って、ビームがパターン形成される。プログラム可能なミラー・アレイの一代替実施例は、小さな鏡の行列構成を使用し、鏡のそれぞれは、適切な局所電界を印加することにより、または圧電始動手段を使用することにより、軸の周りで個別に傾斜させることができる。この場合も、鏡はマトリクス・アドレス可能であり、それにより、アドレスされた鏡は、入来放射線ビームを異なる方向でアドレスされない領域に反射することになり、このようにして、反射されたビームは、マトリクス・アドレス可能な鏡のアドレッシング・パターンに従ってパターン形成される。必要とされるマトリクス・アドレッシングは、適切な電子手段を使用して実行することができる。上述の状況のどちらも、パターン形成手段は1つまたは複数のプログラム可能なミラー・アレイを備えることができる。本明細書で参照したミラー・アレイに関するさらなる情報は、たとえば、米国特許第5,296,891号および米国特許第5,523,193号、ならびにPCT特許出願WO98/38597およびWO98/33096から収集することができ、これらを参照により本明細書に組み込む。プログラム可能なミラー・アレイの場合、前記支持構造は、たとえば、適宜固定または移動可能とすることができるフレームまたはテーブルとして実施することができる。
− プログラム可能なLCDアレイ。そのような構造の一例は、米国特許第5,229,872号にあり、これを参照により本明細書に組み込む。上記のように、この場合の支持構造は、たとえば、適宜固定または移動可能とすることができるフレームまたはテーブルとして実施することができる。
 話を簡単にするために、本文の残りの部分では、所々で具体的にマスクおよびマスク・テーブルを含む例を対象とする可能性があるが、そのような場合に論じる一般原理は、本明細書で上述したパターン形成手段の、より広い文脈で理解するべきである。
 リソグラフィ投影装置は、たとえば、集積回路(IC)の製造で使用することができる。そのような場合には、パターン形成手段は、ICの個々の層に対応する回路パターンを生成することができ、このパターンを、放射線感受性材料(レジスト)の層で被覆されている基板(シリコン・ウェハ)上の標的部分(たとえば、1つまたは複数のダイを含む)上に結像する事ができる。一般に、単一のウェハは、投影システムを介して1つずつ連続的に照射される、隣接する標的部分群のネットワーク全体を含むことになる。マスク・テーブル上のマスクによるパターン形成を使用する現行の装置では、2つの異なるタイプの機械に区別することができる。1つのタイプのリソグラフィ投影装置では、マスク・パターン全体を標的部分上に一気に露光することによって各標的部分が照射され、そのような装置は、一般にウェハ・ステッパと呼ばれる。代替装置−一般にステップ・アンド・スキャン装置と呼ばれる−では、マスク・パターンを投影ビームの下で所与の基準方向(「走査」方向)に漸次走査し、一方、基板テーブルをこの方向に平行または反平行で同期操作することによって各標的部分が照射される。すなわち、一般に、投影システムは倍率M(一般に<1)を有することになるため、基板テーブルが走査される速度Vは、マスク・テーブルが走査される速度の係数M倍となる。本明細書で述べるリソグラフィ・デバイスに関するさらなる情報は、たとえば、参照により本明細書に組み込む米国特許第6,046,792号から収集することができる。
 リソグラフィ投影装置を使用する製造工程では、パターン(たとえば、マスク内)は、放射線感受性材料(レジスト)の層によって少なくとも部分的に被覆された基板上に結像される。この結像ステップに先立って、基板に、プライミング、レジスト被覆、およびソフト・ベークなど、様々な手順を施すことができる。露光後には、基板に、露光後ベーク(PEB)、現像、ハード・ベーク、および結像されたフィーチャの測定/検査など、他の手順を施すことができる。この一連の手順は、デバイス、たとえばICの個々の層をパターン形成するために基礎として使用することができる。次いで、そのようなパターン形成された層に、すべて個々の層を仕上げるように意図されたエッチング、イオン注入(ドーピング)、メタライゼーション、酸化、化学的機械的研磨など、様々な工程を施すことができる。いくつかの層が必要とされる場合には、全手順またはその変形を新しい各層について繰り返すことになる。ついには、一連のデバイスが基板(ウェハ)上に存在することになる。次いで、これらのデバイスは、ダイシングまたはソーイングなどの技法によって互いに分離され、したがって、個々のデバイスをキャリア上に載置すること、ピンに接続することなどが可能となる。そのような工程に関するさらなる情報は、たとえば、参照により本明細書に組み込む書籍、Peter van Zant著「Microchip Fabrication:A Practical Guide to Semiconductor Processing」第3版、McGraw Hill Publishing Co.、1997年、ISBN 0−07−067250−4から得ることができる。
 話を簡単にするために、以後、投影システムを「レンズ」と称する可能性があるが、この用語は、たとえば、屈折光学系、反射光学系、カタディオプトリック系を含む様々なタイプの投影システムを包含すると広く解釈するべきである。放射システムはまた、放射線の投影ビームを誘導する、または形作る、または制御するためにこれらの設計タイプのいずれかに従って動作する構成要素をも含むことができ、そのような構成要素もまた下記で、集合的または単数で「レンズ」と称する可能性がある。さらに、リソグラフィ装置は、2つ以上の基板テーブル(および/または2つ以上のマスク・テーブル)を有するタイプとすることができる。そのような「複数ステージ」デバイスでは、追加テーブルを同時に使用することができ、あるいは、1つまたは複数の他のテーブルを露光に使用している間に、1つまたは複数のテーブルに対して準備ステップを実施することができる。デュアル・ステージのリソグラフィ装置は、たとえば、参照により本明細書に組み込む米国特許第5,969,441号およびWO98/40791に述べられている。
 リソグラフィ装置では、基板が基板テーブル上でしっかりと保持されていることが欠かせない。基板の位置は、テーブルが高い加速度を受けているときでも正確に知られていることが必要とされる。従来型リソグラフィ装置では、この締着を真空によって実現することが知られている。基板テーブルは、突起またはピン、および外壁を備えている。基板は、これらのピン上で着座し、裏の空間は真空にされる。次いで、基板の表面上の空気圧の作用が、基板を定位置でしっかりと保持するように働く。そのような基板ホルダのさらなる詳細は、たとえば、参照により本明細書に組み込むEP−A−0 947 884に見出すことができる。
 そのようなクランプは、多数の応用例で効果的であるが、リソグラフィにおける最近の開発は、EUV(極紫外)放射線、X線、電子またはイオンの使用を必要とする。UV放射線が使用される従来型リソグラフィと異なり、EUV技法は、ビーム経路、またはビーム経路の少なくとも実質的部分を真空にすることを必要とする。したがって、真空締着法は効果が下がる。
 静電力を使用して基板を基板テーブルに締着する、リソグラフィ装置内で使用するための締着システムを提供することが提案されている。そのようなシステムは、基板の両面で真空の有無にかかわらず動作することになる。そのようなシステムでは、基板が導電性であるか、または基板テーブルに取り付けられる表面上に導電性電極を備える。静電チャックは、1つまたは複数の電極からなる。電極の上部に誘電材料の層が配置される。この層の上面は通常、基板とチャックの間の接触面積を低減するようにパターン形成される。電極と基板の間(単極設計)、またはチャック自体内の2つ以上の電極間(双極および多極設計)の電位差は、静電力を生成して基板をチャックに締着するように設定される。
 一般に、誘電体は、研磨された滑らかな表面を有することになる。しかし、実際の状況では、基板および誘電体の表面は、決して完全に滑らかになることはなく、小さなばらつきを含むことになる。さらに、誘電体の抵抗率はきわめて高い(10Ωm以上)が、少量の漏れ電流が流れることになる。これは、容量性静電力に加えてジョンソン−ラーベック(JR)力を生じる。これらの力は、基板と誘電体が接触する点間で漏れ電流が流れるために発生する。基板と誘電体が接触しない点では、電荷が蓄積し、さらなるJR力を生じる。電位差が除去されたとき、JR力を生じる蓄えられた電荷は徐々に放散し、基板をチャックから解放することができるようになる前に遅延を導入する。解放ステージで逆電圧を印加し、電荷をより迅速に放散することが提案されている。また、印加電圧の極性を循環させ、電荷蓄積を最小限に抑えることが提案されている。しかし、比較的高い循環頻度が必要とされ、常に締着力を維持するために複雑な方法が必要とされる。
 本発明の目的は、ジョンソン−ラーベック効果を最小限に抑えることができ、基板のスループットをより大きくすることを可能にするチャックを提供することである。
 この目的、および他の目的は、本発明に従って、前記誘電部材が、前記物品に面する前記誘電体の側に複数のピンを備え、前記ピンの少なくともそれぞれは、前記物品と接触する表面上に少なくとも導電層が形成されていることを特徴とする、冒頭の段落に指定されているチャックで達成される。導電層の比抵抗率は、10Ωm未満である。したがって、JR力の作用が最小限に抑えられる。導電層があることにより、ピンが基板と接触するすべての個所においてJR力が解消される。さらに、ピンから離れている誘電部材の表面は、ジョンソン−ラーベック力を無視することができる、基板から十分離れた距離に位置する。基板と接触するピンの実際の面積は最小限であり、誘電体が平坦であるなら、全体の静電力は非常にわずかに小さくなるだけである。このようにして、基板は、印加された電位差を受けて静電力によって効果的に締着され、電位差が除去されたとき、迅速に解放することができる。
 導電層は、厚さ200nm未満であることが好ましい。薄い被覆を有することにより、チャックの平坦性を制御するのが容易になる。さらに、標準的なCVD工程を使用してこの層を製造することができる。
 有利には、導電層は金属でなくてよい。金属を使用する場合には、接触点で金属原子が基板内に拡散し、半導体特性を破壊する可能性がある。
 ピンは、導電ピンで形成することができ、誘電部材の厚さ全体を貫通し、導電部材に接続される。誘電部材がピンまたは導電部材と接触しないように、電極が誘電部材内に設けられる。したがって、基板を接地することができ、電極に電圧を印加することによって基板が締着されたとき、ジョンソン−ラーベック力は発生しない。
 誘電部材の厚さは、50〜200μmであることが好ましい。これは、ピンの構造を形成するのに十分な深さを可能にし、誘電体を破壊する恐れなしに静電力が働くことができる最適な距離をもたらす。
 有利には、ピンの総面積を誘電部材の総面積の4%未満に保つことができる。これにより、ピンの導電層と基板との間の接触による静電力に対する作用が確実に最小限に抑えられる。
 有利な構成では、ピンが誘電部材から2〜10μm突出する。この距離は、ピンのない誘電体の領域全体にわたってジョンソン−ラーベック効果を無視できるようにするのに十分である。さらに、締着力が加えられたときのピンの機械特性は、比較的高さが低いことにより改善される。
 ピンは、直径を0.15mmから0.5mmの間とし、2から15mmの間で離間することができる。これは、誘電部材の大きな面積にピンが含まれないようにし、したがって、静電締着力を生成するのに有効である。また、これはピンの直径がその高さより大きいことを意味し、その機械特性を高める。さらに、ピンを2から15mm間隔で設けることにより、基板の全領域を支持している間に均等な力を加えることができる。したがって、締着されている基板の歪みが最小限に抑えられる。誘電部材は、典型的には数百本または数千本のピンを有することになり、少なくとも一部が確実に基板と接触している。
 本発明の別の態様によれば、上記で定義したチャックを備えることを特徴とする、上記第2段落に指定されているリソグラフィ投影装置が提供される。
 本発明の他の態様によれば、
− 放射線感受性材料の層によって少なくとも部分的に被覆された基板を用意するステップと、
− 放射システムを使用して放射線の投影ビームをもたらすステップと、
− パターン形成手段を使用して、投影ビームの断面にパターンを与えるステップと、
− 放射線のパターン形成済みビームを、放射線感受性材料の層の標的部分上に投影するステップとを含むデバイス製造方法であって、
前記誘電部材の前記第1の表面が複数のピンを有し、前記ピンのそれぞれは、上部外面上に少なくとも導電層が形成され、前記導電層が10Ωm未満の比抵抗率を有することを特徴とするデバイス製造方法が提供される。
 本文中で、ICの製造時における本発明による装置の使用を具体的に参照する可能性があるが、そのような装置には、多数の他の可能な応用例があることを明確に理解されたい。たとえば、集積光学系、磁区メモリ用のガイドおよび検出パターン、液晶ディスプレイ・パネル、薄膜磁気ヘッドなどの製造に使用することができる。当業者なら、そのような代替応用例の文脈において、本文中での用語「レチクル」「ウェハ」または「ダイ」の使用について、それぞれより一般的な用語の「マスク」「基板」「標的部分」で置き換えられると見なすべきであることを理解できよう。
 本書では、用語「放射線」および「ビーム」を使用し、(たとえば、波長365、248、193、157、または126nmを有する)紫外線およびEUV(たとえば、5〜20nm範囲内の波長を有する極紫外線)、ならびに、イオン・ビームまたは電子ビームなど粒子ビームを含む、あらゆるタイプの電磁放射線を包含する。
 例として示すにすぎないが、以下、本発明の実施例について添付の略図を参照しながら述べる。
 図では、対応する参照記号が、対応する部分を示す。
 (実施例1)
 図1は、本発明の特定の実施例によるリソグラフィ投影装置を概略的に示す。この装置は、以下を備える。
・ 放射線(たとえば、EUV放射線)の投影ビームPBを供給するための放射システムEx、IL。この特定の場合では、放射線源LAをも備える。
・ マスクMA(たとえば、レチクル)を保持するためのマスク・ホルダを備え、部品PLに対してマスクを正確に位置決めするための第1の位置決め手段に接続された第1の物体テーブル(マスク・テーブル)MT。
・ 基板W(たとえば、レジスト被覆済みシリコン・ウェハ)を保持するための基板ホルダを備え、投影システムPLに対して基板を正確に位置決めするための第2の位置決め手段に接続された第2の物体テーブル(基板テーブル)WT。
・ マスクMAの照射部分を基板Wの(たとえば、1つまたは複数のダイを備える)標的部分C上に結像するための投影システム(レンズ)PL(たとえば、ミラー群)。
 本明細書で示すように、この装置は(たとえば、反射マスクを有する)反射タイプである。しかし、一般にたとえば、(たとえば、透過マスクを有する)透過タイプとすることもできる。別法として、この装置は、上記で参照したタイプのプログラム可能なミラー・アレイなど、別の種類のパターン形成手段を使用することができる。
 放射線源LA(たとえば、レーザによって生成された、または放出プラズマ線源)は、放射線のビームを生成する。このビームは、直接に、あるいは、たとえばビーム・エキスパンダExなど条件付け手段を横切った後で照明システム(イルミネータ)IL内に送られる。イルミネータILは、ビーム内の強度分布の(一般にそれぞれσ−outerおよびσ−innerと呼ばれる)外部および/または内部径方向範囲を設定するための調整手段AMを備えることができる。さらに、概してインテグレータINおよびコンデンサCOなど、様々な他の構成要素を備えることになる。このようにして、マスクMA上に衝突するビームPBは、その断面において所望の均一性および強度分布を有する。
 図1に関して、線源LAは、(たとえば、線源LAが水銀ランプの場合にしばしばそうであるように)リソグラフィ投影装置のハウジング内にある可能性があるが、リソグラフィ投影装置から離し、(たとえば、適切な誘導ミラーの助けにより)線源が生成する放射線ビームを装置内に導くこともできることに留意されたい。この後者の状況は、線源LAがエキシマ・レーザである場合に多い。現行の発明および特許請求の範囲は、これらの状況を共に包含する。
 その後で、ビームPBは、マスク・テーブルMT上で保持されているマスクMAを横切る。ビームPBは、マスクMAによって選択的に反射され、レンズPLを通過し、レンズPLは、ビームPBを基板Wの標的部分C上に集束する。基板テーブルWTは、第2の位置決め手段(および干渉測定手段IF)の助けにより、たとえば、ビームPBの経路内で異なる標的部分Cを位置決めするように、正確に移動することができる。同様に、第1の位置決め手段を使用し、たとえば、マスクMAをマスク・ライブラリから機械的に取り出した後で、または走査中に、ビームPBの経路に対してマスクMAを正確に位置決めすることができる。一般に、物体テーブルMT、WTの移動は、図1には明示的に示されていないロング・ストローク・モジュール(粗い位置決め)およびショート・ストローク・モジュール(細かい位置決め)の助けにより実現されることになる。しかし、(ステップ・アンド・スキャン装置ではなく)ウェハ・ステッパの場合には、マスク・テーブルMTをショート・ストローク・アクチュエータに接続するだけとすることも、固定とすることもできる。
 図の装置は、以下の2つの異なるモードで使用することができる。
1.ステップ・モードでは、マスク・テーブルMTが本質的に静止しており、マスク・イメージ全体が標的部分C上に一気に(すなわち、1回の「フラッシュ」)投影される。次いで、基板テーブルWTがxおよび/またはy方向でシフトし、その結果、異なる標的部分CをビームPBによって照射することができる。
2.走査モードでは、本質的に同じ状況が当てはまるが、所与の標的部分Cが1回の「フラッシュ」で露光されない。その代わりに、マスク・テーブルMTは、所与の方向(いわゆる「走査方向」、たとえばy方向)に速度vで移動可能であり、その結果、投影ビームPBはマスク・イメージ全体にわたって走査させられ、それと共に、基板テーブルWTが、同方向または反対方向に速度V=Mvで同時に移動する。この式でMは、レンズPLの倍率である(一般に、M=1/4または1/5)。このようにして、解像度を損なうことなく、比較的大きな標的部分Cを露光することができる。
 上記で、EUVシステムはビーム経路が真空にされていることを必要とすることを指摘した。これは、装置全体を封入する単一の真空システムによって、あるいはいくつかの別々の、連結された真空システムによって行うことができる。
 図2は、第1の実施例で使用されるチャック10を示す。チャック10は、一方の表面上に電極14が形成された誘電部材12からなる。電極14に対する誘電部材12の反対側には、複数のピン16が形成されている。これらのピン16は、直径が0.3mmであり、誘電部材12の表面より上方に5μmだけ***している。各ピン16の上部100nmは、導電層として形成されている。導電層は、たとえばTiNである。
 本実施例のチャックを使用して、基板18を締着する。基板18は非導電性であり、その締結表面上に電極20が形成されている。チャック10を使用して基板18を締着するのが好ましいときは、電極20と電極14の間に電位差を加える。容量性効果により、基板18をチャック10に締着する静電力が発生する。ピン16の上部導電層22と接触している電極20の部分は、コンデンサとして機能しないことが理解されよう。ここで、2つの導電表面間の直接接続により、電荷は自由に流れることができ、ジョンソン−ラーベック力の発生が防止される。ピンは、誘電部材12の面積の小さい割合(0.5%〜4%)を占めるだけであるため、静電力は少し減少するだけである。
 電極20の表面が完全に滑らかであると仮定することはできないため、導電層22すべてが電極20と接触することになるわけではない。これらの領域には小さな間隙(10nm程度)ができることになり、その中でジョンソン−ラーベック効果が発生する可能性がある。しかし、導電層のキャパシタンスは非常に小さいため、その力もまた非常に小さい。ジョンソン−ラーベック効果は、ピン16のない誘電部材12の表面内で依然として発生することになる。しかし、この表面とピン16の上部との間の5μm間隔により、この領域内のジョンソン−ラーベック力は確実に無視できるようになる。
 上記の実施例は、電極20と共に形成された非導電基板18について述べているが、導電基板(図示せず)を使用することが可能であることは理解されよう。したがって、電極20を形成する必要はなくなるはずである。この状況では、導電基板と電極14の間に電位差が加えられることになる。さらに、チャック10は、基板テーブル(図示せず)に永久的に、または脱着可能に取り付け可能であることが理解されよう。
 したがって、本発明の第1の実施例によれば、ジョンソン−ラーベック効果によって影響を受けない静電締着を行うことが可能である。これは、電位差が除去された後で基板をクランプから解放することができるレベルにジョンソン−ラーベック力が治まるのを待つ間に導入される遅延がないため、基板のスループットを高めることを可能にする。
 電極14および電極20の極性を一定に保つ場合、電荷が蓄積し、ジョンソン−ラーベック効果が重要になることは依然として可能性がある。上述のように、チャック10の設計はこの作用を最小限に抑える。しかし、ジョンソン−ラーベック効果の電位上昇をなくすために、基板を交換するたびに電極20および電極14に印加される電圧の極性を交互させることが可能である。これにより、誘電部材12内に電荷が蓄積しないようになる。さらに、基板が締着されている間に極性を反転するために複雑な制御技法が必要とされない。ウェハを交換するたびに電圧を交互させるのが望ましいが、ジョンソン−ラーベック力は非常に小さいことが判明しているので、極性が2時間までの長時間で交互される周期もまた適切である。
 (実施例2)
 図3は、本発明の第2の実施例の締着チャック30を示し、下記のとおりを除いて、第1の実施例と同じである。チャック30は、誘電部材34の深さ全体を介して延びる接地ピンと同様ないくつかのピン32を備える。ピン32は、導電性材料によって形成されている。導電ピン32は、基板18を締着するために使用されないチャック30の側に配置された導体36に接続されている。電極38は、締着表面から離れて誘電部材34内に設けられ、誘電部材34によってピン32と導体36のどちらからも絶縁されている。
 第2の実施例のチャックは、電圧が電極38に印加されたとき基板18を締着する。この実施例では、基板が接地される可能性がある。しかし、第1の実施例と同様な方法で印加電圧を交互させることが依然として望ましい。
 第2の実施例におけるピンの突出部の寸法および構成は、第1の実施例におけるピンのものと同じであり、再度説明はしない。
 (実施例3)
 締着チャックの第3の実施例が図4に示されており、図では、基板44上の微視的な表面ばらつきの縮尺が誇張されている。第3の実施例は、下記のとおりを除いて、第1の実施例と同じである。前述の第1および第2の実施例は、ジョンソン−ラーベック力の作用を最小限に抑えて、締着用電位差が除去されたとき、基板を迅速に解放することを可能にしたが、第3の実施例は、ジョンソン−ラーベック力を管理可能なレベルに制御することを目的とする。したがって、追加のジョンソン−ラーベック力を受益し、締着/締着解除工程中に導入される遅延を最小限に抑えることが可能である。第3の実施例では、誘電部材40の締着表面は、平坦に研磨されていることが好ましい。しかし、締着表面は必ずしも平坦に研磨する必要がないことは理解されよう。
 締着表面の反対側の誘電部材40の表面上に、電極42が設けられている。基板44を締着するために、電極42と基板44の間に電位差が加えられる。第3の実施例は、誘電部材40と、少なくとも第1の電極42と、前記第1の電極と基板との間に電圧を供給するための電圧源50と、誘電部材40内の電荷移動を検知するためのセンサ46と、センサ46の出力に基づいて電圧源50を制御するための制御システム48とを備える。
 基板44と電極42の間に電位差が加えられたとき、誘電体内の電荷が移動し始める。これにより、有効距離が減少し、基板44の微視的な表面ばらつきのために基板44が誘電部材40と接触していない領域内でジョンソン−ラーベック効果が引き起こされる。
 しかし、この実施例では、誘電部材40内の電荷移動を測定するためにセンサ46が設けられている。このセンサ46は、誘電部材40内の上部の短い電極47を含む。これが制御システム48によって、閉ループ法を使用して処理され、印加された電位差を制御する。したがって、ジョンソン−ラーベック力を厳密に制御し、電位差が除去されたとき、基板が解放される前に遅延を最小限に抑えて治まる値に制限することができる。したがって、ジョンソン−ラーベック効果によって生じる高められた締着力を受益し、一方、電位差が除去されたとき基板が解放される際の遅延を最小限に抑えることも可能である。制御システム48は、解放段階で逆電圧を印加し、蓄えられた電荷をできる限り迅速に放散することができることは理解されよう。
 第3の実施例では、図4に示されているように、導電基板44が使用されている。しかし、代わりに、上述の第1および第2の実施例に関して述べたように、締着表面上に電極を有する非導電基板を使用することが可能である。さらに、第3の実施例の制御システムおよびセンサを、上述の第1および第2の実施例に適用することができる。
 (実施例4)
 上述の第1から第3の実施例は、単極チャックについて考察した。第4の実施例は、双極チャックを使用する。第4の実施例の構造は、下記のとおりを除いて、第1の実施例のものと同様である。
 双極チャック52の電極の平面図が図5に示されている。円形チャック52は、第1の実施例の単一電極14ではなく、2つの半円形電極54aおよび54bを有する。基板をチャック52に締着するのが望ましいとき、+100Vの電圧が一方の電極に、−100Vが他方に印加され、したがって、基板はゼロ電位となる。
 したがって、導電基板、または導電層を有する基板を使用することが必要とされない。したがって、基板との電気接続が必要とされない。
 双極設計の他の構造が可能であり、たとえば、2つの電極は、指を組み合わせた構成、ギリシア鍵のパターン、同心の輪、または同心の螺旋を含むことができる。多極設計もまた使用することができる。
 第4の実施例の電極はまた、第2または第3の実施例にも適用し、導電基板、または導電層を有する基板の要件を除去することができることは理解されよう。
 (実施例5)
 本発明による締着チャックの第5の実施例が図6に示されている。第5の実施例は、下記のとおりを除いて、第1の実施例と同じである。この場合もチャック10は、一方の表面上に電極14が形成された誘電部材12からなる。誘電部材12の反対側には、いくつかのピン16が形成されている。第1の実施例と対照的に、ピン16は、電極20に面する誘電部材12の表面上に載置された導電ピン16である。
 第5の実施例におけるピン16の突出部の寸法および構成は、第1の実施例におけるピンのものと同じであり、したがって、再度説明はしない。
 (実施例6)
 本発明による締着チャックの第6の実施例が図7に示されている。第6の実施例は、下記のとおりを除いて、第1の実施例と同じである。第6の実施例では、導電層22が、それぞれのピン16間の領域上にも設けられている。したがって、電極20に面する誘電部材12の領域は、導電層22によって完全に覆われている。
 以上、本発明の特有の実施例について述べたが、本発明は、述べたものとは別の方法で実施することができることは理解されよう。本説明は、本発明を制限しないものとする。
本発明の実施例によるリソグラフィ投影装置を示す図である。 本発明の第1の実施例によるチャックを示す図である。 本発明の第2の実施例によるチャックを示す図である。 本発明の第3の実施例のチャックと関連制御回路を概略形式で示す図である。 本発明の第4の実施例による双極チャックの電極パターンの平面図である。 本発明の第5の実施例によるチャックを示す図である。 本発明の第6の実施例によるチャックを示す図である。
符号の説明
 AM 調整手段
 C 標的部分
 CO コンデンサ
 Ex 放射システム(ビーム・エキスパンダ)
 IF 干渉測定手段
 IL 放射システム(照明システム)
 IN インテグレータ
 LA 放射線源LA
 MA マスク
 MT 第1の物体テーブル(マスク・テーブル)
 PB 投影ビーム
 PL 投影システム
 W、18、44 基板
 WT 第2の物体テーブル(基板テーブル)
 10、30 チャック
 12 誘電部材
 14、20、38、42、47 電極
 16、32 ピン
 22 導電層
 34、40 誘電部材
 36 導体
 46 センサ
 48 制御システム
 50 電圧源
 52 双極チャック
 54a、54b 半円形電極
 

Claims (13)

  1.  物品を静電力によって支持テーブル上に保持する際に使用するチャックにおいて、前記物品が、
     リソグラフィ投影技法を使用してデバイスを製造する際に加工される基板、または
     リソグラフィ投影装置内のリソグラフィ投影マスクもしくはマスク・ブランク、マスク検査装置もしくはマスク洗浄装置などマスク取扱い装置、またはマスク製造装置であり、
     第1の誘電部材を備えるチャックであって、
     前記物品に面する前記誘電部材の側が複数のピンを備え、前記ピンの少なくともそれぞれが、前記物品と接触する表面上に少なくとも導電層を有し、前記導電層の比抵抗率が10Ωm未満であることを特徴とするチャック。
  2.  前記導電層が、厚さ200nm未満である請求項1に記載のチャック。
  3.  前記導電層が非金属である請求項1または請求項2に記載のチャック。
  4.  前記ピンが、前記誘電部材の厚さ全体を貫通し、導電部材に接続される導電ピンである請求項1に記載のチャック。
  5.  前記ピンが、前記物品に面する前記第1の誘電部材の表面上に載置された導電ピンである請求項1に記載のチャック。
  6.  前記誘電部材の厚さが、50〜200μmである前記請求項のいずれか一項に記載のチャック。
  7.  前記物品と接触している前記ピンの表面積が、前記誘電部材の総面積の4%未満である前記請求項のいずれかに記載のチャック。
  8.  前記ピンが前記誘電部材の表面から2〜10μm突出する前記請求項のいずれかに記載のチャック。
  9.  前記ピンが、直径0.15mmから0.5mmの間である前記請求項のいずれかに記載のチャック。
  10.  前記ピンが、2〜15mm離れている前記請求項のいずれかに記載のチャック。
  11.  前記物品に面する前記誘電部材の表面が、導電層を備える前記請求項のいずれかに記載のチャック。
  12.  放射線の投影ビームを供給する放射システムと、
     所望のパターンに従って前記投影ビームをパターン形成するように働くパターン形成手段を支持する支持構造と、
     基板を保持する基板テーブルと、
     前記基板の標的部分上にパターンビームを投影する投影システムと、
     前記支持構造または前記基板テーブル上の請求項1から11までのいずれか一項に記載のチャックと、
     前記チャックの前記誘電部材の両端間に電位差を加え、それによって締着力を生成する少なくとも第1の電極と
     を備えるリソグラフィ投影装置。
  13.  放射線感受性材料の層によって少なくとも部分的に被覆された基板を用意するステップと、
     放射システムを使用して放射線の投影ビームをもたらすステップと、
     パターン形成手段を使用して、前記投影ビームの断面にパターンを与えるステップと、
     放射線のパターン形成済みビームを、放射線感受性材料の前記層の標的部分上に投影するステップと、
     前記基板を前記基板テーブルに保持するために、第1の誘電部材を備える静電チャックを用意するステップと、
     前記基板を前記誘電部材の第1の表面上で位置決めするステップと、
     第1の電極と第2の電極の間に電位差を加え、それによって前記誘電部材の両端間に電位差を加え、前記基板上で締着力を生成するステップと
     を含むデバイス製造方法であって、
     前記誘電部材の前記第1の表面が複数のピンを有し、前記ピンのそれぞれは、上部外面上に少なくとも導電層が形成され、前記導電層が10Ωm未満の比抵抗率を有することを特徴とするデバイス製造方法。

JP2003296503A 2002-08-23 2003-08-20 チャック、リソグラフィ装置、およびデバイスの製造方法 Pending JP2004104114A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02255915 2002-08-23

Publications (1)

Publication Number Publication Date
JP2004104114A true JP2004104114A (ja) 2004-04-02

Family

ID=32241343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003296503A Pending JP2004104114A (ja) 2002-08-23 2003-08-20 チャック、リソグラフィ装置、およびデバイスの製造方法

Country Status (7)

Country Link
US (1) US7092231B2 (ja)
JP (1) JP2004104114A (ja)
KR (1) KR100532522B1 (ja)
CN (1) CN100492172C (ja)
DE (1) DE60334428D1 (ja)
SG (1) SG108323A1 (ja)
TW (1) TWI240153B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128676A (ja) * 2004-10-22 2006-05-18 Asml Netherlands Bv リソグラフィ装置およびデバイス製造方法
KR100883610B1 (ko) 2005-12-21 2009-02-13 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 및 리소그래피 장치용 정전기 클램프를제조하는 방법
WO2009035002A1 (ja) * 2007-09-11 2009-03-19 Canon Anelva Corporation 静電チャック
WO2009034954A1 (ja) 2007-09-13 2009-03-19 Asahi Glass Co., Ltd. TiO2含有石英ガラス基板
JP2009152555A (ja) * 2007-10-31 2009-07-09 Asml Netherlands Bv クリーニング装置および液浸リソグラフィ装置
WO2010047311A1 (ja) * 2008-10-20 2010-04-29 株式会社クリエイティブ テクノロジー 静電チャックの検査方法及び静電チャック装置
JP2010541196A (ja) * 2007-09-21 2010-12-24 エーエスエムエル ネザーランズ ビー.ブイ. 静電クランプ、リソグラフィ装置および静電クランプを製造する方法
WO2012005294A1 (ja) * 2010-07-09 2012-01-12 株式会社クリエイティブ テクノロジー 静電チャック装置及びその製造方法
WO2012026421A1 (ja) * 2010-08-24 2012-03-01 株式会社クリエイティブ テクノロジー 静電チャック装置及びその製造方法
KR20180021329A (ko) * 2016-08-19 2018-03-02 삼성전자주식회사 기판 처리 장치
KR101852735B1 (ko) 2015-04-02 2018-04-27 가부시키가이샤 알박 흡착 장치 및 진공 처리 장치
WO2020017314A1 (ja) * 2018-07-19 2020-01-23 ボンドテック株式会社 基板接合装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511854B1 (ko) 2002-06-18 2005-09-02 아네르바 가부시키가이샤 정전 흡착 장치
SG121819A1 (en) * 2002-11-12 2006-05-26 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
US10503084B2 (en) 2002-11-12 2019-12-10 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US9482966B2 (en) 2002-11-12 2016-11-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7213963B2 (en) 2003-06-09 2007-05-08 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
EP1498777A1 (en) * 2003-07-15 2005-01-19 ASML Netherlands B.V. Substrate holder and lithographic projection apparatus
JP2005044893A (ja) * 2003-07-24 2005-02-17 Canon Inc 基板保持装置
JP2005175016A (ja) * 2003-12-08 2005-06-30 Canon Inc 基板保持装置およびそれを用いた露光装置ならびにデバイス製造方法
KR101265081B1 (ko) * 2004-06-30 2013-05-16 엘지디스플레이 주식회사 노광용 척 및 이를 이용한 액정표시소자의 제조방법
TWI271815B (en) * 2004-11-30 2007-01-21 Sanyo Electric Co Method for processing stuck object and electrostatic sticking method
US7626681B2 (en) * 2005-12-28 2009-12-01 Asml Netherlands B.V. Lithographic apparatus and method
US7649611B2 (en) 2005-12-30 2010-01-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7352438B2 (en) * 2006-02-14 2008-04-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
EP1840657A1 (en) * 2006-03-28 2007-10-03 Carl Zeiss SMT AG Support structure for temporarily supporting a substrate
KR100803834B1 (ko) * 2006-08-21 2008-02-14 프라임 뷰 인터내셔널 코오포레이션 리미티드 포토레지스트 회전 도포기의 척
KR100755395B1 (ko) * 2006-08-31 2007-09-04 삼성전자주식회사 반사 마스크, 반사 마스크 고정 장치 및 방법
CN101563230B (zh) * 2006-12-26 2014-05-28 富士胶卷迪马蒂克斯股份有限公司 具有导电元件的打印***
US8139340B2 (en) * 2009-01-20 2012-03-20 Plasma-Therm Llc Conductive seal ring electrostatic chuck
NL2007452A (en) 2010-12-08 2012-06-11 Asml Holding Nv Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp.
NL2007768A (en) 2010-12-14 2012-06-18 Asml Netherlands Bv Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder.
EP2490073B1 (en) 2011-02-18 2015-09-23 ASML Netherlands BV Substrate holder, lithographic apparatus, and method of manufacturing a substrate holder
KR101872886B1 (ko) * 2011-03-17 2018-06-29 에이에스엠엘 네델란즈 비.브이. 정전기 클램프, 리소그래피 장치, 및 디바이스 제조 방법
NL2008630A (en) 2011-04-27 2012-10-30 Asml Netherlands Bv Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder.
EP2555234B1 (en) * 2011-08-02 2020-08-19 ASML Holding N.V. Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp
NL2009487A (en) 2011-10-14 2013-04-16 Asml Netherlands Bv Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder.
JP6085616B2 (ja) 2012-02-03 2017-02-22 エーエスエムエル ネザーランズ ビー.ブイ. 基板ホルダ、リソグラフィ装置、デバイス製造方法及び基板ホルダの製造方法
EP2841995A2 (en) * 2012-04-23 2015-03-04 ASML Netherlands BV Electrostatic clamp, lithographic apparatus and method
WO2014012749A1 (en) * 2012-07-17 2014-01-23 Asml Netherlands B.V. Electrostatic clamp, lithographic apparatus and method
NL2011592A (en) 2012-10-31 2014-05-06 Asml Netherlands Bv Compensation for patterning device deformation.
US10937684B2 (en) * 2012-11-28 2021-03-02 Kyocera Corporation Placement member and method of manufacturing the same
CN106164776B (zh) * 2014-04-09 2019-04-23 Asml荷兰有限公司 用于清洁对象的装置
US11373890B2 (en) * 2018-12-17 2022-06-28 Applied Materials, Inc. Wireless in-situ real-time measurement of electrostatic chucking force in semiconductor wafer processing
DE102019101657A1 (de) 2019-01-23 2020-07-23 Berliner Glas Kgaa Herbert Kubatz Gmbh & Co Haltevorrichtung zur elektrostatischen Halterung eines Bauteils mit einem durch Diffusionsbonden gefügten Grundkörper und Verfahren zu deren Herstellung
DE102020104907A1 (de) 2020-02-25 2021-08-26 Berliner Glas GmbH Verfahren zur Herstellung eines Bauelements durch atomares Diffusionsbonden
US11699611B2 (en) * 2021-02-23 2023-07-11 Applied Materials, Inc. Forming mesas on an electrostatic chuck
EP4206822A1 (en) * 2021-12-28 2023-07-05 ASML Netherlands B.V. Object holder, lithographic apparatus comprising such object holder and methods for object holder
WO2024056552A1 (en) * 2022-09-13 2024-03-21 Asml Netherlands B.V. A patterning device voltage biasing system for use in euv lithography

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384918A (en) 1980-09-30 1983-05-24 Fujitsu Limited Method and apparatus for dry etching and electrostatic chucking device used therein
GB2106325A (en) 1981-09-14 1983-04-07 Philips Electronic Associated Electrostatic chuck
US4551192A (en) 1983-06-30 1985-11-05 International Business Machines Corporation Electrostatic or vacuum pinchuck formed with microcircuit lithography
JP3129452B2 (ja) 1990-03-13 2001-01-29 富士電機株式会社 静電チャック
US5452177A (en) * 1990-06-08 1995-09-19 Varian Associates, Inc. Electrostatic wafer clamp
US5350479A (en) 1992-12-02 1994-09-27 Applied Materials, Inc. Electrostatic chuck for high power plasma processing
JP2851766B2 (ja) 1993-04-28 1999-01-27 京セラ株式会社 静電チャック
US5885469B1 (en) 1996-11-05 2000-08-08 Applied Materials Inc Topographical structure of an electrostatic chuck and method of fabricating same
JP3082624B2 (ja) 1994-12-28 2000-08-28 住友金属工業株式会社 静電チャックの使用方法
JPH09172055A (ja) * 1995-12-19 1997-06-30 Fujitsu Ltd 静電チャック及びウエハの吸着方法
US5923408A (en) 1996-01-31 1999-07-13 Canon Kabushiki Kaisha Substrate holding system and exposure apparatus using the same
JP3814359B2 (ja) 1996-03-12 2006-08-30 キヤノン株式会社 X線投影露光装置及びデバイス製造方法
US5761023A (en) 1996-04-25 1998-06-02 Applied Materials, Inc. Substrate support with pressure zones having reduced contact area and temperature feedback
JPH10107132A (ja) 1996-09-30 1998-04-24 Kyocera Corp 静電チャック
US5841624A (en) * 1997-06-09 1998-11-24 Applied Materials, Inc. Cover layer for a substrate support chuck and method of fabricating same
WO1998057361A1 (fr) 1997-06-12 1998-12-17 Nikon Corporation Substrat de fabrication de dispositif, procede de fabrication de ce substrat, et procede d'exposition avec ce substrat
US5880924A (en) * 1997-12-01 1999-03-09 Applied Materials, Inc. Electrostatic chuck capable of rapidly dechucking a substrate
JP3853960B2 (ja) 1998-02-27 2006-12-06 京セラ株式会社 静電チャック
JP2000183146A (ja) 1998-12-18 2000-06-30 Ibiden Co Ltd 静電チャック
EP1059566B1 (en) 1999-06-11 2006-08-23 ASML Netherlands B.V. Lithographic projection apparatus
JP5165817B2 (ja) * 2000-03-31 2013-03-21 ラム リサーチ コーポレーション 静電チャック及びその製造方法
JP3826306B2 (ja) 2000-06-15 2006-09-27 株式会社伊藤金網製作所 亀甲金網の製造方法
US6754062B2 (en) * 2002-02-27 2004-06-22 Praxair S.T. Technology, Inc. Hybrid ceramic electrostatic clamp
JP2003296503A (ja) 2002-04-03 2003-10-17 Dino Co Ltd インターネット広告評価方法及びシステム

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128676A (ja) * 2004-10-22 2006-05-18 Asml Netherlands Bv リソグラフィ装置およびデバイス製造方法
KR100883610B1 (ko) 2005-12-21 2009-02-13 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 및 리소그래피 장치용 정전기 클램프를제조하는 방법
US7944677B2 (en) 2007-09-11 2011-05-17 Canon Anelva Corporation Electrostatic chuck
WO2009035002A1 (ja) * 2007-09-11 2009-03-19 Canon Anelva Corporation 静電チャック
WO2009034954A1 (ja) 2007-09-13 2009-03-19 Asahi Glass Co., Ltd. TiO2含有石英ガラス基板
JP2010541196A (ja) * 2007-09-21 2010-12-24 エーエスエムエル ネザーランズ ビー.ブイ. 静電クランプ、リソグラフィ装置および静電クランプを製造する方法
JP2009152555A (ja) * 2007-10-31 2009-07-09 Asml Netherlands Bv クリーニング装置および液浸リソグラフィ装置
TWI495536B (zh) * 2008-10-20 2015-08-11 Creative Tech Corp Electrostatic suction cup inspection method and electrostatic sucker device
JP5283707B2 (ja) * 2008-10-20 2013-09-04 株式会社クリエイティブ テクノロジー 静電チャックの検査方法及び静電チャック装置
US8581598B2 (en) 2008-10-20 2013-11-12 Creative Technology Corporation Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
WO2010047311A1 (ja) * 2008-10-20 2010-04-29 株式会社クリエイティブ テクノロジー 静電チャックの検査方法及び静電チャック装置
KR101612091B1 (ko) 2008-10-20 2016-04-12 가부시키가이샤 크리에이티브 테크놀러지 정전 척의 검사방법 및 정전 척 장치
WO2012005294A1 (ja) * 2010-07-09 2012-01-12 株式会社クリエイティブ テクノロジー 静電チャック装置及びその製造方法
WO2012026421A1 (ja) * 2010-08-24 2012-03-01 株式会社クリエイティブ テクノロジー 静電チャック装置及びその製造方法
KR101852735B1 (ko) 2015-04-02 2018-04-27 가부시키가이샤 알박 흡착 장치 및 진공 처리 장치
KR20180021329A (ko) * 2016-08-19 2018-03-02 삼성전자주식회사 기판 처리 장치
KR102630782B1 (ko) 2016-08-19 2024-01-31 삼성전자주식회사 기판 처리 장치
WO2020017314A1 (ja) * 2018-07-19 2020-01-23 ボンドテック株式会社 基板接合装置
JPWO2020017314A1 (ja) * 2018-07-19 2020-12-17 ボンドテック株式会社 基板接合装置

Also Published As

Publication number Publication date
US7092231B2 (en) 2006-08-15
US20040114124A1 (en) 2004-06-17
SG108323A1 (en) 2005-01-28
TWI240153B (en) 2005-09-21
CN100492172C (zh) 2009-05-27
KR100532522B1 (ko) 2005-12-01
TW200413864A (en) 2004-08-01
KR20040030259A (ko) 2004-04-09
CN1487360A (zh) 2004-04-07
DE60334428D1 (de) 2010-11-18

Similar Documents

Publication Publication Date Title
JP2004104114A (ja) チャック、リソグラフィ装置、およびデバイスの製造方法
US8098475B2 (en) Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp
EP1359466A1 (en) Chuck, lithographic projection apparatus, method of manufacturing a chuck and device manufacturing method
US7528935B2 (en) Lithographic apparatus, device manufacturing method, and device manufactured thereby
US7130049B2 (en) Method of measurement, method for providing alignment marks, and device manufacturing method
JP2006013546A (ja) 平板投影装置、素子製造方法およびそれによって製造された素子
JP4204964B2 (ja) リソグラフィ装置
US6864958B2 (en) Lithographic apparatus and device manufacturing method
EP1391786B1 (en) Chuck, lithographic apparatus and device manufacturing method
JP4452103B2 (ja) リソグラフィ装置およびデバイス製造方法
TW201235798A (en) Lithographic apparatus and device manufacturing method
JP4151934B2 (ja) リソグラフィ投影装置
US6747730B2 (en) Lithographic apparatus, device manufacturing method, and method of manufacturing an optical element
EP1059566B1 (en) Lithographic projection apparatus
EP1243970A1 (en) Lithographic apparatus
US7508220B2 (en) Detection assembly and lithographic projection apparatus provided with such a detection assembly
JP4005075B2 (ja) リソグラフィ装置及びデバイス製造方法
EP1318431A1 (en) Lithographic apparatus, device manufacturing method, and method of manufacturing an optical element
EP1439424A2 (en) Detection assembly and lithographic projection apparatus provided with such a detection assembly
EP1500984A2 (en) Lithographic apparatus, device manufacturing method, and device manufactured thereby

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060731

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060831

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060904

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061020

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070522