JP2004104002A - ボール電極形成方法 - Google Patents
ボール電極形成方法 Download PDFInfo
- Publication number
- JP2004104002A JP2004104002A JP2002266867A JP2002266867A JP2004104002A JP 2004104002 A JP2004104002 A JP 2004104002A JP 2002266867 A JP2002266867 A JP 2002266867A JP 2002266867 A JP2002266867 A JP 2002266867A JP 2004104002 A JP2004104002 A JP 2004104002A
- Authority
- JP
- Japan
- Prior art keywords
- ball
- forming
- electrode
- mask
- ball electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0557—Non-printed masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【構成】ボール電極形成方法は、複数の電極パッドとを有する半導体装置を準備する工程と、上面および下面、下面における面積が上面における面積よりも大きく、かつ、上面から下面へと至る複数の開口部とを有するマスクを電極パッドが形成された半導体装置の表面上に、表面と下面とが向き合うよう配置する工程と、開口部内に配置された電極パッド上にマスクの上面側から半田ボールを配置する工程と、半田ボールと電極パッドとを電気的に接続し、ボール電極を形成する工程とから構成される。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、ボール電極形成方法に関し、特に、ボール電極を介して配線基板等に搭載される半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
近年の電子機器の高性能化、小型化に伴い、これらの電子機器に使用される半導体装置には、多ピン化、軽薄短小化が要求されている。
【0003】
これらの流れに呼応して、下記の特許文献1に記載されるような、半導体素子の各電極パッドに対応する外部端子が行列状に配列された、いわゆるBGA(Ball Grid Array)構造の半導体装置が提案されている。
【0004】
【特許文献1】
特開平7−212021号公報
【0005】
このBGA構造を採用した半導体装置では、例えば0.5〜0.7mm程度の直径を有する微細な半田ボールが、所定の間隔互いに離間してアレイ状に配列され、外部電極として機能する。そのため、半導体装置の一表面に多数の外部電極が高密度に設けられることとなり、結果として、外部と半導体素子との間でより多くの信号をやり取りすることが可能なパッケージが提供される。
【0006】
従来のBGA構造の半導体装置におけるボール電極の形成方法の一例を、以下に説明する。まず、半導体基板表面に形成された半導体素子と電気的に接続される複数の電極パッドを有する半導体装置を準備する。
【0007】
その後、電極パッドが設けられた半導体装置の表面上に、電極パッドおよび半田ボール表面に形成されている酸化膜を除去するフラックスを塗布する。
【0008】
次に、フラックスが塗布された半導体装置の表面上に、複数の開口部が設けられたマスクを配置する。このとき、マスクに形成された複数の開口部のそれぞれから、フラックスが塗布された対応する電極パッドが露出している。
【0009】
マスクを半導体装置表面上の所定の位置に配置した後、マスクに形成された開口部内に半田ボールが配置される。開口部内に配置された半田ボールは、マスクの開口部より露出された電極パッドのフラックス上に固定され、電極パッドと電気的に接続されることでボール電極が形成される。
【0010】
【発明が解決しようとする課題】
従来のボール電極形成方法では、半導体装置表面上に塗布するフラックスによって、電極パッドおよび半田ボール表面に形成された酸化膜の除去を行っている。この酸化膜の除去は、電極パッドと半田ボールとの接合強度、接合界面における電気的接続に深く関わり、半導体装置における信頼性の低下に大きく影響する。そのため、従来技術においては、電極パッドおよび半田ボール表面に形成された酸化膜を確実に除去するため、半導体装置表面上に塗布されるフラックス材料に粘性のある物質を用いていた。
【0011】
しかしながら、粘性を有するフラックスを用いる従来技術の場合、特に、粘性の高いフラックスを用いると、フラックスが塗布された半導体装置の表面上で大きい表面張力が発生し、この表面張力の影響によって、ボール電極形成時、ボール電極を形成する際に用いられるマスクの開口部の側面に余剰なフラックスが付着するといった問題が生じていた。
【0012】
このような開口部の側面に付着したフラックスは、開口部内に配置された半田ボールをマスクの開口部側面に固定してしまう。その結果、ボール電極形成後、所望のBGA構造の半導体装置を得るために行われる、半導体装置表面上からのマスクの除去工程の際、マスクとともに、半田ボールが半導体装置表面上から剥離されてしまう恐れがあった。
【0013】
つまり、マスク除去時にボール電極を構成する半田ボールが半導体装置表面上から取り外され、ボール電極が欠落した端子を含む半導体装置が発生してしまうといった課題が生じる恐れがあった。
【0014】
そこで本発明は、BGA構造を有する半導体装置のボール電極形成方法において、効率の良いボール電極形成方法を採用しつつ、ボール電極の欠落を防止したボール電極形成方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るボール電極形成方法の代表的なものによれば、半導体素子と、半導体素子と電気的に接続される複数の電極パッドとを有する半導体装置を準備する工程と、上面および下面、下面における面積が上面における面積よりも大きく、かつ、上面から下面へと至る複数の開口部とを有するマスクを電極パッドが形成された半導体装置の表面上に、表面と下面とが向き合うよう配置する工程と、開口部内に配置された電極パッド上にマスクの上面側から半田ボールを配置する工程と、半田ボールと電極パッドとを電気的に接続し、ボール電極を形成する工程とから構成されるものである。
【0016】
また、本発明に係るボール電極形成方法のその他の例によれば、半導体素子と、半導体素子と電気的に接続される複数の電極パッドとを有し、複数の電極パッド上に形成された複数の第1のボール電極にて配線基板に搭載される半導体装置を配線基板から剥離する工程と、剥離工程の後、上面および下面、下面における面積が上面における面積よりも大きく、かつ、上面から下面へと至る複数の開口部とを有するマスクを電極パッドが形成された半導体装置の表面上に、表面と下面とが向き合うよう配置する工程と、開口部内に配置された電極パッド上にマスクの上面側から半田ボールを配置する工程と、半田ボールと電極パッドとを電気的に接続し、第1のボール電極が形成されていた電極パッド上に第2のボール電極を形成する工程とから構成されるものである。
【0017】
これらの構成により本発明によれば、効率の良いボール電極形成方法を採用しつつ、ボール電極の欠落を防止したボール電極形成方法が提供される。
【0018】
【発明の実施の形態】
以下、本発明の第1の実施形態について、図1の図面を参照して説明する。
【0019】
図1(a)〜(e)は、本発明の第1の実施形態におけるボール電極形成方法を用いた半導体装置の製造方法を示す工程断面図である。
【0020】
図1(a)に示すように、まず、例えば、半導体基板の表面上に形成されたメモリ素子や機能素子等の半導体素子と、それらの半導体素子と電気的に接続された複数の電極パッド102とを有する半導体装置101を準備する。
【0021】
次に、図1(b)に示すように、電極パッド102が形成された半導体装置101の1つの表面上にフラックス103をハケ、ローラー等を用いて塗布する。これにより、半導体装置101表面上に形成された電極パッド102上にフラックス103が塗布される。これらのフラックス103により、電極パッド表面、および半田ボール表面に形成されている酸化膜が除去される。すなわち、半導体装置表面に塗布されるフラックス103は、少なくとも半導体装置101表面に形成された電極パッド102を覆うように塗布されることが望ましい。
【0022】
フラックス103が半導体装置101の表面上に塗布された後、図1(c)に示すように、上面104aおよび下面104b、および上面104aから下面104bへと貫通する複数個の開口部106を有するマスク104が、マスク104の下面が電極パッド102の形成された半導体装置の表面と向き合うように配置される。このとき、マスク104に設けられた開口部106のそれぞれからは、半導体装置101表面上に形成された電極パッド102および、電極パッド102上に塗布されたフラックス103が露出している。
【0023】
マスク104に形成された複数の開口部106のそれぞれは、開口部106の下面における面積106bが開口部106の上面における面積106aよりも大きい開口部106である。
【0024】
本第1の実施形態におけるボール電極形成方法において、マスク104に形成された開口部106の断面形状は、上面から下面へと広がる台形形状を有している。つまり、開口部106は、上面104aから下面104bへと延在する第1の側面105を有し、第1の側面105と上面104aとのなす角αが、第1の側面105と下面104bとのなす角βよりも小さいことを特徴としている。具体的には、第1の側面105と上面104aとのなす角αが略60度程度であり、第1の側面105と上面104bとのなす角βが略120度程度であることが望ましい。第1の側面105と上面104aとのなす角αを略60度程度とすることにより、後に開口部106内に挿入される半田ボールの横方向におけるずれを抑制し、搭載位置を精度よく制御することが可能となる。
【0025】
次に、図1(d)に示すように、マスク104を配置した半導体装置101表面上に、多数の半田ボールを流し込み、マスク104に設けられた開口部106の上面104aから開口部106内のそれぞれに半田ボールを挿入する。このとき、開口部106内に挿入されなかった余剰の半田ボールは、半導体装置101表面から除去されて再び回収される。
【0026】
余剰な半田ボールが除去され、各開口部106内に半田ボールが挿入された後、半導体装置104は、表面上にマスク104を取り付けたまま、例えば約220〜260℃のリフロー等により加熱される。これにより、フラックス103上の半田ボールが溶融し電極パッド102と溶着する。こうして、半導体装置100のボール電極が形成される。
【0027】
最後に、図1(e)に示すように、半導体装置101表面からマスク104を取り外し、洗浄を行い、余分なフラックス103等を除去することで、複数のボール電極107がアレイ状に配列されたBGA構造の半導体装置を製造する。
【0028】
このように、マスク104に設けた開口部106の第1の側面105をテーパー形状とし、マスク上面における開口部106の面積を、後に開口部106内に挿入される半田ボールの最も大きな断面積よりも大きいマスク104を用いてボール電極を形成することで、開口部106へ半田ボールを挿入した際に発生する、余剰フラックス103の開口部側面105への付着を防止することが可能となる。その結果、本第1の実施形態におけるボール電極形成方法によれば、効率の良いボール電極形成方法を採用しつつ、ボール電極の欠落を確実に防止し、BGA構造の半導体装置に容易に、そして確実にボール電極を形成することができるようになる。
【0029】
また、第1の実施形態におけるボール電極の形成方法によれば、半導体装置101表面上におけるフラックス103の表面張力を考慮することなく、粘性の比較的高いタイプのフラックス103についても半導体装置101表面上に塗布することができる。このような場合、マスク1上面104aより多数の半田ボールを流し込み、各開口部106内に半田ボールを挿入すると、フラックス103の粘性により半田ボールを電極パッド102に対応する位置に固定することが可能となる。
【0030】
その結果、半導体装置101上のフラックス103により半田ボールは保持され、半田ボールに対する熱処理工程の前にマスク104を半導体装置101表面上から除去することが可能となる。つまり、ボール電極107を形成するマスク104は、半田ボール溶融時の熱を加えずに済むこととなるため、マスク104の構成材料を選択する際、半田ボール溶融時の熱および半田ボールとの親和性、濡れ性を考慮する必要がなくなる。そのため、マスク104の構成材料として、テーパーを有する本実施形態のマスク104形状を精度良く実現できる構成材料を採用することが可能となる。
【0031】
但し、フラックス103の粘性については、リフロー後、ボール電極107を構成する半田ボールおよび電極パッド間の接合強度が十分に得られ、かつ、フラックス103塗布工程における作業性が低下しない程度のものを適宜選択する必要がある。
【0032】
以下、本第1の実施形態におけるボール電極形成方法において用いられるマスク104について詳細に説明する。
【0033】
本実施形態で用いられるマスク104には、平面形状が略円形状で、断面形状が半田ボールが挿入される上面から、半導体装置101表面と対向する位置に配置される下面へと広がる台形形状の開口部106が複数個設けられている。これらの開口部106のそれぞれは、互いに所定の距離離間した位置に設けられている。
【0034】
断面形状がテーパー形状となった開口部106は、例えば、レーザー加工、精密ミリング加工やエッチング加工等により形成される。レーザー加工の場合、出力を徐々に変化させ、テーパー形状の開口部を形成する。
【0035】
また、本発明におけるマスク下面104bにおける開口部106の面積は、上面104aにおける開口部106の面積よりも大きいものであればよいが、上面104aにおける開口部106の面積については、開口部106内への半田ボールの挿入を効率よく行うため、また、リフロー等の熱処理により電極パッド102に溶着した半田ボール径を考慮して決定されることが好ましい。
【0036】
さらに、マスク104の厚みHについては、例えば、0.3〜0.4mm程度であれば好ましく、開口部106内に半田ボールが挿入された半導体装置101を一定の角度傾けることで、余剰な半田ボールを除去する場合には、一旦開口部106に挿入された半田ボールが脱離しないようにするため、開口部106内に挿入される半田ボールの直径の6〜7割程度とすることが望ましい。
【0037】
なお、本実施形態におけるマスク104においては、開口部106の平面形状を略円形として説明を行ったが、円形状に限られるものではなく、多角形状であってもよい。
【0038】
また、本実施形態におけるボール電極形成方法は、量産時におけるBGA構造の半導体装置を製造するボール電極の形成に用いることも可能であるが、特に、完成後、複数の電子部品が搭載された配線基板に1つの部品として搭載されたBGA構造の半導体装置において、例えばBGA構造の半導体装置に電気的な不良が生じ、その原因を解析する不良解析を行う場合のボール電極の再形成時に適用されて効果を発揮するものである。
【0039】
以下、BGA構造の半導体装置の電気的な不良解析を行う場合について説明する。
【0040】
まず、複数の電子部品が搭載された配線基板(マザーボード)から、電気的な不良箇所を有する半導体装置を剥離する。この際、配線基板との電気的接続を取っていたボール電極(第1のボール電極)の一部も、半導体装置から剥離される。
【0041】
この後、電極パッド上に残存したボール電極および、ボール電極が剥離された電極パッド上に残存した半田ボール屑を半田ゴテ等を用いて除去し、その後、半導体装置表面の洗浄を行う。
【0042】
洗浄工程の後、半導体装置の電極パッドが形成された表面上に、断面形状がテーパー形状の開口部106が複数設けられたマスク104を配置する。この後、第1の実施形態におけるボール電極形成方法と同様の方法にて、不良箇所を有する半導体装置の電極パッド上に、電気的な不良箇所を特定する際に必要となるボール電極(第2のボール電極)を形成する。
【0043】
不良箇所を有する半導体装置の各電極パッド上に、不良解析用のボール電極を再び形成した後、これらの新しいボール電極のそれぞれに、テスタ等の端子を接触させ、所望の半導体装置の電気的解析を行い、半導体装置の不良解析を行う。
【0044】
このように、第1の実施形態におけるボール電極形成方法を、例えば配線基板から剥離させた不良箇所を含む個々の半導体装置におけるリボール工程(不良箇所を含む個々の半導体装置を配線基板から剥離する剥離工程により欠損したボール電極を再形成し、不良解析を行うテスタ端子との電気的接触が取れる状態に戻すボール電極の再形成工程)に適用すれば、フラックスの表面張力の影響による半田ボールの脱離が防止できるようになるとともに、一般に不良が発見された1つの半導体装置に対して行われる工程であるため手作業にて行われていた半田ボールの再配置工程を一括して行うことが可能となり、結果として、不良解析における作業時間を大幅に短縮することが可能となる。
【0045】
ここで、リボール工程にて用いられるマスクは、多数の半導体装置を対象とする量産時のボール電極の形成における機械操作にて使用されるマスクとは異なり、不良箇所を有する少数の半導体装置を対象にするためのものであるため、手作業にて扱われることが多い。そのため、リボール工程におけるマスク材料については、開口部形成時の加工のしやすさだけでなく、取扱い時の破損や欠けを防ぐ強度を有した材料、例えば、ステンレス等の金属材料により形成されることが望ましい。
【0046】
次に、図2および図3を用いて、本発明の第2の実施形態における半導体装置について説明する。
【0047】
図2(a)〜(e)は、本発明の第2の実施形態におけるボール電極形成方法を示す工程断面図である。なお、先述の第1の実施形態と同様の構成物には同一符号を付しその詳細な説明は省略する。
【0048】
本第2の実施形態におけるボール電極形成方法では、図2(c)に示すように、マスク上面201a側に設けられた第1の円柱空間と、マスク下面201b側に設けられ、第1の円柱の体積よりも大きい第2の円柱空間とにより構成された開口部、つまり、断面形状が凸形状の開口部203が複数形成されたマスク201を用いる点で、先述の第1の実施形態におけるボール電極形成方法と異なっている。
【0049】
すなわち、第2の実施形態におけるボール電極形成方法では、マスク上面201aからマスク下面201bへと貫通する開口部203の側面202の一部、マスク上面201aとのなす角が略垂直となったマスク上面201a側に設けられた第1の円柱の側面を有する開口部203が設けられたマスク201を用いることを特徴としている。
【0050】
以下、図2(a)〜(e)を参照して、第2の実施形態におけるボール電極形成方法を説明する。
【0051】
図2(a)に示されるように、まず、例えば、半導体基板の表面上に形成されたメモリ素子や機能素子等の半導体素子と、それらの半導体素子と電気的に接続された複数の電極パッド102とを有する半導体装置101を準備する。
【0052】
次に、図2(b)に示されるように、電極パッド102が形成された半導体装置101の1つの表面上にフラックス103を塗布する。
【0053】
フラックス103を塗布した後、図2(c)に示されるように、上面201aおよび下面201b、および上面201aから下面201bへと貫通する複数個の開口部203を有するマスク201が、マスク201の下面201bが電極パッド102の形成された半導体装置の表面と向き合うように配置される。このとき、マスク201に設けられた開口部203のそれぞれからは、半導体装置101表面上に形成された電極パッド102および、電極パッド102上に塗布されたフラックス103が露出している。
【0054】
マスク201に形成された複数の開口部203のそれぞれは、開口部203の下面201bにおける面積203bが開口部203の上面における面積203aよりも大きい開口部203である。
【0055】
本第2の実施形態におけるボール電極形成方法において、マスク201に形成された開口部203は、マスク上面201a側に設けられた第1の円柱空間と、マスク下面201b側に設けられ、第1の円柱の体積よりも大きい第2の円柱空間とにより構成された開口部、つまり、断面形状が凸形状となっている。
【0056】
次に、図2(d)に示されるように、マスク201を配置した半導体装置101表面上に、多数の半田ボールを流し込み、マスク201に設けられた開口部203の上面201aから開口部203内のそれぞれに半田ボールを挿入する。その後、半導体装置101および半田ボールは、例えば約220〜260℃のリフロー等により加熱される。
【0057】
最後に、図2(e)に示されるように、半導体装置101表面からマスク201が取り外され、洗浄が行われ、余分なフラックス103等が除去されることで、複数のボール電極107がアレイ状に配列されたBGA構造の半導体装置が製造される。
【0058】
本実施形態におけるマスク201のマスク上面201aからマスク下面201bまでの距離(マスクの厚さH)は、第1の実施形態の場合と同様に、例えば約0.3〜0.4mm程度であればよく、マスク上面201aとのなす角が略垂直となる第1の円柱の側面の長さhについては、マスク上面201aと略平行で、かつ、開口部203内に挿入される半田ボールの中心を通る平面が第1の円柱の側面のある範囲に位置する長さ、つまり、電極パッド102上に搭載される半田ボールの直径rの約1/2程度以上の長さを有していればよい。
【0059】
例えば半田ボールの直径rを0.4mmとする場合、マスク201の厚さHは0.3〜0.4mm、マスク上面201aとのなす角が略垂直となる側面の長さhは0.2mm程度とすることが望ましい。
【0060】
このように、断面形状が凸形状の開口部203を複数有するマスク201を用いた本第2の実施形態におけるボール電極形成方法によれば、開口部203内に挿入された半田ボールが、電極パッド102との溶着前、マスク上面201aとなす角が略垂直であるマスク側面202の一部によって支持されるようになる。つまり、断面形状が台形形状の開口部106を有するマスク104を用いる第1の実施形態のボール電極形成方法に比べて、断面形状が凸形状の開口部203を複数有するマスク201を用いる第2の実施形態の場合、半田ボールがマスク側面に接触する面積が広くなり、結果として、開口部203内の半田ボールの横方向のずれを防止し、半田ボールを搭載する位置精度が向上する。
【0061】
また、本第2の実施形態においても、先述の第1の実施形態におけるボール電極形成方法と同様、不良解析を行う際のボール電極の再形成時に適用することが可能であり、適用した場合、手作業にて行われていたボール電極が欠損した端子への半田ボールの再配置工程を一括して行うことができるようになるため、不良解析における作業時間の大幅な短縮を実現することが可能となる。
【0062】
なお、第1および、第2の実施形態では、図3(a)、(b)に示すような隣接する開口部302、402がマスク下面301b、401b側にて互いに連結されたマスク301、402を使用することも可能である。
【0063】
このようなマスク301、401を用いたボール電極の形成方法によれば、各電極パッド102毎に開口部が設けられた図1のマスク104および図2のマスク201を用いるボール電極の形成と比べて、更に開口部側面へのフラックスの付着をより確実に防ぐことが可能となる。
【0064】
【発明の効果】
以上に説明した通り、本発明によれば、マスク下面における面積がマスク上面における面積よりも大きく、かつ、マスク上面からマスク下面へと至る開口部を複数有するマスクを用いて半導体装置におけるボール電極の形成を行うことで、開口部へ半田ボールを挿入して電極パッド上に半田ボールを搭載する際に発生する、余剰フラックスの開口部側面への付着を防止することが可能となる。その結果、効率の良いボール電極形成方法を採用しつつ、ボール電極の欠落を確実に防止し、BGA構造の半導体装置に容易に、そして確実にボール電極を形成することができるようになる。
【図面の簡単な説明】
【図1】第1の実施形態におけるボール電極形成方法を示す工程断面図である。
【図2】第2の実施形態におけるボール電極形成方法を示す工程断面図である。
【図3】第1および第2の実施形態におけるボール電極形成方法にて用いられる他のマスクを示す図である。
【符号の説明】
101 半導体装置
102 電極パッド
103 フラックス
104 マスク
104a マスク上面
104b マスク下面
105 第1側面
106 開口部
106a マスク上面における開口部
106b マスク下面における開口部
107 ボール電極
Claims (16)
- 半導体素子と、前記半導体素子と電気的に接続される複数の電極パッドとを有する半導体装置を準備する工程と、
上面および下面、前記下面における面積が前記上面における面積よりも大きく、かつ、前記上面から前記下面へと至る複数の開口部とを有するマスクを前記電極パッドが形成された前記半導体装置の表面上に、前記表面と前記下面とが向き合うよう配置する工程と、
前記開口部内に配置された前記電極パッド上に前記マスクの上面側から半田ボールを配置する工程と、
前記半田ボールと前記電極パッドとを電気的に接続し、ボール電極を形成する工程とを有することを特徴とするボール電極形成方法。 - 請求項1記載のボール電極形成方法は、さらに、
前記マスクを配置する工程の前に、前記電極パッド上にフラックスを塗布する工程を有することを特徴とするボール電極形成方法。 - 請求項1記載のボール電極形成方法において、
前記開口部は、前記上面から前記下面へと延在する第1の側面を有しており、前記第1の側面と前記上面とのなす角は、前記第1の側面と前記下面とのなす角よりも小さいことを特徴とするボール電極形成方法。 - 請求項3記載のボール電極形成方法において、
前記第1の側面と前記上面とのなす角が、略60度以下であることを特徴とするボール電極形成方法。 - 請求項1記載のボール電極形成方法において、
前記開口部は、前記上面から前記下面へと延在する第2の側面を有しており、前記第2の側面と前記上面とのなす角は、略垂直であることを特徴とするボール電極形成方法。 - 請求項5記載のボール電極形成方法において、
前記第2の側面のうち、前記上面となす角が略垂直である前記第2の側面の長さは、前記半田ボールの半径と略同一以上の長さであることを特徴とするボール電極形成方法。 - 請求項1記載のボール電極形成方法において、
隣接する前記複数の開口部は、前記下面側にて互いに連結されていることを特徴とするボール電極形成方法。 - 半導体素子と、前記半導体素子と電気的に接続される複数の電極パッドとを有し、前記複数の電極パッド上に形成された複数の第1のボール電極にて配線基板に搭載される半導体装置を前記配線基板から剥離する工程と、
前記剥離工程の後、上面および下面、前記下面における面積が前記上面における面積よりも大きく、かつ、前記上面から前記下面へと至る複数の開口部とを有するマスクを前記電極パッドが形成された前記半導体装置の表面上に、前記表面と前記下面とが向き合うよう配置する工程と、
前記開口部内に配置された前記電極パッド上に前記マスクの上面側から半田ボールを配置する工程と、
前記半田ボールと前記電極パッドとを電気的に接続し、前記第1のボール電極が形成されていた前記電極パッド上に第2のボール電極を形成する工程とを有することを特徴とするボール電極形成方法。 - 請求項8記載のボール電極形成方法は、さらに、
前記マスクを配置する工程の前に、前記電極パッド上にフラックスを塗布する工程を有することを特徴とするボール電極形成方法。 - 請求項8記載のボール電極形成方法において、
前記開口部は、前記上面から前記下面へと延在する第1の側面を有しており、前記第1の側面と前記上面とのなす角は、前記第1の側面と前記下面とのなす角よりも小さいことを特徴とするボール電極形成方法。 - 請求項10記載のボール電極形成方法において、
前記第1の側面と前記上面とのなす角が、略60度以下であることを特徴とするボール電極形成方法。 - 請求項8記載のボール電極形成方法において、
前記開口部は、前記上面から前記下面へと延在する第2の側面を有しており、前記第2の側面と前記上面とのなす角は、略垂直であることを特徴とするボール電極形成方法。 - 請求項12記載のボール電極形成方法において、
前記第2の側面のうち、前記上面となす角が略垂直である前記第2の側面の長さは、前記半田ボールの半径と略同一以上の長さであることを特徴とするボール電極形成方法。 - 請求項8記載のボール電極形成方法において、
隣接する前記複数の開口部は、前記下面側にて互いに連結されていることを特徴とするボール電極形成方法。 - 請求項8記載のボール電極形成方法において、
前記配線基板から剥離される前記半導体装置には、電気的な不良箇所が含まれていることを特徴とするボール電極形成方法。 - 請求項8記載のボール電極形成方法において、
前記マスクは、金属材料により形成されていることを特徴とするボール電極形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002266867A JP4120324B2 (ja) | 2002-09-12 | 2002-09-12 | ボール電極形成方法 |
US10/630,843 US6872650B2 (en) | 2002-09-12 | 2003-07-31 | Ball electrode forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002266867A JP4120324B2 (ja) | 2002-09-12 | 2002-09-12 | ボール電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004104002A true JP2004104002A (ja) | 2004-04-02 |
JP4120324B2 JP4120324B2 (ja) | 2008-07-16 |
Family
ID=31986665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002266867A Expired - Fee Related JP4120324B2 (ja) | 2002-09-12 | 2002-09-12 | ボール電極形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6872650B2 (ja) |
JP (1) | JP4120324B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202905A (ja) * | 2005-01-19 | 2006-08-03 | Seiko Epson Corp | 半導体装置の製造方法及び電気的接続部の処理方法 |
JP2006324618A (ja) * | 2005-04-20 | 2006-11-30 | Kyushu Hitachi Maxell Ltd | 導電性ボール配列用マスク及びその製造方法 |
JP2008047928A (ja) * | 2007-09-06 | 2008-02-28 | Seiko Epson Corp | 半導体装置の製造方法及び電気的接続部の処理方法 |
JP2009071332A (ja) * | 2008-12-15 | 2009-04-02 | Athlete Fa Kk | 導電性ボールを搭載するための装置 |
JP2012019236A (ja) * | 2011-09-29 | 2012-01-26 | Kyushu Hitachi Maxell Ltd | 配列用マスク |
JP7386960B2 (ja) | 2019-01-30 | 2023-11-27 | デクセリアルズ株式会社 | 微小粒子配列用マスク |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW546805B (en) * | 2002-07-18 | 2003-08-11 | Advanced Semiconductor Eng | Bumping process |
FR2888986B1 (fr) * | 2005-07-25 | 2007-09-21 | St Microelectronics Sa | Realisation de bossage conducteur pour circuit integre |
CN202391827U (zh) * | 2011-12-12 | 2012-08-22 | 杨双来 | 用于作业机械的起重臂的升降***及作业机械 |
US9721919B2 (en) * | 2015-12-14 | 2017-08-01 | International Business Machines Corporation | Solder bumps formed on wafers using preformed solder balls with different compositions and sizes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332044A (ja) * | 1999-05-21 | 2000-11-30 | Sony Corp | バンプ電極形成用球状体の転写方法及び半導体装置の製造方法、並びに転写マスク |
JP2001267731A (ja) * | 2000-01-13 | 2001-09-28 | Hitachi Ltd | バンプ付き電子部品の製造方法および電子部品の製造方法 |
JP2002118209A (ja) * | 2000-08-01 | 2002-04-19 | Nec Corp | 半導体装置の実装方法及び実装構造体 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2891085B2 (ja) | 1994-01-26 | 1999-05-17 | 松下電工株式会社 | 半田ボール電極形成方法及びその半田ボール電極形成方法に用いる半田微細球位置決め治具 |
US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
US6878608B2 (en) * | 2001-05-31 | 2005-04-12 | International Business Machines Corporation | Method of manufacture of silicon based package |
KR100401516B1 (ko) * | 2001-08-30 | 2003-10-17 | 주식회사 하이닉스반도체 | 런너 메탈을 갖는 패키지의 제조방법 |
-
2002
- 2002-09-12 JP JP2002266867A patent/JP4120324B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-31 US US10/630,843 patent/US6872650B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332044A (ja) * | 1999-05-21 | 2000-11-30 | Sony Corp | バンプ電極形成用球状体の転写方法及び半導体装置の製造方法、並びに転写マスク |
JP2001267731A (ja) * | 2000-01-13 | 2001-09-28 | Hitachi Ltd | バンプ付き電子部品の製造方法および電子部品の製造方法 |
JP2002118209A (ja) * | 2000-08-01 | 2002-04-19 | Nec Corp | 半導体装置の実装方法及び実装構造体 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202905A (ja) * | 2005-01-19 | 2006-08-03 | Seiko Epson Corp | 半導体装置の製造方法及び電気的接続部の処理方法 |
US7608479B2 (en) | 2005-01-19 | 2009-10-27 | Seiko Epson Corporation | Method of manufacturing semiconductor device and method of treating electrical connection section |
JP2006324618A (ja) * | 2005-04-20 | 2006-11-30 | Kyushu Hitachi Maxell Ltd | 導電性ボール配列用マスク及びその製造方法 |
JP4664146B2 (ja) * | 2005-04-20 | 2011-04-06 | 九州日立マクセル株式会社 | 導電性ボール配列用マスク及びその製造方法 |
JP2008047928A (ja) * | 2007-09-06 | 2008-02-28 | Seiko Epson Corp | 半導体装置の製造方法及び電気的接続部の処理方法 |
JP2009071332A (ja) * | 2008-12-15 | 2009-04-02 | Athlete Fa Kk | 導電性ボールを搭載するための装置 |
JP2012019236A (ja) * | 2011-09-29 | 2012-01-26 | Kyushu Hitachi Maxell Ltd | 配列用マスク |
JP7386960B2 (ja) | 2019-01-30 | 2023-11-27 | デクセリアルズ株式会社 | 微小粒子配列用マスク |
Also Published As
Publication number | Publication date |
---|---|
US20040053488A1 (en) | 2004-03-18 |
US6872650B2 (en) | 2005-03-29 |
JP4120324B2 (ja) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100257420B1 (ko) | 결합 재료 범프에 의해 상호접속되는 시스템 | |
KR100209994B1 (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
KR20010090540A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20120116373A (ko) | 반도체 장치의 제조 방법 | |
JP2002151550A (ja) | 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具 | |
US6709469B1 (en) | Spacer plate solder ball placement fixture and methods therefor | |
JP2004104002A (ja) | ボール電極形成方法 | |
US6928718B2 (en) | Method for array processing of surface acoustic wave devices | |
JP2001223293A (ja) | 半導体装置及びその製造方法 | |
JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP5630965B2 (ja) | インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法 | |
EP0665644B1 (en) | An electronic component and its manufacturing method | |
WO2020213133A1 (ja) | 半導体装置 | |
JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
JP2001044231A (ja) | はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法 | |
JPH0897325A (ja) | ボール・グリッド・アレイパッケージにおける接続端子部構造及び接続端子部構造の形成方法 | |
JP2002324956A (ja) | 多数個取り配線基板 | |
JP2006186051A (ja) | 微小ボール配列用マスク | |
JP2003077949A (ja) | 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具 | |
JPH10173088A (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
JP2002270629A (ja) | 電子部品およびその製造方法 | |
JPH08191072A (ja) | 薄膜回路素子の端子電極構造 | |
JP2005045319A (ja) | 小型電子部品の製造方法およびそれによって製造された小型電子部品 | |
JPH10321630A (ja) | バンプの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |