JP2004103982A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004103982A JP2004103982A JP2002266476A JP2002266476A JP2004103982A JP 2004103982 A JP2004103982 A JP 2004103982A JP 2002266476 A JP2002266476 A JP 2002266476A JP 2002266476 A JP2002266476 A JP 2002266476A JP 2004103982 A JP2004103982 A JP 2004103982A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- conductivity type
- impurity concentration
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
【解決手段】厚さが200μm以下の薄膜のFS−IGBTにおいて、nバッファ層7の不純物プロフィルを、n− ドリフト層1に向かって凸状の曲線とすることで、空乏層の伸びがエミッタ・コレクタ電圧が高くなるに従い、抑制される割合が小さくなり、電圧の振動を抑制することができる。
【選択図】 図2
Description
【発明の属する技術分野】
この発明は、IGBT(絶縁ゲート型バイポーラトランジスタ)などの半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
現在、縦型パワーデバイスであるIGBTは、デバイス特性の改善を図るために、そのデバイス厚の超薄型化が加速されている(例えば、非特許文献1参照)。これは、IGBTが縦型デバイスであるため、そのウエハ厚を薄くすることが損失低減のための重要な手段であるからである。
【0003】
デバイス特性を決定する重要な項目としては、損失とターンオフ時の電圧・電流波形の振動現象がある。
この損失は、ここでは回路定数の影響を受け難く素子構造で決められる定常損失(オン損失)とターンオフ損失の和を示し、回路定数の影響を受け易いターンオン損失を含まない。
【0004】
また、波形の振動現象とは、図7に示すように、ターンオフ過程での電圧(Vce)と電流(Ic)の振動のことであり、電圧振動は電磁放射ノイズとして外部に放射され、環境問題を引き起こし、また、電圧振動のピーク(跳ね上がり電圧の尖頭値)はサージ電圧となって素子に印加され、素子破壊を起こすという問題がある。
【0005】
この損失と振動は、通常、トレードオフの関係にあり、損失を小さくすると振動が大きくなり、逆に振動を小さく抑えようとすると損失が大きくなる。このメカニズムについて説明する。
(1)オン状態(定常状態)では素子全体が伝導度変調状態となり、キャリアはドリフト層およびバッファ層に過剰に蓄積される。
(2)オン状態からターンオフ動作に移行する過程で、この蓄積されたキャリアは減少する。また、コレクタ・エミッタ間電圧は立ち上がり始め、ドリフト層内に形成された空乏層はバッファ層へ向かって伸びて行き、バッファ層へ到達する。ドリフト層内に蓄積されたキャリアは正孔がエミッタ層側へ、電子がバッファ層側へ向かって掃きだされドリフト層内のキャリアは減少する。
(3)バッファ層に到達した空乏層の伸びはバッファ層内で鈍化する。
【0006】
前記の振動現象は、空乏層がバッファ層へ到達した後の空乏層の伸び具合に関係して引き起こされる。バッファ層の不純物濃度が高い場合には空乏層の伸びが急激に抑えられて、大きな振動が引き起こされる。また、不純物濃度が高いと再結合の割合が高くなりバッファ層に蓄積されたキャリアは早く消滅し、ターンオフ損失は小さくなる。一方、バッファ層の不純物濃度が低いとバッファ層内の空乏層の伸びは緩やかに抑えられ振動が抑制されるが、ターンオフ損失は大きくなる。しかし、このターンオフ損失はコレクタ層からドリフト層へ注入される正孔の量に大きく依存し、この量が少ないとターンオフ損失は小さくなる。
【0007】
図8は、エピタキシャルウエハを用いた従来のPT−IGBTの要部断面図である。
p+ コレクタ層58となる300μm程度の厚いp+ 支持基板上にnバッファ層57となるn層とn− ドリフト層51となるn− 層を順にエピタキシャル成長させたエピタキシャルウエハ200を用いて、n− ドリフト層51となるn− 層の表面層にp+ ベース層52を形成し、p+ ベース層52の表面層にn+ エミッタ層53を形成し、n+ エミッタ層53上とn− ドリフト層51上とp+ ベース層52上にゲート絶縁膜54を介してゲート電極55を形成し、n+ エミッタ層53上とp+ ベース層52上にエミッタ電極56を形成し、p+ コレクタ層58上にコレクタ電極59を形成する。このエピタキシャルウエハ200をスクライブラインで切断することでPT−IGBTチップが出来上がる。
【0008】
このPT−IGBTでは、p+ コレクタ層58の不純物濃度を高めて正孔のnドリフト層51への注入効率を高め、またnバッファ層57の不純物濃度を高濃度として、空乏層の伸びを抑制しながら、nドリフト層51への正孔の過度な注入を抑制している。また、オン状態でnドリフト層51とバッファ層57内に蓄積されるキャリアが多いためにライフタイムキラーを導入することが一般的である。
【0009】
このPT−IGBTは、nバッファ層57の不純物濃度が高いために、空乏層の伸びが急激に抑制されて、大きな振動が発生する。一方、nバッファ層57が高濃度であることと、ライフタイムキラーが導入されていることにより、ターンオフ損失は小さくなっている。しかし、p+ コレクタ層58の厚さが極めて厚いためにオン損失が大きい。そのため、ターンオフ時の電圧・電流波形の振動と損失のトレードオフは必ずしも良くない。
【0010】
図9は、拡散ウエハを用いた従来のFS−IGBTの要部断面図である。拡散ウエハとはバッファ層を形成するための深い拡散が施されたウエハのことで、この深い拡散層をラッピングなどで数100μm除去して、必要な厚さのバッファ層となる層を残して使用する。
厚みが300μm程度あるn− ウエハ300の裏面から、長時間拡散し、図10に示すように、拡散深さ200μm程度のn拡散層301を形成する。図11に示すように、表面からp+ ベース層62を形成し、このp+ ベース層62の表面層にn+ エミッタ層63を形成し、ゲート絶縁膜64、ゲート電極65、エミッタ電極66などの表面構造を形成する。その後、nバッファ層となるn拡散層67aが30μm程度残るようにウエハ300の裏面を研削除去し、その後、このn拡散層67aの表面層にイオン注入と熱処理で図9のp+ コレクタ層68を形成する。p+ コレクタ層68が形成されないn拡散層67aがnバッファ層67となる。その後、図9に示すように、p+ コレクタ層68上にコレクタ電極69を形成し、スクライブラインで切断してFS−IGBTチップが完成する。尚、n− ウエハ300の未拡散層がn− ドリフト層61である。
【0011】
このFS−IGBTでは、p+ コレクタ層68の不純物濃度と拡散深さを小さくして、nドリフト層61への正孔の注入効率を抑制している。また、正孔の注入効率が抑制されているため、オン状態でn− ドリフト層61とnバッファ層67内に蓄積されるキャリアが少ない。
また、nバッファ層67の不純物濃度を低くしているため、空乏層の伸びが緩やかに抑制され、振動は小さく抑えられ、一方、正孔の注入効率が抑制されているために、ターンオフ損失が小さい。
【0012】
さらに、ライフタイムの導入を行わないため、オン損失も小さい。つまり、このFS−IGBTは、損失と振動のトレードオフが改善できる構造となっている。
図12は、エピタキシャルウエハと拡散ウエハでのバッファ層の不純物プロフィルを示す図である。縦軸の不純物濃度(N(X))は常用対数値(Log値)で表示し、横軸の距離Xはリニアスケールで表示する。つまり片対数グラフで表示する。
【0013】
nバッファ層となる領域(図中の(1)と(2))の不純物プロフィルの形状は、エピタキシャルウエハでは点線で示すようにステップ状をしている。一方、拡散ウエハでは、深く拡散したn+ 層を200μm程度除去し、拡散深さの先端箇所の30μm程度をnバッファ層67として利用するため、不純物プロフィルの形状はnドリフト層61側に向かって凹状の曲線を描いている。凹状とは、不純物濃度を常用対数値(Log値)表示でN(X)とし、nドリフト層61側に向かっての距離をXとしたときに、dN(X)/dXの絶対値がXを大きくすると減少する曲線となっていることである。
【0014】
【非特許文献1】
T.Laska et.al.Proceedings of 12th ISPD,pp355−358,2000
【0015】
【発明が解決しようとする課題】
前記の拡散ウエハを用いたFS−IGBTでは、不純物プロフィルの形状が凹状をしているため、エミッタ・コレクタ間の電圧が高くなるにしたがって、空乏層の伸びが抑制される度合いは強くなる。つまり、エミッタ・コレクタ間電圧が高くなるにしたがって、振動が起きやすくなり、サージ電圧が発生しやすくなる。
【0016】
図3に示すターンオフ時の電圧・電流波形において、エピタキシャルウエハのSW波形は、図8のPT−IGBTの波形であり、拡散ウエハのSW波形は図9のFS−IGBTの波形である。
FS−IGBTは、PT−IGBTに比べると電圧、電流波形の振動の程度は少ないが、振動は発生しており、サージ電圧も高い。そのため、拡散ウエハで製作したFS−IGBTにおいて、振動と損失のトレードオフは必ずしも満足できる状態ではない。
【0017】
この発明の目的は、前記の課題を解決して、ターンオフ時の電圧・電流波形の振動と損失のトレードオフを改善することができる半導体装置およびその製造方法を提供することにある。
【0018】
【課題を解決するための手段】
前記の目的を達成するために、第1導電型のドリフト層と、該ドリフト層の表面に選択的に形成した第2導電型のベース層と、該ベース層の表面に選択的に形成した第1導電型のエミッタ層と、該エミッタ層と前記ドリフト層に挟まれた前記ベース層上にゲート絶縁膜を介して形成したゲート電極と、前記エミッタ層上と前記ベース層上に形成したエミッタ電極と、前記ドリフト層の裏面に形成し、該ドリフト層より不純物濃度が高い第1導電型のバッファ層と、該バッファ層上に形成し、該バッファ層の不純物濃度より高い第2導電型のコレクタ層と、該コレクタ層上に形成したコレクタ電極とを有する半導体装置において、前記各層を形成した半導体基板の厚さが、200μm以下に薄膜化された基板であり、前記バッファ層の不純物プロフィルが、前記ドリフト層側に向かって距離をXとし、不純物濃度を常用対数値(Log値)表示でN(X)としたとき、dN(X)/dXの絶対値がXを大きくすると増大する凸状の曲線を描き、該凸状の曲線を1個以上有する構成とする。
【0019】
また、第1導電型のドリフト層と、該ドリフト層の表面に選択的に形成した第2導電型のベース層と、該ベース層の表面に選択的に形成した第1導電型のエミッタ層と、該エミッタ層と前記ベース層を貫通し、前記ドリフト層に達するトレンチ内にゲート絶縁膜を介して形成したゲート電極と、前記エミッタ層上と前記ベース層上に形成したエミッタ電極と、前記ドリフト層の裏面に形成し、該ドリフト層より不純物濃度が高い第1導電型のバッファ層と、該バッファ層上に形成し、該バッファ層の不純物濃度より高い第2導電型のコレクタ層と、該コレクタ層上に形成したコレクタ電極とを有する半導体装置において、前記各層を形成した半導体基板の厚さが、200μm以下に薄膜化された基板であり、前記バッファ層の不純物プロフィルが、前記ドリフト層側に向かって距離をXとし、不純物濃度を常用対数値(Log値)表示でN(X)としたとき、dN(X)/dXの絶対値がXを大きくすると増大する凸状の曲線を描き、該凸状の曲線を1個以上有する構成とする。
【0020】
また、前記バッファ層の不純物濃度の最大値が5×1015cm−3以上で、1×1017cm−3以下であるとよい。
また、前記コレクタ層の厚さが1μm以下で、前記コレクタ層の不純物濃度が前記バッファ層の不純物濃度の10倍以上であるとよい。
また、前記の半導体装置の製造方法において、半導体ウエハにエミッタ電極を形成した後、裏面を研削除去し、200μm以下の所定の厚さとする工程と、前記バッファ層を形成するために研削除去した後の裏面にイオン注入する工程と、その後熱処理を行う工程とを有する製造方法とする。
【0021】
【発明の実施の形態】
図1は、この発明の第1実施例の半導体装置の要部断面図である。この半導体装置は600V耐圧クラスのプレーナ型FS−IGBTを例として挙げた。
このFS−IGBTは、初期厚み500μm、比抵抗40Ωcmのn型のFZウェハ(n− ウエハ100)を使用して作製した。
【0022】
n− ウエハ100の表面にp+ ベース層2を形成し、このp+ ベース層2の表面層にn+ エミッタ層3を形成し、ゲート絶縁膜4、ゲート電極5、エミッタ電極6などの表面構造を形成する。その後、n− ウエハ100の裏面を研削除去し、ウエハ厚を90μmとし、その後、裏面にリンのイオン注入を5×1012cm−2のドーズ量で行い、さらにボロンを5×1013cm−2のドーズ量で行い、その後の熱処理にて、リンの拡散深さが5μmでピーク濃度が5×1016cm−3のn+ バッファ層7を形成し、ボロンの拡散深さが0.5μmでピーク濃度が5×1017cm−3のp+ コレクタ層8を形成する。このp+ コレクタ層8上にコレクタ電極9を形成する。未拡散層がn− ドリフト層1である。
【0023】
ここでのコレクタ層厚は、Transparency Emitter効果(p+ コレクタ層8からnバッファ層7を経由してn− ドリフト層1への正孔の注入を抑制する効果(低注入効果)のこと)を得るために1μm以下が好ましく、オン動作を良好に行うためにはnバッファ層7よりも一桁高いコレクタ濃度が良い。また、nバッファ層7の不純物濃度のピーク濃度は、5×1015cm−3から1×1017cm−3の範囲が好ましい。これは、nバッファ層7の不純物濃度が低く過ぎると、ターンオフ損失が増大する代わりにターンオフ時の振動が抑制され、逆に不純物濃度が高く成り過ぎるとターンオフ損失が減少する代わりにターンオフ時の振動が増大するからである。その後、ウエハをダイシングし本発明のFS−IGBTチップが完成する。
【0024】
尚、nバッファ層7の作製方法は、エピタキシャル法などでも形成できる。また、表面構造を形成したウエハの裏面を研削除去して200μm以下に薄膜化した後、nバッファ層やp+ コレクタ層の形成で、ウエハ厚みが薄いために、1000℃以上の高温熱処理が困難である場合などに本発明は有効となる。従って、ウエハの最終厚さが200μm以下の場合に本発明は有効となる。
【0025】
図2は、第1実施例の半導体装置のバッファ層の不純物プロファイルである。縦軸の不純物濃度(N(X))は常用対数値(Log値)で表示し、横軸の距離Xはリニアスケールで表示する。つまり、不純物プロフィルを片対数グラフで表示する。
前記したように、nバッファ層7の不純物プロフィルは、n− ドリフト層1に向かって凸状の曲線を描く。n− ドリフト層1側に向かう距離をX(Xはリニアスケール表示)とし、不純物濃度を常用対数値(Log値)表示で、N(X)とすると、dN(X)/dXの絶対値は、n− ドリフト層1へ向かってXを大きくすると増大する。逆に、n− ドリフト層1からp+ コレクタ層8側へ向かってはdN(X)/dXの絶対値は減少する。つまり、p+ コレクタ層8側へ向かっては、不純物濃度N(X)の増える割合は減少する。
【0026】
このように、n− ドリフト層1に向かって凸状をした不純物プロフィルでは、空乏層の伸びは、拡散ウエハの場合と異なり、エミッタ・コレクタ電圧が高くなるに従い、抑制される割合が小さくなる。つまり、エミッタ・コレクタ間の電圧が高くなると、電圧の振動は抑制されるようになる。
また、オン状態での伝導度変調によるキャリアの蓄積は、拡散ウエハのFS−IGBTと同じであり、ターンオフ損失は拡散ウエハの場合に比べて増大しない。つまり、本発明品では、振動と損失のトレードオフは改善される。
【0027】
図3は、図1の半導体装置のターンオフ時の電圧・電流波形を示す図である。比較するために、図8のエピタキシャルウエハ品と図9の拡散ウエハ品の波形も示した。本発明品は、B部の振動が抑制され、A部のサージ電圧も小さいことが分かる。
図4は、この発明の第2実施例の半導体装置の要部断面図であり、図5(a)は、その不純物プロフィルで、図5(b)は図5(a)のC部拡大図である。第1実施例との違いは、nバッファ層7の不純物プロフィルを2つの凸状の曲線(第1バッファ層7aと第2バッファ層7b)で形成した点である。
【0028】
表面構造の形成し、ウエハを研削除去するまでは第1実施例と同じである。
つぎに、第1段目のバッファ層を形成するために、リンをドーズ量3×1011cm−2で加速エネルギー(加速電圧)2MeVでイオン注入を行い、第2段目のバッファ層を形成するために、リンをドーズ量7×1011cm−2で加速エネルギー(加速電圧)1MeVでイオン注入を行い、コレクタ層を形成するために、ボロンをドーズ量1×1014cm−2で加速エネルギー(加速電圧)50keVで行った。その後、熱処理して第1段目のバッファ層の拡散深さを5μm、第2段目のバッファ層の拡散深さを2μm、コレクタ層の拡散深さをTransparency Emitter効果を得るために1μm以下とする。この第2段目のバッファ層の不純物濃度は5×1015cm−3〜1×1017cm−3の範囲が好ましい。また、コレクタ層の濃度はバッファ層の濃度より1桁以上大きくすることで、適正な正孔の注入効率が得られてよい。
【0029】
このようにnバッファ層7の不純物プロフィルを2つの凸状の曲線で形成する(2段とする)ことでターンオフ時の電圧・電流波形の振動は1段の場合よりさらに抑制される。また、ターンオフ損失は第1実施例と同じである。そのため、損失と振動のトレードオフは第1実施例よりさらに改善される。ここでは、2段の例を示したがさらに多段にしても構わない。
【0030】
尚、図5(b)で示すように、2つの凸状の曲線の接点箇所がD部のように凹状の曲線となっても効果は変わらない。また、第1実施例も含め、凸状の曲線がnドリフト層1の不純物プロフィル線と交わる箇所で凹状の曲線となっても効果は変わらない。
図6は、この発明の第3実施例の半導体装置の要部断面図である。第1実施例との違いは、ゲート構造がトレンチ構造となっている点である。トレンチ構造のため、オン電圧を低下させることができる。その他の効果は第1実施例と同じである。前記したように、nバッファ層7の不純物プロフィルを多段にすると、振動と損失のトレードオフはさらに改善される。
【0031】
【発明の効果】
この発明によれば、バッファ層の不純物プロファイルを、片対数グラフ表示した場合、不純物濃度をドリフト層に向かって凸状の曲線とすることで、振動を抑制し、サージ電圧を小さくできる。また、ターンオフ損失は拡散ウエハを用いた場合と同じであり、その結果、振動と損失のトレードオフを改善できる。
【0032】
また、バッファ層の不純物プロファイルを複数段とすることで、振動と損失のトレードオフをさらに改善できる。
【図面の簡単な説明】
【図1】この発明の第1実施例の半導体装置の要部断面図
【図2】第1実施例の半導体装置のバッファ層の不純物プロファイル図
【図3】図1の半導体装置のターンオフ時の電圧・電流波形を示す図
【図4】この発明の第2実施例の半導体装置の要部断面図
【図5】図4の不純物プロフィルで(a)は、全体のプロフィル図で(b)は(a)のC部拡大図
【図6】この発明の第3実施例の半導体装置の要部断面図
【図7】従来の半導体装置のターンオフ過程での電圧(Vce)と電流(Ic)の振動波形図
【図8】エピタキシャルウエハを用いた従来のPT−IGBTの要部断面図
【図9】拡散ウエハを用いた従来のFS−IGBTの要部断面図
【図10】拡散ウエハの断面図と不純物プロフィル図
【図11】拡散ウエハの表面に表面構造を形成し、裏面を研削除去した図と不純物プロフィル図
【図12】エピタキシャルウエハと拡散ウエハでのバッファ層の不純物プロフィルを示す図
【符号の説明】
1 n− ドリフト層
2 p+ ベース層
3 n+ エミッタ層
4 ゲート絶縁膜
5 ゲート電極
6 エミッタ電極
7 nバッファ層
7a 第1バッガ層
7b 第2バッファ層
8 p+ コレクタ層
9 コレクタ電極
100 n− ウエハ(n型のFZウエハ)
Claims (5)
- 第1導電型のドリフト層と、該ドリフト層の表面に選択的に形成した第2導電型のベース層と、該ベース層の表面に選択的に形成した第1導電型のエミッタ層と、該エミッタ層と前記ドリフト層に挟まれた前記ベース層上にゲート絶縁膜を介して形成したゲート電極と、前記エミッタ層上と前記ベース層上に形成したエミッタ電極と、前記ドリフト層の裏面に形成し、該ドリフト層より不純物濃度が高い第1導電型のバッファ層と、該バッファ層上に形成し、該バッファ層の不純物濃度より高い第2導電型のコレクタ層と、該コレクタ層上に形成したコレクタ電極とを有する半導体装置において、
前記各層を形成した半導体基板の厚さが、200μm以下に薄膜化された基板であり、前記バッファ層の不純物プロフィルが、前記ドリフト層側に向かって距離をXとし、不純物濃度を常用対数値(Log値)表示でN(X)としたとき、dN(X)/dXの絶対値がXを大きくすると増大する凸状の曲線を描き、該凸状の曲線を1個以上有することを特徴とする半導体装置。 - 第1導電型のドリフト層と、該ドリフト層の表面に選択的に形成した第2導電型のベース層と、該ベース層の表面に選択的に形成した第1導電型のエミッタ層と、該エミッタ層と前記ベース層を貫通し、前記ドリフト層に達するトレンチ内にゲート絶縁膜を介して形成したゲート電極と、前記エミッタ層上と前記ベース層上に形成したエミッタ電極と、前記ドリフト層の裏面に形成し、該ドリフト層より不純物濃度が高い第1導電型のバッファ層と、該バッファ層上に形成し、該バッファ層の不純物濃度より高い第2導電型のコレクタ層と、該コレクタ層上に形成したコレクタ電極とを有する半導体装置において、
前記各層を形成した半導体基板の厚さが、200μm以下に薄膜化された基板であり、前記バッファ層の不純物プロフィルが、前記ドリフト層側に向かって距離をXとし、不純物濃度を常用対数値(Log値)表示でN(X)としたとき、dN(X)/dXの絶対値がXを大きくすると増大する凸状の曲線を描き、該凸状の曲線を1個以上有することを特徴とする半導体装置。 - 前記バッファ層の不純物濃度の最大値が5×1015cm−3以上で、1×1017cm−3以下であることを特徴とする請求項1または2に記載の半導体装置。
- 前記コレクタ層の厚さが1μm以下で、前記コレクタ層の不純物濃度が前記バッファ層の不純物濃度の10倍以上であること特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 請求項1および2に記載の半導体装置の製造方法において、半導体ウエハにエミッタ電極を形成した後、裏面を研削除去し、200μm以下の所定の厚さとする工程と、前記バッファ層を形成するために研削除去した後の裏面にイオン注入する工程と、その後熱処理を行う工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002266476A JP3951868B2 (ja) | 2002-09-12 | 2002-09-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002266476A JP3951868B2 (ja) | 2002-09-12 | 2002-09-12 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004103982A true JP2004103982A (ja) | 2004-04-02 |
JP3951868B2 JP3951868B2 (ja) | 2007-08-01 |
Family
ID=32265285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002266476A Expired - Fee Related JP3951868B2 (ja) | 2002-09-12 | 2002-09-12 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3951868B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327770A (ja) * | 2004-05-12 | 2005-11-24 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
JP2006295014A (ja) * | 2005-04-14 | 2006-10-26 | Hitachi Ltd | Igbtとそれを用いた電力変換装置 |
JP2007288158A (ja) * | 2006-03-22 | 2007-11-01 | Denso Corp | 半導体装置およびその設計方法 |
JP2007329279A (ja) * | 2006-06-07 | 2007-12-20 | Denso Corp | 半導体装置の製造方法 |
JP2008524834A (ja) * | 2004-12-16 | 2008-07-10 | アーベーベー・テヒノロギー・アーゲー | 電力半導体 |
JP2008211148A (ja) * | 2007-02-28 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
DE102009018775A1 (de) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Halbleitervorrichtung mit IGBT |
US7838926B2 (en) | 2008-02-15 | 2010-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
EP2711986A1 (en) * | 2011-05-18 | 2014-03-26 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2015201476A (ja) * | 2014-04-04 | 2015-11-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
WO2016120999A1 (ja) * | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
JP2017126724A (ja) * | 2016-01-15 | 2017-07-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
CN110718583A (zh) * | 2012-04-24 | 2020-01-21 | 快捷韩国半导体有限公司 | 功率器件及其制造方法 |
CN113345959A (zh) * | 2020-03-02 | 2021-09-03 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
-
2002
- 2002-09-12 JP JP2002266476A patent/JP3951868B2/ja not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327770A (ja) * | 2004-05-12 | 2005-11-24 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
JP2008524834A (ja) * | 2004-12-16 | 2008-07-10 | アーベーベー・テヒノロギー・アーゲー | 電力半導体 |
JP2006295014A (ja) * | 2005-04-14 | 2006-10-26 | Hitachi Ltd | Igbtとそれを用いた電力変換装置 |
JP2007288158A (ja) * | 2006-03-22 | 2007-11-01 | Denso Corp | 半導体装置およびその設計方法 |
US7692214B2 (en) | 2006-03-22 | 2010-04-06 | Denso Corporation | Semiconductor device having IGBT cell and diode cell and method for designing the same |
JP2007329279A (ja) * | 2006-06-07 | 2007-12-20 | Denso Corp | 半導体装置の製造方法 |
JP4710724B2 (ja) * | 2006-06-07 | 2011-06-29 | 株式会社デンソー | 半導体装置の製造方法 |
JP2008211148A (ja) * | 2007-02-28 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
US7838926B2 (en) | 2008-02-15 | 2010-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
DE102009018775A1 (de) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Halbleitervorrichtung mit IGBT |
US7750438B2 (en) | 2008-08-26 | 2010-07-06 | Mitsubishi Electric Corporation | Semiconductor device |
KR101056446B1 (ko) | 2008-08-26 | 2011-08-11 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
EP2711986A1 (en) * | 2011-05-18 | 2014-03-26 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
EP2711986A4 (en) * | 2011-05-18 | 2014-11-12 | Fuji Electric Co Ltd | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
US9324847B2 (en) | 2011-05-18 | 2016-04-26 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
US9812561B2 (en) | 2011-05-18 | 2017-11-07 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method, including substrate thinning and ion implanting |
US9818852B2 (en) | 2011-05-18 | 2017-11-14 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
CN110718583A (zh) * | 2012-04-24 | 2020-01-21 | 快捷韩国半导体有限公司 | 功率器件及其制造方法 |
JP2015201476A (ja) * | 2014-04-04 | 2015-11-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
WO2016120999A1 (ja) * | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体装置 |
US10290711B2 (en) | 2015-01-27 | 2019-05-14 | Mitsubishi Electric Corporation | Semiconductor device |
US10665677B2 (en) | 2015-01-27 | 2020-05-26 | Mitsubishi Electric Corporation | Semiconductor device |
JP2017126724A (ja) * | 2016-01-15 | 2017-07-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
CN113345959A (zh) * | 2020-03-02 | 2021-09-03 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3951868B2 (ja) | 2007-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4128777B2 (ja) | 絶縁ゲートバイポーラトランジスタ(igbt)及びその製造方法 | |
EP2320451B1 (en) | Fast recovery Diode | |
KR100776786B1 (ko) | 공핍 중지층을 구비한 트렌치 igbt | |
US20150014742A1 (en) | Semiconductor device and production method for semiconductor device | |
JP3951868B2 (ja) | 半導体装置およびその製造方法 | |
JP4093042B2 (ja) | 半導体装置 | |
US9960250B2 (en) | Power device and method of manufacturing the same | |
JP2002305304A (ja) | 電力用半導体装置 | |
CN102299180A (zh) | 包含单元区和具有高击穿电压结构的***区的半导体器件 | |
US11004963B2 (en) | Insulated gate bipolar transistor having first and second field stop zone portions and manufacturing method | |
JP4904625B2 (ja) | 半導体装置 | |
JP6784148B2 (ja) | 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法 | |
US7262478B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2016189465A (ja) | 2種類のエミッタ領域を有するエミッタを備えるバイポーラトランジスタデバイス | |
KR20140031893A (ko) | 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법 | |
JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
JP4123913B2 (ja) | 半導体装置の製造方法 | |
JP2004146679A (ja) | バイポーラ型半導体装置とその製造方法 | |
JP4031209B2 (ja) | 半導体装置 | |
EP2889914A1 (en) | Bipolar semiconductor device | |
JP4843923B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
JP2001332728A (ja) | Igbt | |
Matsudai et al. | New anode design concept of 600 V thin wafer PT-IGBT with very low dose P-buffer and transparent P-emitter | |
JP2003264288A (ja) | 半導体装置 | |
CN108155228B (zh) | 绝缘栅双极晶体管、ipm模块及空调器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3951868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |