JP2004095936A - 回路装置の製造方法 - Google Patents
回路装置の製造方法 Download PDFInfo
- Publication number
- JP2004095936A JP2004095936A JP2002256530A JP2002256530A JP2004095936A JP 2004095936 A JP2004095936 A JP 2004095936A JP 2002256530 A JP2002256530 A JP 2002256530A JP 2002256530 A JP2002256530 A JP 2002256530A JP 2004095936 A JP2004095936 A JP 2004095936A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- circuit device
- die pad
- conductive foil
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】共通接続された任意個数の半導体チップ２０を内蔵する回路装置を製造する。
【解決手段】導電箔１０を用意し、連結部２４で連結されたダイパッド２２およびボンディングパッド２３を除いた領域の導電箔１０に、導電箔１０よりも浅い分離溝１１を形成する工程と、ダイパッド２２に半導体チップ２０を固着する工程と、半導体チップ２０と所望のボンディングパッド２３とのワイヤボンディングを行う工程と、半導体チップ２０を被覆し、分離溝１１に充填されるように絶縁性樹脂２５で共通モールドする工程と、絶縁性樹脂２５が露出するまで導電箔１０の裏面を除去する工程と、絶縁性樹脂２５と連結部２４とをダイシングすることにより、所望の個数の半導体チップ２０が内蔵された回路装置を分離する工程とを有する。
【選択図】 図１
【解決手段】導電箔１０を用意し、連結部２４で連結されたダイパッド２２およびボンディングパッド２３を除いた領域の導電箔１０に、導電箔１０よりも浅い分離溝１１を形成する工程と、ダイパッド２２に半導体チップ２０を固着する工程と、半導体チップ２０と所望のボンディングパッド２３とのワイヤボンディングを行う工程と、半導体チップ２０を被覆し、分離溝１１に充填されるように絶縁性樹脂２５で共通モールドする工程と、絶縁性樹脂２５が露出するまで導電箔１０の裏面を除去する工程と、絶縁性樹脂２５と連結部２４とをダイシングすることにより、所望の個数の半導体チップ２０が内蔵された回路装置を分離する工程とを有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、所望の個数の半導体チップが内蔵された薄型の回路装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置の一例として、ダイオードが内蔵された半導体装置がある。以下に、半導体素子として１つのダイオード４２が内蔵された半導体装置４０の構成を説明する。
【０００３】
図８（Ａ）を参照して、ダイオード４２が内蔵される従来型の半導体装置４０の構成を説明する。半導体装置４０は、アイランドが形成された第１のリード４５と、第１のリード４５のアイランドに実装されたダイオード４２と、金属細線４３を介してダイオード４２と電気的に接続された第２のリード４６および第３のリード４７と、リードの電極となる箇所を除いて全体を被覆する絶縁性樹脂４１とから構成されている（例えば、特許文献１を参照）。
【０００４】
図８（Ｂ）を参照して、半導体装置４０に内蔵されるダイオード４２を説明する。ダイオード４２は、ここでは、２つのアノードが表面付近に形成されており、素子内でカソードが共通接続されている。ダイオード４２の２つのアノードは、それぞれが、金属細線４３を介して、第２のリード４６および第３のリード４７に電気的に接続している。そしてカソードは、ダイオード４２の裏面から第１のリードに電気的に接続している。
【０００５】
上記したような構成を有する半導体装置４０は、絶縁性樹脂４１から横方向に導出したリードを介して、実装基板に実装されていた。
【０００６】
【特許文献１】
特開平０３−００３３５４号公報（第３頁、第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような半導体装置は以下のような問題点を有していた。
【０００８】
第１に、半導体装置４０の小型化を行う場合は、絶縁性樹脂４１のモールドを行うモールド金型を新規に起こさなければならない。しかしながら、モールド金型の設計・製造には多額の費用が係る問題があった。
【０００９】
第２に、複数個のダイオード４２を内蔵する半導体装置を構成した場合は、装置全体のサイズが大きくなってしまう問題があった。
【００１０】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、ダイパッドで共通接続された任意の個数の半導体チップを内蔵する回路装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、第１に、導電箔を用意し、連結部で連結されたダイパッドおよびボンディングパッドを除いた領域の前記導電箔に、前記導電箔よりも浅い分離溝を形成する工程と、前記ダイパッドに半導体チップを固着する工程と、前記半導体チップと所望の前記ボンディングパッドとのワイヤボンディングを行う工程と、前記半導体チップを被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面を除去する工程と、前記絶縁性樹脂と前記連結部とをダイシングすることにより、所望の個数の前記半導体チップが内蔵された回路装置に分離する工程とを有することを特徴とする。
【００１２】
本発明は、第２に、前記連結部の幅を前記ダイパッドの幅よりも狭く形成し、狭く形成された前記連結部と前記絶縁性樹脂とをダイシングすることを特徴とする。
【００１３】
本発明は、第３に、前記ダイパッドおよび前記ボンディングパッドから成る導電パターンをマトリックス状に形成し、一方のダイシング方向に沿って所望の個数の前記半導体チップが内蔵された前記回路装置を分離することを特徴とする。
【００１４】
本発明は、第４に、前記半導体チップはダイオードであり、カソード電極となる面を下面にして前記ダイパッドに実装されることを特徴とする。
【００１５】
【発明の実施の形態】
本実施例では回路装置の製造方法を説明する。本発明の回路装置は次の様な工程で製造される。即ち、導電箔１０を用意し、連結部２４で連結されたダイパッド２２およびボンディングパッド２３を除いた領域の導電箔１０に、導電箔１０よりも浅い分離溝１１を形成する工程と、ダイパッド２２に半導体チップ２０を固着する工程と、半導体チップ２０と所望のボンディングパッド２３とのワイヤボンディングを行う工程と、半導体チップ２０を被覆し、分離溝１１に充填されるように絶縁性樹脂２５で共通モールドする工程と、絶縁性樹脂２５が露出するまで導電箔１０の裏面を除去する工程と、絶縁性樹脂２５と連結部２４とをダイシングすることにより、所望の個数の半導体チップ２０が内蔵された回路装置を分離する工程とから構成されている。以下に、本発明の各工程を図１〜図６を参照して説明する。
【００１６】
本発明の第１の工程は、図１から図３に示すように導電箔１０を用意し、連結部２４で連結されたダイパッド２２およびボンディングパッド２３を除いた領域の導電箔１０に、導電箔１０よりも浅い分離溝１１を形成することにある。
【００１７】
本工程では、まず図１（Ａ）の如く、シート状の導電箔１０を用意する。この導電箔１０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００１８】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔１０の厚みよりも浅い分離溝１１が形成できればよい。尚、シート状の導電箔１０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔１０が用意され、後述する各工程に搬送されても良い。
【００１９】
具体的には、図１（Ｂ）に示す如く、短冊状の導電箔１０に多数の回路装置部１５が形成されるブロック１２が４〜５個離間して並べられる。各ブロック１２間にはスリット１３が設けられ、モールド工程等での加熱処理で発生する導電箔１０の応力を吸収する。また導電箔１０の上下周端にはインデックス孔１４が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【００２０】
まず、図２に示す如く、導電箔１０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターンとなる領域を除いた導電箔１０が露出するようにホトレジストＰＲをパターニングする。そして、図３（Ａ）に示す如く、導電箔１０を選択的にエッチングする。
【００２１】
図３（Ｂ）に具体的な導電パターンを示す。本図は図１（Ｂ）で示したブロック１２の１個を拡大したものに対応する。ここでは、分離溝を形成することにより構成される導電パターンは、ボンディングパッド２３、ダイパッド２２および連結部２４を構成する。点線で囲まれる部分が、１つのダイパッド２２および２つのボンディングパッド２３から成る回路装置部１５である。１つのブロック１２には４行４列のマトリックス状に多数の回路装置部１５が配列され、各回路装置部１５毎に同一の導電パターンが設けられている。また、各列の回路装置部１５のダイパッド２２は、連結部２４により電気的に接続されている。この連結部２４は、ダイシングにより各回路装置に分離する工程に於いて、絶縁性樹脂２５共にダイシングされるので、バリの発生等を極力防止するために、ダイパッド２２の幅よりも狭く形成される。そして、ダイパッド２２は、縦方向または横方向のどちらかのダイシングラインに沿って、接続部２４により電気的に接続されている。
【００２２】
各ブロックの周辺には枠状のパターン１６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク１７が設けられている。枠状のパターン１６はモールド金型との嵌合に使用し、また導電箔の裏面エッチング後には絶縁性樹脂２５の補強をする働きを有する。
【００２３】
本発明の第２の工程は、図４に示す如く、ダイパッド２２に半導体チップ２０を固着し、半導体チップ２０と所望のボンディングパッド２３とのワイヤボンディングを行うことにある。
【００２４】
ここでは、半導体チップ２０として、例えばダイオード４２が採用され、カソード電極を下面にしてダイパッド２２に実装されている。ここで、実装されるダイオードは、上面に２つのアノード電極が形成され、素子内部でカソードが共通接続されている。更に、１対のカソードおよびアノードを有するダイオード素子を２つダイパッド２２に実装することも可能である。
【００２５】
その後、各回路装置部の半導体チップ２０の電極を、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括して金属細線２１によりワイヤボンディングを行う。
【００２６】
本発明の第３の工程は、図５に示す如く、半導体チップ２０を被覆し、分離溝１１に充填されるように絶縁性樹脂２５で共通モールドすることにある。
【００２７】
本工程では、図５（Ａ）に示すように、絶縁性樹脂２５は半導体チップ２０および複数の導電パターンを完全に被覆し、分離溝１１には絶縁性樹脂２５が充填され、分離溝１１と嵌合して強固に結合する。そして絶縁性樹脂２５により導電パターンが支持されている。
【００２８】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００２９】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図５（Ｂ）に示すように各ブロック１２は１つの共通のモールド金型に回路装置部１５を納め、各ブロック毎に１つの絶縁性樹脂２５で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００３０】
本工程の特徴は、絶縁性樹脂２５を被覆するまでは、導電パターンとなる導電箔１０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔１０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００３１】
また分離溝１１は、導電箔の厚みよりも浅く形成されているため、導電箔１０が導電パターンとして個々に分離されていない。従ってシート状の導電箔１０として一体で取り扱え、絶縁性樹脂２５をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００３２】
本発明の第４の工程は、絶縁性樹脂２５が露出するまで導電箔１０の裏面を除去することにある。
【００３３】
本工程は、導電箔１０の裏面を化学的および／または物理的に除き、導電パターンとして分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００３４】
実験では導電箔１０を全面ウェトエッチングし、分離溝１１から絶縁性樹脂２５を露出させている。この露出される面を図５（Ａ）では点線で示している。その結果、導電パターンとなって分離される。
【００３５】
この結果、絶縁性樹脂２５に導電パターンの裏面が露出する構造となる。すなわち、分離溝１１に充填された絶縁性樹脂２５の表面と導電パターンの表面は、実質的に一致している構造となっている。
【００３６】
更に、導電パターンの裏面処理を行い、最終構造を得る。すなわち、必要によって露出した導電パターンに半田等の導電材を被着し、回路装置として完成する。
【００３７】
本発明の第５の工程は、図６に示す如く、絶縁性樹脂２５と連結部２４とをダイシングすることにより、所望の個数の半導体チップ２０が内蔵された回路装置を分離することにある。
【００３８】
本工程では、ブロック１２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード（図示せず）で各回路装置部１５間の縦方向のダイシングラインＤ１に沿って分離溝１１の絶縁性樹脂２５をダイシングする。次に、横方向のダイシングラインＤ２に沿って絶縁性樹脂２５および連結部２４をダイシングする。
【００３９】
本工程で、ダイシングブレード４９はほぼ絶縁性樹脂２５を切断する切削深さで行い、ダイシング装置からブロック１２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの位置合わせマーク１７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシングをした後、載置台を９０度回転させて横方向のダイシングライン１７に従ってダイシングを行う。
【００４０】
本発明の特徴は、横方向のダイシングラインＤ２の位置を変化させることにより、所望の個数の半導体チップ２０が内蔵された回路装置を製造することができることにある。具体的には、縦方向に配列された各回路装置部１５のダイパッド２２は、連結部２４により電気的に結合されている。従って、ダイシングラインＤ２Ａで横方向のダイシングを行った場合は、半導体チップ２０を１つ内蔵する回路装置が分離される。そして、ダイシングラインＤ２Ｂで横方向のダイシングを行った場合は、半導体チップ２０を２つ内蔵する回路装置が分離される。更に、各回路装置部１５のダイパッド２２は連結部２４で電気的に接続されているので、各半導体チップ２０がダイオードである場合は、各半導体チップ２０のカソードは、ダイパッド２２で共通接続される。また、上記の説明では、半導体チップ２０としてダイオード素子を用いた説明を行ったが、半導体チップ２０として他の素子を採用することも可能である。
【００４１】
次に、図７を参照して、上述したような工程で製造される回路装置１の構成を説明する。
【００４２】
図７（Ａ）および図７（Ｂ）を参照して、回路装置１は次のような構成を有する。即ち、連結部２４を介して電気的に接続されたダイパッド２２と、ダイパッド２２に近接して設けたボンディングパッド２３と、ダイパッド１１上に固着された半導体チップ２０と、半導体チップ２０とボンディングパッド２３との電気的接続を行う金属細線２１と、ダイパッド２２およびボンディングパッド２３の裏面を露出させて全体を封止する絶縁性樹脂２５とから回路装置１は構成されている。このような各構成要素を以下にて説明する。
【００４３】
ダイパッド２２、ボンディングパッド２３および接続部２４は銅箔等の金属から成り、裏面を露出させて絶縁性樹脂２５に埋め込まれている。上述したように、ダイパッド２２は接続部２４で電気的に接続されている。そして、回路装置を製造する工程に於いて、接続部２４は絶縁性樹脂２５と共にダイシングされるので、連結部２４の側面は絶縁性樹脂２５の側面に露出する場合がある。
【００４４】
半導体チップ２０は、例えばダイオード素子であり、カソード電極が形成された面を下面にしてダイパッド２２にロウ材を介して固着されている。ここでは、連結部２４を介して電気的に接続された２つのダイパッド２２に、それぞれ１つずつ半導体チップ２０が固着されている。半導体チップ２０は、２つのアノード電極が表面に形成され、素子内部でカソードが共通接続されている。そして、金属細線２１を介して、半導体チップ２０の２つのカソード電極は、ボンディングパッド２３とそれぞれ電気的に接続されている。ここで、半導体チップ２０として、一対のアノードおよびカソードが形成されたダイオード素子を、ダイパッド２２上に２個ずつ固着しても良い。
【００４５】
絶縁性樹脂２５は、ダイパッド２２およびボンディングパッド２３の裏面を露出させて、全体を封止しており、全体を支持する働きを有する。ここでは、半導体チップ２０、金属細線２１、ダイパッド２２およびボンディングパッド２３を、絶縁性樹脂２５が封止している。絶縁性樹脂２５の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００４６】
回路装置１の裏面には、ダイパッド２２およびボンディングパッド２３の裏面が露出しており、これらを保護するためにソルダーレジスト２７が形成されている。そして、ロウ材から成る外部電２６が形成される箇所には、ソルダーレジスト２７の開口部が形成されている。
【００４７】
図７（Ｃ）を参照して、回路装置１の内部に構成される回路に関して説明する。回路装置１には、連結部２４で電気的に結合されたダイパッド２２に、２つのダイオード素子が実装されている。ここで、個々のダイオード素子は、２つのアノード電極を有する。従って、回路装置１内部に構成される回路では、４つのアノード電極と、回路装置１内部で共通接続された１つのカソード電極が形成される。
【００４８】
回路装置１の構成によるメリットを以下にて説明する。ダイオード素子である半導体チップ２０は、カソード電極を下面にしてダイパッド２２に固着されているので、カソード電極から発生する熱を、ダイパッド２２および外部電極２６を介して外部に放出させることができる。従って、温度が上昇することによる素子の電気的特性の低下を防止することができる。
【００４９】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００５０】
第１に、本発明では、ダイパッド２２およびボンディングパッド２３から成る回路装置部１５を導電箔１０にマトリックス状に形成し、ダイシングの工程で、ダイパッド２２同士を電気的に接続する接続部２４を絶縁性樹脂２５と共に切断している。従って、任意の個数の半導体チップ２０がダイパッド２２で共通接続された回路装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図２】本発明の回路装置の製造方法を説明する断面図である。
【図３】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図４】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図５】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図６】本発明の回路装置の製造方法を説明する平面図である。
【図７】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）、回路図（Ｃ）である。
【図８】従来の回路装置を説明する斜視図（Ａ）、回路図（Ｂ）である。
【発明の属する技術分野】
本発明は、所望の個数の半導体チップが内蔵された薄型の回路装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置の一例として、ダイオードが内蔵された半導体装置がある。以下に、半導体素子として１つのダイオード４２が内蔵された半導体装置４０の構成を説明する。
【０００３】
図８（Ａ）を参照して、ダイオード４２が内蔵される従来型の半導体装置４０の構成を説明する。半導体装置４０は、アイランドが形成された第１のリード４５と、第１のリード４５のアイランドに実装されたダイオード４２と、金属細線４３を介してダイオード４２と電気的に接続された第２のリード４６および第３のリード４７と、リードの電極となる箇所を除いて全体を被覆する絶縁性樹脂４１とから構成されている（例えば、特許文献１を参照）。
【０００４】
図８（Ｂ）を参照して、半導体装置４０に内蔵されるダイオード４２を説明する。ダイオード４２は、ここでは、２つのアノードが表面付近に形成されており、素子内でカソードが共通接続されている。ダイオード４２の２つのアノードは、それぞれが、金属細線４３を介して、第２のリード４６および第３のリード４７に電気的に接続している。そしてカソードは、ダイオード４２の裏面から第１のリードに電気的に接続している。
【０００５】
上記したような構成を有する半導体装置４０は、絶縁性樹脂４１から横方向に導出したリードを介して、実装基板に実装されていた。
【０００６】
【特許文献１】
特開平０３−００３３５４号公報（第３頁、第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような半導体装置は以下のような問題点を有していた。
【０００８】
第１に、半導体装置４０の小型化を行う場合は、絶縁性樹脂４１のモールドを行うモールド金型を新規に起こさなければならない。しかしながら、モールド金型の設計・製造には多額の費用が係る問題があった。
【０００９】
第２に、複数個のダイオード４２を内蔵する半導体装置を構成した場合は、装置全体のサイズが大きくなってしまう問題があった。
【００１０】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、ダイパッドで共通接続された任意の個数の半導体チップを内蔵する回路装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、第１に、導電箔を用意し、連結部で連結されたダイパッドおよびボンディングパッドを除いた領域の前記導電箔に、前記導電箔よりも浅い分離溝を形成する工程と、前記ダイパッドに半導体チップを固着する工程と、前記半導体チップと所望の前記ボンディングパッドとのワイヤボンディングを行う工程と、前記半導体チップを被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面を除去する工程と、前記絶縁性樹脂と前記連結部とをダイシングすることにより、所望の個数の前記半導体チップが内蔵された回路装置に分離する工程とを有することを特徴とする。
【００１２】
本発明は、第２に、前記連結部の幅を前記ダイパッドの幅よりも狭く形成し、狭く形成された前記連結部と前記絶縁性樹脂とをダイシングすることを特徴とする。
【００１３】
本発明は、第３に、前記ダイパッドおよび前記ボンディングパッドから成る導電パターンをマトリックス状に形成し、一方のダイシング方向に沿って所望の個数の前記半導体チップが内蔵された前記回路装置を分離することを特徴とする。
【００１４】
本発明は、第４に、前記半導体チップはダイオードであり、カソード電極となる面を下面にして前記ダイパッドに実装されることを特徴とする。
【００１５】
【発明の実施の形態】
本実施例では回路装置の製造方法を説明する。本発明の回路装置は次の様な工程で製造される。即ち、導電箔１０を用意し、連結部２４で連結されたダイパッド２２およびボンディングパッド２３を除いた領域の導電箔１０に、導電箔１０よりも浅い分離溝１１を形成する工程と、ダイパッド２２に半導体チップ２０を固着する工程と、半導体チップ２０と所望のボンディングパッド２３とのワイヤボンディングを行う工程と、半導体チップ２０を被覆し、分離溝１１に充填されるように絶縁性樹脂２５で共通モールドする工程と、絶縁性樹脂２５が露出するまで導電箔１０の裏面を除去する工程と、絶縁性樹脂２５と連結部２４とをダイシングすることにより、所望の個数の半導体チップ２０が内蔵された回路装置を分離する工程とから構成されている。以下に、本発明の各工程を図１〜図６を参照して説明する。
【００１６】
本発明の第１の工程は、図１から図３に示すように導電箔１０を用意し、連結部２４で連結されたダイパッド２２およびボンディングパッド２３を除いた領域の導電箔１０に、導電箔１０よりも浅い分離溝１１を形成することにある。
【００１７】
本工程では、まず図１（Ａ）の如く、シート状の導電箔１０を用意する。この導電箔１０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００１８】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔１０の厚みよりも浅い分離溝１１が形成できればよい。尚、シート状の導電箔１０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔１０が用意され、後述する各工程に搬送されても良い。
【００１９】
具体的には、図１（Ｂ）に示す如く、短冊状の導電箔１０に多数の回路装置部１５が形成されるブロック１２が４〜５個離間して並べられる。各ブロック１２間にはスリット１３が設けられ、モールド工程等での加熱処理で発生する導電箔１０の応力を吸収する。また導電箔１０の上下周端にはインデックス孔１４が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【００２０】
まず、図２に示す如く、導電箔１０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターンとなる領域を除いた導電箔１０が露出するようにホトレジストＰＲをパターニングする。そして、図３（Ａ）に示す如く、導電箔１０を選択的にエッチングする。
【００２１】
図３（Ｂ）に具体的な導電パターンを示す。本図は図１（Ｂ）で示したブロック１２の１個を拡大したものに対応する。ここでは、分離溝を形成することにより構成される導電パターンは、ボンディングパッド２３、ダイパッド２２および連結部２４を構成する。点線で囲まれる部分が、１つのダイパッド２２および２つのボンディングパッド２３から成る回路装置部１５である。１つのブロック１２には４行４列のマトリックス状に多数の回路装置部１５が配列され、各回路装置部１５毎に同一の導電パターンが設けられている。また、各列の回路装置部１５のダイパッド２２は、連結部２４により電気的に接続されている。この連結部２４は、ダイシングにより各回路装置に分離する工程に於いて、絶縁性樹脂２５共にダイシングされるので、バリの発生等を極力防止するために、ダイパッド２２の幅よりも狭く形成される。そして、ダイパッド２２は、縦方向または横方向のどちらかのダイシングラインに沿って、接続部２４により電気的に接続されている。
【００２２】
各ブロックの周辺には枠状のパターン１６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク１７が設けられている。枠状のパターン１６はモールド金型との嵌合に使用し、また導電箔の裏面エッチング後には絶縁性樹脂２５の補強をする働きを有する。
【００２３】
本発明の第２の工程は、図４に示す如く、ダイパッド２２に半導体チップ２０を固着し、半導体チップ２０と所望のボンディングパッド２３とのワイヤボンディングを行うことにある。
【００２４】
ここでは、半導体チップ２０として、例えばダイオード４２が採用され、カソード電極を下面にしてダイパッド２２に実装されている。ここで、実装されるダイオードは、上面に２つのアノード電極が形成され、素子内部でカソードが共通接続されている。更に、１対のカソードおよびアノードを有するダイオード素子を２つダイパッド２２に実装することも可能である。
【００２５】
その後、各回路装置部の半導体チップ２０の電極を、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括して金属細線２１によりワイヤボンディングを行う。
【００２６】
本発明の第３の工程は、図５に示す如く、半導体チップ２０を被覆し、分離溝１１に充填されるように絶縁性樹脂２５で共通モールドすることにある。
【００２７】
本工程では、図５（Ａ）に示すように、絶縁性樹脂２５は半導体チップ２０および複数の導電パターンを完全に被覆し、分離溝１１には絶縁性樹脂２５が充填され、分離溝１１と嵌合して強固に結合する。そして絶縁性樹脂２５により導電パターンが支持されている。
【００２８】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００２９】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図５（Ｂ）に示すように各ブロック１２は１つの共通のモールド金型に回路装置部１５を納め、各ブロック毎に１つの絶縁性樹脂２５で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００３０】
本工程の特徴は、絶縁性樹脂２５を被覆するまでは、導電パターンとなる導電箔１０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔１０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００３１】
また分離溝１１は、導電箔の厚みよりも浅く形成されているため、導電箔１０が導電パターンとして個々に分離されていない。従ってシート状の導電箔１０として一体で取り扱え、絶縁性樹脂２５をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００３２】
本発明の第４の工程は、絶縁性樹脂２５が露出するまで導電箔１０の裏面を除去することにある。
【００３３】
本工程は、導電箔１０の裏面を化学的および／または物理的に除き、導電パターンとして分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００３４】
実験では導電箔１０を全面ウェトエッチングし、分離溝１１から絶縁性樹脂２５を露出させている。この露出される面を図５（Ａ）では点線で示している。その結果、導電パターンとなって分離される。
【００３５】
この結果、絶縁性樹脂２５に導電パターンの裏面が露出する構造となる。すなわち、分離溝１１に充填された絶縁性樹脂２５の表面と導電パターンの表面は、実質的に一致している構造となっている。
【００３６】
更に、導電パターンの裏面処理を行い、最終構造を得る。すなわち、必要によって露出した導電パターンに半田等の導電材を被着し、回路装置として完成する。
【００３７】
本発明の第５の工程は、図６に示す如く、絶縁性樹脂２５と連結部２４とをダイシングすることにより、所望の個数の半導体チップ２０が内蔵された回路装置を分離することにある。
【００３８】
本工程では、ブロック１２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード（図示せず）で各回路装置部１５間の縦方向のダイシングラインＤ１に沿って分離溝１１の絶縁性樹脂２５をダイシングする。次に、横方向のダイシングラインＤ２に沿って絶縁性樹脂２５および連結部２４をダイシングする。
【００３９】
本工程で、ダイシングブレード４９はほぼ絶縁性樹脂２５を切断する切削深さで行い、ダイシング装置からブロック１２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの位置合わせマーク１７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシングをした後、載置台を９０度回転させて横方向のダイシングライン１７に従ってダイシングを行う。
【００４０】
本発明の特徴は、横方向のダイシングラインＤ２の位置を変化させることにより、所望の個数の半導体チップ２０が内蔵された回路装置を製造することができることにある。具体的には、縦方向に配列された各回路装置部１５のダイパッド２２は、連結部２４により電気的に結合されている。従って、ダイシングラインＤ２Ａで横方向のダイシングを行った場合は、半導体チップ２０を１つ内蔵する回路装置が分離される。そして、ダイシングラインＤ２Ｂで横方向のダイシングを行った場合は、半導体チップ２０を２つ内蔵する回路装置が分離される。更に、各回路装置部１５のダイパッド２２は連結部２４で電気的に接続されているので、各半導体チップ２０がダイオードである場合は、各半導体チップ２０のカソードは、ダイパッド２２で共通接続される。また、上記の説明では、半導体チップ２０としてダイオード素子を用いた説明を行ったが、半導体チップ２０として他の素子を採用することも可能である。
【００４１】
次に、図７を参照して、上述したような工程で製造される回路装置１の構成を説明する。
【００４２】
図７（Ａ）および図７（Ｂ）を参照して、回路装置１は次のような構成を有する。即ち、連結部２４を介して電気的に接続されたダイパッド２２と、ダイパッド２２に近接して設けたボンディングパッド２３と、ダイパッド１１上に固着された半導体チップ２０と、半導体チップ２０とボンディングパッド２３との電気的接続を行う金属細線２１と、ダイパッド２２およびボンディングパッド２３の裏面を露出させて全体を封止する絶縁性樹脂２５とから回路装置１は構成されている。このような各構成要素を以下にて説明する。
【００４３】
ダイパッド２２、ボンディングパッド２３および接続部２４は銅箔等の金属から成り、裏面を露出させて絶縁性樹脂２５に埋め込まれている。上述したように、ダイパッド２２は接続部２４で電気的に接続されている。そして、回路装置を製造する工程に於いて、接続部２４は絶縁性樹脂２５と共にダイシングされるので、連結部２４の側面は絶縁性樹脂２５の側面に露出する場合がある。
【００４４】
半導体チップ２０は、例えばダイオード素子であり、カソード電極が形成された面を下面にしてダイパッド２２にロウ材を介して固着されている。ここでは、連結部２４を介して電気的に接続された２つのダイパッド２２に、それぞれ１つずつ半導体チップ２０が固着されている。半導体チップ２０は、２つのアノード電極が表面に形成され、素子内部でカソードが共通接続されている。そして、金属細線２１を介して、半導体チップ２０の２つのカソード電極は、ボンディングパッド２３とそれぞれ電気的に接続されている。ここで、半導体チップ２０として、一対のアノードおよびカソードが形成されたダイオード素子を、ダイパッド２２上に２個ずつ固着しても良い。
【００４５】
絶縁性樹脂２５は、ダイパッド２２およびボンディングパッド２３の裏面を露出させて、全体を封止しており、全体を支持する働きを有する。ここでは、半導体チップ２０、金属細線２１、ダイパッド２２およびボンディングパッド２３を、絶縁性樹脂２５が封止している。絶縁性樹脂２５の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００４６】
回路装置１の裏面には、ダイパッド２２およびボンディングパッド２３の裏面が露出しており、これらを保護するためにソルダーレジスト２７が形成されている。そして、ロウ材から成る外部電２６が形成される箇所には、ソルダーレジスト２７の開口部が形成されている。
【００４７】
図７（Ｃ）を参照して、回路装置１の内部に構成される回路に関して説明する。回路装置１には、連結部２４で電気的に結合されたダイパッド２２に、２つのダイオード素子が実装されている。ここで、個々のダイオード素子は、２つのアノード電極を有する。従って、回路装置１内部に構成される回路では、４つのアノード電極と、回路装置１内部で共通接続された１つのカソード電極が形成される。
【００４８】
回路装置１の構成によるメリットを以下にて説明する。ダイオード素子である半導体チップ２０は、カソード電極を下面にしてダイパッド２２に固着されているので、カソード電極から発生する熱を、ダイパッド２２および外部電極２６を介して外部に放出させることができる。従って、温度が上昇することによる素子の電気的特性の低下を防止することができる。
【００４９】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００５０】
第１に、本発明では、ダイパッド２２およびボンディングパッド２３から成る回路装置部１５を導電箔１０にマトリックス状に形成し、ダイシングの工程で、ダイパッド２２同士を電気的に接続する接続部２４を絶縁性樹脂２５と共に切断している。従って、任意の個数の半導体チップ２０がダイパッド２２で共通接続された回路装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図２】本発明の回路装置の製造方法を説明する断面図である。
【図３】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図４】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図５】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図６】本発明の回路装置の製造方法を説明する平面図である。
【図７】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）、回路図（Ｃ）である。
【図８】従来の回路装置を説明する斜視図（Ａ）、回路図（Ｂ）である。
Claims (4)
- 導電箔を用意し、連結部で連結されたダイパッドおよびボンディングパッドを除いた領域の前記導電箔に、前記導電箔よりも浅い分離溝を形成する工程と、
前記ダイパッドに半導体チップを固着する工程と、
前記半導体チップと所望の前記ボンディングパッドとのワイヤボンディングを行う工程と、
前記半導体チップを被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、
前記絶縁性樹脂が露出するまで前記導電箔の裏面を除去する工程と、
前記絶縁性樹脂と前記連結部とをダイシングすることにより、所望の個数の前記半導体チップが内蔵された回路装置に分離する工程とを有することを特徴とする回路装置の製造方法。 - 前記連結部の幅を前記ダイパッドの幅よりも狭く形成し、狭く形成された前記連結部と前記絶縁性樹脂とをダイシングすることを特徴とする請求項１記載の回路装置の製造方法。
- 前記ダイパッドおよび前記ボンディングパッドから成る導電パターンをマトリックス状に形成し、一方のダイシング方向に沿って所望の個数の前記半導体チップが内蔵された前記回路装置を分離することを特徴とする請求項１記載の回路装置の製造方法。
- 前記半導体チップはダイオードであり、カソード電極となる面を下面にして前記ダイパッドに実装されることを特徴とする請求項１記載の回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256530A JP4097486B2 (ja) | 2002-09-02 | 2002-09-02 | 回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256530A JP4097486B2 (ja) | 2002-09-02 | 2002-09-02 | 回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004095936A true JP2004095936A (ja) | 2004-03-25 |
| JP4097486B2 JP4097486B2 (ja) | 2008-06-11 |
Family
ID=32061729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002256530A Expired - Lifetime JP4097486B2 (ja) | 2002-09-02 | 2002-09-02 | 回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097486B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233901A (ja) * | 2010-04-27 | 2011-11-17 | Aptos Technology Corp | ＱＦＮ（ＱｕａｄＦｌａｔＮｏｎＬｅａｄｅｄＳｅｍｉｃｏｎｄｕｃｔｏｒＰａｃｋａｇｅ）半導体パッケージ及びその製造方法、並びに該半導体パッケージの製造に用いられる金属板 |
-
2002
- 2002-09-02 JP JP2002256530A patent/JP4097486B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233901A (ja) * | 2010-04-27 | 2011-11-17 | Aptos Technology Corp | ＱＦＮ（ＱｕａｄＦｌａｔＮｏｎＬｅａｄｅｄＳｅｍｉｃｏｎｄｕｃｔｏｒＰａｃｋａｇｅ）半導体パッケージ及びその製造方法、並びに該半導体パッケージの製造に用いられる金属板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4097486B2 (ja) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4093818B2 (ja) | 半導体装置の製造方法 | |
| US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
| JP2001210743A (ja) | 半導体装置及びその製造方法 | |
| US20050212107A1 (en) | Circuit device and manufacturing method thereof | |
| US7271035B2 (en) | Manufacturing method for resin sealed semiconductor device | |
| JP2004119865A (ja) | 回路装置の製造方法 | |
| US7053492B2 (en) | Circuit device and method of manufacturing the same | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP2005129900A (ja) | 回路装置およびその製造方法 | |
| JP4159348B2 (ja) | 回路装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| KR100662686B1 (ko) | 회로 장치 및 그 제조 방법 | |
| JP4073308B2 (ja) | 回路装置の製造方法 | |
| KR20020070107A (ko) | 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 | |
| JP4097486B2 (ja) | 回路装置の製造方法 | |
| KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
| JP3863816B2 (ja) | 回路装置 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP4166065B2 (ja) | 回路装置の製造方法 | |
| JP3938525B2 (ja) | 半導体装置の製造方法 | |
| JP3963914B2 (ja) | 半導体装置 | |
| JP2004071900A (ja) | 回路装置 | |
| JP3913622B2 (ja) | 回路装置 | |
| JP4014449B2 (ja) | 回路装置 | |
| KR101163905B1 (ko) | 리드 프레임 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071023 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080311 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110321 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20130321 |