JP2004093844A - 液晶装置、液晶装置の製造方法、電子機器 - Google Patents
液晶装置、液晶装置の製造方法、電子機器 Download PDFInfo
- Publication number
- JP2004093844A JP2004093844A JP2002254055A JP2002254055A JP2004093844A JP 2004093844 A JP2004093844 A JP 2004093844A JP 2002254055 A JP2002254055 A JP 2002254055A JP 2002254055 A JP2002254055 A JP 2002254055A JP 2004093844 A JP2004093844 A JP 2004093844A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- substrates
- crystal device
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【解決手段】本発明の液晶装置は、基板間導通部21が配された上基板1と、柱状スペーサ22が配された下基板2とが対向配置されており、これら基板間に液晶層3が所定のセルギャップで挟持された構造であって、基板間導通部21により基板間の導通を保持するとともに、基板間導通部21と柱状スペーサ22との高さを異ならしめることにより、液晶装置全面にわたって厳密なセルギャップの制御を可能とするものである。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、液晶装置、およびその製造方法、電子機器に関し、特に基板間の距離と電気的導通の制御に好適な基板構造に関するものである。
【0002】
【従来の技術】
液晶表示装置は、液晶に電圧を印加するとその光学的透過率が変化する現象を利用した表示素子である。液晶パネルは、画素電極を駆動するスイッチング素子等が配置された素子基板と、対向電極が配置された対向基板とが、所定間隔(セルギャップ)をもって配置され、これら基板間に液晶を封止して構成される。素子基板と対向基板とは、互いの電極形成面が対向するように、その周縁部においてシール材によって貼り合わされている。このシール材によって区画された基板間の領域内には液晶が封入されて液晶層とされる。従来、このような液晶パネルにおいて、セルギャップを所定の大きさに保持するには、液晶層中あるいはシール材中に各種のスペーサを分散させる方法が利用されている。これらスペーサとしては、ガラス製あるいはプラスチック製のビーズやフィラー等が用いられており、これらスペーサの粒径をもって、液晶パネルのセルギャップとしている。
【0003】
ところが粒状あるいはフィラー状のスペーサを液晶層中に分散させる構成では、スペーサが凝集し、これにより液晶層への入射光が散乱され、液晶パネルの表示品質を低下させるという問題があった。このような問題に対応して、その位置決めが可能な柱状スペーサを配置した液晶装置が提案されている。しかしながら、このような柱状スペーサを配した液晶装置においても、シール領域においては、スペーサによる散乱光の発生が問題にならないために、シール材に粒子あるいはフィラー状のスペーサを分散させた構成となっている。
【0004】
【発明が解決しようとする課題】
シール領域は基板の周縁部において液晶層を封止する領域であるために、基板内表面における膜構造は画素領域と異なっており、画素領域とシール領域との境界部において段差が生じている。加えて高品位の表示を可能とする狭セルギャップの液晶装置が提案されているが、この狭セルギャップの液晶装置においてはシール領域と画素領域との段差がそのままセルギャップに反映され、シール領域近傍でセルギャップが不均一になるという問題があった。
【0005】
図10は、従来の液晶装置をカラーフィルタが設けられた対向基板側から見た概略模式平面図である。液晶装置100は上基板1と下基板2との間に液晶層を挟持し、この液晶層を上下基板の周縁部に沿って設けられたシール部40によって封止したものである。シール部40の外側の領域にはTFT等の各駆動回路への配線がなされている。素子基板となる下基板2の一辺は上基板1よりも延長されて実装領域5とされ、外部回路への接続端子等が配設されている。上下基板1、2の対角線上の角部2箇所には、上下基板間の電気的導通を保持するための上下導電部60が設けられている。
【0006】
ところでシール部40の配設位置の外周部にあたる額縁部において、上下導電部60の占める面積は大きいものであるので、その配設位置と配設個数には制限があり、画素数の増加とパネルサイズの増大に伴って、対向電極への応答速度に遅延が生じるという問題があった。また、上下導通部60は導電ペーストを硬化してなるものであって、その導電特性は樹脂中に分散された導電粉に依存し、上下基板間の接触抵抗が一定でなく、大きくなりやすいという問題もあった。スペーサを有する液晶パネルの構造等については、例えば、特開平9−73093号公報に記載されたものが知られている。
【0007】
本発明は、上記課題を解決するためになされたものであって、液晶装置における基板間の電気的導通を安定的に保持でき、かつ基板間距離をも厳密に制御できる構造を有する液晶装置とその製造方法、およびこれを用いた電子機器を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記の目的を達成するために、本発明の液晶装置は、互いに対向する一対の基板間に液晶を挟持してなる液晶装置であって、前記一対の基板を構成する各基板の内面に、基板間を所定の距離に保持する凸部と、導電部とがそれぞれ設けられ、前記一対の基板のうちの一方の基板に設けられた凸部は柱状スペーサとされ、前記一対の基板のうちの他方の基板に設けられた凸部は柱状スペーサの表面が導電層で被覆されてなる基板間導通部とされ、前記各基板の導電部同士が前記基板導通部を介して電気的に接続されたことを特徴とするものである。ここで言う「各基板の内面に設けられた導電部」とは、電極や配線を含むものである。ただし、各基板の内面に凸部を設けたと言っても、凸部の両端は一対の基板に直接接しているので、その凸部がいずれの基板側に設けられたものであるかを判別するのは困難と考えられる。しかしながら、後述するように、樹脂材料等を用いてフォトリソグラフィー技術により凸部(柱状スペーサ部分)を形成した場合、エッチング時の特性により柱状スペーサを形成した基板側の面積(下面)が大きく、他方の基板側の面積(上面)が小さい錐台形状となる。これにより、凸部を形成した側の基板が判別できる。
本発明の構成によれば、他方の基板に設けられた基板間導通部は、基板間距離を一定に保持するスペーサとしての機能と、各基板間の電気的接続を行う導通部としての機能とを併せ持つものとなる。この基板間導通部と柱状スペーサとを各基板にそれぞれ設けることにより、液晶パネルの全面にわたって均一なセルギャップを保持できるようになる。
さらに、その導電率において信頼性に優れた導電層により、各基板の導電部間での電気的導通を確実に保持することができ、安定した表示が可能な液晶装置とすることができる。
【0009】
本発明の液晶装置においては、前記柱状スペーサと前記基板間導通部とは、それぞれの基板の互いに異なる領域に各々設けられることが好ましい。
このような構成とすれば、各基板の各領域の機能に即して柱状スペーサと基板間導通部とを、それぞれ区画して設けることができる。特定領域内に柱状スペーサを配置する一方で、その特定領域外に基板間導通部を配置するので、たとえば画素表示領域やシール領域などの各領域の特性に合わせて柱状スペーサと基板間導通部とを所定位置に配置することができ、均一なセルギャップの制御と確実な電気的接続とが同時に可能となり、高品質の表示が可能な液晶装置とすることができる。
【0010】
前記柱状スペーサの高さと、前記基板間導通部の高さとは、異なることが望ましい。さらに、前記一方の基板の柱状スペーサの高さと当該柱状スペーサが配置される領域における前記一方の基板上の積層膜の膜厚および前記他方の基板上の積層膜の膜厚との和と、前記他方の基板の基板間導通部の高さと当該基板間導通部が配置される領域における前記他方の基板上の積層膜の膜厚および前記一方の基板上の積層膜の膜厚との和を等しくすることが望ましい。
つまり、各基板表面には、駆動回路や電極、あるいはカラーフィルター等による各種の積層膜の凹凸が存在するので、この凹凸の高さの差を、柱状スペーサの高さと基板間導通部の高さとの差として設定する。柱状スペーサと基板間導通部とに差を与えることにより、液晶パネルのセルギャップには基板積層膜の凹凸分の高さが反映されなくなるので、全面にわたって均一なセルギャップを有する液晶装置とすることができる。
【0011】
また前記基板間導通部は、各基板における画像表示領域外の周辺部に設けられることが望ましい。
この構成によれば、画像表示領域内での散乱光によって表示特性を低下させることなく、基板間距離を厳密に制御しつつ基板間の電気的接続とを確実に保持できる。
【0012】
さらに前記基板間導通部が液晶を封止するシール部の内部に設けられることが望ましい。
この構成によれば、他の領域との段差が生じやすいシール領域のセルギャップを厳密に制御することができる。
さらに基板間導通部はシール材によって基板に強固に密着されるので、安定した電気導通をも保持でき、表示ムラの少ない表示特性に優れた液晶装置となる。また、基板間導通部がシール部に保護された構造となるので、導電層が外気に曝されることがなくなり、耐候性の良好な液晶装置とすることができる。
さらにこの構成によれば、液晶装置の画像表示領域外に導通部形成のためのスペースを設定する必要がなくなり、液晶装置の狭額縁化を図ることも可能である。
【0013】
前記柱状スペーサは樹脂材料からなることが好ましい。
この構成によれば、各基板に柱状スペーサおよび基板間導通部となる凸部を形成するに際して、基板と別の部材を特別に用意する必要がなく、製造コストを増大させることがない。また、素子基板や対向基板を構成する膜材料から凸部を形成可能であるので、通常の製造プロセス条件の若干の変更で形成が可能となる。
【0014】
さらに、前記柱状スペーサはたとえばアクリル膜、ポリイミド膜のような樹脂材料からなることが好ましい。
これらの感光性を有する熱硬化型の樹脂で凸部を構成すれば、フォトリソグラフィー技術等を利用して各基板上の所望領域内に所望の凸部を容易に形成することができる。よってこの凸部から所望の高さを有する柱状スペーサおよび基板間導通部を所望領域に所望の高さで形成することができる。
【0015】
前記基板間導通部の導電層は金属層からなることが好ましい。
金属膜によれば、安定した導電性を得ることができ、基板間の電気的接続を安定して維持することができる。また、金属膜は種々の製膜技術によって簡単かつ安価に所定の膜厚で凸部表面に被覆することができ、これによって基板間導通部の高さを高い精度で調整可能となるので、スペーサとして基板間距離を厳密に調整することができる。
【0016】
前記基板間導通部の導電層が透明導電性膜からなることが好ましい。
このような構成とすることにより、基板に透明電極を形成する際に基板間導通部の導電層を併せて形成することも可能となり、製造プロセスの簡略化を図ることができる。さらに、基板間導通部を構成する凸部も共に透明部材とすることにより、この構成の基板間導通部が液晶装置のいかなる領域に形成されていても光透過率を低下させることがなくなる。
【0017】
本発明の液晶装置の製造方法は、互いに対向する一対の基板間に液晶層を挟持してなる液晶装置の製造方法であって、前記一対の基板のそれぞれに、基板間を所定の距離に保持する凸部をフォトリソグラフィーにより形成する工程と、前記一対の基板の一方の基板に設けられた凸部に導電層を被覆して基板間導通部を形成する工程とを有することを特徴とする。
本発明の製造方法によれば、各基板上に所望の凸部を形成することができるので、この凸部から所望形状で所望高さを有する柱状スペーサと基板間導通部とを所望領域に容易に形成することができる。さらに、すべての製造工程を製膜技術によって行うことができるので、製造工程と製造機械との簡略化による製造コストの低減を図ることもできる。
【0018】
さらに本発明の製造方法にあっては、一対の基板のそれぞれを特定領域と非特定領域とに区画するとともに、一方の基板の特定領域内と、他方の基板の非特定領域内とに、それぞれ凸部をフォトリソグラフィーにより形成する工程を有することが好ましい。
この方法によれば、特定領域内の積層膜の凹凸の高さと形状とに応じて、柱状スペーサおよび基板間導通部となる凸部をそれぞれ別個の領域内の所定位置に所定の高さ寸法をもって正確に形成可能となるので、セルギャップが厳密に調整された液晶装置を得られる。
【0019】
本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴とするものである。
本発明によれば、上記本発明の液晶装置を備えたことにより表示品位の高い表示部を備えた電子機器を実現することができる。
【0020】
【発明の実施の形態】
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
[液晶装置]
図1は、スイッチング素子としてTFT(Thin Film Transistor)素子を用いたアクティブマトリクスタイプの半透過反射型液晶装置に本発明の構成を適用した一実施の形態を示した部分断面図である。
図2は図1に示した液晶装置を構成するアレイ基板における画素の平面模式図であり、図3は図2のA−A’線に沿う断面図である。なお、各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに平面寸法や膜厚等の縮尺を適宜異ならせてある。
【0021】
液晶パネル100は、上基板1と下基板2とが互いに対向して配置され、これら基板1、2間に液晶層3が挟持されるとともに、シール材50により封止されて構成されている。
上基板1の内面側(液晶層3側)には、カラーフィルタ4が設けられている。カラーフィルタ4は、光のR(Red)、G(Green)、B(Blue)に対応し、各色材層4R、4G、4Bを平面視マトリクス状に配列して構成されている。さらに色材層4R、4G、4Bからなる画素毎の境界部分は、マトリクス状に設けられた遮光膜(図示せず)によってそれぞれ区画されている。この遮光膜の上には、その表面に導電層20が被覆された凸部11が下基板2へ向かって設けられており、基板間導通部21とされている。この導電層20は導電性を有する薄膜であって、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)などの透明導電性材料のほか、金属薄膜であってもよい。本実施の態様においては、導電層20をITOとし、カラーフィルタ4を導電層20と同一膜で被覆して上基板1の共通電極5としている。
【0022】
下基板2はスイッチング素子としてのTFTが形成されたアレイ基板となっており、その内面側(液晶層3側)には、下地絶縁層6が形成され、この下地絶縁層6上には例えば膜厚30〜100nm程度のポリシリコン膜からなる半導体層7が設けられ、この半導体層7を覆うように膜厚30〜150nm程度の絶縁薄膜8が全面に形成されている。この半導体層7は、図面では省略されているが、TFTのチャネル領域、ソース領域、ドレイン領域を含み、TFTを駆動するための走査線、データ線がそれぞれ接続されてなるものである。さらに絶縁薄膜8上には平坦化膜9と画素電極10とが順次積層されている。平坦化膜9は絶縁膜としても用いられるものであり、たとえば平坦性が高い樹脂膜の一種であるアクリル樹脂膜が2μm程度に厚く形成されてなるものである。画素電極10はITO等の透明導電性膜からなり、前記TFTによってスイッチング制御されている。さらに画素電極10上には上基板1へ向かって凸部12が設けられており、柱状スペーサ22とされている。
【0023】
図2は、液晶パネル100の画素の概略模式平面図であり、図3は図2のA−A’線に沿う断面図である。液晶パネル100の一方の基板をなす下基板2上には、複数の画素電極10がマトリクス状に配置されている。画素電極10の紙面縦方向に延びる辺に沿ってデータ線13が設けられ、紙面横方向に延びる辺に沿って走査線14が設けられている。ポリシリコン膜からなる半導体層7は、データ線13と走査線14との交差点の近傍で概略U字状に形成され、その一端がデータ13の延長方向と走査線14の延長方向とにそれぞれ延長されている。さらに画素の約半分の面積を覆うように、容量電極15が配置されており、さらに容量電極15上には反射層16が配置されている。反射層16は、その表面に凹凸16aが設けられ、この凹凸16aにより液晶パネルへの入射光を反射させることにより、その領域において反射表示を行うものである。データ線13と走査線14との交差点で各画素間の境界となる位置には、下基板2側の柱状スペーサ22が設けられている。
【0024】
上基板1と下基板2との間には、液晶層3が挟持されているが、これら基板間の距離R、ひいてはセルギャップは、それぞれの基板1、2に設けられた基板間導通部21と柱状スペーサ22によって保持されている。本実施の形態においては、上基板1の基板間導通部21は、各画素を区画している遮光膜領域に設けられた凸部11に導電層20を被覆してなり、下基板2の柱状スペーサ22は、半導体層7が積層された領域内に設けられた凸部12からなる。本実施の形態においては上基板1の導電層20と共通電極5とは一体に形成された同一膜であり、ITO等の透明導電性膜が用いられている。
【0025】
基板間導通部21は、下基板2と上基板1との間の電気的導通を保持するものであって、上基板1の共通電極5と下基板2上の縁部に形成されたコモン配線5aとが直接接触することでこれらを電気的に接続するものである。基板間導通部21の導電層20の構成材料は導電性を有するものであれば特に限定されるものではなく、ITO等の透明導電性膜の他、銀、銅、ニッケル、アルミニウム等の金属から構成されていてもよい。
【0026】
図1に示した本実施の形態の液晶パネル100においては、上基板1上に設けられた基板間導通部21の高さR1と、下基板2上に設けられた柱状スペーサ22の高さR2とは、R=R1+Δ11+Δ12=R2+Δ21+Δ22を満たすものである。基板間導通部21の高さR1は、これを構成する凸部11の高さと導電層20の膜厚の合計値となっている。Rは液晶パネル100の基板間の距離であり、Δ11は基板間導通部1が配設された領域における上基板1の積層膜厚、Δ12は同領域における下基板2の積層膜の膜厚である。Δ21は柱状スペーサ22が配設された領域における上基板1の積層膜の膜厚であって、Δ22は同領域における下基板2の積層膜の膜厚である。
【0027】
図1に示した液晶パネル100においては、Δ11は0であり、Δ12は下基板1上の下地絶縁層6と半導体層7と絶縁薄膜8と平坦化膜9の各膜厚の合計値である。また、Δ21は上基板1上のカラーフィルタ4の膜厚と共通電極5の膜厚との合計値であり、Δ22はΔ12と等しい。各基板1、2上に形成される各積層膜とは、液晶パネル100を構成する際に各基板の液晶層3側に形成され、かつ基板間導通部21および柱状スペーサ22の下地あるいは突合せ状態で接触する膜の総称であって、図1ないし図3に示された各積層膜のほか、反射層、半導体層、複数の絶縁層、複数の配線等を含むものである。
【0028】
図1ないし図3に示した本実施の形態においてはR1とR2とは異なる値を示すものであるが、各基板間導通部21と柱状スペーサ22との配設領域においてΔ11+Δ12=Δ21+Δ22となる場合もあり、そのような場合には、基板間導通部21の高さR1と柱状スペーサ22の高さR2とは等しい値であっても良い。
【0029】
このように基板間導通部21と柱状スペーサ22の高さR1、R2を設定することにより、基板間距離Rに対してΔ11+Δ12およびΔ21+Δ22の値が大きくなる狭セルギャップの液晶パネルにおいても、基板上の積層膜の厚さに影響を受けることなくセルギャップを厳密に制御かつ保持することができ、セルギャップの不均一による表示特性の低下等を防止することができる。
【0030】
基板間導通部21および柱状スペーサ22を配設する位置は、上下基板1、2のいずれの領域であっても特に限定されるものではないが画素開口領域外であることが好ましい。
図1ないし図3に示した本実施の形態においては、上基板1の基板間導通部21は遮光膜領域に、下基板2の柱状スペーサ22は各画素の走査線14の形成領域に、それぞれ配設されており、いずれも表示領域外となっている。このように、画素開口領域外に柱状スペーサを設ければ、液晶パネル100の表示特性を損なうことがなく好適である。
【0031】
さらに液晶パネル100の表示特性を損なわないという観点とパネルの均一なセルギャップの制御という両方の観点から、これら基板間導通部21と柱状スペーサ22は液晶パネル100の同じ領域ではなく、異なる領域において、それぞれの基板に設けられるのが好ましい。特に基板間導通部21を積層膜による段差が大きなシール部に形成すれば、セルギャップにこの段差が反映されることがなくなる。またシール部は液晶装置の周縁部の画像表示領域外であるので画像特性を損なうこともない。また基板間導通部21の配設個数を増やしても額縁部の面積が増加しないので、画素数の大きい大パネルにおいても応答速度の遅延が起こることがなくなり、これによっても高品質の表示が可能となる。
【0032】
また基板間導通部21と柱状スペーサ22が、ともに表示領域内に配設されても、たとえば半導体層の電極領域や各画素の境界となるブラックマトリクス領域などに選択的にこれらを配設することにより、表示に影響を与えることなく、セルギャップの制御と基板間の電気的接続とが可能となる。たとえば上基板1においては基板間導通部21の配設領域をブラックマトリクスの形状と一致させ、下基板2においては柱状スペーサ22の配設領域をストライプ状に形成された走査線上とするものである。
【0033】
基板間導通部21および柱状スペーサ22の配設個数は特に限定されるものではないが、基板への接触面積が同一である場合には、径が大きいものを数少なく配設するよりも、その径が小さいものを多数個配設することが好ましい。これは液晶層3への液晶材料の注入の問題、液晶層3への電圧印加を均一とするという点等の利点があるためである。基板間導通部21は、より均一で迅速な応答を考慮して、画像表示部周縁のそれぞれの角部もしくは辺に1個以上配設されることがより好ましい。
【0034】
さらに基板導通部21および柱状スペーサ22を構成する各凸部11、12の断面形状は図2に示したように正六角形に限定されるものではなく、断面矩形、円形、楕円形のほか種々の多角形であってもよい。
【0035】
凸部11、12は、1層または複数層の膜材料からなり、たとえばアクリル膜、ポリイミド膜のような感光性を有する熱硬化型の樹脂材料や、シリコン酸化膜やシリコン窒化膜等の無機材料であってもよい。これらの材料を用いると、半導体の製造工程で一般に用いられる製膜技術、特にフォトリソグラフィー技術等を利用して基板上に所望形状の柱状スペーサを所望の高さで容易に形成することができるので好適である。さらに基板1、2上に直接凸部11、12を配設する構成の場合には、基板1、2と同材料であってもよい。この場合には、基板1、2の成形とともに凸部11、12を一体成形できるので、特別の材料と製造プロセスとを用意する必要がなく、製造コストを増大させることがない。
【0036】
図1ないし図3に示したように、凸部11、12をフォトリソグラフィー技術によって形成した場合、それらの縦方向の断面形状は、基板側を下底とした台形となる。たとえば上基板1に形成された凸部11の底面積は上基板側が大きく、下基板側では小さくなる。下基板2の凸部12についても同様であり、凸部が形成されている基板側の底面積が大きくなる。このような状態を鑑みて、基板間導通部21と柱状スペーサ22は、一方の基板上に形成するのではなく、それぞれ上下の基板上に分けて形成されることが好ましい。基板間導通部21と柱状スペーサ22の底面積に上下で差があっても、いずれも形成された基板側の底面積が大きいので、上下の基板の両方でそれぞれを形成し、これらを張り合わせると、それぞれの凸部11、12の底面積が大きな側が互い違いとなり、液晶パネル全体としての凸部11、12の底面積は上下の基板で差異が生じないこととなる。
【0037】
[液晶装置の製造プロセス]
次に、上記構成の液晶パネルの製造プロセスについて説明する。
まず透明基板を用意し、上下の基板とする。上基板1には、例えば金属クロムをスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て遮光膜を形成する。なおこの遮光膜は、Cr(クロム)、Ni(ニッケル)、Al(アルミニウム)などの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。次に、カラーフィルタ4となる色材層を染色法、顔料分散法、印刷法などの周知の方法を用いて形成する。
【0038】
一方、下基板2上には下地絶縁膜を形成し、その上にアモルファスのシリコン層を積層する。このアモルファスシリコン層に対して、例えばレーザアニール処理等の加熱処理を施すことにより、アモルファスシリコン層を再結晶させ、例えば膜厚30〜100nm程度の結晶性のポリシリコン層を形成する。次にこのポリシリコン層を半導体層7のパターンとなるようにパターニングし、その上に例えば膜厚30〜150nm程度のゲート絶縁膜となる絶縁薄膜を形成する。その後、表示領域のうち、TFTと蓄積容量部との接続部および蓄積容量部の下部電極となるべき領域以外の領域をポリイミド等のレジストでマスクした後、例えばドナーとしてのPH3/H2イオンを絶縁薄膜を介してポリシリコン層にドーピングする。次に上記レジストを剥離した後、絶縁薄膜上に走査線および容量線を形成する。この走査線等の形成は、タンタルまたはAl等の金属をスパッタまたは真空蒸着した後、当該走査線等のレジストパターンを形成し、レジストパターンをマスクとしたエッチングを行い、レジストパターンを剥離することにより行う。そして、当該走査線および容量線の形成後、蓄積容量部を覆うレジストパターンを形成した後、イオンを注入する。以上の工程により、TFTのソース領域およびドレイン領域が形成される。
【0039】
さらに絶縁薄膜を積層し、その後、ソースコンタクトホールおよびドレインコンタクトホールとなる位置を開口し、その後、アルミニウム等の金属をスパッタまたは蒸着し、データ線およびドレイン電極の形状をなすレジストパターンを形成し、これをマスクとしてエッチングすることにより、データ線とドレイン電極とを形成する。さらに平坦化膜を塗布した後、膜厚約50〜200nm程度のITO等の透明導電性薄膜を形成し、これをパターニングして画素電極を形成する。以上の工程により、本実施の形態の下基板2が完成する。
【0040】
上述した各工程によって用意された上下基板1、2上にそれぞれ凸部11、12を形成する。これには、各基板上にアクリル樹脂膜を形成した後、フォトレジストを形成し、マスク露光、現像、エッチング、レジスト剥離を行うことにより、所定領域に所望の高さ寸法を有する凸部11、12を配設することができる。アクリル樹脂膜が感光性を有する場合には、フォトレジストを用いることなく、アクリル樹脂膜に対して直接、マスク露光、現像を行えば良い。下基板2に設けられた凸部12はそのまま柱状スペーサ22とされるが、上基板1に設けられた凸部11の表面には、真空蒸着法、スパッタ法等の各種製膜技術によって導電層20を形成して基板間導通部21とすることができる。図1に示した本実施の形態は、導電層20と共通電極5とが一体に形成されたものであるが、このような構成は、基板表面をマスクすることなく全面に導電層20を形成することにより得られる。このようにすると導電層20と共通電極5とを一工程にて形成することができ、工程の簡略化に伴って製造コストを低減できる。共通電極5と導電層20とを別個に形成する際には、凸部11以外の基板表面に感光性樹脂材料を塗布するなどしてマスキングし、導電層20の形成後にマスク材を除去すればよい。いずれの方法によっても導電層20は薄膜製造技術によって正確な膜厚で凸部11表面に形成することができる。
【0041】
たとえば図1ないし図3に示した本実施態様の液晶パネル100において、基板間導通部21を遮光膜上に、柱状スペーサ22を液晶パネル100の各画素の境界領域となるTFTのデータ線7の配設領域上に、それぞれ形成してセルギャップを3.5μmに設定する場合には、基板間導通部21と柱状スペーサ22のそれぞれの高さは以下のように設定することができる。下基板2の平坦性が非常に良く、配線領域上と画素領域上との間において段差が生じていない場合には、セルギャップ(=3.5μm)は柱状スペーサ22の高さR2と等しい。下基板2の下地絶縁膜6と絶縁薄膜8と平坦化膜9と電極10のそれぞれの膜厚の合計値Δ22(=3μm)と上基板1上のカラーフィルタ4と共通電極5の膜厚との和Δ21をセルギャップに加算した値、すなわちR=R2+Δ21+Δ22とし、R=7.5μmを基板間距離とする。基板間導通部21の高さR1は、基板間距離Rから下基板2上の膜厚Δ22を減じた値、すなわちR−Δ22=R1とし、R1=4.5μmを基板間導通部21の高さR1とする。基板間導通部21の凸部11の高さは、カラーフィルタ4上の共通電極5の膜厚0.2μmを減じた値4.3μmとなる。基板間導通部21と柱状スペーサ22の形成位置とその高さとは、フォトリソグラフィー技術を利用することにより所望に変化させることができるのみならず、通常の液晶パネルの製造プロセスを若干変更するのみで充分に形成可能である。
【0042】
なお基板上に凸部を直接形成する場合には、基板の成形時に一体成形してもよく、これにより製造工程の簡略化を図ることができる。凸部をシリコン酸化膜やシリコン窒化膜等の無機材料から構成する場合には、半導体製造工程に一般に用いられる製膜技術等を利用することにより、容易かつ正確に所望膜厚のものを所望形状で製造可能である。さらに、必要に応じて凸部は複数の膜材料を積層して構成してもよい。
【0043】
上述のように基板間導通部21と柱状スペーサ22とがそれぞれ形成された上基板1と下基板2とを対向させて配置し、シール材により貼り合わせ、空パネルを作製する。次いで、液晶を空パネル内に封入すれば、本実施の形態の液晶装置が作製される。
【0044】
[第2の実施形態の液晶装置の構成]
以下、本発明の第2の実施形態を図4を参照して説明する。図4に示した液晶装置が第1図ないし第3図に示した液晶装置と異なるところは、基板間導通部21を下基板2に、柱状スペーサ22を上基板1に、それぞれ設けたところである。上述したように基板間導通部21と柱状スペーサ12の高さはR=R1+Δ11+Δ12=R2+Δ21+Δ22を満たすものである。従って、図1ないし図3に示した第1の実施の形態と全く同様にR、Δ11、Δ12、Δ21、Δ22の各値を設定した場合には、R1=4.3μm、R2=3.5μmとなる。このように基板間導通部21と柱状スペーサ22との配置関係が逆転した場合においても、本発明の効果は全く変わらず、全面にわたって厳密にセルギャップが制御され、上下基板間での電気的接続が安定的に維持された液晶装置とすることができる。
【0045】
図5は本発明の第3の実施の形態を示したものであって、液晶装置の全体構成を示す概略平面図である。本実施の形態は、液晶層3を封止するシール部40の内部に基板間導通部21を配設した構成に特徴があり、液晶装置100の表示領域をなす矩形の各辺に複数個の基板間導通部21を設けたものである。この例にあっては、各辺に2個づつの基板間導通部21が設けられており、各基板間導通部21で上下基板間の電気的接続が行われると共に、配線がなされて実装領域50の端子類(図示せず)に接続されている。このような構成とすることにより、基板間導通部21はシール部40の配設スペース内に収容されることとなり、その配設個数を増加させても液晶装置100の額縁部を増大することがない。よって、例えばパッシブマトリクス方式の液晶装置であれば、液晶パネル100の画素数が増加しても、基板間導通部21の配設個数を増加させることが可能であるので、電圧の印加に対して遅延のない表示が可能となる。
【0046】
また、このような構成によれば、シール部40によって基板間導通部21と電極との圧着度を向上させ、その機械的強度を増すのみならず圧着状態の変化による基板間導通部21の抵抗値の変化を低減することができる。これによって基板間でより一層と信頼性の高い電気的導通を保持することができる。さらに導電層20はシール部40に保護され、直接外気に曝されることがなくなるので、酸化等による導電層20の抵抗値の上昇等を防止することができ、より耐候性の良好な液晶装置とすることができる。
【0047】
また、基板間導通部21はセルギャップを保持するためのスペーサとしても機能するものである。シール領域は、電極層や半導体層等の膜構成が他の領域と異なり段差が生じるが、この領域における段差の高さを緩和するように、その高さを調整したスペーサとしての基板間導通部21を設けることにより、全面にわたってセルギャップが厳密に調整された液晶装置とすることができる。
【0048】
本発明の液晶装置においては、基板間導通部21と柱状スペーサ22との構成が特徴的なものであるが、本発明は上記実施の形態に限定されるものではない。たとえば上記実施の形態においてはTFTをスイッチング素子としたアクティブマトリクスタイプの半透過反射型の液晶装置100を主として例示したが、その他、薄膜ダイオード(TFD)をスイッチング素子としたアクティブマトリクス方式の液晶装置、あるいはパッシブマトリクス方式の液晶装置に適用することも可能である。
【0049】
図6は本発明の構成をパッシブマトリクス方式に適用した一実施の形態を示したものである。図6の液晶装置101においては、各画素に電圧を印加するための電極5、10がそれぞれストライプ状に形成されており、上下基板1,2の電極5、10の交点で各画素の駆動が行われるようになっている。上基板1の電極5は、液晶装置101の長辺方向に沿って配線されており、下基板2の電極10は液晶装置101の短辺方向に沿って配線されている。また、下基板2上のシール部40に対応する領域には、上基板1の電極5に信号を与えるための引き廻し配線5aが形成されている。また、下基板2上には、下基板2の電極10に信号を与えるための引き廻し配線(図示せず)も形成されている。そして、基板間導通部21は、シール部40に対応する領域内の各電極5と各引き廻し配線5aとの交点に配設されており、これによって上下基板間の電気的接続が行われる。本発明の構成によれば、基板間導通部21の占有面積が小さいので、その配設個数を増加させることができる。また基板間導通部21と柱状スペーサ22の配設によって液晶の全領域でのセルギャップを均一に保持することができる。
【0050】
[電子機器]
以下、本発明の液晶装置を備えた電子機器の具体例について説明する。
図7は、携帯電話の一例を示した斜視図である。図7において、符号500は携帯電話本体を示し、符号501は上記の液晶装置を用いた液晶表示部を示している。
図8は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図8において、符号600は情報処理装置、符号601はキーボードなどの入力部、符号603は情報処理装置本体、符号602は上記の液晶装置を用いた液晶表示部を示している。
図9は、腕時計型電子機器の一例を示した斜視図である。図9において、符号700は時計本体を示し、符号701は上記の液晶装置を用いた液晶表示部を示している。
図7から図9に示す電子機器は、上記の液晶装置を用いた液晶表示部を備えたものであるので、表示品位の高い電子機器を実現することができる。
【0051】
【発明の効果】
以上、詳細に説明したように、本発明の液晶装置によれば、基板間を所定の距離に保持する凸部を基板のそれぞれに設け、一方の基板の凸部に導電層を被覆して基板間導通部とすると共に、他方の凸部は柱状スペーサとしたので、液晶パネル中でのスペーサの偏在を防止するとともに、基板間で安定した電気的導通の保持が可能となり、表示特性の良好な液晶装置とすることができる。
また基板間導通部と柱状スペーサとの高さを異ならしめて、各基板上の積層膜の凹凸に対応できるようにしたので、全面にわたって厳密にセルギャップが制御された液晶装置を得ることができる。
さらにスペーサとして機能する基板間導通部をシール部内に収容することにより、その配設個数を増加させることができ、応答速度の遅延のない良好な表示特性を有する狭額縁の液晶装置とすることができる。
また、この構成によればシール部によって基板間導通部が保護されるので、導電層が外気に曝されることがなくなり、耐候性の良好な液晶装置とすることができる。
また本発明の製造方法によれば、基板間導通部と柱状スペーサとなる各基板の凸部をフォトリソグラフィーにより形成するものであるので、所望の基板間導通部と柱状スペーサとを正確に形成することができるばかりでなく、通常の製造工程の若干の変更により高品質な液晶装置を安価にて提供できる。
【図面の簡単な説明】
【図1】本発明の一実施形態の液晶装置の概略断面図である。
【図2】同、液晶装置のTFTアレイ基板における画素の概略模式平面図である。
【図3】図2のA−A’線に沿う概略断面図である。
【図4】本発明の第2の実施形態の液晶装置の概略断面図である。
【図5】本発明の第3の実施形態の液晶装置の概略平面図である。
【図6】本発明の第4の実施形態の液晶装置の概略平面図である。
【図7】本発明の液晶装置を用いた電子機器の一例を示す斜視図である。
【図8】本発明の液晶装置を用いた電子機器の他の例を示す斜視図である。
【図9】本発明の液晶装置を用いた電子機器のさらに他の例を示す斜視図である。
【図10】従来の液晶装置の概略平面図である。
【符号の説明】
1 上基板
2 下基板
3 液晶層
5 電極
10 画素電極
11 凸部
12 凸部
20 導電層
21 基板間導通部
22 柱状スペーサ
40 シール材
Claims (12)
- 互いに対向する一対の基板間に液晶を挟持してなる液晶装置であって、
前記一対の基板を構成する各基板の内面に、基板間を所定の距離に保持する凸部と、導電部とがそれぞれ設けられ、前記一対の基板のうちの一方の基板に設けられた凸部は柱状スペーサとされ、前記一対の基板のうちの他方の基板に設けられた凸部は柱状スペーサの表面が導電層で被覆されてなる基板間導通部とされ、前記各基板の導電部同士が前記基板間導通部を介して電気的に接続されたことを特徴とする液晶装置。 - 前記柱状スペーサと前記基板間導通部とは、それぞれの基板の互いに異なる領域に各々設けられることを特徴とする請求項1記載の液晶装置。
- 前記柱状スペーサの高さと、前記基板間導通部の高さとが、異なることを特徴とする請求項2記載の液晶装置。
- 前記一方の基板の柱状スペーサの高さと当該柱状スペーサが配置される領域における前記一方の基板上の積層膜の膜厚および前記他方の基板上の積層膜の膜厚との和と、前記他方の基板の基板間導通部の高さと当該基板間導通部が配置される領域における前記他方の基板上の積層膜の膜厚および前記一方の基板上の積層膜の膜厚との和とが等しいことを特徴とする請求項3記載の液晶装置。
- 前記基板間導通部は、各基板における画像表示領域外の周辺部に設けられたことを特徴とする請求項1ないし請求項4のいずれか一項に記載の液晶装置。
- 前記基板間導通部が液晶を封止するシール部の内部に設けられたことを特徴とする請求項1ないし請求項4のいずれか一項に記載の液晶装置。
- 前記柱状スペーサが樹脂材料からなることを特徴とする請求項1ないし請求項6のいずれか一項に記載の液晶装置。
- 前記基板間導通部の導電層が金属層からなることを特徴とする請求項1ないし7のいずれか一項に記載の液晶装置。
- 前記基板間導通部の導電層が透明導電性膜からなることを特徴とする請求項1ないし7のいずれか一項に記載の液晶装置。
- 互いに対向する一対の基板間に液晶層を挟持してなる液晶装置の製造方法であって、
前記一対の基板のそれぞれに柱状スペーサをフォトリソグラフィーにより形成する工程と、
前記一対の基板のうちの一方の基板に設けられた柱状スペーサを、基板間を所定の距離に保持する凸部とするとともに、前記一対の基板のうちの他方の基板に設けられた柱状スペーサに導電層を被覆して基板間導通部をなす凸部を形成する工程とを有することを特徴とする液晶装置の製造方法。 - 請求項10記載の液晶装置の製造方法であって、一対の基板のそれぞれを特定領域と非特定領域とに区画するとともに、一方の基板の特定領域内と、他方の基板の非特定領域内とに、それぞれ凸部をフォトリソグラフィーにより形成する工程を有することを特徴とする液晶装置の製造方法。
- 請求項1ないし請求項9のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002254055A JP2004093844A (ja) | 2002-08-30 | 2002-08-30 | 液晶装置、液晶装置の製造方法、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002254055A JP2004093844A (ja) | 2002-08-30 | 2002-08-30 | 液晶装置、液晶装置の製造方法、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004093844A true JP2004093844A (ja) | 2004-03-25 |
Family
ID=32059894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002254055A Pending JP2004093844A (ja) | 2002-08-30 | 2002-08-30 | 液晶装置、液晶装置の製造方法、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004093844A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006323141A (ja) * | 2005-05-19 | 2006-11-30 | Citizen Watch Co Ltd | 液晶パネル及びその製造方法 |
JP2007199436A (ja) * | 2006-01-27 | 2007-08-09 | Sony Corp | 液晶表示装置 |
JP2011081226A (ja) * | 2009-10-08 | 2011-04-21 | Sony Corp | 液晶表示装置および電子機器 |
JP2012128408A (ja) * | 2010-11-24 | 2012-07-05 | Semiconductor Energy Lab Co Ltd | 液晶シャッタ眼鏡 |
JP2017156718A (ja) * | 2016-03-04 | 2017-09-07 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2002
- 2002-08-30 JP JP2002254055A patent/JP2004093844A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006323141A (ja) * | 2005-05-19 | 2006-11-30 | Citizen Watch Co Ltd | 液晶パネル及びその製造方法 |
JP4723283B2 (ja) * | 2005-05-19 | 2011-07-13 | シチズンホールディングス株式会社 | 液晶パネルの製造方法 |
JP2007199436A (ja) * | 2006-01-27 | 2007-08-09 | Sony Corp | 液晶表示装置 |
JP2011081226A (ja) * | 2009-10-08 | 2011-04-21 | Sony Corp | 液晶表示装置および電子機器 |
JP2012128408A (ja) * | 2010-11-24 | 2012-07-05 | Semiconductor Energy Lab Co Ltd | 液晶シャッタ眼鏡 |
JP2016128926A (ja) * | 2010-11-24 | 2016-07-14 | 株式会社半導体エネルギー研究所 | 液晶シャッタ眼鏡 |
US9488882B2 (en) | 2010-11-24 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal shutter glasses |
JP2017156718A (ja) * | 2016-03-04 | 2017-09-07 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7710530B2 (en) | Color filter substrate and display apparatus using the same | |
JP3768367B2 (ja) | 液晶表示装置 | |
US8421973B2 (en) | Liquid crystal display device | |
US6208394B1 (en) | LCD device and method for fabricating the same having color filters and a resinous insulating black matrix on opposite sides of a counter electrode on the same substrate | |
KR100795854B1 (ko) | 액정표시 소자 | |
JP5239924B2 (ja) | 液晶表示装置及びそれを用いた電子機器 | |
WO2015027609A1 (zh) | 阵列基板及其制备方法和显示装置 | |
US20030199114A1 (en) | Electro-optical device, method for fabricating the same, and electronic apparatus | |
JP2004252047A (ja) | 半透過型表示装置 | |
US20060114380A1 (en) | Liquid crystal display device, manufacturing method of liquid crystal display device, and electronic apparatus | |
KR100677015B1 (ko) | 액정 표시 장치, 액정 표시 장치의 제조 방법, 및 전자기기 | |
JP4092894B2 (ja) | 液晶セルおよびその集合体 | |
JP2004093844A (ja) | 液晶装置、液晶装置の製造方法、電子機器 | |
US20080149933A1 (en) | Display panel | |
JP2007192969A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP4135344B2 (ja) | 液晶表示素子 | |
JP5121488B2 (ja) | 液晶装置及び電子機器 | |
JP2007155871A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2002350869A (ja) | 液晶表示素子 | |
JP4449336B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器並びに電気光学装置の製造方法 | |
JP2006350168A (ja) | 液晶装置及びその製造方法、並びに電子機器 | |
JP2004271590A (ja) | 液晶表示素子 | |
JP2004093843A (ja) | 液晶装置、液晶装置の製造方法、電子機器 | |
JP2007147697A (ja) | 電気光学装置および電子機器 | |
JP2003248229A (ja) | 液晶セルおよび液晶セル集合体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050823 |
|
A521 | Written amendment |
Effective date: 20050824 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Effective date: 20080417 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20080924 Free format text: JAPANESE INTERMEDIATE CODE: A02 |