JP2004093777A

JP2004093777A - Light emission driving circuit and display device, and driving control method for the same

Info

Publication number: JP2004093777A
Application number: JP2002253448A
Authority: JP
Inventors: Hiroyasu Yamada; 山田　裕康
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2004-03-25
Anticipated expiration: 2022-08-30
Also published as: JP3915907B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device provided with a low-cost display panel which can be made finer by providing a light emission driving circuit capable of realizing good light emission characteristics while applying an already established low-cost manufacturing technique and a driving control method for the same. <P>SOLUTION: The light emission driving circuit is provided with thin-film transistors (TFTs) Tr1 and Tr2 which perform the control to pass writing current having a prescribed current value to a TFT Tr3, TFTs Tr4 and Tr5 which perform the control to pass the carrier current having the current value of the prescribed number of times of the writing current according to the flow of the writing current, a capacitor which is annexed to the TFT Tr3 and accumulates the charges meeting the writing current, the TFT Tr3 which performs the control to supply the driving current having the current value equal to the current value of the writing current to light emitting elements in accordance with the charges accumulated in the capacitor. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、発光駆動回路及び表示装置並びにその駆動制御方法に関し、特に、画像信号に応じた電流を供給することにより所定の輝度階調で発光する光学要素（発光素子）を、複数配列してなる表示パネル（画素アレイ）に適用可能な発光駆動回路、及び、該表示パネルを備えた表示装置並びにその駆動制御方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（表示素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、近年普及が著しい液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置の場合のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
ここで、上述した各種の発光素子を備えたディスプレイにおいては、発光素子の動作（発光状態）を制御するための駆動制御機構や制御方法が種々提案されている。例えば、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光制御するための複数のスイッチング手段からなる駆動回路（以下、便宜的に、「画素駆動回路」と記す）を備えたものが知られている。
【０００５】
以下に、上述した各種の発光素子のうち、近年、実用化に向けて研究開発が盛んに行われている有機化合物を発光材料とする有機ＥＬ素子を備えたディスプレイの表示画素に適用される画素駆動回路の回路構成について、図面を参照して説明する。
図１１は、有機ＥＬ素子を備えた発光素子型ディスプレイにおける、従来技術の各表示画素の回路構成例を示す等価回路である。
【０００６】
従来技術における表示画素は、例えば、図１１に示すように、表示パネルにマトリクス状に配設された複数の選択ライン（走査ライン）ＳＬ及びデータライン（信号ライン）ＤＬの各交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ１１と、ゲート端子が接点Ｎ１１に、ソース端子が電源ラインＶＬに各々接続された薄膜トランジスタＴｒ１２とを備えた画素駆動回路ＤＰ１、及び、画素駆動回路ＤＰ１の薄膜トランジスタＴｒ１２のドレイン端子にアノード端子が接続され、カソード端子が接地電位に接続された有機ＥＬ素子ＯＥＬを有して構成されている。ここで、図１１において、Ｃ１１は、薄膜トランジスタＴｒ１２のゲート−ソース間に形成される寄生容量である。
【０００７】
すなわち、図１１に示した画素駆動回路ＤＰ１においては、薄膜トランジスタＴｒ１１及びＴｒ１２からなる２個のトランジスタ（スイッチング手段）をオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御するように構成されている。ここで、図１１において、薄膜トランジスタＴｒ１１はｎチャンネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）により構成され、薄膜トランジスタＴｒ１２はｐチャンネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）により構成されている。
【０００８】
画素駆動回路ＤＰ１において、図示を省略した走査ドライバにより、選択ラインＳＬにハイレベルの走査信号を印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ１１がオン動作して、図示を省略したデータドライバによりデータラインＤＬに印加された、表示データ（画像信号）に応じた信号電圧（階調電圧）が薄膜トランジスタＴｒ１１を介して、薄膜トランジスタＴｒ１２のゲート端子に印加される。これにより、薄膜トランジスタＴｒ１２が上記信号電圧に応じた導通状態でオン動作して、電源ラインＶＬから薄膜トランジスタＴｒ１２を介して所定の駆動電流が流れ、有機ＥＬ素子ＯＥＬが表示データに応じた輝度階調で発光する。
【０００９】
次いで、選択ラインＳＬにローレベルの走査信号を印加して表示画素を非選択状態に設定すると、薄膜トランジスタＴｒ１１がオフ動作することにより、データラインＤＬと画素駆動回路ＤＰ１とが電気的に遮断される。これにより、薄膜トランジスタＴｒ１２のゲート端子に印加された電圧が寄生容量Ｃ１１により保持されて、薄膜トランジスタＴｒ１２は、オン状態を維持することになり、電源ラインＶＬから薄膜トランジスタＴｒ１２を介して有機ＥＬ素子ＯＥＬに所定の駆動電流が流れて、発光動作が継続される。この発光動作は、次の表示データに応じた信号電流が各表示画素に書き込まれるまで、例えば、１フレーム期間継続されるように制御される。
このような駆動制御方法は、各表示画素（薄膜トランジスタＴｒ１２）に印加する電圧を調整することにより、有機ＥＬ素子に流す駆動電流を制御して、所定の輝度階調で発光動作させていることから、電圧駆動方式又は電圧印加方式と呼ばれている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述したような画素駆動回路を表示画素に備えた表示装置においては、以下に示すような問題を有していた。
すなわち、電圧印加方式を採用した画素駆動回路（図１１参照）においては、２個の薄膜トランジスタＴｒ１１及びＴｒ１２の素子特性（チャネル抵抗等）が、周囲の温度や使用時間に依存して変化した場合には、発光素子に供給される駆動電流に影響を与えるため、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することが困難になるという問題を有していた。
また、表示画質の高精細化を図るために、表示パネルを構成する各表示画素を微細化すると、画素駆動回路を構成する薄膜トランジスタＴｒ１１及びＴｒ１２の動作特性（ソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の表示特性にバラツキが生じて画質の劣化を招くという問題を有していた。
【００１１】
さらに、図１１に示した画素駆動回路においては、回路構成上、有機ＥＬ素子に駆動電流を供給する薄膜トランジスタＴｒ１２のソース端子に電源ラインＶＬが接続されているため、これらの薄膜トランジスタを良好に動作させるためには、ＰＭＯＳトランジスタを適用する必要がある。
ここで、一般に、既に製造技術が確立されたアモルファスシリコンを用いてＰＭＯＳトランジスタを形成した場合、十分な動作特性や機能を実現することができないため、画素駆動回路にＰＭＯＳトランジスタを混在させた構成を有する場合にあっては、ポリシリコンや単結晶シリコンの製造技術を用いなければならなかった。しかしながら、ポリシリコンや単結晶シリコンを用いた製造技術においては、アモルファスシリコンを用いた製造技術に比較して、製造プロセスが煩雑なうえ、製造コストも高価であるため、画素駆動回路を備えた表示装置等の製品コストの高騰を招くという問題を有していた。
【００１２】
そこで、本発明は、上述した種々の問題点に鑑み、発光素子を所望の輝度階調で発光動作させるディスプレイにおいて、既に確立された安価な製造技術を適用しつつ、良好な発光特性を実現することができる発光駆動回路を提供し、以て、高精細化が可能な安価な表示パネルを備えた表示装置並びにその駆動制御方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の発光駆動回路は、発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に伴う電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、前記第１の電流路及び第２の電流路に電気的に接続され、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する信号電流が流れる第３の電流路と、を備えたことを特徴としている。
【００１４】
請求項２記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴としている。
請求項３記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記発光駆動回路は、第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴としている。
【００１５】
請求項４記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記第１の書込制御手段は、前記第１の電流路及び前記第３の電流路間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第４の電流路を備えることを特徴としている。
請求項５記載の発光駆動回路は、請求項４記載の発光駆動回路において、前記第１の書込制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する電流制御手段を備えることを特徴としている。
【００１６】
請求項６記載の発光駆動回路は、請求項５記載の発光駆動回路において、前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、を備えることを特徴としている。
【００１７】
請求項７記載の発光駆動回路は、請求項６記載の発光駆動回路において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項８記載の発光駆動回路は、請求項１乃至７のいずれかに記載の発光駆動回路において、前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段及び前記第２の書込制御手段を構成するトランジスタのサイズに基づいて設定されることを特徴としている。
請求項９記載の発光駆動回路は、請求項６乃至８のいずれかに記載の発光駆動回路において、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
【００１８】
請求項１０記載の発光駆動回路は、請求項６乃至９のいずれかに記載の発光駆動回路において、前記電荷蓄積手段における前記容量素子は、少なくとも、前記第１のスイッチング素子と前記第１の電流路間に形成された寄生容量を含むことを特徴としている。
請求項１１記載の発光駆動回路は、請求項１乃至１０のいずれかに記載の発光駆動回路において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴としている。
請求項１２記載の発光駆動回路は、請求項１乃至１１のいずれかに記載の発光駆動回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
【００１９】
請求項１３記載の表示装置は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記各表示画素は、発光素子と、前記発光素子の発光動作を制御する画素駆動回路を備え、該画素駆動回路は、前記発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に応じた電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、を備え、前記表示パネルは、前記各表示画素を行単位で選択するための走査信号が印加される走査線と、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する信号電流が流れる信号線と、を備えることを特徴としている。
【００２０】
請求項１４記載の表示装置は、請求項１３記載の表示装置において、前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴としている。
請求項１５記載の表示装置は、請求項１３又は１４記載の表示装置において、前記表示装置は、少なくとも、前記走査線に前記走査信号を印加する走査駆動手段と、前記信号線に前記信号電流を流すための電流引き込み回路を有する信号駆動手段と、を備えることを特徴としている。
【００２１】
請求項１６記載の表示装置は、請求項１３乃至１５のいずれかに記載の表示装置において、前記画素駆動回路は、第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴としている。
請求項１７記載の表示装置は、請求項１３乃至１６のいずれかに記載の表示装置において、前記第１の書込制御手段は、前記第１の電流路及び前記信号線間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第３の電流路と、該第３の電流路に設けられ、前記第３の電流路に流れる電流を制御する電流制御手段と、を備えることを特徴としている。
【００２２】
請求項１８記載の表示装置は、請求項１３乃至１７のいずれかに記載の表示装置において、前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記第１の書込制御手段は、前記第１のスイッチング素子を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、を備えたことを特徴としている。
【００２３】
請求項１９記載の表示装置は、請求項１８記載の表示装置において、前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴としている。
請求項２０記載の表示装置は、請求項１９記載の表示装置において、前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段における前記第１のスイッチング素子及び前記第２の書込制御手段における前記第５のスイッチング素子を構成する薄膜トランジスタのサイズに基づいて設定され、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴としている。
請求項２１記載の表示装置は、請求項１３乃至２０のいずれかに記載の表示装置において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴としている。
【００２４】
請求項２２記載の表示装置の駆動制御方法は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、該各表示画素は発光素子を備え、各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、前記各表示画素の選択期間中に、前記発光素子に接続される第１の電流路に第１の書込電流を流すステップと、前記第１の書込電流に応じた所定の電荷を蓄積するステップと、前記第１の電流路に並列的に設けられる第２の電流路に、前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流すステップと、前記第１の電流路及び第２の電流路に電気的に接続される第３の電流路に、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する前記信号電流を流すステップと、前記各表示画素の非選択期間中に、前記蓄積された電荷に応じた駆動電流を前記発光素子に供給するステップと、を備えることを特徴としている。
請求項２３記載の表示装置の駆動制御方法は、請求項２２記載の表示装置の駆動制御方法において、前記表示装置の駆動制御方法における前記選択期間中においては、前記発光素子は非発光状態とされ、前記非選択期間中において、前記発光素子は発光状態とされることを特徴としている。
【００２５】
すなわち、本発明に係る発光駆動回路は、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する発光素子に対して、所望の輝度階調での発光動作を実行させるための電流を供給する駆動回路であって、第１の電流路に流す信号電流（第１の書込電流、駆動電流）の電流値を規定する第１のスイッチング素子及び容量素子を備えた発光制御手段と、第１のスイッチング素子の動作状態を制御して第１の書込電流（書込電流）を第１の電流路に流す制御を行う第２のスイッチング素子を備えた第１の書込制御手段と、第１の電流路に並列的に設けられた第２の電流路に第１の書込電流の所定数倍（ｋ倍；ｋは１以上の任意の数）の電流値を有する第２の書込電流（搬送電流）を流す制御を行う第４及び第５のスイッチング素子を備えた第２の書込制御手段と、第１及び第２の書込電流の合計となる電流値を有する信号電流（階調電流）が流れる第３の電流路（データライン）と第１の電流路との間に設けられた第４の電流路に第１の書込電流を流すことにより、第１の電流路に第１の書込電流を流す制御を行う第３のスイッチング素子を備えた電流制御手段と、を有し、書込動作期間（選択期間；第１の動作タイミング）においては、上記第１及び第３のスイッチング素子を介して、第１の電流路に第１の書込電流（書込電流）が流れ、第４及び第５のスイッチング素子を介して、第２の電流路に第２の書込電流（搬送電流）が流れるように制御されて、第１のスイッチング素子に付設された容量素子に第１の書込電流に応じた所定の電荷が蓄積されるとともに、発光素子は非発光状態に設定され、一方、書込動作期間後の発光動作期間（非選択期間；第２の動作タイミング）においては、容量素子に蓄積された電荷に基づいて第１のスイッチング素子により上記第１の書込電流と同等の駆動電流が流れ、発光素子に供給されるように制御されて、該発光素子が所定の輝度階調で発光動作するように構成されている。
【００２６】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を第１のスイッチング素子（単一の薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性（各薄膜トランジスタの動作特性）のバラツキの影響を大幅に抑制して長期間にわたり安定的に所望の発光特性を実現することができる。
【００２７】
また、本発明に係る発光駆動回路において、書込動作期間においては、発光素子を所望の輝度階調で発光動作させるために必要な電流（駆動電流＝書込電流）に対して、書込電流と搬送電流の合計となる大きな電流値（換言すれば、書込電流の所定数倍以上の電流値）を有する階調電流を、データラインを介して発光駆動回路に供給することができるので、微小な駆動電流を発光素子に供給して発光動作させる場合であっても、データラインの寄生容量を迅速に充電することができ、階調電流に対応する書込電流を発光駆動回路に短時間で良好に書き込む（電圧成分として保持する）ことができる。
【００２８】
さらに、本発明に係る発光駆動回路を構成する第１乃至第５のスイッチング素子は、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができ、また、上記書込電流と搬送電流の電流値の関係を設定する手法として、第１及び第５のスイッチング素子のトランジスタサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比が上述した所定数倍になるように構成することもできる。これにより、発光駆動回路を構成する全てのスイッチング素子を、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に書込電流と搬送電流の電流値を規定することができるとともに、動作特性が良好で安定した発光駆動回路を実現することができる。
【００２９】
また、本発明に係る表示装置及びその駆動制御方法は、上述したような発光駆動回路を画素駆動回路として適用し、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、画素駆動回路及び発光素子からなる表示画素をマトリクス状に配列してなる表示パネルを備えたディスプレイにおいて、上記表示パネルの所定の行に配列された表示画素群の選択期間（書込動作期間）中に、該各表示画素の発光素子を所望の輝度階調で発光動作させるための階調電流として、各発光素子に供給される駆動電流を規定する書込電流と、書込電流の所定数倍の電流値を有する搬送電流の電流値の合計となる大電流を、データラインを介して各表示画素に供給するとともに、各表示画素（容量素子）に上記書込電流に対応する電圧成分のみを保持させ、表示画素群の非選択期間（発光動作期間）中に、各表示画素に保持された電圧成分に応じた駆動電流を各発光素子に供給することにより、発光素子を所望の輝度階調で発光動作させるように構成されている。
【００３０】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができるとともに、書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を単一のスイッチング素子（薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性のバラツキを抑制して適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００３１】
また、本発明に係る表示装置及びその駆動制御方法において、選択期間においては、データドライバ（信号駆動手段）により表示データ（表示信号）に応じた書込電流と搬送電流の合計となる階調電流を、各データラインを介して表示画素（画素駆動回路）に供給することができるので、比較的下位の輝度階調で発光素子を発光動作させる場合や表示パネルの高精細化に伴って発光素子が微細化された場合のように駆動電流が微小電流となる場合、あるいは、各表示画素の選択期間が短く設定された場合であっても、データラインに大きな電流値を有する階調電流を供給して寄生容量を迅速に充電して、該階調電流に対応する書込電流を早期に安定化させて、該書込電流に基づく電圧成分を選択期間内に良好に書き込む（保持する）ことができる。
【００３２】
一方、非選択期間においては、各表示画素（画素駆動回路）に保持された書込電流に基づく上記電圧成分により、書込電流と同等の電流値を有する駆動電流を発光素子に供給することができるので、発光素子を表示データに応じた所望の輝度階調で良好に発光動作させることができる。したがって、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【００３３】
【発明の実施の形態】
以下、本発明に係る発光駆動回路及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜発光駆動回路＞
まず、本発明に係る発光駆動回路について説明する。ここでは、説明を簡明にするために、まず、本発明に係る発光駆動回路の一実施形態の構成を示し、次いで、本発明に係る発光駆動回路の基本となる構成及びその動作並びにその問題点について説明した後、本実施形態に係る発光駆動回路の動作及びその有効性について説明するものとする。
【００３４】
（発光駆動回路の一実施形態）
図１は、本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
図１（ａ）に示すように、一実施形態に係る発光駆動回路ＤＣＡは、例えば、相互に直交するように配設された選択ライン（走査ライン）ＳＬとデータラインＤＬとの交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子が電源ラインＶＬに、ドレイン端子が接点Ｎ１に各々接続された薄膜トランジスタ（第２のスイッチング素子）Ｔｒ１と、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータライン（第３の電流路）ＤＬ及び接点Ｎ２に各々接続された薄膜トランジスタ（第３のスイッチング素子）Ｔｒ２と、ゲート端子が接点Ｎ１に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ２に各々接続された薄膜トランジスタ（第１のスイッチング素子）Ｔｒ３と、接点Ｎ１及び接点Ｎ２間に接続されたコンデンサ（電荷蓄積手段、容量素子）Ｃｓと、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ３に各々接続された薄膜トランジスタ（第４のスイッチング素子）Ｔｒ４と、ゲート端子が接点Ｎ１（薄膜トランジスタＴｒ３のゲート端子）に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ３に各々接続された薄膜トランジスタ（第５のスイッチング素子）Ｔｒ５と、が設けられた構成を有している。
【００３５】
ここで、薄膜トランジスタＴｒ１乃至Ｔｒ５は、いずれもｎチャネル型のアモルファスシリコンにより構成されている。また、有機ＥＬ素子（発光素子）ＯＥＬは、上記発光駆動回路の接点Ｎ２にアノード端子が、接地電位にカソード端子が各々接続されている。
すなわち、上述したような構成を有する発光駆動回路ＤＣＡにおいて、薄膜トランジスタＴｒ３が設けられる電源ラインＶＬと接点Ｎ２間の電流路は、本発明に係る第１の電流路を構成し、該第１の電流路、薄膜トランジスタＴｒ３及びコンデンサＣｓを含む回路構成は、本発明に係る発光制御手段を構成する。また、上記薄膜トランジスタＴｒ１を含む回路構成は、本発明に係る第１の書込制御手段を構成する。また、薄膜トランジスタＴｒ２が設けられる接点Ｎ２とデータラインＤＬ間の電流路は、本発明に係る第４の電流路を構成し、該第４の電流路及び薄膜トランジスタＴｒ２を含む回路構成は、本発明に係る電流制御手段を構成する。さらに、薄膜トランジスタＴｒ４及びＴｒ５が設けられる電源ラインＶＬとデータラインＤＬ間の電流路は、本発明に係る第２の電流路を構成し、該第２の電流路及び薄膜トランジスタＴｒ４、Ｔｒ５を含む回路構成は、本発明に係る第２の書込制御手段を構成する。
【００３６】
そして、上述したような回路構成を有する発光駆動回路ＤＣＡにおいて、本実施形態においては特に、薄膜トランジスタＴｒ５のトランジスタサイズが、薄膜トランジスタＴｒ３に対して、任意の所定数倍の大きさになるように構成されている。具体的には、薄膜トランジスタＴｒ３を構成するチャネル領域の寸法比（チャネル長／チャネル幅；「Ｌ／Ｗ（Ｔｒ３）」と記す）に対して、薄膜トランジスタＴｒ５を構成するチャネル領域の寸法比（「Ｌ／Ｗ（Ｔｒ５）」と記す）が１以上の任意の所定数倍ｋ（ｋは１以上の任意の正の数）になるように設計されている。これにより、薄膜トランジスタＴｒ３及びＴｒ５のゲート端子に共通に接続される接点Ｎ１の電位により、次式（１）に示すように、薄膜トランジスタＴｒ３のソース−ドレイン間（すなわち、第１の電流路）に流れる電流（以下、便宜的に「書込電流」と記す；第１の書込電流）Ｉ１に対して、所定数倍ｋの大きな電流（以下、便宜的に「搬送電流」と記す；第２の書込電流）Ｉ２が薄膜トランジスタＴｒ５のソース−ドレイン間（すなわち、第２の電流路）に流れることになる。
Ｌ／Ｗ（Ｔｒ３）：Ｌ／Ｗ（Ｔｒ５）＝１：ｋ＝Ｉ１：Ｉ２
∴　Ｉ２＝ｋ×Ｉ１　　　　　　　　　　　　　・・・（１）
【００３７】
なお、本発明に係る発光駆動回路の他の実施形態は、図１（ｂ）に示すように、図１（ａ）に示した回路構成に、さらに薄膜トランジスタＴｒ１のゲート端子とソース端子（接点Ｎ１）間にコンデンサ（電荷蓄積手段）Ｃｐを付加した構成を有しているものであってもよい。ここで、コンデンサＣｐは、薄膜トランジスタＴｒ１のゲート−ソース間に形成される寄生容量であってもよい。この場合、薄膜トランジスタＴｒ１のゲート−ソース間に形成される寄生容量（コンデンサＣｐ）は、一般に、薄膜トランジスタの素子特性に影響を及ぼし、画素駆動回路の動作特性を劣化させるため、薄膜トランジスタＴｒ３に付設されるコンデンサＣｓに対して、無視できる程度に極力小さくなるように設計されている。
【００３８】
次いで、上述したような構成を有する発光駆動回路における駆動制御方法について説明する。ここでは、上述した実施形態に示した発光駆動回路の動作を説明するに先立って、該発光駆動回路の基本構成となるべき回路を示して、その動作の特徴について説明する。
（基本構成に係る回路）
図２は、本発明に係る発光駆動回路の基本構成を示す回路構成図であり、図３は、基本構成に係る回路における動作を示す概念図である。ここで、上述した実施形態に係る発光駆動回路と同等の構成については、同一の符号を付して、その説明を簡略化する。なお、ここで示す基本構成に係る回路は、単独でも発光駆動回路としての機能を有するものである。
【００３９】
本発明に係る発光駆動回路の基本回路ＤＣｘは、図２に示すように、上述した図１に示した回路構成のうち、第２の電流路及び薄膜トランジスタＴｒ４、Ｔｒ５を含む第２の書込制御手段を除外し、薄膜トランジスタＴｒ１、Ｔｒ２、Ｔｒ３及びコンデンサＣｓからなる発光制御手段及び第１の書込制御手段、電流制御手段のみを備えた構成を有している。
【００４０】
このような構成を有する基本回路ＤＣｘにおける発光素子（有機ＥＬ素子）の駆動制御動作は、基本回路ＤＣｘに発光素子の発光状態（輝度階調）に対応する所定の電流（書込電流）を書き込み、電圧成分として保持する書込動作期間（第１の動作タイミング、選択期間）と、該書込動作期間に保持された電圧成分に基づいて、上記発光状態に応じた駆動電流を発光素子に供給して、所定の輝度階調で発光動作させる発光動作期間（第２の動作タイミング、非選択期間）と、を設定することにより実行される。ここで、書込動作期間と発光動作期間は、相互に時間的に重ならないように設定される。
【００４１】
以下、具体的に説明する。
（基本回路の書込動作期間）
まず、書込動作期間においては、選択ラインＳＬに対して、例えば、ハイレベルの選択信号Ｖｓｅｌ（Ｖｓｌｈ）が印加されるとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖｓｃｌが印加される。また、このタイミングに同期して、発光素子を所定の輝度階調で発光動作させるために必要な所定の信号電流をデータラインＤＬに供給する。ここでは、信号電流として、負極性の階調電流（−Ｉｐｉｘ）を供給し、基本回路ＤＣｘ側からデータラインＤＬ方向に信号電流（Ｉｐｉｘ）が引き込まれるようにする。
【００４２】
これにより、図３（ａ）に示すように、基本回路ＤＣｘを構成する薄膜トランジスタＴｒ１及びＴｒ２がオン動作して、ローレベルの電源電圧Ｖｓｃｌが接点Ｎ１（すなわち、薄膜トランジスタＴｒ３のゲート端子及びコンデンサＣｓの一端）に印加されるとともに、データラインＤＬに負極性の階調電流（−Ｉｐｉｘ）が引き込まれる動作が行われることにより、薄膜トランジスタＴｒ２を介してローレベルの電源電圧Ｖｓｃｌよりも低電位の電圧レベルが接点Ｎ２（すなわち、薄膜トランジスタＴｒ３のソース端子及びコンデンサＣｓの他端）に印加される。
【００４３】
このように、接点Ｎ１及びＮ２間（薄膜トランジスタＴｒ３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ３がオン動作して、図３（ａ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２、薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に階調電流Ｉｐｉｘに対応した書込電流Ｉａが流れる。
このとき、コンデンサＣｓには、接点Ｎ１及びＮ２間（薄膜トランジスタのＴｒ３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖｓｃｌが印加され、さらに、書込電流Ｉａが薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されていることになるため、有機ＥＬ素子ＯＥＬには駆動電流が流れず、発光動作は行われない。
【００４４】
（基本回路の発光動作期間）
次いで、書込動作期間終了後の有機ＥＬ素子の発光動作期間においては、選択ラインＳＬに対して、ローレベルの選択信号Ｖｓｅｌ（Ｖｓｌｌ）が印加されるとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖｓｃｈが印加される。また、このタイミングに同期して、データラインＤＬにおける信号電流（書込電流Ｉａ）の引き込み動作を停止する。
【００４５】
これにより、図３（ｂ）に示すように、基本回路ＤＣｘを構成する薄膜トランジスタＴｒ１及びＴｒ２がオフ動作して、接点Ｎ１（すなわち、薄膜トランジスタＴｒ３のゲート端子及びコンデンサＣｓの一端）への電源電圧Ｖｓｃの印加が遮断されるとともに、薄膜トランジスタＴｒ２を介して接点Ｎ２からデータラインＤＬへ流れる書込電流Ｉａが遮断されるので、コンデンサＣｓは、上述した書込動作において蓄積された電荷を保持する。
【００４６】
このように、コンデンサＣｓが書込動作時の充電電圧を保持することにより、接点Ｎ１及びＮ２間（薄膜トランジスタのＴｒ３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖｓｃｈが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２）に印加される電位は、カソード端子の電位（接地電位）よりも高くなる。
【００４７】
したがって、図３（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に駆動電流Ｉｂが流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。ここで、コンデンサＣｓにより保持される電位差（充電電圧）は、薄膜トランジスタＴｒ３において階調電流（−Ｉｐｉｘ）に対応する書込電流Ｉａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる駆動電流Ｉｂは、上記書込電流Ｉａと同等の電流値（Ｉｂ≒Ｉａ）を有することになる。これにより、書込動作期間後の発光動作期間においては、書込動作期間に書き込まれた電圧成分に基づいて、薄膜トランジスタＴｒ３を介して、所定の発光状態（輝度階調）に対応する駆動電流Ｉｂが継続的に供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で継続的に発光する。
【００４８】
ここで、上述したような基本回路ＤＣｘを構成する各薄膜トランジスタＴｒ１〜Ｔｒ３については、全てｎチャネル型ＭＯＳトランジスタを適用することにより、上記駆動制御動作を良好に実行させることができるので、アモルファスシリコンを用いた単一型の薄膜トランジスタを、上記基本回路に良好に適用することができる。したがって、すでに確立された製造技術を適用して、動作特性の安定した回路構成を比較的安価に実現することができる。
【００４９】
また、上述したような基本回路ＤＣｘにおいては、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流（書込電流）を供給し、その電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流を制御することにより、所定の輝度階調で発光動作させる電流指定方式が適用され、さらに、所望の輝度階調に応じた信号電流の電流レベルを電圧レベルに変換する機能（すなわち、電流／電圧変換用トランジスタとしての機能）と、有機ＥＬ素子ＯＥＬに所定の電流値の駆動電流Ｉｂを供給する機能（すなわち、発光駆動用トランジスタとしての機能）を単一の薄膜トランジスタＴｒ３により実現しているので、基本回路ＤＣｘを構成する各薄膜トランジスタの動作特性（ソース−ドレイン間電流等）のバラツキの影響を受けることなく、長期間にわたり安定的に所望の発光特性を実現することができるという利点を有している。
【００５０】
ところで、上述したような基本回路ＤＣｘにより駆動制御される発光素子（有機ＥＬ素子や発光ダイオード等）は、基本回路ＤＣｘにより供給される駆動電流Ｉｂ（より詳しくは、データラインＤＬに供給される階調電流Ｉｐｉｘに対応する書込電流Ｉａ）の電流値に依存して発光動作時の輝度階調が制御されるので、例えば、最低階調で発光動作を行う場合等には、書込電流Ｉａ（すなわち、階調電流Ｉｐｉｘ）の電流値が最小となる微小な値に設定される。
この場合、基本回路ＤＣｘに階調電流Ｉｐｉｘを供給する（上述した駆動制御方法においては、基本回路ＤＣｘからデータラインＤＬ方向に階調電流Ｉｐｉｘを引き込む）ということは、所定の電流値を有する階調電流ＩｐｉｘによりデータラインＤＬに付加された寄生容量（配線容量）を充電することを意味するので、階調電流Ｉｐｉｘの電流値が小さくなるほど、上記データラインＤＬの充電に要する時間が長くなり、上記基本回路ＤＣｘにおける書込動作に要する時間が長くなる傾向があった。
【００５１】
一方、有機ＥＬ素子や発光ダイオード等の発光素子において、所定の輝度階調で発光動作させるために必要な電流値は、周知のように、発光素子の寸法に依存するので、例えば、上述したような基本回路ＤＣｘからなる発光駆動回路を備えた表示画素を複数個マトリクス状に配列して表示パネルを構成した場合においては、パネルサイズと解像度に応じて上記駆動電流Ｉｂの電流値が規定される。すなわち、走査線（選択ライン）数を増加させて解像度を向上させるほど、駆動電流（すなわち、階調電流）は小さな電流値でよいことになる。そのため、発光動作に必要な比較的小さな電流値からなる階調電流ＩｐｉｘをデータラインＤＬを介して供給する（引き込む）場合には、各表示画素（すなわち、発光駆動回路）への書込動作に要する時間が長くなり、表示パネルに画像情報を表示するために設定される所定の動作期間（走査期間又は選択期間）内に発光動作が可能な表示画素数（走査線数）に限界が生じ、表示パネルの解像度の向上に制約が生じるという問題があった。
【００５２】
そこで、本発明に係る発光駆動回路おいては、図１に示したように、第１の電流路に書込電流（第１の書込電流）を流す書込制御手段（第１の書込制御手段）と、該電流路に並列的に設けられた第２の電流路に、書込電流の所定数倍の搬送電流（第２の書込電流）を流す書込制御手段（第２の書込制御手段）を設け、発光駆動回路への書込動作時には、上記書込電流と搬送電流の合計となる比較的大きな電流値を有する信号電流を、上記階調電流として第３の電流路であるデータラインに供給するとともに、第４の電流路を介して書込電流を流すことにより、発光素子を非発光状態に維持しつつ、該書込電流に応じた電荷をコンデンサ（電荷蓄積手段）に蓄積し、発光動作時には、上記書込動作時に蓄積された電荷に基づく電圧に応じた電流値を有する駆動電流を発光素子に供給して、該発光素子を所定の輝度階調で発光動作させる発光状態に移行するように制御する。
【００５３】
図４は、本実施形態に係る発光駆動回路における駆動制御動作を示す概念図である。ここで、上述した基本回路と同等の動作については、その説明を簡略化する。
（発光駆動回路の書込動作期間）
図１（ａ）に示した本実施形態に係る発光駆動回路の書込動作期間においては、ハイレベルの選択信号（後述する表示装置においては、走査信号に相当する）Ｖｓｅｌが選択ラインＳＬに印加されることにより、図４（ａ）に示すように、薄膜トランジスタＴｒ１、Ｔｒ２及びＴｒ４がオン動作する。このとき、有機ＥＬ素子ＯＥＬの発光状態（輝度階調）に応じた負極性の階調電流（−Ｉｐｉｘ）がデータラインＤＬに供給されるとともに、ローレベルの電源電圧Ｖｓｃｌが電源ラインＶＬに印加される。
【００５４】
これにより、上述した基本回路ＤＣｘと同様に、接点Ｎ１に電源電圧Ｖｓｃｌが印加されるとともに、発光駆動回路ＤＣＡ側からデータラインＤＬ方向に階調電流Ｉｐｉｘが引き込まれるように流れることにより、各々、薄膜トランジスタＴｒ２及びＴｒ４を介して、薄膜トランジスタＴｒ３及びＴｒ５の各ソース端子（すなわち、接点Ｎ２及び接点Ｎ３）に、ローレベルの電源電圧Ｖｓｃｌよりも低電位の所定の電圧レベルが印加されて、薄膜トランジスタＴｒ３及びＴｒ５がオン動作する。
【００５５】
したがって、電源ラインＶＬから薄膜トランジスタＴｒ３、接点Ｎ２、薄膜トランジスタＴｒ２を介してデータラインＤＬ方向に、薄膜トランジスタＴｒ３のトランジスタサイズに応じた書込電流Ｉ１が引き込まれるように流れるとともに、電源ラインＶＬから薄膜トランジスタＴｒ５及びＴｒ４を介してデータラインＤＬ方向に、薄膜トランジスタＴｒ５のトランジスタサイズに応じた搬送電流Ｉ２が引き込まれるように流れる。ここで、データラインＤＬに供給される階調電流（−Ｉｐｉｘ）は、上記書込電流Ｉ１と搬送電流Ｉ２の合計値になるように設定されているので、上式（１）に基づいて、次式（２）に示すように、書込電流Ｉ１の所定数倍（ｋ倍）以上の電流値となるように設定される。
Ｉｐｉｘ＝Ｉ１＋Ｉ２＝（１＋ｋ）×Ｉ１　　　　　　・・・（２）
【００５６】
このような書込動作によれば、最低階調で発光動作を行う場合等のように、微小な電流値からなる階調電流を発光駆動回路ＤＣＡに供給して書き込みを行う際においても、上式（２）に示したように、薄膜トランジスタＴｒ３に流れる書込電流Ｉ１に比較して、大きな階調電流Ｉｐｉｘ（＝（１＋ｋ）×Ｉ１）をデータラインＤＬに流すことができるので、データラインＤＬに付加された寄生容量を迅速に充電することができる。これにより、発光駆動回路ＤＣＡに流れる書込電流を早期に安定化させて良好に書込動作を行うことができ、当該書込動作に要する時間を短縮することができる。
【００５７】
また、このとき、薄膜トランジスタＴｒ３のゲート電圧（接点Ｎ１の電位）は、薄膜トランジスタＴｒ３のドレイン−ソース間に書込電流Ｉ１を流すために必要な電圧値になり、このゲート電圧が薄膜トランジスタＴｒ３のゲート−ソース間に設けられたコンデンサ（寄生容量＋付加蓄積容量）Ｃｓに電圧成分として充電される。さらに、図１（ｂ）に示した発光駆動回路ＤＣＢにおいては、薄膜トランジスタＴｒ３のドレイン−ソース間に書込電流Ｉ１が流れて、ゲート電圧が保持された状態においては、薄膜トランジスタＴｒ１のゲート電圧（ハイレベルの選択信号Ｖｓｅｌ）とソース電圧（薄膜トランジスタＴｒ３のゲート電圧）間の電位差がコンデンサ（寄生容量）Ｃｐに電圧成分として充電される。なお、この書込動作状態においては、上述した基本回路ＤＣｘに示した場合と同様に、電源ラインＶＬに接地電位以下の電圧レベルを有する電源電圧Ｖｓｃｌが印加され、さらに、書込電流Ｉ１が薄膜トランジスタＴｒ２を介して、データラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬには逆バイアス電圧が印加されることになり、有機ＥＬ素子ＯＥＬは発光しない。
【００５８】
（発光駆動回路の発光動作期間）
次いで、書込動作期間終了後の発光動作期間においては、ローレベルの選択信号Ｖｓｅｌが選択ラインＳＬに印加されることにより、図４（ｂ）に示すように、薄膜トランジスタＴｒ１、Ｔｒ２及びＴｒ４がオフ動作する。このとき、ハイレベルの電源電圧Ｖｓｃｈが電源ラインＶＬに印加されるとともに、階調電流Ｉｐｉｘの引き込み動作が停止される。
【００５９】
これにより、接点Ｎ１及びＮ２への特定の電圧レベルの印加が遮断されて、コンデンサＣｓに充電された電圧がそのまま保持されることにより、薄膜トランジスタＴｒ３はオン状態を維持し、また、電源ラインＶＬには、接地電位よりも高い電圧レベル（ハイレベル）を有する電源電圧Ｖｓｃｈが印加されるので、有機ＥＬ素子ＯＥＬには順方向にバイアス電圧が印加されることになり、薄膜トランジスタＴｒ３を介して駆動電流Ｉ３が継続的に供給されて、該駆動電流Ｉ３に基づく所望の輝度階調で有機ＥＬ素子ＯＥＬが継続的に発光する。このとき、有機ＥＬ素子ＯＥＬに供給される駆動電流Ｉ３は、厳密には、上記書込動作において薄膜トランジスタＴｒ３を流れる書込電流Ｉ１から、薄膜トランジスタＴｒ１のゲート−ソース間に設けられたコンデンサ（寄生容量）Ｃｐに充電された電圧に対応する電流分を差し引いた電流値に設定される。
【００６０】
ここで、コンデンサＣｓとＣｐの関係について検討すると、上述したように、書込動作時において薄膜トランジスタＴｒ１のゲート−ソース間に付加されたコンデンサ（寄生容量）Ｃｐ、及び、薄膜トランジスタＴｒ３のゲート−ソース間に付加されたＣｓ（寄生容量＋付加蓄積容量）に充電された電荷は、電荷保存の法則により、発光動作時においても保持されることから、次式（３）に示す関係が得られる。

【００６１】
ここで、Ｖｇ１は書込動作時における接点Ｎ１の電位（薄膜トランジスタＴｒ３のゲート電圧）であり、Ｖｇ２は発光動作時における接点Ｎ１の電位である。また、Ｖｓｌｈは書込動作時におけるハイレベルの選択信号であり、Ｖｓｌｌは発光動作時におけるローレベルの選択信号である。Ｖｓ１は書込動作時における接点Ｎ２の電位（薄膜トランジスタＴｒ３のソース電圧）であり、Ｖｓ２は発光動作時における接点Ｎ２（有機ＥＬ素子のアノード端子）の電位である。
【００６２】
上式（３）により、書込動作時と発光動作時における薄膜トランジスタＴｒ３のゲート電圧の変化量ΔＶｇ（＝Ｖｇ１−Ｖｇ２）は、次式（４）のように表すことができる。
ΔＶｇ＝（Ｃｐ×ΔＶｓｅｌ＋Ｃｓ×ΔＶｓ）／（Ｃｓ＋Ｃｐ）　・・・（４）
ここで、ΔＶｓは薄膜トランジスタＴｒ３のソース電圧の変化量であって、ΔＶｓ＝Ｖｓ１−Ｖｓ２であり、ΔＶｓｅｌは選択信号の電圧変化であって、ΔＶｓｅｌ＝Ｖｓｌｈ−Ｖｓｌｌである。
【００６３】
上式（４）において、薄膜トランジスタＴｒ１のコンデンサ（寄生容量）Ｃｐを極力抑制するために、薄膜トランジスタＴｒ３のコンデンサＣｓに比較して十分小さい値になるように設定した場合（Ｃｓ≫Ｃｐ）には、次式（５）のように表すことができる。
ΔＶｇ≒（Ｃｓ×ΔＶｓ）／（Ｃｓ）＝ΔＶｓ　　　　・・・（５）
【００６４】
したがって、書込動作時と発光動作時における薄膜トランジスタＴｒ３のゲート電圧の変化量とソース電圧の変化量は略同等となるので、次式（６）に示すように、薄膜トランジスタＴｒ３のゲート−ソース間電圧Ｖｇｓも変化しないことになる。
ΔＶｇｓ＝ΔＶｇ−ΔＶｓ≒０　　　・・・（６）
このことから、書込動作時に薄膜トランジスタＴｒ３のゲート端子に印加された電圧（コンデンサＣｓに充電された電圧）が、発光動作時においてもそのまま印加されることになり、発光動作時に有機ＥＬ素子ＯＥＬに供給される駆動電流Ｉ３は、書込動作時に発光駆動回路ＤＣＡを流れる書込電流Ｉ１と同等になる。
【００６５】
このように、本実施形態に係る発光駆動回路ＤＣＡによれば、書込動作期間内に所望の輝度階調に応じた書込電流Ｉ１と、該書込電流Ｉ１の所定数倍の搬送電流Ｉ２の合計値からなる大きな電流値を有する階調電流Ｉｐｉｘを、データラインＤＬを介して引き込むように流して、データラインＤＬの配線容量を迅速に充電することにより、有機ＥＬ素子ＯＥＬを発光動作させるための発光制御トランジスタ（薄膜トランジスタＴｒ３）に付設されたコンデンサＣｓに、書込電流Ｉ１に基づく電荷を迅速かつ良好に蓄積することができ、また、発光動作期間に上記蓄積された電荷（充電電圧）に基づいて、書込電流Ｉ１と同等の電流値を有する駆動電流Ｉ３を有機ＥＬ素子ＯＥＬに良好に供給することができるので、表示データの書込速度を向上させて、表示応答特性の改善を図ることができる。また、本実施形態に係る発光駆動回路によれば、上述した基本回路と同等の作用効果を得ることもできる。
【００６６】
なお、上述した実施形態においては、発光駆動回路ＤＣＡ、ＤＣＢとして５個の薄膜トランジスタＴｒ１乃至Ｔｒ５を備えた回路構成を示して説明したが、本発明はこの実施形態に限定されるものではなく、電流指定方式を適用した発光駆動回路であって、発光素子への駆動電流の供給を制御する発光制御トランジスタを有し、書込動作期間（選択期間）において、所望の輝度階調に応じた書込電流を各制御トランジスタに付設されたコンデンサ（又は、寄生容量）に電圧成分として充電した後、発光動作期間（非選択期間）において、該充電電圧に応じて、上記発光制御トランジスタをオン動作させて書込電流と同等の駆動電流を供給して、発光素子を所定の輝度階調で発光させるものであれば、他の回路構成を有するものであってもよい。
【００６７】
＜表示装置＞
次に、上述した発光駆動回路を表示画素の画素駆動回路として適用し、該表示画素を複数マトリクス状に配列してなる表示パネルを備えた表示装置について、図面を参照して説明する。
図５は、本発明に係る表示装置の全体構成の一例を示す概略ブロック図であり、図６は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【００６８】
図５、図６に示すように、本実施形態に係る表示装置１００は、概略、相互に並行して配設された複数の走査ライン（走査線；上述した選択ラインに相当する）ＳＬ及び電源ライン（電源線）ＶＬと複数のデータライン（信号線）ＤＬとの各交点近傍に、上述した発光駆動回路と同等の回路構成を有する画素駆動回路ＤＣ及び有機ＥＬ素子（発光素子）ＯＥＬを備えた複数の表示画素がマトリクス状に配列された表示パネル１１０と、表示パネル１１０の選択ラインＳＬに接続され、各走査ラインＳＬに所定のタイミングで順次ハイレベルの走査信号（上述した選択信号に相当する）Ｖｓｅｌを印加することにより、行ごとの表示画素群を選択状態に制御する走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０のデータラインＤＬに接続され、データラインＤＬへの表示データに応じた信号電流（階調電流）の供給状態を制御するデータドライバ（信号駆動手段）１３０と、表示パネル１１０の走査ラインＳＬに並行して配設された電源ラインＶＬに接続され、各電源ラインＶＬに所定のタイミングで順次ハイレベル又はローレベルの電源電圧Ｖｓｃを印加することにより、表示画素群に表示データに応じた所定の信号電流（書込電流、駆動電流）を流す電源ドライバ１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の動作状態を制御する走査制御信号及びデータ制御信号、電源制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００の外部から供給される映像信号に基づいて、表示データを生成してデータドライバ１３０に供給するとともに、該表示データを表示パネル１１０に画像表示するためのタイミング信号（システムクロック等）を生成、又は、抽出してシステムコントローラ１５０に供給する表示信号生成回路１６０と、を備えて構成されている。
【００６９】
以下、上記各構成について具体的に説明する。
図７は、本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図であり、図８は、本実施形態に係るデータドライバに適用される電圧電流変換・階調電流引き込み回路の一例を示す回路構成図である。また、図９は、本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。さらに、図１０は、本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【００７０】
（表示パネル）
表示パネル１１０にマトリクス状に配列された表示画素は、図６に示すように、走査ドライバ１２０から走査ラインＳＬに印加される走査信号Ｖｓｅｌ、及び、信号ドライバ１３０からデータラインＤＬに供給される信号電流（階調電流Ｉｐｉｘ）、電源ドライバ１４０から電源ラインＶＬに印加される電源電圧Ｖｓｃに基づいて、上述した発光駆動回路ＤＣＡと同様に、表示画素への書込動作及び発光動作を制御する画素駆動回路ＤＣと、供給される駆動電流の電流値に応じて発光時の輝度階調が制御される有機ＥＬ素子ＯＥＬや発光ダイオード等の発光素子と、を有して構成されている。なお、本実施形態においては、発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示す。
ここで、画素駆動回路ＤＣは、上述した発光駆動回路と同様に、走査信号に基づいて選択状態又は非選択状態に設定され、選択状態において表示データに応じた階調電流を取り込んで電圧レベルとして保持し、非選択状態において保持した電圧レベルに応じた駆動電流を発光素子に流して、所定の輝度階調で継続的に発光させる機能を有している。
【００７１】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、各走査ラインＳＬにハイレベルの走査信号Ｖｓｅｌを順次印加することにより、各行ごとの表示画素を選択状態とし、データドライバ１３０により表示データに基づく大電流からなる負極性の階調電流（−Ｉｐｉｘ）をデータラインＤＬに供給して、各表示画素に所定の書込電流を書き込むように制御する。
【００７２】
走査ドライバ１２０Ａは、具体的には、図６に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各走査ラインＳＬごとに対応して複数段備え、システムコントローラから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト信号が、バッファを介して所定の電圧レベル（ハイレベル）を有する走査信号Ｖｓｅｌとして各走査ラインＳＬに印加される。
【００７３】
（データドライバ）
データドライバ１３０は、システムコントローラ１５０から供給されるデータ制御信号（出力イネーブル信号ＯＥ、データラッチ信号ＳＴＢ、サンプリングスタート信号ＳＴＲ、シフトクロック信号ＣＬＫ等）に基づいて、表示信号生成回路１６０から供給される表示データを所定のタイミングで取り込んで保持し、該表示データに対応する階調電圧を電流成分に変換して、階調電流（−Ｉｐｉｘ）として各データラインＤＬに供給する。
【００７４】
データドライバ１３０は、具体的には、図７に示すように、システムコントローラ１５０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲを順次シフトしつつシフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成回路１６０から供給される１行分の表示データＤ_０〜Ｄ_ｎ（デジタルデータ）を順次取り込むデータレジスタ回路１３２と、データラッチ信号ＳＴＢに基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ_０〜Ｄ_ｎを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調生成電圧Ｖ_０〜Ｖ_ｎに基づいて、上記保持された表示データＤ_０〜Ｄ_ｎを所定のアナログ信号電圧（階調電圧Ｖｐｉｘ）に変換するＤ／Ａコンバータ１３４と、アナログ信号電圧に変換された表示データに対応する階調電流（−Ｉｐｉｘ）を生成し、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいて、該階調電流（−Ｉｐｉｘ）を表示パネル１１０に配設された各データラインＤＬに供給する（本実施形態においては、負極性の階調電流（−Ｉｐｉｘ）を生成することにより、階調電流を引き込む）電圧電流変換・階調電流引き込み回路１３５と、を有して構成されている。
【００７５】
ここで、電圧電流変換・階調電流引き込み回路１３５に適用可能であって、各データラインＤＬごとに接続される回路構成としては、例えば、図８に示すように、反転入力端子（−）に、入力抵抗Ｒを介して逆極性の階調電圧（−Ｖｐｉｘ）が入力され、非反転入力端子（＋）に、入力抵抗Ｒを介して基準電圧（接地電位）が入力されるとともに、出力端子が帰還抵抗Ｒを介して反転入力端子（−）に接続されたオペアンプＯＰ１と、オペアンプＯＰ１の出力端子に出力抵抗Ｒを介して設けられた接点ＮＡの電位が、非反転入力端子（＋）に入力され、出力端子が反転入力端子（−）に接続されるとともに、出力抵抗Ｒを介してオペアンプＯＰ１の非反転入力端子（＋）に接続されたオペアンプＯＰ２と、接点ＮＡに、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいてオン／オフ動作し、データラインＤＬへの階調電流Ｉｐｉｘの供給状態を制御するスイッチング手段ＳＷと、を備えた構成を有している。
【００７６】
このような電圧電流変換・階調電流引き込み回路によれば、入力される負極性の階調電圧（−Ｖｐｉｘ）に対して、−Ｉｐｉｘ＝（−Ｖｐｉｘ）／Ｒからなる負極性の階調電流（−Ｉｐｉｘ）が生成され、出力イネーブル信号ＯＥに基づいて、データラインＤＬに供給される。
したがって、本実施形態に係るデータドライバ１３０によれば、表示データに応じた階調電圧から負極性の階調電流（−Ｉｐｉｘ）が変換、生成され、所定のタイミングでデータラインＤＬに供給されることにより、データラインＤＬ側からデータドライバ１３０側へ引き込む方向に、表示データに対応する階調電流Ｉｐｉｘが流れるように制御される。
【００７７】
（システムコントローラ）
システムコントローラ１５０は、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の各々に対して、動作状態を制御する走査制御信号及びデータ制御信号（上述した走査シフトスタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、シフトスタート信号ＳＴＲやシフトクロック信号ＣＬＫ、ラッチ信号ＳＴＢ、出力イネ−ブル信号ＯＥ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を出力することにより、各ドライバを所定のタイミングで動作させて走査信号Ｖｓｅｌ及び階調電流Ｉｐｉｘ、電源電圧Ｖｓｃを生成、出力させ、上述した発光駆動回路における駆動制御動作を連続的に実行させて、所定の映像信号に基づく画像情報を表示パネル１１０に表示させる制御を行う。
【００７８】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、上記走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインＶＬにローレベルの電源電圧Ｖｓｃｌ（例えば、接地電位以下の電圧レベル）を印加することにより、電源ラインＶＬから表示画素（画素駆動回路）を介してデータドライバ１３０方向に、表示データに基づく所定の書込電流を引き込み、一方、走査ドライバ１２０Ａにより各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインＶＬにハイレベルの電源電圧Ｖｓｃｈを印加することにより、電源ラインＶＬから表示画素（画素駆動回路）を介して有機ＥＬ素子ＯＥＬ方向に、表示データに基づいて書き込まれた書込電流と同等の駆動電流を流すように制御する。
【００７９】
電源ドライバ１４０は、図６に示すように、概略、上述した走査ドライバ１２０と同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬごとに対応して複数段備え、システムコントローラから供給される走査制御信号と同期する電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト出力が、バッファを介して所定の電圧レベル（走査ドライバ１２０による選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖｓｃｌ、Ｖｓｃｈとして各電源ラインＶＬに印加される。
【００８０】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分を表示データとしてデータドライバ１３０のデータレジスタ回路１３２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０、電源ドライバ１４０に対して供給する走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００８１】
このような構成を有する表示装置における駆動制御方法は、まず、図９に示すように、一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ラインＳＬに接続された表示画素群を選択して表示データに対応する階調電流を供給して、所定の書込電流を流し、信号電圧として保持する書込動作期間（表示画素の選択期間）Ｔｓｅと、該書込動作期間Ｔｓｅに書き込み、保持された信号電圧に基づいて、上記表示データに応じた駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（表示画素の非選択期間）Ｔｎｓｅと、を設定（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）し、各動作期間において、上述した発光駆動回路と略同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。
【００８２】
すなわち、表示画素への書込動作期間Ｔｓｅにおいては、図９に示すように、特定の行（ｉ行目）の表示画素群に対して、走査ドライバ１２０Ａ及び電源ドライバ１４０により走査ラインＳＬ及び電源ラインＶＬを所定の信号レベルに走査（ハイレベルの走査信号及びローレベルの電源電圧Ｖｓｃｌを印加）することにより、データドライバ１３０により各データラインＤＬに供給された大電流からなる負極性の階調電流（−Ｉｐｉｘ；Ｉｐｉｘ＝Ｉ１−Ｉ２）に対応して流れる小電流からなる書込電流Ｉ１（＝Ｉｐｉｘ−Ｉ２）を電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔｎｓｅにおいては、上記書込動作期間Ｔｓｅに保持された電圧成分に基づく駆動電流Ｉ３（≒Ｉ１）を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図９に示すように、一走査期間Ｔｓｃ内に、表示パネル１１０を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データに基づいて所望の画像情報が表示される。
【００８３】
したがって、本実施形態に係る表示装置及びその駆動制御方法によれば、発光素子の発光動作に要する駆動電流に対して、所定数倍以上の電流値を有する極めて大きな階調電流を各データラインに流すことにより、比較的下位の輝度階調で発光素子を発光動作させる場合や発光素子を微細化した場合のように、微小な駆動電流を発光素子に供給する場合、もしくは、各表示画素の書込動作期間（選択期間）を短く設定した場合であっても、大電流からなる階調電流によりデータラインに付加された寄生容量を短時間で充電して、所定の書込動作期間内に表示データを良好に書き込むことができる。これにより、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【００８４】
なお、本実施形態においては、表示パネル１１０の周辺に付設されるドライバとして、図５及び図６に示すように、走査ドライバ１２０Ａ、データドライバ１３０及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではなく、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図１０に示すように、走査ドライバ１２０Ｂに、走査信号の生成、出力タイミングに同期して電源電圧Ｖｓｃを供給する機能を有するように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化することができる。
【００８５】
【発明の効果】
以上説明したように、本発明に係る発光駆動回路によれば、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する発光素子に対して、所望の輝度階調での発光動作を実行させるための電流を供給する駆動回路において、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を第１のスイッチング素子（単一の薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性（各薄膜トランジスタの動作特性）のバラツキの影響を大幅に抑制して長期間にわたり安定的に所望の発光特性を実現することができる。
【００８６】
また、本発明に係る発光駆動回路によれば、書込動作期間においては、発光素子を所望の輝度階調で発光動作させるために必要な電流（駆動電流＝書込電流）に対して、書込電流と搬送電流の合計となる大きな電流値（換言すれば、書込電流の所定数倍以上の電流値）を有する階調電流を、データラインを介して発光駆動回路に供給することができるので、微小な駆動電流を発光素子に供給して発光動作させる場合であっても、データラインの寄生容量を迅速に充電することができ、階調電流に対応する書込電流を発光駆動回路に短時間で良好に書き込む（電圧成分として保持する）ことができる。
【００８７】
さらに、本発明に係る発光駆動回路を構成する第１乃至第５のスイッチング素子は、全てｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができ、また、上記書込電流と搬送電流の電流値の関係を設定する手法として、第１及び第５のスイッチング素子のトランジスタサイズ（トランジスタのチャネル幅に対するチャネル長の比）の比が上述した所定数倍になるように構成することもできる。これにより、発光駆動回路を構成する全てのスイッチング素子を、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成することができるので、すでに確立された製造技術を適用して、簡易かつ比較的安価に書込電流と搬送電流の電流値を規定することができるとともに、動作特性が良好で安定した発光駆動回路を実現することができる。
【００８８】
また、本発明に係る表示装置及びその駆動制御方法によれば、上述したような発光駆動回路を画素駆動回路として適用し、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、画素駆動回路及び発光素子からなる表示画素をマトリクス状に配列してなる表示パネルを備えたディスプレイにおいて、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができるとともに、書込電流の電流レベルを電圧レベルに変換する機能と、発光素子に所定の電流値の駆動電流を供給する機能を単一のスイッチング素子（薄膜トランジスタ）のみを用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性のバラツキを抑制して適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００８９】
また、本発明に係る表示装置及びその駆動制御方法によれば、選択期間においては、データドライバ（信号駆動手段）により表示データ（表示信号）に応じた書込電流と搬送電流の合計となる階調電流を、各データラインを介して表示画素（画素駆動回路）に供給することができるので、比較的下位の輝度階調で発光素子を発光動作させる場合や表示パネルの高精細化に伴って発光素子が微細化された場合のように駆動電流が微小電流となる場合、あるいは、各表示画素の選択期間が短く設定された場合であっても、データラインに大きな電流値を有する階調電流を供給して寄生容量を迅速に充電して、該階調電流に対応する書込電流を早期に安定化させて、該書込電流に基づく電圧成分を選択期間内に良好に書き込む（保持する）ことができる。
【００９０】
一方、非選択期間においては、各表示画素（画素駆動回路）に保持された書込電流に基づく上記電圧成分により、書込電流と同等の電流値を有する駆動電流を発光素子に供給することができるので、発光素子を表示データに応じた所望の輝度階調で良好に発光動作させることができる。したがって、表示パネルの高精細化に伴う表示画素数（走査線数）の増加により、発光素子が微細化され、選択期間が短く設定された場合であっても、良好に表示データの書込動作及び発光動作を実行することができるので、高精細化された表示パネルを備えつつ、表示画質が良好な表示装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
【図２】本発明に係る発光駆動回路の基本構成を示す回路構成図である。
【図３】基本構成に係る発光駆動回路における動作を示す概念図である。
【図４】本実施形態に係る発光駆動回路における駆動制御動作を示す概念図である。
【図５】本発明に係る表示装置の全体構成の一例を示す概略ブロック図である。
【図６】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図７】本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図である。
【図８】本実施形態に係るデータドライバに適用される電圧電流変換・階調電流引き込み回路の一例を示す回路構成図である。
【図９】本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。
【図１０】本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【図１１】有機ＥＬ素子を備えた発光素子型ディスプレイにおける、従来技術の各表示画素の回路構成例を示す等価回路である。
【符号の説明】
ＤＣＡ　　　発光駆動回路
ＤＣｘ　　　基本回路
ＤＣ　　　　画素駆動回路
ＳＬ　　　　走査ライン
ＤＬ　　　　データライン
ＶＬ　　　　電源ライン
Ｔｒ１〜Ｔｒ５　　　薄膜トランジスタ
Ｃｓ　　　　コンデンサ
ＯＥＬ　　　有機ＥＬ素子
１００　　　表示装置
１１０　　　表示パネル
１２０Ａ　　走査ドライバ
１３０　　　データドライバ
１４０　　　電源ドライバ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a light emitting drive circuit, a display device, and a drive control method thereof, and more particularly, to a method in which a plurality of optical elements (light emitting elements) that emit light at a predetermined luminance gradation by supplying a current corresponding to an image signal are arranged. The present invention relates to a light emission drive circuit applicable to a display panel (pixel array), a display device including the display panel, and a drive control method thereof.
[0002]
[Prior art]
In recent years, as monitors and displays for personal computers and video equipment, display devices and display devices that replace cathode ray tubes (CRTs) such as liquid crystal display devices (LCDs) have become remarkably widespread. In particular, liquid crystal display devices are rapidly becoming popular because they can be made thinner and lighter, save space, consume less power, and the like than conventional display devices (CRTs). In addition, relatively small-sized liquid crystal display devices have been widely applied as display devices for mobile phones, digital cameras, personal digital assistants (PDAs), etc., which have become increasingly popular in recent years.
[0003]
As next-generation display devices (displays) following such liquid crystal display devices, organic electroluminescent elements (hereinafter abbreviated as “organic EL elements”) and inorganic electroluminescent elements (hereinafter abbreviated as “inorganic EL elements”). ) Or full-scale practical use of a light-emitting element type display (display device) including a display panel in which self-luminous optical elements (display elements) such as light-emitting diodes (LEDs) are arranged in a matrix. Is expected.
[0004]
In particular, a light-emitting element type display to which an active matrix driving method is applied has a faster display response speed, has no viewing angle dependency, and has a high luminance and a high contrast, as compared with a liquid crystal display (LCD), which has become increasingly popular in recent years. It is an extremely advantageous feature that it can achieve higher definition, higher definition of display image quality, lower power consumption, etc., and does not require a backlight unlike the case of liquid crystal display devices, so it can be thinner and lighter. have.
Here, in a display including the above-described various light emitting elements, various drive control mechanisms and control methods for controlling the operation (light emission state) of the light emitting elements have been proposed. For example, for each display pixel included in a display panel, in addition to the above-described light emitting element, a driving circuit including a plurality of switching means for controlling light emission of the light emitting element (hereinafter, for convenience, a “pixel driving circuit” Are known.
[0005]
Hereinafter, among the various light-emitting elements described above, pixels applied to display pixels of a display including an organic EL element using an organic compound as a light-emitting material, which have been actively researched and developed for practical use in recent years, are described. The circuit configuration of the driving circuit will be described with reference to the drawings.
FIG. 11 is an equivalent circuit showing a circuit configuration example of each display pixel of the related art in a light emitting element type display having an organic EL element.
[0006]
As shown in FIG. 11, for example, a display pixel according to the related art has a gate near each intersection of a plurality of selection lines (scanning lines) SL and data lines (signal lines) DL arranged in a matrix on a display panel. A thin film transistor (TFT) Tr11 having a terminal connected to the selection line SL, a source terminal and a drain terminal connected to the data line DL and the contact N11, and a thin film transistor having a gate terminal connected to the contact N11 and a source terminal connected to the power supply line VL. And a pixel driving circuit DP1 including a transistor Tr12, and an organic EL element OEL having an anode terminal connected to the drain terminal of the thin film transistor Tr12 of the pixel driving circuit DP1 and a cathode terminal connected to the ground potential. . Here, in FIG. 11, C11 is a parasitic capacitance formed between the gate and the source of the thin film transistor Tr12.
[0007]
That is, in the pixel drive circuit DP1 shown in FIG. 11, by turning on and off two transistors (switching means) including the thin film transistors Tr11 and Tr12, the organic EL element OEL is controlled to emit light as described below. It is configured to Here, in FIG. 11, the thin film transistor Tr11 is configured by an n-channel MOS transistor (NMOS transistor), and the thin film transistor Tr12 is configured by a p-channel MOS transistor (PMOS transistor).
[0008]
In the pixel driving circuit DP1, when a scanning driver (not shown) applies a high-level scanning signal to the selection line SL to set a display pixel in a selected state, the thin film transistor Tr11 is turned on, and a data driver (not shown) is turned on. , A signal voltage (grayscale voltage) corresponding to the display data (image signal) applied to the data line DL is applied to the gate terminal of the thin film transistor Tr12 via the thin film transistor Tr11. Accordingly, the thin-film transistor Tr12 is turned on in a conductive state according to the signal voltage, a predetermined drive current flows from the power supply line VL via the thin-film transistor Tr12, and the organic EL element OEL has a luminance gradation corresponding to the display data. It emits light.
[0009]
Next, when a low-level scanning signal is applied to the selection line SL to set a display pixel to a non-selection state, the thin film transistor Tr11 is turned off, thereby electrically disconnecting the data line DL from the pixel driving circuit DP1. . As a result, the voltage applied to the gate terminal of the thin film transistor Tr12 is held by the parasitic capacitance C11, and the thin film transistor Tr12 is maintained in the ON state, and is supplied from the power supply line VL to the organic EL element OEL via the thin film transistor Tr12. And the light emitting operation is continued. This light emission operation is controlled so as to be continued for, for example, one frame period until a signal current corresponding to the next display data is written to each display pixel.
In such a drive control method, the voltage applied to each display pixel (thin film transistor Tr12) is adjusted to control the drive current flowing through the organic EL element, thereby performing the light emission operation at a predetermined luminance gradation. , A voltage driving method or a voltage applying method.
[0010]
[Problems to be solved by the invention]
However, a display device including the above-described pixel driving circuit in a display pixel has the following problems.
That is, in the pixel driving circuit adopting the voltage application method (see FIG. 11), when the element characteristics (such as channel resistance) of the two thin film transistors Tr11 and Tr12 change depending on the ambient temperature and the use time. Has a problem that since it affects the drive current supplied to the light emitting element, it is difficult to stably achieve desired light emission characteristics (display at a predetermined luminance gradation) for a long period of time. Was.
Further, when each display pixel constituting the display panel is miniaturized in order to achieve higher definition of display image quality, variations in operation characteristics (current between source and drain, etc.) of the thin film transistors Tr11 and Tr12 constituting the pixel drive circuit are reduced. As a result, appropriate gradation control cannot be performed, and the display characteristics of each display pixel vary, leading to a problem of deterioration in image quality.
[0011]
Further, in the pixel drive circuit shown in FIG. 11, since the power supply line VL is connected to the source terminal of the thin film transistor Tr12 that supplies a drive current to the organic EL element due to the circuit configuration, these thin film transistors operate satisfactorily. Therefore, it is necessary to use a PMOS transistor.
Here, in general, when a PMOS transistor is formed using amorphous silicon whose manufacturing technology has already been established, sufficient operation characteristics and functions cannot be realized. Therefore, a configuration in which a PMOS transistor is mixed in a pixel drive circuit is used. In the case where it has, the manufacturing technology of polysilicon or single crystal silicon had to be used. However, in the manufacturing technology using polysilicon or single crystal silicon, the manufacturing process is complicated and the manufacturing cost is high compared to the manufacturing technology using amorphous silicon. There has been a problem that a rise in the cost of the product such as the device is caused.
[0012]
In view of the various problems described above, the present invention realizes good light-emitting characteristics in a display that causes a light-emitting element to emit light at a desired luminance gradation while applying an already established inexpensive manufacturing technique. It is an object of the present invention to provide a light-emitting drive circuit capable of providing a display device having an inexpensive display panel capable of high definition and a drive control method thereof.
[0013]
[Means for Solving the Problems]
The light-emitting drive circuit according to claim 1, further comprising a first current path connected to the light-emitting element, supplying a first write current having a predetermined current value to the first current path, and Light-emission control means for controlling the supply of a drive current based on the charge accumulated in the charge accumulation means to the light-emitting element, the light-emission control means comprising: A first write control means for controlling the flow of the first write current to the first current path; and a second current path provided in parallel with the first current path. Second write control means for controlling the flow of a second write current having a current value that is a predetermined number of times the first write current, and an electric current applied to the first current path and the second current path. And a third current path through which a signal current having a current value obtained by summing the first write current and the second write current flows is provided. It is characterized by comprising a.
[0014]
According to a second aspect of the present invention, in the light emitting drive circuit according to the first aspect, the charge storage means includes a capacitive element provided in the first current path.
The light-emitting drive circuit according to claim 3, wherein the light-emitting drive circuit according to claim 1, wherein the light-emitting drive circuit is provided in the first current path by the first write control means at a first operation timing. A first write current flows, a predetermined charge corresponding to the first write current is accumulated in the charge accumulation means, and at a second operation timing that does not temporally overlap with the first operation timing, The drive current is supplied to the light emitting element in accordance with the charge stored in the charge storage means by the light emission control means.
[0015]
According to a fourth aspect of the present invention, in the light emitting drive circuit according to the first aspect, the first write control means is provided between the first current path and the third current path. A fourth current path through which the first write current flows to flow the first write current to the first current path.
According to a fifth aspect of the present invention, in the light emitting drive circuit according to the fourth aspect, the first write control means is provided in the fourth current path, and controls the current flowing through the fourth current path. It is characterized by comprising a current control means for controlling.
[0016]
The light emission drive circuit according to claim 6 is the light emission drive circuit according to claim 5, wherein the light emission control means is provided in the first current path, and the first writing that flows in the first current path. A first switching element for controlling a value of a current, wherein the charge storage means includes a capacitance element provided between the first switching element and the first current path; The control means includes a second switching element for controlling the operation of the first switching element, and the current control means is provided on the fourth current path, and controls a current flowing through the fourth current path. A fourth switching element provided in the second current path and controlling a current flowing through the second current path; and 4, connected in series with the switching element, Is characterized in that it comprises a fifth switching element for controlling the serial value of the second write current, the.
[0017]
According to a seventh aspect of the present invention, in the light emitting drive circuit according to the sixth aspect, the first to fifth switching elements are each formed of an n-channel type amorphous silicon thin film transistor.
The light-emitting drive circuit according to claim 8, wherein in the light-emitting drive circuit according to any one of claims 1 to 7, a ratio of a current value of the second write current to the first write current is equal to the first write current. It is set based on the sizes of transistors constituting the first write control means and the second write control means.
The light emitting drive circuit according to claim 9 is the light emitting drive circuit according to any one of claims 6 to 8, wherein the thin film transistor forming the fifth switching element is different from the thin film transistor forming the first switching element. The ratio of the channel length to the channel width of the transistor is set to be the predetermined number of times.
[0018]
The light emitting drive circuit according to claim 10, wherein the capacitive element in the charge storage means is at least the first switching element and the first current. It is characterized by including a parasitic capacitance formed between the paths.
According to an eleventh aspect of the present invention, in the light emission driving circuit according to any one of the first to tenth aspects, the light emitting element is configured to perform a predetermined operation in accordance with a current value of the driving current supplied by the light emission control means. It is a current control type light-emitting element that emits light at a luminance gradation of.
According to a twelfth aspect of the present invention, in the light emitting drive circuit according to any one of the first to eleventh aspects, the light emitting element is an organic electroluminescent element.
[0019]
The display device according to claim 13, further comprising a display panel having a plurality of display pixels arranged in a matrix, and supplying a signal current having a current value corresponding to a display signal to each of the display pixels. A display device that displays desired image information on the display panel, wherein each of the display pixels includes a light-emitting element and a pixel driving circuit that controls a light-emitting operation of the light-emitting element. Having a first current path connected to the first current path, a first write current having a predetermined current value flowing through the first current path, and accumulating charges corresponding to the first write current. A light emission control unit that includes a storage unit and controls supply of a drive current based on the charge stored in the charge storage unit to the light emitting element; and control that causes the first write current to flow through the first current path. Writing control means for performing A second current path provided in parallel with the first current path, wherein a second write current having a current value that is a predetermined number of times the first write current is supplied to the second current path; And a second write control means for performing a flow control, wherein the display panel includes a scan line to which a scan signal for selecting each of the display pixels in a row unit is applied, and a first write current. And a signal line through which a signal current having a current value obtained by summing the second write current flows.
[0020]
According to a fourteenth aspect of the present invention, in the display device according to the thirteenth aspect, the electric charge accumulating means includes a capacitance element provided in the first current path.
The display device according to claim 15 is the display device according to claim 13 or 14, wherein the display device includes at least a scan driving unit that applies the scan signal to the scan line, and the signal current to the signal line. And a signal driving means having a current draw circuit for flowing.
[0021]
A display device according to a sixteenth aspect is the display device according to any one of the thirteenth to thirteenth aspects, wherein the pixel drive circuit is configured to control the first write control unit to perform the first write operation at a first operation timing. The first write current flows through a current path, a predetermined charge corresponding to the first write current is accumulated in the charge accumulation means, and a second charge that does not temporally overlap the first operation timing. At the operation timing, the driving current is supplied to the light emitting element in accordance with the electric charge accumulated in the electric charge accumulating means by the light emission control means.
The display device according to claim 17 is the display device according to any one of claims 13 to 16, wherein the first write control means is provided between the first current path and the signal line. A third current path through which a first write current flows to flow the first write current to the first current path; and a third current path provided in the third current path, wherein a third current path is provided in the third current path. Current control means for controlling the flowing current.
[0022]
The display device according to claim 18 is the display device according to any one of claims 13 to 17, wherein the light emission control means is provided in the first current path, and the light emission control means is provided in the first current path. A first switching element for controlling the value of the first write current, wherein the charge storage means comprises a capacitance element provided between the first switching element and the first current path; The first write control means includes a second switching element for controlling the first switching element, and the current control means is provided in the third current path, and a current flowing in the third current path A third switching element that controls a current flowing through the second current path, and a fourth switching element that is provided in the second current path and controls a current flowing through the second current path. In series with the fourth switching element Are continued, it is characterized by comprising a switching element of the 5 controlling the value of the second write current.
[0023]
A display device according to a nineteenth aspect is characterized in that, in the display device according to the eighteenth aspect, the first to fifth switching elements are formed by n-channel type amorphous silicon thin film transistors.
20. The display device according to claim 20, wherein a magnification of a current value of the second write current with respect to the first write current is equal to the ratio of the first write current to the first write current. The thin film transistor constituting the fifth switching element is set based on the size of the thin film transistor constituting the fifth switching element in the first switching element and the second write control means. It is characterized in that the ratio of the channel length to the channel width of the transistor is set to be the predetermined number times as large as that of the thin film transistor constituting the element.
The display device according to claim 21 is the display device according to any one of claims 13 to 20, wherein the light emitting element has a predetermined luminance according to a current value of the drive current supplied by the light emission control unit. It is a current-control-type light-emitting element that emits light at gradations.
[0024]
The drive control method for a display device according to claim 22, further comprising a display panel having a plurality of display pixels arranged in a matrix, wherein each of the display pixels includes a light emitting element, and for each display pixel, a display signal is provided. In a drive control method for a display device that displays desired image information on the display panel by supplying a signal current having a corresponding current value, the display device is connected to the light emitting element during a selection period of each display pixel. Flowing a first write current through a first current path; accumulating a predetermined charge corresponding to the first write current; and a second current path provided in parallel with the first current path. Flowing a second write current having a current value that is a predetermined number of times the first write current to the current path, and electrically connecting the first current path and the second current path to each other. The first write current and the third current path Flowing the signal current having a current value obtained by summing the two write currents; and supplying a drive current corresponding to the stored charge to the light emitting element during a non-selection period of each display pixel. , Is provided.
A drive control method for a display device according to claim 23 is the drive control method for a display device according to claim 22, wherein the light emitting element is in a non-light emitting state during the selection period in the drive control method for the display device. The light emitting element is in a light emitting state during the non-selection period.
[0025]
In other words, the light emission driving circuit according to the present invention is capable of emitting light at a desired luminance gradation for a light emitting element such as an organic EL element or a light emitting diode which emits light at a predetermined luminance according to a supplied current value. A drive circuit for supplying a current for performing a light emitting operation, the first switching element and a capacitor defining a current value of a signal current (a first write current and a drive current) flowing in a first current path A light-emission control unit including an element; and a second switching element for controlling an operation state of the first switching element to control a first write current (write current) to flow through the first current path. The first write control means and a second current path provided in parallel with the first current path to a predetermined multiple (k times; k is an arbitrary number of 1 or more) of the first write current. And (4) performing control to flow a second write current (carrier current) having a current value of And a third current path (data line) through which a signal current (gray-scale current) having a current value that is the sum of the first and second write currents flows. ) And a fourth current path provided between the first current path and the first write current, thereby controlling the first write current to flow through the first current path. And a current control means provided with a switching element of the above. In a writing operation period (selection period; first operation timing), a first current path is provided via the first and third switching elements. Is controlled such that a first write current (write current) flows through the second current path and a second write current (carrier current) flows through the second current path via the fourth and fifth switching elements. The predetermined charge corresponding to the first write current is stored in the capacitance element attached to the first switching element. And the light-emitting element is set to a non-light-emitting state. On the other hand, in a light-emitting operation period (non-selection period; second operation timing) after the write operation period, the light-emitting element is set based on the charge accumulated in the capacitor. A drive current equivalent to the first write current flows through the first switching element, and is controlled so as to be supplied to the light emitting element, so that the light emitting element emits light at a predetermined luminance gradation. ing.
[0026]
Thus, a gray-scale current whose current value is specified according to the light-emitting state (luminance gray-scale) of the light-emitting element is supplied, and based on the voltage held according to the current value of the write current corresponding to the gray-scale current. By controlling the current value of the drive current flowing through the light emitting element, it is possible to apply a current designating method for causing the light emitting element to emit light at a predetermined luminance gradation, and to set the current level of the write current to a voltage. Since the function of converting to a level and the function of supplying a drive current of a predetermined current value to the light emitting element can be realized using only the first switching element (single thin film transistor), a light emitting drive circuit is configured. The effect of variations in element characteristics of each switching element (operating characteristics of each thin film transistor) can be greatly suppressed, and desired light emission characteristics can be stably realized over a long period of time.
[0027]
Further, in the light-emitting drive circuit according to the present invention, in the write operation period, the write current required for driving the light-emitting element to emit light with a desired luminance gradation (drive current = write current) is reduced. And the carrier current can be supplied to the light-emitting drive circuit via the data line with a grayscale current having a large current value (in other words, a current value that is a predetermined number times or more of the write current). Even when a small drive current is supplied to the light emitting element to perform a light emission operation, the parasitic capacitance of the data line can be quickly charged, and a write current corresponding to the gray scale current is supplied to the light emission drive circuit for a short time. And writing can be performed satisfactorily (holding as a voltage component).
[0028]
Further, all of the first to fifth switching elements constituting the light emission drive circuit according to the present invention can be constituted by n-channel type amorphous silicon thin film transistors, and the current values of the write current and the carrier current can be reduced. As a method of setting the relationship, the first and fifth switching elements may be configured so that the ratio of the transistor size (the ratio of the channel length to the channel width of the transistor) is a predetermined number of times. As a result, all the switching elements constituting the light emission drive circuit can be constituted by n-channel type amorphous silicon thin film transistors. In addition, the current value of the carrier current can be defined, and a stable light emission drive circuit with good operation characteristics can be realized.
[0029]
In addition, the display device and the drive control method according to the present invention apply the above-described light emission drive circuit as a pixel drive circuit, and the vicinity of the intersection of a scan line (scan line) and a data line (signal line) orthogonal to each other. In a display including a display panel in which display pixels each including a pixel driving circuit and a light emitting element are arranged in a matrix, a selection period (a writing operation period) of a display pixel group arranged in a predetermined row of the display panel is selected. ), A write current defining a drive current supplied to each light-emitting element as a gray-scale current for causing the light-emitting element of each display pixel to emit light at a desired luminance gray scale, and a predetermined write current. A large current, which is the sum of the current values of the carrier current having several times the current value, is supplied to each display pixel via a data line, and a voltage component corresponding to the write current is supplied to each display pixel (capacitance element). Only during the non-selection period (light emission operation period) of the display pixel group, a driving current corresponding to the voltage component held in each display pixel is supplied to each light emitting element, so that the light emitting element has a desired luminance. It is configured to perform a light emitting operation at a gradation.
[0030]
Thus, the drive current flowing through the light emitting element is determined based on the voltage held in accordance with the current value of the write current corresponding to the gradation current whose current value is specified according to the light emitting state (luminance gradation) of the light emitting element. By controlling the current value of the light emitting element, it is possible to apply a current designating method for causing the light emitting element to emit light at a predetermined luminance gradation, and to convert the current level of the write current into a voltage level, Since the function of supplying a drive current of a predetermined current value can be realized using only a single switching element (thin film transistor), it is possible to suppress variation in the element characteristics of each switching element constituting the light emission drive circuit and to properly control the switching element. It is possible to perform an accurate gradation control, to make the display characteristics of each display pixel uniform, and to improve the display image quality.
[0031]
In the display device and the drive control method according to the present invention, during the selection period, the data driver (signal driving means) uses a grayscale current that is a sum of a write current and a carrier current according to display data (display signal). Can be supplied to the display pixels (pixel drive circuits) via the respective data lines, so that the light-emitting element can emit light at a relatively lower luminance gradation, or as the definition of the display panel increases, Even when the drive current becomes a very small current as in the case of miniaturization, or when the selection period of each display pixel is set short, a grayscale current having a large current value is supplied to the data line. To quickly charge the parasitic capacitance, stabilize the write current corresponding to the gray scale current at an early stage, and write (hold) the voltage component based on the write current well within the selection period. In That.
[0032]
On the other hand, in the non-selection period, a drive current having a current value equivalent to the write current is supplied to the light emitting element by the voltage component based on the write current held in each display pixel (pixel drive circuit). Therefore, the light emitting element can be satisfactorily operated to emit light at a desired luminance gradation corresponding to the display data. Therefore, even when the number of display pixels (the number of scanning lines) is increased due to the increase in the definition of the display panel and the light emitting element is miniaturized and the selection period is set to be short, the display data writing operation can be performed well. In addition, since the light emitting operation can be performed, it is possible to realize a display device having good display image quality while having a display panel with high definition.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a light emitting drive circuit, a display device, and a drive control method thereof according to the present invention will be described in detail with reference to embodiments.
<Light emission drive circuit>
First, a light emission drive circuit according to the present invention will be described. Here, for the sake of simplicity, first, the configuration of an embodiment of the light-emitting drive circuit according to the present invention is shown, and then, the basic configuration of the light-emitting drive circuit according to the present invention, its operation, and its problems. Then, the operation of the light emission drive circuit according to the present embodiment and its effectiveness will be described.
[0034]
(One embodiment of light emission drive circuit)
FIG. 1 is a circuit diagram showing one embodiment of a light emission drive circuit according to the present invention.
As shown in FIG. 1A, the light-emission drive circuit DCA according to one embodiment includes, for example, near an intersection between a selection line (scanning line) SL and a data line DL arranged orthogonally to each other. A thin film transistor (second switching element) Tr1 having a gate terminal connected to the selection line SL, a source terminal connected to the power supply line VL, and a drain terminal connected to the contact N1, a gate terminal connected to the selection line SL, and a source terminal and a drain terminal Are the thin film transistor (third switching element) Tr2 connected to the data line (third current path) DL and the contact N2, the gate terminal is connected to the contact N1, and the source and drain terminals are connected to the power supply line VL and the contact N2. Each of the thin film transistors (first switching elements) Tr3 connected thereto and a capacitor connected between the contact points N1 and N2. (A fourth storage element) Tr4 having a gate terminal connected to the selection line SL, a source terminal and a drain terminal connected to the data line DL and the contact N3, respectively, and a gate terminal. Is provided at a contact N1 (gate terminal of the thin film transistor Tr3), and a thin film transistor (fifth switching element) Tr5 whose source terminal and drain terminal are connected to the power supply line VL and the contact N3, respectively. .
[0035]
Here, each of the thin film transistors Tr1 to Tr5 is made of n-channel type amorphous silicon. In the organic EL element (light emitting element) OEL, an anode terminal is connected to a contact N2 of the light emitting drive circuit, and a cathode terminal is connected to a ground potential.
That is, in the light emission drive circuit DCA having the above-described configuration, the current path between the power supply line VL where the thin film transistor Tr3 is provided and the contact N2 constitutes the first current path according to the present invention, and The circuit configuration including the path, the thin film transistor Tr3, and the capacitor Cs constitutes a light emission control unit according to the present invention. Further, a circuit configuration including the thin film transistor Tr1 constitutes a first write control unit according to the present invention. Further, the current path between the contact N2 provided with the thin film transistor Tr2 and the data line DL constitutes a fourth current path according to the present invention, and the circuit configuration including the fourth current path and the thin film transistor Tr2 corresponds to the present invention. Such a current control means is constituted. Further, a current path between the power supply line VL provided with the thin film transistors Tr4 and Tr5 and the data line DL constitutes a second current path according to the present invention, and a circuit configuration including the second current path and the thin film transistors Tr4 and Tr5 Constitutes a second writing control means according to the present invention.
[0036]
In the light-emitting drive circuit DCA having the above-described circuit configuration, in the present embodiment, in particular, the transistor size of the thin-film transistor Tr5 is configured to be an arbitrary predetermined number times larger than that of the thin-film transistor Tr3. ing. Specifically, the dimensional ratio of the channel region forming the thin film transistor Tr5 (“L / W (Tr3)”) to the dimensional ratio of the channel region forming the thin film transistor Tr3 (“L / W (Tr3)”) / W (Tr5) ”is designed to be an arbitrary predetermined multiple k of 1 or more (k is an arbitrary positive number of 1 or more). As a result, due to the potential of the contact N1 commonly connected to the gate terminals of the thin film transistors Tr3 and Tr5, the current flows between the source and the drain of the thin film transistor Tr3 (that is, the first current path) as shown in the following equation (1). A current (hereinafter, referred to as a “transport current” for convenience; hereinafter, referred to as a “transport current” for convenience); The write current I2 flows between the source and the drain of the thin film transistor Tr5 (that is, the second current path).
L / W (Tr3): L / W (Tr5) = 1: k = I1: I2
ＩI2 = k × I1 (1)
[0037]
As shown in FIG. 1B, another embodiment of the light emitting drive circuit according to the present invention has a circuit configuration shown in FIG. 1A and a gate terminal and a source terminal (contact N1) of the thin film transistor Tr1. ) May have a configuration in which a capacitor (charge storage means) Cp is added between them. Here, the capacitor Cp may be a parasitic capacitance formed between the gate and the source of the thin film transistor Tr1. In this case, the parasitic capacitance (capacitor Cp) formed between the gate and the source of the thin film transistor Tr1 generally affects the element characteristics of the thin film transistor and deteriorates the operation characteristics of the pixel driving circuit. The capacitor Cs is designed to be as small as negligible.
[0038]
Next, a drive control method in the light emission drive circuit having the above-described configuration will be described. Here, prior to describing the operation of the light-emitting drive circuit described in the above-described embodiment, a circuit which is to be a basic configuration of the light-emitting drive circuit will be described, and features of the operation will be described.
(Circuit according to basic configuration)
FIG. 2 is a circuit configuration diagram showing a basic configuration of a light emission drive circuit according to the present invention, and FIG. 3 is a conceptual diagram showing an operation in a circuit according to the basic configuration. Here, the same components as those of the light emitting drive circuit according to the above-described embodiment are denoted by the same reference numerals, and description thereof will be simplified. Note that the circuit according to the basic structure shown here has a function as a light emission drive circuit by itself.
[0039]
As shown in FIG. 2, the basic circuit DCx of the light emission drive circuit according to the present invention includes the second write control including the second current path and the thin film transistors Tr4 and Tr5 in the circuit configuration shown in FIG. Excluding the means, it has a configuration including only the light emission control means including the thin film transistors Tr1, Tr2, Tr3 and the capacitor Cs, the first write control means, and the current control means.
[0040]
In the drive control operation of the light emitting element (organic EL element) in the basic circuit DCx having such a configuration, a predetermined current (write current) corresponding to the light emitting state (luminance gradation) of the light emitting element is written in the basic circuit DCx. And supplying a drive current corresponding to the light emission state to the light emitting element based on the write operation period (first operation timing, selection period) held as a voltage component and the voltage component held during the write operation period. Then, the operation is performed by setting a light emitting operation period (second operation timing, non-selection period) in which light emission operation is performed at a predetermined luminance gradation. Here, the writing operation period and the light emitting operation period are set so as not to overlap with each other in terms of time.
[0041]
Hereinafter, a specific description will be given.
(Writing period of basic circuit)
First, in the write operation period, for example, a high-level selection signal Vsel (Vslh) is applied to the selection line SL, and a low-level power supply voltage Vscl is applied to the power supply line VL. . In addition, in synchronization with this timing, a predetermined signal current necessary for causing the light emitting element to emit light at a predetermined luminance gradation is supplied to the data line DL. Here, a gray scale current (−Ipix) of negative polarity is supplied as a signal current, and the signal current (Ipix) is drawn from the basic circuit DCx toward the data line DL.
[0042]
As a result, as shown in FIG. 3A, the thin film transistors Tr1 and Tr2 constituting the basic circuit DCx are turned on, and the low-level power supply voltage Vscl is changed to the contact N1 (that is, the gate terminal of the thin film transistor Tr3 and the capacitor Cs). (I.e., one end), and the operation of drawing the negative gradation current (-Ipix) into the data line DL is performed, so that the voltage level is lower than the low-level power supply voltage Vscl via the thin film transistor Tr2. Is applied to the contact N2 (that is, the source terminal of the thin-film transistor Tr3 and the other end of the capacitor Cs).
[0043]
As described above, the potential difference is generated between the contacts N1 and N2 (between the gate and the source of the thin film transistor Tr3), so that the thin film transistor Tr3 is turned on, and as shown in FIG. The write current Ia corresponding to the grayscale current Ipix flows in the direction of the data line DL via the contact point N2 and the thin film transistor Tr2.
At this time, a charge corresponding to the potential difference generated between the contacts N1 and N2 (between the gate and source of the Tr3 of the thin film transistor) is accumulated in the capacitor Cs and is held (charged) as a voltage component. In addition, the power supply line VL is supplied with the power supply voltage Vscl having a voltage level equal to or lower than the ground potential, and the write current Ia is controlled to flow in the data line DL direction via the thin film transistor Tr2. Since the potential applied to the anode terminal (contact point N2) of the organic EL element OEL becomes lower than the potential (ground potential) of the cathode terminal, and the reverse bias voltage is applied to the organic EL element OEL, No driving current flows through the organic EL element OEL, and no light emitting operation is performed.
[0044]
(Emission period of the basic circuit)
Next, during the light emitting operation period of the organic EL element after the end of the write operation period, the low-level selection signal Vsel (Vsll) is applied to the selection line SL, and the high level is applied to the power supply line VL. Is applied. Further, in synchronization with this timing, the operation of drawing in the signal current (write current Ia) in the data line DL is stopped.
[0045]
Thereby, as shown in FIG. 3B, the thin film transistors Tr1 and Tr2 constituting the basic circuit DCx are turned off, and the power supply voltage Vsc to the contact N1 (that is, the gate terminal of the thin film transistor Tr3 and one end of the capacitor Cs). Is cut off, and the write current Ia flowing from the contact N2 to the data line DL via the thin film transistor Tr2 is cut off, so that the capacitor Cs holds the charge accumulated in the above-described write operation.
[0046]
As described above, since the capacitor Cs holds the charging voltage at the time of the writing operation, the potential difference between the contacts N1 and N2 (between the gate and source of the thin film transistor Tr3) is held, and the thin film transistor Tr3 is turned on. To maintain. Further, since the power supply voltage Vsch having a voltage level higher than the ground potential is applied to the power supply line VL, the potential applied to the anode terminal (contact N2) of the organic EL element OEL is equal to the potential of the cathode terminal (ground). Potential).
[0047]
Therefore, as shown in FIG. 3B, the driving current Ib flows from the power supply line VL to the organic EL element OEL in the forward bias direction via the thin film transistor Tr3 and the contact point N2, and the organic EL element OEL has a predetermined luminance gradation. Emits light. Here, the potential difference (charging voltage) held by the capacitor Cs corresponds to the potential difference when the write current Ia corresponding to the grayscale current (-Ipix) flows in the thin film transistor Tr3, and therefore, the drive flowing through the organic EL element OEL. The current Ib has a current value (Ib ≒ Ia) equivalent to the write current Ia. Thus, in the light emitting operation period after the write operation period, the driving current Ib corresponding to the predetermined light emitting state (luminance gradation) is transmitted via the thin film transistor Tr3 based on the voltage component written in the write operation period. Is continuously supplied, and the organic EL element OEL continuously emits light at a desired luminance gradation.
[0048]
Here, for each of the thin film transistors Tr1 to Tr3 constituting the basic circuit DCx as described above, the drive control operation can be performed satisfactorily by applying an n-channel MOS transistor. The single-type thin film transistor used can be favorably applied to the basic circuit. Therefore, a circuit configuration with stable operation characteristics can be realized at relatively low cost by applying the already established manufacturing technology.
[0049]
Further, in the above-described basic circuit DCx, a gray scale current (write current) whose current value is specified according to the light emitting state (luminance gray scale) of the light emitting element is supplied, and is held according to the current value. By controlling the drive current flowing through the light emitting element based on the voltage to be applied, a current designating method of performing a light emission operation at a predetermined luminance gradation is applied, and further, the current level of the signal current according to the desired luminance gradation is changed. A function of converting to a voltage level (ie, a function as a current / voltage conversion transistor) and a function of supplying a drive current Ib having a predetermined current value to the organic EL element OEL (ie, a function as a light emission drive transistor). Since it is realized by a single thin film transistor Tr3, the influence of variations in the operating characteristics (current between source and drain, etc.) of each thin film transistor constituting the basic circuit DCx can be reduced. Without kicking has the advantage that it is possible to realize a stable desired emission characteristics over a long period of time.
[0050]
By the way, the light emitting element (organic EL element, light emitting diode, or the like) driven and controlled by the basic circuit DCx as described above is driven by the driving current Ib supplied by the basic circuit DCx (more specifically, the floor current supplied to the data line DL). Since the luminance gradation during the light emission operation is controlled depending on the current value of the write current Ia) corresponding to the adjustment current Ipix, for example, when the light emission operation is performed at the lowest gradation, the write current Ia (That is, the current value of the gradation current Ipix) is set to a minute value that minimizes the current value.
In this case, supplying the grayscale current Ipix to the basic circuit DCx (in the above-described drive control method, drawing the grayscale current Ipix from the basic circuit DCx in the direction of the data line DL) means that the grayscale current Ipix has a predetermined current value. This means that the parasitic capacitance (wiring capacitance) added to the data line DL is charged by the adjustment current Ipix. Therefore, as the current value of the gradation current Ipix decreases, the time required for charging the data line DL increases, The time required for the write operation in the basic circuit DCx tends to be long.
[0051]
On the other hand, in a light-emitting element such as an organic EL element or a light-emitting diode, a current value required for performing a light-emitting operation at a predetermined luminance gradation depends on the dimensions of the light-emitting element, as is well known. When a display panel is configured by arranging a plurality of display pixels each including a light emission drive circuit including a basic circuit DCx in a matrix, the current value of the drive current Ib is defined according to the panel size and resolution. . That is, as the resolution is improved by increasing the number of scanning lines (selection lines), the driving current (that is, the gradation current) needs to have a smaller current value. Therefore, when the grayscale current Ipix consisting of a relatively small current value required for the light emitting operation is supplied (pulled in) via the data line DL, the write operation to each display pixel (that is, the light emitting drive circuit) is performed. The time required becomes longer, and the number of display pixels (the number of scanning lines) capable of emitting light within a predetermined operation period (scanning period or selection period) set for displaying image information on the display panel is limited, There is a problem that the improvement of the resolution of the display panel is restricted.
[0052]
Therefore, in the light emitting drive circuit according to the present invention, as shown in FIG. 1, a write control means (first write current) for flowing a write current (first write current) through the first current path. Control means) and a write control means (second write current) for flowing a carrier current (second write current) of a predetermined number times the write current to a second current path provided in parallel with the current path. And a signal current having a relatively large current value, which is the sum of the write current and the carrier current, as the gradation current in the third current path during the write operation to the light emission drive circuit. And supplying a write current through a fourth current path to maintain a light emitting element in a non-light emitting state and store a charge corresponding to the write current in a capacitor (charge storage means). ), And in the light emitting operation, a current corresponding to the voltage based on the electric charge accumulated in the writing operation. The drive current is supplied to the light-emitting element having, controls so as to shift the light-emitting state to emit light to the light emitting element at a predetermined luminance gradation.
[0053]
FIG. 4 is a conceptual diagram illustrating a drive control operation in the light emission drive circuit according to the present embodiment. Here, description of operations equivalent to those of the above-described basic circuit will be simplified.
(Writing operation period of light emission drive circuit)
In the write operation period of the light emission drive circuit according to the present embodiment shown in FIG. 1A, a high-level selection signal (corresponding to a scanning signal in a display device described later) Vsel is applied to the selection line SL. As a result, as shown in FIG. 4A, the thin film transistors Tr1, Tr2 and Tr4 are turned on. At this time, a negative gradation current (−Ipix) according to the light emission state (luminance gradation) of the organic EL element OEL is supplied to the data line DL, and a low-level power supply voltage Vscl is applied to the power supply line VL. Is done.
[0054]
As a result, similarly to the above-described basic circuit DCx, the power supply voltage Vscl is applied to the contact N1, and the grayscale current Ipix is drawn from the light emission drive circuit DCA in the data line DL direction so as to flow. A predetermined voltage level lower than the low-level power supply voltage Vscl is applied to the source terminals of the thin film transistors Tr3 and Tr5 (that is, the contact points N2 and N3) via the thin film transistors Tr2 and Tr4. Tr5 is turned on.
[0055]
Therefore, the write current I1 corresponding to the transistor size of the thin film transistor Tr3 flows from the power supply line VL to the data line DL via the thin film transistor Tr3, the contact N2, and the thin film transistor Tr2 so as to be drawn. A carrier current I2 corresponding to the transistor size of the thin film transistor Tr5 flows so as to be drawn in the direction of the data line DL via the transistor Tr4. Here, since the gradation current (-Ipix) supplied to the data line DL is set to be the sum of the write current I1 and the carrier current I2, based on the above equation (1), As shown in the following equation (2), the current value is set to be a predetermined multiple (k times) or more of the write current I1.
Ipix = I1 + I2 = (1 + k) × I1 (2)
[0056]
According to such a writing operation, as in the case where the light emitting operation is performed at the lowest gray level, the gray scale current having a very small current value is supplied to the light emitting drive circuit DCA to perform writing. As shown in the equation (2), a larger gray scale current Ipix (= (1 + k) × I1) can flow to the data line DL than the write current I1 flowing to the thin film transistor Tr3. Can be quickly charged. Thus, the write current flowing through the light emission drive circuit DCA can be stabilized at an early stage, and the write operation can be favorably performed, and the time required for the write operation can be reduced.
[0057]
At this time, the gate voltage of the thin film transistor Tr3 (potential of the contact point N1) becomes a voltage value necessary for flowing the write current I1 between the drain and the source of the thin film transistor Tr3. The capacitor (parasitic capacitance + additional storage capacitance) Cs provided between the sources is charged as a voltage component. Further, in the light emission drive circuit DCB shown in FIG. 1B, when the write current I1 flows between the drain and the source of the thin film transistor Tr3 and the gate voltage is held, the gate voltage of the thin film transistor Tr1 (high) The potential difference between the level selection signal Vsel) and the source voltage (gate voltage of the thin film transistor Tr3) is charged as a voltage component to the capacitor (parasitic capacitance) Cp. In this write operation state, power supply voltage Vscl having a voltage level equal to or lower than the ground potential is applied to power supply line VL, as in the case of basic circuit DCx described above. Since the current is controlled to flow in the data line DL direction via Tr2, a reverse bias voltage is applied to the organic EL element OEL, and the organic EL element OEL does not emit light.
[0058]
(Light emission operation period of light emission drive circuit)
Next, in the light emitting operation period after the end of the writing operation period, the low-level selection signal Vsel is applied to the selection line SL, so that the thin film transistors Tr1, Tr2, and Tr4 are turned off as shown in FIG. Operate. At this time, the high-level power supply voltage Vsch is applied to the power supply line VL, and the operation of drawing in the grayscale current Ipix is stopped.
[0059]
As a result, the application of the specific voltage level to the contacts N1 and N2 is cut off, and the voltage charged in the capacitor Cs is maintained as it is, so that the thin film transistor Tr3 maintains the on state, and the thin film transistor Tr3 is connected to the power supply line VL. Since the power supply voltage Vsch having a voltage level (high level) higher than the ground potential is applied, a bias voltage is applied to the organic EL element OEL in the forward direction, and the driving current is supplied via the thin film transistor Tr3. I3 is continuously supplied, and the organic EL element OEL continuously emits light at a desired luminance gradation based on the drive current I3. At this time, the drive current I3 supplied to the organic EL element OEL is strictly based on the write current I1 flowing through the thin-film transistor Tr3 in the above-described write operation, and a capacitor (parasitic capacitance) provided between the gate and the source of the thin-film transistor Tr1. ) It is set to a current value obtained by subtracting a current corresponding to the voltage charged in Cp.
[0060]
Here, considering the relationship between the capacitors Cs and Cp, as described above, the capacitor (parasitic capacitance) Cp added between the gate and the source of the thin film transistor Tr1 during the writing operation, and the gate and the source of the thin film transistor Tr3 during the write operation Since the charge added to Cs (parasitic capacitance + additional storage capacitance) added to the pixel is retained even during the light emitting operation according to the law of conservation of electric charge, the following equation (3) is obtained.

[0061]
Here, Vg1 is the potential of the contact N1 (gate voltage of the thin film transistor Tr3) during the writing operation, and Vg2 is the potential of the contact N1 during the light emitting operation. Vslh is a high-level selection signal during a writing operation, and Vsll is a low-level selection signal during a light-emitting operation. Vs1 is the potential of the contact N2 (source voltage of the thin film transistor Tr3) during the writing operation, and Vs2 is the potential of the contact N2 (the anode terminal of the organic EL element) during the light emitting operation.
[0062]
From the above equation (3), the change amount ΔVg (= Vg1−Vg2) of the gate voltage of the thin film transistor Tr3 during the writing operation and the light emitting operation can be expressed as the following equation (4).
ΔVg = (Cp × ΔVsel + Cs × ΔVs) / (Cs + Cp) (4)
Here, ΔVs is the amount of change in the source voltage of the thin film transistor Tr3, ΔVs = Vs1−Vs2, and ΔVsel is the voltage change of the selection signal, and ΔVsel = Vslh−Vsll.
[0063]
In the above equation (4), in order to minimize the capacitor (parasitic capacitance) Cp of the thin-film transistor Tr1, if the value is set to be sufficiently smaller than the capacitor Cs of the thin-film transistor Tr3 (CsｐCp), It can be expressed as the following equation (5).
ΔVg ≒ (Cs × ΔVs) / (Cs) = ΔVs (5)
[0064]
Therefore, the amount of change in the gate voltage and the amount of change in the source voltage of the thin-film transistor Tr3 during the writing operation and the light-emitting operation are substantially equal, and as shown in the following equation (6), the gate-source voltage of the thin-film transistor Tr3 is obtained. Vgs will not change either.
ΔVgs = ΔVg−ΔVs ≒ 0 (6)
Accordingly, the voltage (the voltage charged in the capacitor Cs) applied to the gate terminal of the thin film transistor Tr3 during the writing operation is applied as it is during the light emitting operation, and is applied to the organic EL element OEL during the light emitting operation. The supplied drive current I3 is equal to the write current I1 flowing through the light emission drive circuit DCA during the write operation.
[0065]
As described above, according to the light emission drive circuit DCA according to the present embodiment, the write current I1 corresponding to the desired luminance gradation and the carrier current I2 which is a predetermined number times the write current I1 during the write operation period. A gray-scale current Ipix having a large current value consisting of the sum of the above is caused to flow through the data line DL so as to quickly charge the wiring capacitance of the data line DL, thereby causing the organic EL element OEL to emit light. The charge based on the write current I1 can be quickly and satisfactorily stored in the capacitor Cs attached to the light-emission control transistor (thin film transistor Tr3), and the stored charge (charge voltage) during the light-emission operation period. , A drive current I3 having a current value equivalent to the write current I1 can be satisfactorily supplied to the organic EL element OEL. By, it is possible to improve the display response characteristics. Further, according to the light emitting drive circuit according to the present embodiment, it is possible to obtain the same operation and effect as those of the above-described basic circuit.
[0066]
In the above-described embodiment, the circuit configuration including the five thin film transistors Tr1 to Tr5 as the light emission drive circuits DCA and DCB has been described. However, the present invention is not limited to this embodiment. A light emission drive circuit to which a designated method is applied, the light emission drive circuit including a light emission control transistor for controlling supply of a drive current to a light emitting element, and writing in accordance with a desired luminance gradation in a writing operation period (selection period) After charging a current as a voltage component to a capacitor (or a parasitic capacitance) attached to each control transistor, during the light emission operation period (non-selection period), the light emission control transistor is turned on according to the charged voltage. Any other circuit configuration may be used as long as it supplies a drive current equivalent to the write current and causes the light-emitting element to emit light at a predetermined luminance gradation.
[0067]
<Display device>
Next, a display device including the display panel in which the above-described light-emitting drive circuit is applied as a pixel drive circuit of a display pixel and the display pixels are arranged in a matrix is described with reference to the drawings.
FIG. 5 is a schematic block diagram illustrating an example of the entire configuration of a display device according to the present invention, and FIG. 6 is a schematic configuration diagram illustrating an example of a display panel applied to the display device according to the present embodiment.
[0068]
As shown in FIGS. 5 and 6, the display device 100 according to the present embodiment generally includes a plurality of scanning lines (scanning lines; corresponding to the above-described selection lines) SL and a power supply which are arranged in parallel with each other. A pixel drive circuit DC and an organic EL element (light-emitting element) OEL having a circuit configuration equivalent to the above-described light-emitting drive circuit are provided near each intersection of the line (power supply line) VL and the plurality of data lines (signal lines) DL. The display panel 110 in which a plurality of display pixels are arranged in a matrix and a selection line SL of the display panel 110 are connected, and a high-level scanning signal (corresponding to the above-described selection signal) is sequentially supplied to each scanning line SL at a predetermined timing. Scan driver (scan driving means) 120A for controlling the display pixel group of each row to a selected state by applying Vsel, and a data line DL of the display panel 110. A data driver (signal driving means) 130 that is connected and controls a supply state of a signal current (gray level current) according to display data to the data line DL, and is provided in parallel with the scan line SL of the display panel 110. A predetermined signal current (write current) corresponding to display data is applied to the display pixel group by sequentially applying a high-level or low-level power supply voltage Vsc to each power supply line VL at a predetermined timing at a predetermined timing. , A driving current), and a scanning control signal for controlling at least the operation states of the scanning driver 120A, the data driver 130, and the power supply driver 140 based on a timing signal supplied from a display signal generation circuit 160 described later. A system controller 150 for generating and outputting a data control signal and a power control signal, and a display device. Based on a video signal supplied from the outside of the apparatus 100, display data is generated and supplied to the data driver 130, and a timing signal (system clock or the like) for displaying the display data on the display panel 110 is generated. Or a display signal generation circuit 160 that extracts and supplies the extracted signal to the system controller 150.
[0069]
Hereinafter, each of the above configurations will be specifically described.
FIG. 7 is a block diagram illustrating a main configuration of a data driver applied to the display device according to the present embodiment. FIG. 8 is a diagram illustrating a voltage-current conversion / gradation current applied to the data driver according to the present embodiment. FIG. 3 is a circuit configuration diagram illustrating an example of a pull-in circuit. FIG. 9 is a timing chart showing one operation timing of the drive control method for the display device according to the present embodiment. FIG. 10 is a schematic configuration diagram showing another example of the scan driver applied to the display device according to the present invention.
[0070]
(Display panel)
The display pixels arranged in a matrix on the display panel 110 include, as shown in FIG. 6, a scan signal Vsel applied from the scan driver 120 to the scan line SL and a signal supplied from the signal driver 130 to the data line DL. Based on the current (grayscale current Ipix) and the power supply voltage Vsc applied from the power supply driver 140 to the power supply line VL, similarly to the above-described light emission drive circuit DCA, a pixel that controls a writing operation and a light emission operation to a display pixel. The light emitting device includes a driving circuit DC and a light emitting element such as an organic EL element OEL or a light emitting diode whose luminance gradation at the time of light emission is controlled according to a current value of a supplied driving current. In this embodiment, a case is described in which an organic EL element OEL is applied as a light emitting element.
Here, the pixel driving circuit DC is set to a selected state or a non-selected state based on a scanning signal, as in the above-described light emission driving circuit, and in the selected state, takes in a gray scale current corresponding to display data and sets it as a voltage level. It has a function of causing the light emitting element to supply a drive current corresponding to the voltage level held in the non-selected state and held in a non-selected state, and to continuously emit light at a predetermined luminance gradation.
[0071]
(Scan driver)
The scan driver 120A sequentially applies a high-level scan signal Vsel to each scan line SL based on a scan control signal supplied from the system controller 150, thereby setting the display pixels of each row to a selected state, and setting the data driver 130A to the selected state. Supplies a negative gray scale current (-Ipix) composed of a large current based on display data to the data line DL, and controls to write a predetermined write current to each display pixel.
[0072]
Specifically, as shown in FIG. 6, the scan driver 120A includes a plurality of shift blocks SB each including a shift register and a buffer corresponding to each scan line SL, and a scan control signal supplied from a system controller. Based on the scan start signal SSTR, the scan clock signal SCLK, and the like, the shift signal generated by the shift register sequentially shifting from the upper side to the lower side of the display panel 110 passes through a buffer to a predetermined voltage level (high level). Is applied to each scanning line SL as a scanning signal Vsel having
[0073]
(Data driver)
The data driver 130 is supplied from the display signal generation circuit 160 based on data control signals (output enable signal OE, data latch signal STB, sampling start signal STR, shift clock signal CLK, etc.) supplied from the system controller 150. The display data is fetched and held at a predetermined timing, and a gradation voltage corresponding to the display data is converted into a current component and supplied to each data line DL as a gradation current (-Ipix).
[0074]
Specifically, as shown in FIG. 7, the data driver 130 outputs a shift signal while sequentially shifting the sampling start signal STR based on a shift clock signal CLK supplied as a data control signal from the system controller 150. One row of display data D supplied from the display signal generation circuit 160 based on the shift register circuit 131 and the input timing of the shift signal. ₀ ~ D _n (Digital data) and a row of display data D captured by the data register circuit 132 based on the data latch signal STB. ₀ ~ D _n And a grayscale generation voltage V supplied from a power supply unit (not shown). ₀ ~ V _n Based on the display data D ₀ ~ D _n And a D / A converter 134 for converting the analog signal voltage into a predetermined analog signal voltage (grayscale voltage Vpix) and a grayscale current (-Ipix) corresponding to the display data converted into the analog signal voltage, and supplied from the system controller 150. The gray scale current (−Ipix) is supplied to each data line DL disposed on the display panel 110 based on the output enable signal OE (in the present embodiment, the gray scale current (− -Ipix) to generate a grayscale current) and a voltage / current conversion / grayscale current pull-in circuit 135.
[0075]
Here, the circuit configuration applicable to the voltage-current conversion / gray-scale current pull-in circuit 135 and connected to each data line DL is, for example, as shown in FIG. , A gray scale voltage (−Vpix) of the opposite polarity is input via the input resistor R, a reference voltage (ground potential) is input via the input resistor R to the non-inverting input terminal (+), and an output terminal The potential of the operational amplifier OP1 connected to the inverting input terminal (−) via the feedback resistor R and the potential of the contact NA provided at the output terminal of the operational amplifier OP1 via the output resistor R are connected to the non-inverting input terminal (+). A system controller is connected to an operational amplifier OP2 connected to a non-inverting input terminal (+) of an operational amplifier OP1 via an output resistor R and an output terminal connected to an inverting input terminal (−) and a contact NA. Output rice supplied from 50 - on / off operation based on the enable signal OE, it has a switching means SW which controls the supply state of the gradation current Ipix to the data line DL, a configuration with a.
[0076]
According to such a voltage-current conversion / gray-scale current pull-in circuit, a negative-polarity gray-scale current represented by -Ipix = (-Vpix) / R with respect to an input negative-polarity gray-scale voltage (-Vpix). (−Ipix) is generated and supplied to the data line DL based on the output enable signal OE.
Therefore, according to the data driver 130 according to the present embodiment, the grayscale voltage (−Ipix) of the negative polarity is converted and generated from the grayscale voltage corresponding to the display data, and is supplied to the data line DL at a predetermined timing. Thus, control is performed such that the grayscale current Ipix corresponding to the display data flows in the direction of drawing from the data line DL side to the data driver 130 side.
[0077]
(System controller)
The system controller 150 sends a scan control signal and a data control signal (the above-described scan shift start signal SSTR, scan clock signal SCLK, and shift start signal) for controlling the operation state to each of the scan driver 120A, the data driver 130, and the power supply driver 140. Each driver operates at a predetermined timing by outputting a signal STR, a shift clock signal CLK, a latch signal STB, an output enable signal OE, etc.) and a power control signal (power start signal VSTR, power clock signal VCLK, etc.). Then, the scan signal Vsel, the grayscale current Ipix, and the power supply voltage Vsc are generated and output, and the drive control operation in the above-described light emission drive circuit is continuously performed, and image information based on a predetermined video signal is displayed on the display panel 110. The display is controlled.
[0078]
(Power supply driver)
The power supply driver 140 applies a low-level signal to the power supply line VL in synchronization with the timing at which the display driver for each row is set to the selected state by the scan driver 120A based on the power supply control signal supplied from the system controller 150. By applying the power supply voltage Vscl (for example, a voltage level equal to or lower than the ground potential), a predetermined write current based on the display data is drawn from the power supply line VL to the data driver 130 via the display pixel (pixel drive circuit). On the other hand, by applying a high-level power supply voltage Vsch to the power supply line VL in synchronization with the timing at which the scanning driver 120A sets the display pixel group for each row to the non-selection state, the display pixels ( Pixel drive circuit), and write in the direction of the organic EL element OEL based on display data. Controlled to flow a filled-in write current equivalent to the drive current.
[0079]
As shown in FIG. 6, the power supply driver 140 includes a plurality of shift blocks SB each including a shift register and a buffer corresponding to each power supply line VL, similarly to the scan driver 120 described above. Based on a power supply control signal (power supply start signal VSTR, power supply clock signal VCLK, etc.) synchronized with the supplied scan control signal, the shift register generates a shift output generated by sequentially shifting the display panel 110 from above to below. The power supply voltages Vscl and Vsch having a predetermined voltage level (low level in a selected state by the scan driver 120 and high level in a non-selected state) are applied to each power supply line VL via a buffer.
[0080]
(Display signal generation circuit)
The display signal generation circuit 160 extracts, for example, a luminance gradation signal component from a video signal supplied from the outside of the display device, and uses the luminance gradation signal component as display data for each row of the display panel 110. The data is supplied to the data register circuit 132 of the driver 130. Here, when the video signal includes a timing signal component that defines the display timing of the image information, such as a television broadcast signal (composite video signal), the display signal generation circuit 160 generates the luminance gradation signal component. In addition to the function of extracting the timing signal component, the function of extracting the timing signal component and supplying it to the system controller 150. In this case, based on the timing signal supplied from the display signal generation circuit 160, the system controller 150 controls the scan control signal and the data control signal supplied to the scan driver 120A, the data driver 130, and the power supply driver 140, Generate a power control signal.
[0081]
First, as shown in FIG. 9, in the drive control method in the display device having such a configuration, one scan period Tsc is defined as one cycle, and a display connected to a specific scan line SL is performed within the one scan period Tsc. A write operation period (selection period of display pixels) Tse in which a pixel group is selected to supply a gradation current corresponding to display data, flow a predetermined write current, and hold the signal voltage as a signal voltage; A driving current corresponding to the display data is supplied to the organic EL element OEL based on the signal voltage written and held during the period Tse, and the light emitting operation is performed at a predetermined luminance gradation (the display pixel is not selected). Period) Tnse is set (Tsc = Tse + Tnse), and in each operation period, drive control substantially equivalent to the above-described light emission drive circuit is executed. Here, the write operation periods Tse set for each row are set so that there is no time overlap between them.
[0082]
That is, in the writing operation period Tse for the display pixels, as shown in FIG. 9, the scan driver 120A and the power supply driver 140 apply the scan line SL and the power supply to the display pixel group of a specific row (i-th row). By scanning the line VL to a predetermined signal level (by applying a high-level scanning signal and a low-level power supply voltage Vscl), the gray scale of the negative polarity composed of the large current supplied to each data line DL by the data driver 130 An operation of simultaneously holding a write current I1 (= Ipix-I2) composed of a small current flowing in response to the current (-Ipix; Ipix = I1−I2) as a voltage component is executed, and in the subsequent light emitting operation period Tnse Continuously supplies the driving current I3 (≒ I1) based on the voltage component held during the writing operation period Tse to the organic EL element OEL. The Rukoto, operation continues to emit light at a luminance gradation corresponding to the display data.
As shown in FIG. 9, such a series of drive control operations are sequentially and repeatedly executed for the display pixel groups of all the rows constituting the display panel 110 within one scanning period Tsc, so that one screen of the display panel is displayed. The desired image information is displayed based on the display data of.
[0083]
Therefore, according to the display device and the drive control method thereof according to the present embodiment, an extremely large grayscale current having a current value that is a predetermined number or more times the drive current required for the light emitting operation of the light emitting element is applied to each data line. When the light-emitting element emits light at a relatively lower luminance gradation or when the light-emitting element is miniaturized, a small drive current is supplied to the light-emitting element, or when writing to each display pixel is performed. Even if the write operation period (selection period) is set to be short, the parasitic capacitance added to the data line is charged in a short time by the grayscale current composed of a large current, and displayed within a predetermined write operation period. Data can be written well. Accordingly, even when the number of display pixels (the number of scanning lines) is increased due to the increase in the definition of the display panel and the light emitting element is miniaturized and the selection period is set short, the display data can be written well. Since the operation and the light-emitting operation can be performed, a display device having a high-definition display panel and excellent display image quality can be realized.
[0084]
In the present embodiment, a configuration has been described in which the scanning driver 120A, the data driver 130, and the power supply driver 140 are individually arranged as drivers attached to the periphery of the display panel 110, as shown in FIGS. However, the present invention is not limited to this, and as described above, the scanning driver 120A and the power supply driver 140 operate based on equivalent control signals (scanning control signal and power supply control signal) whose timing is synchronized. Therefore, for example, as shown in FIG. 10, the scanning driver 120B may be configured to have a function of supplying the power supply voltage Vsc in synchronization with the generation and output timing of the scanning signal. According to such a configuration, the configuration of the peripheral circuit can be simplified.
[0085]
【The invention's effect】
As described above, according to the light-emitting drive circuit according to the present invention, a light-emitting element that emits light at a predetermined luminance in accordance with a supplied current value, such as an organic EL element or a light-emitting diode, can be used. In a drive circuit that supplies a current for executing a light emitting operation at a luminance gray scale, a gray scale current having a current value designated according to a light emitting state (luminous gray scale) of a light emitting element is supplied. A current specifying method for controlling the current value of the drive current flowing through the light emitting element based on the voltage held according to the current value of the write current corresponding to the light emitting element to emit light at a predetermined luminance gradation The first switching element (single thin film transistor) has a function of converting the current level of the write current into a voltage level and a function of supplying a drive current having a predetermined current value to the light emitting element. Only) Therefore, the effect of variations in the element characteristics of each switching element (operation characteristics of each thin film transistor) constituting the light emission drive circuit is greatly suppressed, and the desired light emission characteristics are stably realized over a long period of time. be able to.
[0086]
Further, according to the light emission drive circuit of the present invention, during the write operation period, a current (drive current = write current) necessary for causing the light emitting element to emit light at a desired luminance gradation is written. A grayscale current having a large current value that is the sum of the input current and the carrier current (in other words, a current value that is a predetermined several times or more of the write current) can be supplied to the light emission drive circuit via the data line. Therefore, even when a small driving current is supplied to the light emitting element to perform a light emitting operation, the parasitic capacitance of the data line can be quickly charged, and the write current corresponding to the gradation current is supplied to the light emitting drive circuit. Good writing (holding as a voltage component) can be performed in a short time.
[0087]
Further, all of the first to fifth switching elements constituting the light emission drive circuit according to the present invention can be constituted by n-channel type amorphous silicon thin film transistors, and the current values of the write current and the carrier current can be reduced. As a method of setting the relationship, the first and fifth switching elements may be configured so that the ratio of the transistor size (the ratio of the channel length to the channel width of the transistor) is a predetermined number of times. As a result, all the switching elements constituting the light emission drive circuit can be constituted by n-channel type amorphous silicon thin film transistors. In addition, the current value of the carrier current can be defined, and a stable light emission drive circuit with good operation characteristics can be realized.
[0088]
Further, according to the display device and the drive control method thereof according to the present invention, the above-described light emission drive circuit is applied as a pixel drive circuit, and scan lines (scan lines) and data lines (signal lines) orthogonal to each other are formed. In a display having a display panel in which pixel driving circuits and display pixels each composed of a light emitting element are arranged in a matrix near an intersection, a gray scale in which a current value is designated according to a light emitting state (luminance gray level) of the light emitting element A current designation for causing the light emitting element to emit light at a predetermined luminance gradation by controlling the current value of the drive current flowing through the light emitting element based on the voltage held according to the current value of the write current corresponding to the current A single switching function can be applied, and the function of converting the current level of the write current to the voltage level and the function of supplying a drive current of a predetermined current value to the light emitting element can be performed by a single switching operation. Since it can be realized by using only the pixel (thin film transistor), it is possible to carry out appropriate gradation control by suppressing the variation of the element characteristics of each switching element constituting the light emission driving circuit, and to realize the display characteristic of each display pixel. And display quality can be improved.
[0089]
Further, according to the display device and the drive control method thereof according to the present invention, during the selection period, the data driver (signal drive unit) is configured to set the total sum of the write current and the carrier current according to the display data (display signal). Since the adjustment current can be supplied to the display pixels (pixel drive circuits) via the respective data lines, the light emission of the light emitting element can be operated at a relatively lower luminance gradation, or the display panel can be made to have higher definition. Even when the driving current becomes a small current as in the case where the light emitting element is miniaturized, or when the selection period of each display pixel is set to be short, the grayscale current having a large current value is applied to the data line. To quickly charge the parasitic capacitance, stabilize the write current corresponding to the grayscale current at an early stage, and write (hold) a voltage component based on the write current within the selected period. ) That.
[0090]
On the other hand, in the non-selection period, a drive current having a current value equivalent to the write current is supplied to the light emitting element by the voltage component based on the write current held in each display pixel (pixel drive circuit). Therefore, the light emitting element can be satisfactorily operated to emit light at a desired luminance gradation corresponding to the display data. Therefore, even when the number of display pixels (the number of scanning lines) is increased due to the increase in the definition of the display panel and the light emitting element is miniaturized and the selection period is set to be short, the display data writing operation can be performed well. In addition, since the light emitting operation can be performed, it is possible to realize a display device having good display image quality while having a display panel with high definition.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing one embodiment of a light emission drive circuit according to the present invention.
FIG. 2 is a circuit configuration diagram showing a basic configuration of a light emission drive circuit according to the present invention.
FIG. 3 is a conceptual diagram showing an operation in a light emission drive circuit according to a basic configuration.
FIG. 4 is a conceptual diagram illustrating a drive control operation in the light emission drive circuit according to the embodiment.
FIG. 5 is a schematic block diagram illustrating an example of the entire configuration of a display device according to the present invention.
FIG. 6 is a schematic configuration diagram illustrating an example of a display panel applied to the display device according to the embodiment.
FIG. 7 is a block diagram illustrating a main configuration of a data driver applied to the display device according to the embodiment.
FIG. 8 is a circuit diagram showing an example of a voltage-current conversion / gray-scale current pull-in circuit applied to the data driver according to the embodiment.
FIG. 9 is a timing chart showing one operation timing of the drive control method of the display device according to the embodiment.
FIG. 10 is a schematic configuration diagram showing another example of a scan driver applied to the display device according to the present invention.
FIG. 11 is an equivalent circuit showing a circuit configuration example of each display pixel of the related art in a light emitting element type display having an organic EL element.
[Explanation of symbols]
DCA light emission drive circuit
DCx basic circuit
DC pixel drive circuit
SL scan line
DL data line
VL power line
Tr1 to Tr5 thin film transistor
Cs capacitor
OEL Organic EL device
100 display device
110 Display panel
120A scanning driver
130 Data Driver
140 Power Driver

Claims

発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に伴う電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、
前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、
前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、
前記第１の電流路及び第２の電流路に電気的に接続され、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する信号電流が流れる第３の電流路と、
を備えたことを特徴とする発光駆動回路。A first current path connected to the light-emitting element, a first write current having a predetermined current value flowing through the first current path, and accumulating a charge associated with the first write current; Light-emitting control means for controlling the supply of a drive current based on the charge stored in the charge storage means to the light-emitting element, the light-emitting control means comprising:
First write control means for controlling the flow of the first write current through the first current path;
A second write current having a second current path provided in parallel with the first current path, wherein the second current path has a current value that is a predetermined number of times the first write current in the second current path; Second writing control means for controlling the flow of
A third current path electrically connected to the first current path and the second current path, and through which a signal current having a current value obtained by adding the first write current and the second write current flows. When,
A light emission drive circuit comprising:

前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴とする請求項１記載の発光駆動回路。2. The light emission drive circuit according to claim 1, wherein said charge storage means comprises a capacitance element attached to said first current path.

前記発光駆動回路は、
第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、
前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴とする請求項１記載の発光駆動回路。The light emission drive circuit,
At a first operation timing, the first write current flows through the first current path by the first write control means, and a predetermined value corresponding to the first write current flows through the charge storage means. Charge builds up,
The driving current is supplied to the light emitting element at a second operation timing which does not overlap with the first operation timing in accordance with the electric charge accumulated in the electric charge accumulation means by the light emission control means. The light emission drive circuit according to claim 1.

前記第１の書込制御手段は、前記第１の電流路及び前記第３の電流路間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第４の電流路を備えることを特徴とする請求項１記載の発光駆動回路。The first write control means is provided between the first current path and the third current path. The first write current flows through the first write path, and the first write current flows to the first current path. 2. The light emission drive circuit according to claim 1, further comprising a fourth current path through which a write current flows.

前記第１の書込制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する電流制御手段を備えることを特徴とする請求項４記載の発光駆動回路。5. The light emitting drive circuit according to claim 4, wherein said first write control means includes a current control means provided in said fourth current path and controlling a current flowing through said fourth current path. .

前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、
前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、
前記第１の書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、
前記電流制御手段は、前記第４の電流路に設けられ、該第４の電流路に流れる電流を制御する第３のスイッチング素子を備え、
前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、
を備えることを特徴とする請求項５記載の発光駆動回路。The light emission control means includes a first switching element provided in the first current path, for controlling a value of the first write current flowing through the first current path,
The charge storage means includes a capacitance element provided between the first switching element and the first current path;
The first write control means includes a second switching element for controlling an operation of the first switching element;
The current control means includes a third switching element provided on the fourth current path, for controlling a current flowing through the fourth current path,
The second write control means is provided in the second current path, and controls a current flowing through the second current path, a fourth switching element, and is connected in series with the fourth switching element. A fifth switching element for controlling a value of the second write current;
The light emission drive circuit according to claim 5, further comprising:

前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする請求項６記載の発光駆動回路。7. The light emission drive circuit according to claim 6, wherein the first to fifth switching elements are formed by n-channel type amorphous silicon thin film transistors.

前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段及び前記第２の書込制御手段を構成するトランジスタのサイズに基づいて設定されることを特徴とする請求項１乃至７のいずれかに記載の発光駆動回路。The magnification of the current value of the second write current with respect to the first write current is set based on the size of transistors forming the first write control unit and the second write control unit. The light emission drive circuit according to claim 1, wherein:

前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴とする請求項６乃至８のいずれかに記載の発光駆動回路。The thin film transistor forming the fifth switching element is set so that a ratio of a channel length to a channel width of the transistor becomes a predetermined multiple of the thin film transistor forming the first switching element. 9. The light emission drive circuit according to claim 6, wherein:

前記電荷蓄積手段における前記容量素子は、少なくとも、前記第１のスイッチング素子と前記第１の電流路間に形成された寄生容量を含むことを特徴とする請求項６乃至９のいずれかに記載の発光駆動回路。10. The device according to claim 6, wherein the capacitance element in the charge storage unit includes at least a parasitic capacitance formed between the first switching element and the first current path. Light emission drive circuit.

前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする請求項１乃至１０のいずれかに記載の発光駆動回路。11. The light emitting device according to claim 1, wherein the light emitting device is a current control type light emitting device that performs a light emitting operation at a predetermined luminance gradation according to a current value of the driving current supplied by the light emitting control unit. The light emission drive circuit according to any one of the above.

前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項１乃至１１のいずれかに記載の発光駆動回路。The light emitting drive circuit according to claim 1, wherein the light emitting element is an organic electroluminescent element.

マトリクス状に配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記各表示画素は、発光素子と、前記発光素子の発光動作を制御する画素駆動回路と、を備え、
該画素駆動回路は、前記発光素子に接続される第１の電流路を有し、該第１の電流路に所定の電流値を有する第１の書込電流を流し、該第１の書込電流に応じた電荷を蓄積する電荷蓄積手段を備え、該電荷蓄積手段に蓄積された電荷に基づく駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記第１の書込電流を流す制御を行う第１の書込制御手段と、前記第１の電流路に並列的に設けられる第２の電流路を有し、該第２の電流路に前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流す制御を行う第２の書込制御手段と、を備え、
前記表示パネルは、前記各表示画素を行単位で選択するための走査信号が印加される走査線と、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する前記信号電流が流れる信号線と、を備えることを特徴とする表示装置。A display panel having a plurality of display pixels arranged in a matrix; and supplying a signal current having a current value corresponding to a display signal to each of the display pixels, thereby obtaining desired image information on the display panel. In a display device that displays
Each of the display pixels includes a light emitting element, and a pixel driving circuit that controls a light emitting operation of the light emitting element,
The pixel drive circuit has a first current path connected to the light emitting element, and supplies a first write current having a predetermined current value to the first current path, thereby causing the first write A light emission control means for controlling the supply of a drive current based on the charge stored in the charge storage means to the light emitting element; A first write control unit configured to control a flow of a first write current; and a second current path provided in parallel with the first current path, wherein the second current path is provided in the second current path. A second write control unit that controls the flow of a second write current having a current value that is a predetermined number of times the write current of one second;
The display panel has a scan line to which a scan signal for selecting each of the display pixels in a row unit is applied, and a current value obtained by summing the first write current and the second write current. And a signal line through which a signal current flows.

前記電荷蓄積手段は、前記第１の電流路に付設された容量素子からなることを特徴とする請求項１３記載の表示装置。14. The display device according to claim 13, wherein said charge storage means comprises a capacitive element attached to said first current path.

前記表示装置は、少なくとも、
前記走査線に前記走査信号を印加する走査駆動手段と、
前記信号線に前記信号電流を流すための電流引き込み回路を有する信号駆動手段と、
を備えることを特徴とする請求項１３又は１４記載の表示装置。The display device, at least,
Scanning driving means for applying the scanning signal to the scanning line,
Signal driving means having a current drawing circuit for flowing the signal current through the signal line;
The display device according to claim 13, further comprising:

前記画素駆動回路は、
第１の動作タイミングで、前記第１の書込制御手段により前記第１の電流路に前記第１の書込電流が流れ、前記電荷蓄積手段に前記第１の書込電流に応じた所定の電荷が蓄積され、
前記第１の動作タイミングと時間的に重ならない第２の動作タイミングで、前記発光制御手段により前記電荷蓄積手段に蓄積された電荷に応じて前記駆動電流が前記発光素子に供給されることを特徴とする請求項１３乃至１５のいずれかに記載の表示装置。The pixel drive circuit,
At a first operation timing, the first write current flows through the first current path by the first write control means, and a predetermined value corresponding to the first write current flows through the charge storage means. Charge builds up,
The driving current is supplied to the light emitting element at a second operation timing which does not overlap with the first operation timing in accordance with the electric charge accumulated in the electric charge accumulation means by the light emission control means. The display device according to any one of claims 13 to 15, wherein

前記第１の書込制御手段は、前記第１の電流路及び前記信号線間に設けられ、前記第１の書込電流が流れて、前記第１の電流路へ前記第１の書込電流を流す第３の電流路と、
該第３の電流路に設けられ、前記第３の電流路に流れる電流を制御する電流制御手段と、
を備えることを特徴とする請求項１３乃至１６のいずれかに記載の表示装置。The first write control means is provided between the first current path and the signal line. The first write current flows through the first write path to the first current path. A third current path through which
Current control means provided on the third current path, for controlling a current flowing through the third current path;
The display device according to claim 13, further comprising:

前記発光制御手段は、前記第１の電流路に設けられ、該第１の電流路に流れる前記第１の書込電流の値を制御する第１のスイッチング素子を備え、
前記電荷蓄積手段は、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、
前記第１の書込制御手段は、前記第１のスイッチング素子を制御する第２のスイッチング素子を備え、
前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備え、
前記第２の書込制御手段は、前記第２の電流路に設けられ、該第２の電流路に流れる電流を制御する第４のスイッチング素子と、該第４のスイッチング素子と直列に接続され、前記第２の書込電流の値を制御する第５のスイッチング素子と、
を備えたことを特徴とする請求項１３乃至１７のいずれかに記載の表示装置。The light emission control means includes a first switching element provided in the first current path, for controlling a value of the first write current flowing through the first current path,
The charge storage means includes a capacitance element provided between the first switching element and the first current path;
The first write control means includes a second switching element for controlling the first switching element;
The current control means includes a third switching element provided in the third current path, for controlling a current flowing through the third current path,
The second write control means is provided in the second current path, and controls a current flowing through the second current path, a fourth switching element, and is connected in series with the fourth switching element. A fifth switching element for controlling a value of the second write current;
The display device according to claim 13, further comprising:

前記第１乃至第５のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする請求項１８記載の表示装置。19. The display device according to claim 18, wherein the first to fifth switching elements are formed by n-channel type amorphous silicon thin film transistors.

前記第１の書込電流に対する前記第２の書込電流の電流値の倍率は、前記第１の書込制御手段における前記第１のスイッチング素子及び前記第２の書込制御手段における前記第５のスイッチング素子を構成する薄膜トランジスタのサイズに基づいて設定され、前記第５のスイッチング素子を構成する薄膜トランジスタは、前記第１のスイッチング素子を構成する薄膜トランジスタに対して、トランジスタのチャネル幅に対するチャネル長の比が前記所定数倍になるように設定されていることを特徴とする請求項１９記載の表示装置。The magnification of the current value of the second write current with respect to the first write current is determined by the first switching element in the first write control means and the fifth switching element in the second write control means. The thin film transistor constituting the fifth switching element is set based on the size of the thin film transistor constituting the switching element, and the ratio of the channel length to the channel width of the transistor is smaller than the thin film transistor constituting the first switching element. 20. The display device according to claim 19, wherein is set to be the predetermined number times.

前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする請求項１３乃至２０のいずれかに記載の表示装置。21. The light emitting device according to claim 13, wherein the light emitting device is a current control type light emitting device that emits light at a predetermined luminance gradation according to a current value of the drive current supplied by the light emission control unit. The display device according to any one of the above.

マトリクス状に配列された複数の表示画素を有する表示パネルを備え、該各表示画素は発光素子を備え、各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、
前記各表示画素の選択期間中に、
前記発光素子に接続される第１の電流路に第１の書込電流を流すステップと、
前記第１の書込電流に応じた所定の電荷を蓄積するステップと、
前記第１の電流路に並列的に設けられる第２の電流路に、前記第１の書込電流の所定数倍の電流値を有する第２の書込電流を流すステップと、
前記第１の電流路及び第２の電流路に電気的に接続される第３の電流路に、前記第１の書込電流と前記第２の書込電流を合計した電流値を有する前記信号電流を流すステップと、
前記各表示画素の非選択期間中に、
前記蓄積された電荷に応じた駆動電流を前記発光素子に供給するステップと、を備えることを特徴とする表示装置の駆動制御方法。A display panel having a plurality of display pixels arranged in a matrix, each display pixel including a light-emitting element, and supplying a signal current having a current value corresponding to a display signal to each display pixel. A drive control method for a display device for displaying desired image information on the display panel,
During the selection period of each display pixel,
Flowing a first write current through a first current path connected to the light emitting element;
Accumulating a predetermined charge corresponding to the first write current;
Flowing a second write current having a current value that is a predetermined number times the first write current to a second current path provided in parallel with the first current path;
A third current path electrically connected to the first current path and the second current path, the signal having a current value obtained by adding the first write current and the second write current; Flowing an electric current;
During the non-selection period of each display pixel,
Supplying a drive current according to the stored charge to the light emitting element.

前記表示装置の駆動制御方法における前記選択期間中においては、前記発光素子は非発光状態とされ、前記非選択期間中において、前記発光素子は発光状態とされることを特徴とする請求項２２記載の表示装置の駆動制御方法。23. The light emitting element is in a non-light emitting state during the selection period in the drive control method of the display device, and the light emitting element is in a light emitting state during the non-selection period. Drive control method for a display device.