JP2004087620A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004087620A JP2004087620A JP2002244112A JP2002244112A JP2004087620A JP 2004087620 A JP2004087620 A JP 2004087620A JP 2002244112 A JP2002244112 A JP 2002244112A JP 2002244112 A JP2002244112 A JP 2002244112A JP 2004087620 A JP2004087620 A JP 2004087620A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- tft
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】非晶質基板上に画素領域及びドライバー領域が設けられてなるドライバー画素一体型の液晶表示装置において、ＴＦＴのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のＴＦＴを備えるようにする。
【解決手段】画素領域及びドライバー領域に形成された半導体薄膜に時間に対して連続的にエネルギーを出力するエネルギービームを照射し、該各半導体薄膜を結晶化し、該各薄膜トランジスタの動作半導体薄膜とする際、該エネルギービームの該画素領域に形成された半導体薄膜への照射回数を該ドライバー領域に形成された半導体薄膜への該照射回数よりも多くするようにした。
【選択図】 なし
【解決手段】画素領域及びドライバー領域に形成された半導体薄膜に時間に対して連続的にエネルギーを出力するエネルギービームを照射し、該各半導体薄膜を結晶化し、該各薄膜トランジスタの動作半導体薄膜とする際、該エネルギービームの該画素領域に形成された半導体薄膜への照射回数を該ドライバー領域に形成された半導体薄膜への該照射回数よりも多くするようにした。
【選択図】 なし
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、無アルカリガラス等の非晶質基板上に、各々複数の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ。以下ＴＦＴと示す。）を有してなる画素領域及びドライバー領域が設けられてなる半導体装置、いわゆるドライバー画素一体型（システム・オン・パネル／Ｓｙｓｔｅｍ Ｏｎ Ｐａｎｅｌ：ＳＯＰ。以下ＳＯＰと示す。）に適用して好適である。
【０００２】
【従来の技術】
前記ＴＦＴは、極めて薄く微細な動作半導体膜に形成されるものであるため、近時の大面積化の要請を考慮して大画面の液晶パネル等への搭載が検討されており、特に、ＳＯＰ等への適用が期待されている。
【０００３】
ＳＯＰでは、無アルカリガラス等の非晶質基板上に複数の多結晶半導体ＴＦＴ（特に多結晶シリコン（以下ｐ−Ｓｉと示す。）ＴＦＴ）を形成する。この場合、半導体膜としてアモルファスシリコン（以下ａ−Ｓｉと示す。）膜を成膜した後、紫外波長・短パルスのエキシマレーザを照射することで、ガラス基板に影響を与えずａ−Ｓｉ膜のみを溶融結晶化させて動作半導体膜として機能するｐ−Ｓｉ膜を得る方法が主流である。
【０００４】
以下、従来例の具体的な形態について図面を参照しながら説明する。
【０００５】
図１４及び図１５に上記パルス発振エキシマレーザビームを線状に加工し、例えばａ−Ｓｉ膜に対し、該線状レーザビームを走査させながら照射した場合の様子を示す。
【０００６】
図１４は、従来の実施形態に係るＳＯＰの液晶表示装置の構成を模式的に示した図であり、図示中、基板は１、画素領域は１０１、データドライバー領域１０２、走査ドライバー領域はは１０３、線状（リボン状）にパターニングされた半導体薄膜（ａ−Ｓｉ膜）（以下、半導体薄膜リボンと称する。）は１０４である。前記線状レーザビーム照射は例えば、図１４に示すように、画素領域１０１、データドライバー領域１０２、及び走査ドライバー領域１０３の半導体薄膜リボン１０４に対して矢印の方向へ走査する。
【０００７】
図１５は前記半導体薄膜リボン１０４に前記線状レーザビームを照射走査する様子を示す図であり、該半導体薄膜リボン１０４の幅は７０μｍ、該各半導体薄膜リボン１０４領域間の隙間は８０μｍである。
【０００８】
図１６は図１５の半導体薄膜リボン１０４にＴＦＴアイランドが形成された様子を示す図であり、図示中、半導体薄膜リボン１０４内のチャネル領域は１０５、それを挟みソース／ドレイン１０６、それら領域を有するＴＦＴのアイランド領域は１０７である。
【０００９】
図１６に示すように、画素領域１０１、データドライバー領域１０２、及び走査ドライバー領域１０３に形成されたａ−Ｓｉ膜を半導体薄膜リボン１０４にパターニングし、該パターニング後のａ−Ｓｉ膜１０４の表面又は基板１の裏面に対し、前記線状レーザビームを矢印の方向へ照射走査する。使用する前記レーザビームの幅寸法は１００μｍであるため、１５０μｍずつ走査位置をずらしながら、前記基板１の全域の半導体薄膜リボン１０４を照射する。この後、リボン状の半導体薄膜１０４をパターニング及びエッチングして、該半導体薄膜リボン１０４内にチャネル領域１０５を挟みソース／ドレイン１０６となる領域を有するＴＦＴのアイランド領域１０７を形成する。このとき、前記半導体薄膜リボン１０４表面の１箇所からみれば前記レーザビームは１回の照射走査である。
【００１０】
アイランド領域１０７の周辺部の半導体薄膜リボン１０４には、周囲への熱拡散により冷却速度が速いために微結晶である動作半導体膜（ｐ−Ｓｉ膜）が形成されるが、内部では冷却速度を十分に遅くでき、数μｍ幅、数十μｍの長さの結晶粒が形成される。これにより、チャネル部の結晶粒径を大きくできる。
【００１１】
【発明が解決しようとする課題】
ＳＯＰの大面積化に対応した高出力且つ線状のビームを出射するエキシマレーザが開発され、レーザ結晶化によって得られるｐ−Ｓｉ膜は、結晶粒径が大きく、大面積に均一に形成することが可能となってきた。
【００１２】
このように、例えば、前記ＳＯＰの液晶表示装置において、前記パルス発振エキシマレーザを用いた結晶化によって得られるｐ−Ｓｉ膜を用いてＴＦＴを作製した場合、前記画素領域及び前記各ドライバー領域を構成するＴＦＴの前記チャネル領域には、結晶粒径が大きく、該チャネル内に存在する粒界が少ないために移動度が大きい高いレベルのトランジスタ特性を有するＴＦＴが製造可能となってきた。この技術により得られるＴＦＴの移動度は約１５０ｃｍ２／Ｖｓ程度である。
【００１３】
上述したように、前記パルス発振エキシマレーザを画素領域及びドライバー領域に形成されたａ−Ｓｉ膜に１回の照射走査を施することにより、該全領域に均等に高移動度のＴＦＴを形成することはできるようになってきたが、前記画素領域において、各画素をスイッチングするためのＴＦＴでは、この方法によって得られた動作半導体膜となるｐ−Ｓｉ膜の膜厚が厚いために、オフ電流（リーク電流）が大きくなってしまうという問題が生じていた。
【００１４】
そこで、本発明は、前記課題に鑑みてなされたものであり、ＳＯＰの液晶表示装置等への適用に際して、ＴＦＴのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のＴＦＴを備えてなる半導体装置及びその製造方法を提供することを目的とする。
【００１５】
更に本発明は、ＴＦＴのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のＴＦＴを実現するに際して、ＣＷレーザエネルギービームの照射回数を画素領域及びドライバー領域で異ならせて、それぞれに最適の動作半導体膜となるｐ−Ｓｉ膜の膜厚を制御して、前記ＴＦＴを実現することを可能とする半導体装置及びその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は前記課題を解決するため、以下に示す諸態様を備える。
【００１７】
本発明の態様は、基板上に、各々複数のＴＦＴを有する画素領域及びドライバー領域が設けられてなる半導体装置の製造方法であって、画素領域及びドライバー領域に形成された半導体薄膜に時間に対して連続的にエネルギーを出力するエネルギービームを照射し、該各半導体薄膜を結晶化し、該各ＴＦＴの動作半導体薄膜とする際、該エネルギービームの該画素領域に形成された半導体薄膜への照射回数を該ドライバー領域に形成された半導体薄膜への該照射回数よりも多くすることを特徴とする。
【００１８】
この場合、前記画素領域を構成する該各ＴＦＴの動作半導体薄膜の膜厚は、前記ドライバー領域を構成する該各ＴＦＴの動作半導体薄膜の膜厚よりも薄くなる。
【００１９】
このように、画素領域を構成する前記各ＴＦＴの動作半導体薄膜の膜厚を薄くすることにより、リーク電流（オフ電流）を低減することができる。
【００２０】
この場合、前記エネルギービームの具体例としては、ＣＷレーザ光、更には半導体励起の固体レーザ光（ＤＰＳＳレーザ光）が好ましい。
【００２１】
このように、ＣＷレーザ等のような時間に対して連続的に出力するエネルギービームにより半導体薄膜を結晶化することにより、結晶粒径を大粒径に、具体的にはエネルギービームの走査方向に沿って半導体薄膜の結晶状態が結晶粒が長い流線形状のフローパターンに形成される。この場合の結晶粒径は、例えば、現在使用されているエキシマレーザ光により結晶化された場合の１０〜１００倍の大きさとなる。
【００２２】
出力の大きい、ＣＷレーザ等のレーザビームを、被照射面において、数ｃｍ角の四角いスポットや、長さ１０ｃｍ以上の線状となるように光学系にて加工し、レーザビームを走査させて（レーザビームの照射位置を被照射面に対し相対的に移動させて）、レーザアニールを行う方法が、量産性が良く、工業的に優れているため、好ましい。
【００２３】
特に、線状レーザビームを用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状レーザの線方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことができるため、高い量産性が得られる。線方向に直角な方向に走査するのは、それが最も効率のよい走査方向であるからである。
【００２４】
前記態様において、前記各半導体薄膜を前記基板上に線状又は島状にパターニングすることが好適である。
【００２５】
ＣＷレーザによる結晶化技術は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）の分野において古くから研究が成されてきたが、ガラス基板では熱的に耐えないものと考えられていた。確かに、半導体薄膜としてａ−Ｓｉ膜が全面に成膜されている状態でレーザ照射すると、ａ−Ｓｉ膜の温度上昇と共にガラス基板の温度も上昇し、クラック等のダメージが観察される。本発明では、半導体薄膜を予め線状又は島状にパターニングしておくことにより、ガラス基板の温度は上がらず、クラックの発生や不純物の膜中への拡散等の発生が防止される。これにより、ガラス等の基板にＴＦＴの動作半導体薄膜を形成する際にも、ＣＷレーザに代表される時間に対して連続的にエネルギーを出力するエネルギービームを不都合なく用いることが可能となる。
【００２６】
前記態様において、前記画素領域と前記ドライバー領域とにおいて、時間に対して連続的に且つ線状にエネルギーを出力する前記エネルギービームの照射回数を異なるようにして（具体的には、前記ドライバー領域に形成された半導体薄膜に１回、前記画素領域に形成された半導体薄膜に少なくとも２回以上）、前記画素領域及び前記ドライバー領域に形成された半導体薄膜に照射することにより結晶化し、該各それぞれの動作半導体薄膜とすること等が好ましい。
【００２７】
画素領域とドライバー領域に設けられるＴＦＴでは、要求精度が異なり、その作製の際に最適化が必要となる。従って、確実に大粒径の結晶粒を有する動作半導体薄膜の形成が可能であり、各ＴＦＴの動作特性を高いレベルにでき、時間に対して連続的にエネルギーを出力するエネルギービームを画素領域及びドライバー領域に適用し、該画素領域と該ドライバー領域とで当該エネルギービームの照射回数を異ならせ、線状のエネルギービームを適用する等、該画素領域及び該ドライバー領域をそれぞれ構成するＴＦＴの動作半導体薄膜の膜厚に差異を設ける。これにより、極めて効率的に各場所の精度要求に見合った所望のＳＯＰを実現することが可能となる。
【００２８】
【発明の実施の形態】
以下、本発明を適用した具体的な諸実施形態について図面を参照しながら詳細に説明する。
【００２９】
─時間に対して連続的に出力するエネルギービームによる結晶化─
先ず、本実施形態の主要構成、即ち、時間に対して連続的にエネルギーを出力するエネルギービームをＣＷレーザとし、ここではＣＷレーザを利用した半導体薄膜の結晶化について開示する。
【００３０】
時間に対して連続したエネルギービームを半導体薄膜、例えばａ−Ｓｉ膜に対して照射走査することにより、大粒径のポリシリコン結晶を形成することが可能である。このときの結晶粒径は数μｍ程度となり、非常に大きな結晶を形成できる。この結晶粒径は例えば、現在使用されているエキシマレーザの１０〜１００倍の大きさになる。従って、高速動作を必要とされるドライバー部分のＴＦＴには非常に有利である。
【００３１】
図１−図５にＣＷレーザを利用した半導体薄膜の結晶化の様子を示す。
【００３２】
図１はＳＯＰの液晶表示装置の構成を模式的に示した図であり、その構成は図１４のものと同一のものであって、既に説明しているので、ここではその説明を省略し、同一の符号で示す（図１４参照）。前記ＣＷレーザ照射は例えば、図１に示すように、画素領域１０１、データドライバー１０２、及び走査ドライバー領域１０３の半導体薄膜リボン１０４に対して矢印の方向へ走査する。
【００３３】
図２は、半導体薄膜リボン１０４にＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ１回目の照射走査する様子を示す図であり、図１５のものと同一のものは同一の符号で示している。図２のように半導体薄膜リボン１０４の幅は７０μｍ、該各半導体薄膜リボン１０４領域間の隙間は８０μｍである。図２中の円形図は、前記該リボン１０４幅内に形成された複数個のＴＦＴの模式図である。
【００３４】
図３はデータドライバー領域１０２及び走査ドライバー領域１０３にＴＦＴアイランドが形成された様子を示す図であり、図１６のものと同一のものは同一の符号で示している。図示中、半導体薄膜リボン１０４内のチャネル領域は１０５、それを挟みソース／ドレイン１０６、それら領域を有するＴＦＴのアイランド領域は１０７である。
【００３５】
図４は、画素領域１０１に形成された半導体薄膜リボン１０４にＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ２回目の照射走査する様子を示す図であり、図２のものと同一のものは同一の符号で示している。図４中の円形図は、前記該リボン１０４幅内に形成された複数個のＴＦＴの模式図である。
【００３６】
図５は画素領域１０１にＴＦＴアイランドが形成された様子を示す図であり、図示中、半導体薄膜リボン１０４内のチャネル領域は１０５、それを挟みソース／ドレイン１０６、それら領域を有するＴＦＴのアイランド領域は１０７である。
【００３７】
図１−図３に示すように、バッファーＳｉＯ２を形成したガラス基板１上でａ−Ｓｉ膜２（膜厚：１００ｎｍ）を線状（リボン状）にパターニングし、ａ−Ｓｉ膜２の表面又はガラス基板１の裏面に対し、ＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ１回目の照射走査する。図２に示すように、使用する前記レーザビームの幅寸法は１００μｍであるため、１５０μｍずつ走査位置をずらしながら、該基板１全域の半導体薄膜リボン１０４を照射する。
【００３８】
この後、図３に示すように、データドライバー領域１０２及び走査ドライバー領域１０３のリボン状の半導体薄膜１０４のみパターニング及びエッチングして、各半導体薄膜１０４内にチャネル領域４を挟みソース／ドレイン５となる領域を有するＴＦＴのアイランド領域６を形成する。これにより、該データドライバー領域１０２及び走査ドライバー領域１０３の半導体薄膜リボン１０４は結晶化され、該各ＴＦＴ膜の動作半導体薄膜（膜厚：約１００ｎｍ程度）が形成される。
【００３９】
次に、図４に示すように、画素領域１０１のリボン状の半導体薄膜１０４の表面又はガラス基板１の裏面のみに対し、ＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ２回目の照射走査する。図４に示すように、使用する前記レーザビームの幅寸法は１００μｍであり、上記した１回目のレーザの１走査領域の位置から３０μｍずらして２回目の走査を開始し、１５０μｍずつ走査位置をずらしながら画素領域１０１全域の半導体薄膜リボン１０４のみを照射走査する。
【００４０】
この後、図５に示すように、画素領域１０１のリボン状の半導体薄膜１０４のみパターニング及びエッチングして、該各半導体薄膜１０４内にチャネル領域４を挟みソース／ドレイン５となる領域を有するＴＦＴのアイランド領域６を形成する。これにより、該画素１０１の半導体薄膜リボン１０４は結晶化され、該領域を構成するＴＦＴ膜の動作半導体薄膜（膜厚：約５０ｎｍ程度）が形成される。
【００４１】
前記各アイランド領域６の周辺部には、周囲への熱拡散により冷却速度が速いために微結晶が形成されるが、内部ではＣＷレーザ３の照射条件（エネルギー及び走査速度）を適切に選ぶことにより冷却速度を十分に遅くでき、数μｍ幅、数十μｍの長さの結晶粒が形成される。これにより、チャネル部の結晶粒径を大きくできる。
【００４２】
このように、前記画素領域と前記各ドライバー領域とで当該ＣＷレーザビームの照射回数を異ならせ、線状のエネルギービームを適用する等、該画素領域及び該各ドライバー領域をそれぞれ構成するＴＦＴの動作半導体薄膜の膜厚に差異を設けることができる。
【００４３】
なお、時間に対して連続したエネルギービームによる結晶化技術は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）の分野において古くから研究が成されてきたが、ガラス基板では熱的に耐えられないと考えられていた。確かに、ａ−Ｓｉ膜が全面に成膜されている状態でレーザ照射すると、ａ−Ｓｉ膜の温度上昇と共にガラス基板の温度も上昇し、クラック等のダメージが観察されるが、ａ−Ｓｉ膜を予め線状（又は島状）に加工しておくことにより、ガラス基板の温度は上がらず、クラックの発生や不純物の膜中への拡散等が発生しない。
【００４４】
以下、ＣＷレーザを利用した結晶化の具体例を示す。
【００４５】
当該ＣＷレーザの波長は５３２ｎｍである。なお、波長は半導体薄膜が結晶化できる波長を利用すればよい。出力１００Ｗであり、基板としては非晶質基板であるＮＡ３５ガラスを利用する。非晶質基板の材質はこれに限定したものではなく、他の無アルカリガラス、石英ガラス、シリコン単結晶、セラミックス、プラスチック等でも良い。
【００４６】
ガラス基板と半導体薄膜との間に、ＳｉＯ２バッファ層を膜厚４００ｎｍ程度に形成している。なお、バッファー層はこれに限定したものではなく、ＳｉＯ２膜とＳｉＮ膜の積層構造でも良い。半導体薄膜はプラズマＣＶＤで形成したシリコン薄膜である。エネルギー照射前に４５０℃、２時間の熱処理により水素出しの熱処理を行っている。ここで、水素出しは熱処理に限定したものではない。本例では、ガラスを透過して裏面から照射しているが、これに限定したものではなく半導体薄膜側から照射しても良い。
【００４７】
エネルギービームはサイズが１５０μｍ×２０μｍの長尺線状ビーム（又は楕円ビーム）に成型されている。ここで、エネルギービームのサイズ及び形状はこれに限定されたものではなく、結晶化に必要な最適な大きさに調整すればよい。例えば、ビーム形状としては、長方形ビーム（又は楕円ビーム）、線状ビーム（又は楕円ビーム）等が好適である。なお、長尺線状ビーム（又は楕円ビーム）、長方形ビーム（又は楕円ビーム）、線状ビーム（又は楕円ビーム）は、ビーム内で均一のエネルギー強度を有することが好ましいが、必ずしも均一である必要はなく、ビームの中心位置が最高強度を持つエネルギープロファイルでも良い。
【００４８】
本例では、ＴＦＴが形成されるシリコン領域は図２及び図３のようにリボン状にａ−Ｓｉ膜１０４がパターニングされており、隣接するリボン状のａ−Ｓｉ膜１０４間は所定距離に分離され、ａ−Ｓｉ膜１０４の存在しない領域が存在する。このようにａ−Ｓｉ膜２の配置を構成することにより、ＮＡ３５ガラス基板１に対する熱損傷を大幅に低減することが可能となる。なお、ａ−Ｓｉ膜はリボン状（線状）に限定されたものではなく、島形状としても良い。
【００４９】
本例では、ＮＡ３５ガラス基板１と半導体薄膜であるａ−Ｓｉ膜２との間には、ＰＥＣＶＤで形成した膜厚４００ｎｍ程度のＳｉＯ２膜がバッファー層として存在する。なお、バッファー層はこれに限定したものではなく、ＳｉＯ２単独であれば２００ｎｍ以上、またはＳｉＯ２膜とＳｉＮ膜との積層構造を利用しても良い。
【００５０】
なお本例では、出力１００Ｗ、波長５３２ｎｍのＣＷレーザ１台を利用して結晶化したが、図１のように半導体薄膜パターンの配列が既に分かっているときには複数のビームを形成し、各エネルギービームを半導体薄膜領域に整合させて同時に照射しても良い。このとき、複数のエネルギービーム発生装置を利用しても良いし、また１台からエネルギービームを複数本に分離しても良い。
【００５１】
─ＴＦＴの作製─
以下、上述のＣＷレーザビームを用いたｎチャネルＴＦＴの作製例について説明する。図６〜図９は、このＴＦＴの製造方法を工程順に示す概略断面図である。
【００５２】
基板としては、上述と同様に、非晶質基板であるＮＡ３５のガラス基板２１を使用する。先ず、図６（ａ）に示すように、ガラス基板２１上に膜厚４００ｎｍ程度のＳｉＯ２バッファー層２２と膜厚１００ｎｍ程度の非晶質シリコン薄膜（ａ−Ｓｉ膜）を形成したパターニングＳｉ薄膜を形成し、水素出しのために４５０℃、２時間の熱処理を行う。なお、水素出しは熱処理に限定したものではない。
【００５３】
続いて、上述の時間に対して連続的に出力するエネルギービームを用いて前記ａ−Ｓｉ膜を結晶化し、動作半導体薄膜１１を形成する。具体的には、例えば図１等のようにリボン状に半導体薄膜、ここでは前記ａ−Ｓｉ膜を形成し、ＣＷレーザを用いて、波長５３２ｎｍ、エネルギービームサイズ１５０μｍ×２０μｍの線状ビームにより該ａ−Ｓｉ膜を照射走査して結晶化する（図６（ａ）参照）。この結晶化後の動作半導体薄膜１１の膜厚は約１００ｎｍ程度である。
【００５４】
続いて、前記エネルギービームを用いて、図６（ａ）の動作半導体薄膜１１に２回目の照射走査して結晶化し、前記動作半導体薄膜１１の膜厚よりも薄い膜厚の動作半導体薄膜１１´（図示せぬ）を形成する。この動作半導体薄膜１１´の膜厚は約５０ｎｍ程度である。以下、前記動作半導体薄膜１１を用いたＴＦＴの作成についてのみ示すが、前記動作半導体薄膜１１´を用いた場合も同様である。
【００５５】
続いて、例えば図４のように、結晶化されたリボン状の半導体薄膜（図４中の符号では１０４）にＴＦＴアイランド領域６を形成する。このとき、リボン状の半導体薄膜の中心軸上にＴＦＴのチャネル領域４が位置するように加工する。即ち、完成したＴＦＴにおいて流れる電流はレーザ光の走査方向と一致する。この場合、図２及び図４の円形図に示すように、リボン幅内に複数個（図示の例では６つ）のＴＦＴが形成されても良い。
【００５６】
続いて、図６（ｂ）に示すように、動作半導体薄膜１１上に膜厚１００ｎｍ程度にゲート酸化膜となるシリコン酸化膜２３をＰＥＣＶＤ法により形成する。このとき、他の手法、例えばＬＰＣＶＤ法又はスパッタリング法等を利用しても良い。
【００５７】
続いて、図６（ｃ）に示すように、膜厚３００ｎｍ程度となるようにアルミニウム膜（又はアルミニウム合金膜）２４をスパッタリング法により成膜形成する。
【００５８】
続いて、図７（ａ）に示すように、例えば、アルミニウム膜２４をフォトリソグラフィー及びそれに続くドライエッチングにより電極形状にパターニングし、ゲート電極２４を形成する。
【００５９】
続いて、図７（ｂ）に示すように、パターニングされたゲート電極２４をマスクとしてシリコン酸化膜２３をパターニングし、ゲート電極形状に倣ったゲート酸化膜２３を形成する。
【００６０】
続いて、図７（ｃ）に示すように、ゲート電極２４をマスクとして動作半導体薄膜１１のゲート電極２４の両側部位にイオンドープする。具体的には、ｎ型不純物、ここではリン（Ｐ）を加速エネルギー２０ｋｅＶ、ドーズ量４×１０１５／ｃｍ２の条件でイオンドープし、ソース／ドレイン領域を形成する。
【００６１】
続いて、図８（ａ）に示すように、ソース／ドレイン領域のリンを活性化するためにエキシマレーザ照射を行った後、図８（ｂ）に示すように、全面を覆うように膜厚３００ｎｍ程度にＳｉＮを堆積し、層間絶縁膜２５を形成する。
【００６２】
続いて、図９（ａ）に示すように、ゲート電極２４上、動作半導体薄膜１１のソース／ドレイン領域上をそれぞれ露出させるコンタクトホール２６を層間絶縁膜２５に開口形成する。
【００６３】
続いて、図９（ｂ）に示すように、各コンタクトホール２６を埋め込むようにアルミニウム等の金属膜２７を形成した後、図９（ｃ）に示すように、金属膜２７をパターニングし、それぞれコンタクトホール２６を通じてゲート電極２４、動作半導体薄膜１１のソース／ドレイン領域と導通する配線２７を形成する。
【００６４】
しかる後、全面を覆う保護膜の形成等を経て、上記のような動作半導体膜１１及び１１´の膜厚の異なるｎチャネルＴＦＴを完成させる。
【００６５】
図１０−図１３に、本発明の実施形態に係るｎチャネルＴＦＴの動作半導体膜の膜厚とＴＦＴ特性との関係を示す。
【００６６】
図１０は、前記本発明の実施形態に係るｎチャネルＴＦＴのＩｄ−Ｖｇ特性を示すグラフであり、ドレイン電圧Ｖｄ（Ｖ）を１Ｖにした状態でゲート電圧Ｖｇ（Ｖ）を変化させた場合のドレイン電流Ｉｄ（Ａ）を示している。図示中、縦軸はドレイン電流Ｉｄ（Ａ）、横軸はゲート電圧Ｖｇ（Ｖ）であり、実線で示すそれは該ＣＷレーザビームを２回照射して結晶化された動作半導体膜１１´（膜厚：約５０ｎｍ，図示せぬ）を有するＴＦＴの、点線で示す特性はＣＷレーザビームを１回照射して結晶化された動作半導体膜１１（膜厚：約１００ｎｍ，図６（ａ）参照）を有するＴＦＴのものである。
【００６７】
図１１は、前記本発明の実施形態に係るｎチャネルＴＦＴのＳ−Ｖａｌｕｅ特性を示すグラフであり、前記リボン幅内６箇所（図２及び図４の円形図内１〜６の実線で示されたもの）のＴＦＴの位置での、（オン電流を一定として）ドレイン電流Ｉｄ（Ａ）を１０倍増加させるためのゲート電圧Ｖｇ（Ｖ）の増加分を示している。図示中、縦軸はＴＦＴのＩｄ−Ｖｇ特性の傾きの逆数（Ｖ／ｄｅｃ）、横軸は前記リボン幅内にある実線で示した１〜６のＴＦＴの位置であり、▲印で示す特性はＣＷレーザビームを１回照射して結晶化された動作半導体膜１１（図６（ａ）参照）を有するＴＦＴの、●印で示すそれは該ＣＷレーザビームを２回照射して結晶化された動作半導体膜１１´（図示せぬ）を有するＴＦＴのものである（以下、図１２及び図１３中の●印、▲印についても同様とする。）。
【００６８】
図１２は、前記本発明の実施形態に係るｎチャネルＴＦＴの移動度（Ｍｏｂｉｌｉｔｙ）を示すグラフであり、前記リボン幅内６箇所（図２及び図４の円形図内１〜６の実線で示されたもの）のＴＦＴの位置におけるＴＦＴの移動度（Ｍｏｂｉｌｉｔｙ）を示している。図示中、縦軸はＴＦＴの移動度（Ｍｏｂｉｌｉｔｙ）（ｃｍ２／Ｖｓ）、横軸は前記リボン幅内にある実線で示した１〜６のＴＦＴの位置である。
【００６９】
図１３は、前記本発明の実施形態に係るｎチャネルＴＦＴのＶｔｈ特性を示すグラフであり、前記リボン幅内に６箇所（図２及び図４の円形図内１〜６の実線で示されたもの）のＴＦＴの位置での、ＴＦＴをオンするためのゲート電圧値（Ｖｔｈ）を示している。図示中、縦軸はＴＦＴのＶｔｈ（Ｖ）、横軸は前記リボン幅内にある実線で示した１〜６のＴＦＴの位置である。
【００７０】
この結果より、ＣＷレーザビームを１回照射して結晶化された動作半導体膜１１を有するｎチャネルＴＦＴと、該ＣＷレーザビームを２回照射して結晶化された動作半導体膜１１´を有するｎチャネルＴＦＴとでは、そのトランジスタ特性、すなわちＴＦＴの移動度はほぼ３５０ｃｍ２／Ｖｓ程度の高いレベルで同等であり、該ＣＷレーザビームを２回照射して結晶化された動作半導体膜１１´を有するｎチャネルＴＦＴの方が該各動作半導体膜の膜厚が薄くなりその結果、オフ／オンの比、すなわち、オン電流（＝一定）とオフ電流の差は小さくなり、よって、ゲート電圧Ｖｇが負におけるドレイン電流Ｉｄ、すなわち、オフ電流は低減されていることがわかる。
【００７１】
本実施形態によれば、上記のようなＳＯＰの液晶表示装置等への適用に際して、画素スイッチング用及びドライバー高速駆動用にそれぞれに最適のＴＦＴとして、ＴＦＴのトランジスタ特性、すなわち、ＴＦＴの移動度を約３５０ｃｍ２／Ｖｓ程度の高レベルで均質化し、該各ＴＦＴに最適の動作半導体膜となるｐ−Ｓｉ膜の膜厚を制御（具体的には、該ドライバー高速駆動用ＴＦＴでは、前記ＣＷレーザビームを１回照射して結晶化した膜厚を有する動作半導体膜１１´を、該画素スイッチング用ＴＦＴのでは、該ＣＷレーザビームを２回照射して結晶化した薄い膜厚を有する動作半導体膜１１´を適用）して、当該各ＴＦＴを実現することが可能となる。これにより、当該ＴＦＴを多数備えてなる高性能なＳＯＰの液晶表示装置等が実現可能となる。
【００７２】
【発明の効果】
本発明によれば、ＴＦＴのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のＴＦＴを備えることができ、特に該画素スイッチング用ＴＦＴのオン電流（リーク電流）を低減することが可能となる。
【００７３】
更に本発明によれば、ＳＯＰの液晶表示装置等への適用に際して、ＴＦＴのトランジスタ特性を高レベルにし、該ＴＦＴの動作特性を高いレベルにできる連続的にエネルギーを出力するエネルギービームをドライバー領域及び画素領域に適用し、ドライバー領域と画素領域とで当該エネルギービームの照射回数を異ならせ、且つ、線状のエネルギービーム適用する等して、該ドライバー領域及び該画素領域をそれぞれ構成するＴＦＴの動作半導体薄膜の膜厚に差異を設けて、極めて効率的に各場所の精度要求に見合った所望のＳＯＰの液晶表示装置等を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＳＯＰの液晶表示装置の構成を模式的に示した図である。
【図２】半導体薄膜リボン１０４にＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ１回目の照射走査する様子を示す図である。
【図３】走査ドライバー領域１０２及びゲートドライバー領域１０３にＴＦＴアイランドが形成された様子を示す図である。
【図４】画素領域１０１に形成された半導体薄膜リボン１０４にＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ２回目の照射走査する様子を示す図である。
【図５】画素領域１０１にＴＦＴアイランドが形成された様子を示す図である。
【図６】本発明の実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、本発明の実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、本発明の実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、本発明の実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図１０】本発明の実施形態に係るｎチャネルＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。
【図１１】本発明の実施形態に係るｎチャネルＴＦＴのＳ−Ｖａｌｕｅ特性を示すグラフである。
【図１２】本発明の実施形態に係るｎチャネルＴＦＴの移動度（Ｍｏｂｉｌｉｔｙ）を示すグラフである。
【図１３】本発明の実施形態に係るｎチャネルＴＦＴのＶｔｈ特性を示すグラフである。
【図１４】従来の実施形態に係るＳＯＰの液晶表示装置の構成を模式的に示した図である。
【図１５】半導体薄膜リボン１０４に前記線状レーザビームを照射走査する様子を示す図である。
【図１６】図１５の半導体薄膜リボン１０４にＴＦＴアイランドが形成された様子を示す図である。
【符号の説明】
１ 基板
３ ＣＷレーザビーム
１１、１１´ 動作半導体膜（ｐ−Ｓｉ膜）
１０１ 画素領域
１０２ 走査ドライバー領域
１０３ ゲートドライバー領域
１０４ 半導体薄膜リボン（ａ−Ｓｉ膜）
１０５ チャネル領域
１０６ ソース／ドレイン
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、無アルカリガラス等の非晶質基板上に、各々複数の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ。以下ＴＦＴと示す。）を有してなる画素領域及びドライバー領域が設けられてなる半導体装置、いわゆるドライバー画素一体型（システム・オン・パネル／Ｓｙｓｔｅｍ Ｏｎ Ｐａｎｅｌ：ＳＯＰ。以下ＳＯＰと示す。）に適用して好適である。
【０００２】
【従来の技術】
前記ＴＦＴは、極めて薄く微細な動作半導体膜に形成されるものであるため、近時の大面積化の要請を考慮して大画面の液晶パネル等への搭載が検討されており、特に、ＳＯＰ等への適用が期待されている。
【０００３】
ＳＯＰでは、無アルカリガラス等の非晶質基板上に複数の多結晶半導体ＴＦＴ（特に多結晶シリコン（以下ｐ−Ｓｉと示す。）ＴＦＴ）を形成する。この場合、半導体膜としてアモルファスシリコン（以下ａ−Ｓｉと示す。）膜を成膜した後、紫外波長・短パルスのエキシマレーザを照射することで、ガラス基板に影響を与えずａ−Ｓｉ膜のみを溶融結晶化させて動作半導体膜として機能するｐ−Ｓｉ膜を得る方法が主流である。
【０００４】
以下、従来例の具体的な形態について図面を参照しながら説明する。
【０００５】
図１４及び図１５に上記パルス発振エキシマレーザビームを線状に加工し、例えばａ−Ｓｉ膜に対し、該線状レーザビームを走査させながら照射した場合の様子を示す。
【０００６】
図１４は、従来の実施形態に係るＳＯＰの液晶表示装置の構成を模式的に示した図であり、図示中、基板は１、画素領域は１０１、データドライバー領域１０２、走査ドライバー領域はは１０３、線状（リボン状）にパターニングされた半導体薄膜（ａ−Ｓｉ膜）（以下、半導体薄膜リボンと称する。）は１０４である。前記線状レーザビーム照射は例えば、図１４に示すように、画素領域１０１、データドライバー領域１０２、及び走査ドライバー領域１０３の半導体薄膜リボン１０４に対して矢印の方向へ走査する。
【０００７】
図１５は前記半導体薄膜リボン１０４に前記線状レーザビームを照射走査する様子を示す図であり、該半導体薄膜リボン１０４の幅は７０μｍ、該各半導体薄膜リボン１０４領域間の隙間は８０μｍである。
【０００８】
図１６は図１５の半導体薄膜リボン１０４にＴＦＴアイランドが形成された様子を示す図であり、図示中、半導体薄膜リボン１０４内のチャネル領域は１０５、それを挟みソース／ドレイン１０６、それら領域を有するＴＦＴのアイランド領域は１０７である。
【０００９】
図１６に示すように、画素領域１０１、データドライバー領域１０２、及び走査ドライバー領域１０３に形成されたａ−Ｓｉ膜を半導体薄膜リボン１０４にパターニングし、該パターニング後のａ−Ｓｉ膜１０４の表面又は基板１の裏面に対し、前記線状レーザビームを矢印の方向へ照射走査する。使用する前記レーザビームの幅寸法は１００μｍであるため、１５０μｍずつ走査位置をずらしながら、前記基板１の全域の半導体薄膜リボン１０４を照射する。この後、リボン状の半導体薄膜１０４をパターニング及びエッチングして、該半導体薄膜リボン１０４内にチャネル領域１０５を挟みソース／ドレイン１０６となる領域を有するＴＦＴのアイランド領域１０７を形成する。このとき、前記半導体薄膜リボン１０４表面の１箇所からみれば前記レーザビームは１回の照射走査である。
【００１０】
アイランド領域１０７の周辺部の半導体薄膜リボン１０４には、周囲への熱拡散により冷却速度が速いために微結晶である動作半導体膜（ｐ−Ｓｉ膜）が形成されるが、内部では冷却速度を十分に遅くでき、数μｍ幅、数十μｍの長さの結晶粒が形成される。これにより、チャネル部の結晶粒径を大きくできる。
【００１１】
【発明が解決しようとする課題】
ＳＯＰの大面積化に対応した高出力且つ線状のビームを出射するエキシマレーザが開発され、レーザ結晶化によって得られるｐ−Ｓｉ膜は、結晶粒径が大きく、大面積に均一に形成することが可能となってきた。
【００１２】
このように、例えば、前記ＳＯＰの液晶表示装置において、前記パルス発振エキシマレーザを用いた結晶化によって得られるｐ−Ｓｉ膜を用いてＴＦＴを作製した場合、前記画素領域及び前記各ドライバー領域を構成するＴＦＴの前記チャネル領域には、結晶粒径が大きく、該チャネル内に存在する粒界が少ないために移動度が大きい高いレベルのトランジスタ特性を有するＴＦＴが製造可能となってきた。この技術により得られるＴＦＴの移動度は約１５０ｃｍ２／Ｖｓ程度である。
【００１３】
上述したように、前記パルス発振エキシマレーザを画素領域及びドライバー領域に形成されたａ−Ｓｉ膜に１回の照射走査を施することにより、該全領域に均等に高移動度のＴＦＴを形成することはできるようになってきたが、前記画素領域において、各画素をスイッチングするためのＴＦＴでは、この方法によって得られた動作半導体膜となるｐ−Ｓｉ膜の膜厚が厚いために、オフ電流（リーク電流）が大きくなってしまうという問題が生じていた。
【００１４】
そこで、本発明は、前記課題に鑑みてなされたものであり、ＳＯＰの液晶表示装置等への適用に際して、ＴＦＴのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のＴＦＴを備えてなる半導体装置及びその製造方法を提供することを目的とする。
【００１５】
更に本発明は、ＴＦＴのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のＴＦＴを実現するに際して、ＣＷレーザエネルギービームの照射回数を画素領域及びドライバー領域で異ならせて、それぞれに最適の動作半導体膜となるｐ−Ｓｉ膜の膜厚を制御して、前記ＴＦＴを実現することを可能とする半導体装置及びその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は前記課題を解決するため、以下に示す諸態様を備える。
【００１７】
本発明の態様は、基板上に、各々複数のＴＦＴを有する画素領域及びドライバー領域が設けられてなる半導体装置の製造方法であって、画素領域及びドライバー領域に形成された半導体薄膜に時間に対して連続的にエネルギーを出力するエネルギービームを照射し、該各半導体薄膜を結晶化し、該各ＴＦＴの動作半導体薄膜とする際、該エネルギービームの該画素領域に形成された半導体薄膜への照射回数を該ドライバー領域に形成された半導体薄膜への該照射回数よりも多くすることを特徴とする。
【００１８】
この場合、前記画素領域を構成する該各ＴＦＴの動作半導体薄膜の膜厚は、前記ドライバー領域を構成する該各ＴＦＴの動作半導体薄膜の膜厚よりも薄くなる。
【００１９】
このように、画素領域を構成する前記各ＴＦＴの動作半導体薄膜の膜厚を薄くすることにより、リーク電流（オフ電流）を低減することができる。
【００２０】
この場合、前記エネルギービームの具体例としては、ＣＷレーザ光、更には半導体励起の固体レーザ光（ＤＰＳＳレーザ光）が好ましい。
【００２１】
このように、ＣＷレーザ等のような時間に対して連続的に出力するエネルギービームにより半導体薄膜を結晶化することにより、結晶粒径を大粒径に、具体的にはエネルギービームの走査方向に沿って半導体薄膜の結晶状態が結晶粒が長い流線形状のフローパターンに形成される。この場合の結晶粒径は、例えば、現在使用されているエキシマレーザ光により結晶化された場合の１０〜１００倍の大きさとなる。
【００２２】
出力の大きい、ＣＷレーザ等のレーザビームを、被照射面において、数ｃｍ角の四角いスポットや、長さ１０ｃｍ以上の線状となるように光学系にて加工し、レーザビームを走査させて（レーザビームの照射位置を被照射面に対し相対的に移動させて）、レーザアニールを行う方法が、量産性が良く、工業的に優れているため、好ましい。
【００２３】
特に、線状レーザビームを用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状レーザの線方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことができるため、高い量産性が得られる。線方向に直角な方向に走査するのは、それが最も効率のよい走査方向であるからである。
【００２４】
前記態様において、前記各半導体薄膜を前記基板上に線状又は島状にパターニングすることが好適である。
【００２５】
ＣＷレーザによる結晶化技術は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）の分野において古くから研究が成されてきたが、ガラス基板では熱的に耐えないものと考えられていた。確かに、半導体薄膜としてａ−Ｓｉ膜が全面に成膜されている状態でレーザ照射すると、ａ−Ｓｉ膜の温度上昇と共にガラス基板の温度も上昇し、クラック等のダメージが観察される。本発明では、半導体薄膜を予め線状又は島状にパターニングしておくことにより、ガラス基板の温度は上がらず、クラックの発生や不純物の膜中への拡散等の発生が防止される。これにより、ガラス等の基板にＴＦＴの動作半導体薄膜を形成する際にも、ＣＷレーザに代表される時間に対して連続的にエネルギーを出力するエネルギービームを不都合なく用いることが可能となる。
【００２６】
前記態様において、前記画素領域と前記ドライバー領域とにおいて、時間に対して連続的に且つ線状にエネルギーを出力する前記エネルギービームの照射回数を異なるようにして（具体的には、前記ドライバー領域に形成された半導体薄膜に１回、前記画素領域に形成された半導体薄膜に少なくとも２回以上）、前記画素領域及び前記ドライバー領域に形成された半導体薄膜に照射することにより結晶化し、該各それぞれの動作半導体薄膜とすること等が好ましい。
【００２７】
画素領域とドライバー領域に設けられるＴＦＴでは、要求精度が異なり、その作製の際に最適化が必要となる。従って、確実に大粒径の結晶粒を有する動作半導体薄膜の形成が可能であり、各ＴＦＴの動作特性を高いレベルにでき、時間に対して連続的にエネルギーを出力するエネルギービームを画素領域及びドライバー領域に適用し、該画素領域と該ドライバー領域とで当該エネルギービームの照射回数を異ならせ、線状のエネルギービームを適用する等、該画素領域及び該ドライバー領域をそれぞれ構成するＴＦＴの動作半導体薄膜の膜厚に差異を設ける。これにより、極めて効率的に各場所の精度要求に見合った所望のＳＯＰを実現することが可能となる。
【００２８】
【発明の実施の形態】
以下、本発明を適用した具体的な諸実施形態について図面を参照しながら詳細に説明する。
【００２９】
─時間に対して連続的に出力するエネルギービームによる結晶化─
先ず、本実施形態の主要構成、即ち、時間に対して連続的にエネルギーを出力するエネルギービームをＣＷレーザとし、ここではＣＷレーザを利用した半導体薄膜の結晶化について開示する。
【００３０】
時間に対して連続したエネルギービームを半導体薄膜、例えばａ−Ｓｉ膜に対して照射走査することにより、大粒径のポリシリコン結晶を形成することが可能である。このときの結晶粒径は数μｍ程度となり、非常に大きな結晶を形成できる。この結晶粒径は例えば、現在使用されているエキシマレーザの１０〜１００倍の大きさになる。従って、高速動作を必要とされるドライバー部分のＴＦＴには非常に有利である。
【００３１】
図１−図５にＣＷレーザを利用した半導体薄膜の結晶化の様子を示す。
【００３２】
図１はＳＯＰの液晶表示装置の構成を模式的に示した図であり、その構成は図１４のものと同一のものであって、既に説明しているので、ここではその説明を省略し、同一の符号で示す（図１４参照）。前記ＣＷレーザ照射は例えば、図１に示すように、画素領域１０１、データドライバー１０２、及び走査ドライバー領域１０３の半導体薄膜リボン１０４に対して矢印の方向へ走査する。
【００３３】
図２は、半導体薄膜リボン１０４にＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ１回目の照射走査する様子を示す図であり、図１５のものと同一のものは同一の符号で示している。図２のように半導体薄膜リボン１０４の幅は７０μｍ、該各半導体薄膜リボン１０４領域間の隙間は８０μｍである。図２中の円形図は、前記該リボン１０４幅内に形成された複数個のＴＦＴの模式図である。
【００３４】
図３はデータドライバー領域１０２及び走査ドライバー領域１０３にＴＦＴアイランドが形成された様子を示す図であり、図１６のものと同一のものは同一の符号で示している。図示中、半導体薄膜リボン１０４内のチャネル領域は１０５、それを挟みソース／ドレイン１０６、それら領域を有するＴＦＴのアイランド領域は１０７である。
【００３５】
図４は、画素領域１０１に形成された半導体薄膜リボン１０４にＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ２回目の照射走査する様子を示す図であり、図２のものと同一のものは同一の符号で示している。図４中の円形図は、前記該リボン１０４幅内に形成された複数個のＴＦＴの模式図である。
【００３６】
図５は画素領域１０１にＴＦＴアイランドが形成された様子を示す図であり、図示中、半導体薄膜リボン１０４内のチャネル領域は１０５、それを挟みソース／ドレイン１０６、それら領域を有するＴＦＴのアイランド領域は１０７である。
【００３７】
図１−図３に示すように、バッファーＳｉＯ２を形成したガラス基板１上でａ−Ｓｉ膜２（膜厚：１００ｎｍ）を線状（リボン状）にパターニングし、ａ−Ｓｉ膜２の表面又はガラス基板１の裏面に対し、ＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ１回目の照射走査する。図２に示すように、使用する前記レーザビームの幅寸法は１００μｍであるため、１５０μｍずつ走査位置をずらしながら、該基板１全域の半導体薄膜リボン１０４を照射する。
【００３８】
この後、図３に示すように、データドライバー領域１０２及び走査ドライバー領域１０３のリボン状の半導体薄膜１０４のみパターニング及びエッチングして、各半導体薄膜１０４内にチャネル領域４を挟みソース／ドレイン５となる領域を有するＴＦＴのアイランド領域６を形成する。これにより、該データドライバー領域１０２及び走査ドライバー領域１０３の半導体薄膜リボン１０４は結晶化され、該各ＴＦＴ膜の動作半導体薄膜（膜厚：約１００ｎｍ程度）が形成される。
【００３９】
次に、図４に示すように、画素領域１０１のリボン状の半導体薄膜１０４の表面又はガラス基板１の裏面のみに対し、ＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ２回目の照射走査する。図４に示すように、使用する前記レーザビームの幅寸法は１００μｍであり、上記した１回目のレーザの１走査領域の位置から３０μｍずらして２回目の走査を開始し、１５０μｍずつ走査位置をずらしながら画素領域１０１全域の半導体薄膜リボン１０４のみを照射走査する。
【００４０】
この後、図５に示すように、画素領域１０１のリボン状の半導体薄膜１０４のみパターニング及びエッチングして、該各半導体薄膜１０４内にチャネル領域４を挟みソース／ドレイン５となる領域を有するＴＦＴのアイランド領域６を形成する。これにより、該画素１０１の半導体薄膜リボン１０４は結晶化され、該領域を構成するＴＦＴ膜の動作半導体薄膜（膜厚：約５０ｎｍ程度）が形成される。
【００４１】
前記各アイランド領域６の周辺部には、周囲への熱拡散により冷却速度が速いために微結晶が形成されるが、内部ではＣＷレーザ３の照射条件（エネルギー及び走査速度）を適切に選ぶことにより冷却速度を十分に遅くでき、数μｍ幅、数十μｍの長さの結晶粒が形成される。これにより、チャネル部の結晶粒径を大きくできる。
【００４２】
このように、前記画素領域と前記各ドライバー領域とで当該ＣＷレーザビームの照射回数を異ならせ、線状のエネルギービームを適用する等、該画素領域及び該各ドライバー領域をそれぞれ構成するＴＦＴの動作半導体薄膜の膜厚に差異を設けることができる。
【００４３】
なお、時間に対して連続したエネルギービームによる結晶化技術は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）の分野において古くから研究が成されてきたが、ガラス基板では熱的に耐えられないと考えられていた。確かに、ａ−Ｓｉ膜が全面に成膜されている状態でレーザ照射すると、ａ−Ｓｉ膜の温度上昇と共にガラス基板の温度も上昇し、クラック等のダメージが観察されるが、ａ−Ｓｉ膜を予め線状（又は島状）に加工しておくことにより、ガラス基板の温度は上がらず、クラックの発生や不純物の膜中への拡散等が発生しない。
【００４４】
以下、ＣＷレーザを利用した結晶化の具体例を示す。
【００４５】
当該ＣＷレーザの波長は５３２ｎｍである。なお、波長は半導体薄膜が結晶化できる波長を利用すればよい。出力１００Ｗであり、基板としては非晶質基板であるＮＡ３５ガラスを利用する。非晶質基板の材質はこれに限定したものではなく、他の無アルカリガラス、石英ガラス、シリコン単結晶、セラミックス、プラスチック等でも良い。
【００４６】
ガラス基板と半導体薄膜との間に、ＳｉＯ２バッファ層を膜厚４００ｎｍ程度に形成している。なお、バッファー層はこれに限定したものではなく、ＳｉＯ２膜とＳｉＮ膜の積層構造でも良い。半導体薄膜はプラズマＣＶＤで形成したシリコン薄膜である。エネルギー照射前に４５０℃、２時間の熱処理により水素出しの熱処理を行っている。ここで、水素出しは熱処理に限定したものではない。本例では、ガラスを透過して裏面から照射しているが、これに限定したものではなく半導体薄膜側から照射しても良い。
【００４７】
エネルギービームはサイズが１５０μｍ×２０μｍの長尺線状ビーム（又は楕円ビーム）に成型されている。ここで、エネルギービームのサイズ及び形状はこれに限定されたものではなく、結晶化に必要な最適な大きさに調整すればよい。例えば、ビーム形状としては、長方形ビーム（又は楕円ビーム）、線状ビーム（又は楕円ビーム）等が好適である。なお、長尺線状ビーム（又は楕円ビーム）、長方形ビーム（又は楕円ビーム）、線状ビーム（又は楕円ビーム）は、ビーム内で均一のエネルギー強度を有することが好ましいが、必ずしも均一である必要はなく、ビームの中心位置が最高強度を持つエネルギープロファイルでも良い。
【００４８】
本例では、ＴＦＴが形成されるシリコン領域は図２及び図３のようにリボン状にａ−Ｓｉ膜１０４がパターニングされており、隣接するリボン状のａ−Ｓｉ膜１０４間は所定距離に分離され、ａ−Ｓｉ膜１０４の存在しない領域が存在する。このようにａ−Ｓｉ膜２の配置を構成することにより、ＮＡ３５ガラス基板１に対する熱損傷を大幅に低減することが可能となる。なお、ａ−Ｓｉ膜はリボン状（線状）に限定されたものではなく、島形状としても良い。
【００４９】
本例では、ＮＡ３５ガラス基板１と半導体薄膜であるａ−Ｓｉ膜２との間には、ＰＥＣＶＤで形成した膜厚４００ｎｍ程度のＳｉＯ２膜がバッファー層として存在する。なお、バッファー層はこれに限定したものではなく、ＳｉＯ２単独であれば２００ｎｍ以上、またはＳｉＯ２膜とＳｉＮ膜との積層構造を利用しても良い。
【００５０】
なお本例では、出力１００Ｗ、波長５３２ｎｍのＣＷレーザ１台を利用して結晶化したが、図１のように半導体薄膜パターンの配列が既に分かっているときには複数のビームを形成し、各エネルギービームを半導体薄膜領域に整合させて同時に照射しても良い。このとき、複数のエネルギービーム発生装置を利用しても良いし、また１台からエネルギービームを複数本に分離しても良い。
【００５１】
─ＴＦＴの作製─
以下、上述のＣＷレーザビームを用いたｎチャネルＴＦＴの作製例について説明する。図６〜図９は、このＴＦＴの製造方法を工程順に示す概略断面図である。
【００５２】
基板としては、上述と同様に、非晶質基板であるＮＡ３５のガラス基板２１を使用する。先ず、図６（ａ）に示すように、ガラス基板２１上に膜厚４００ｎｍ程度のＳｉＯ２バッファー層２２と膜厚１００ｎｍ程度の非晶質シリコン薄膜（ａ−Ｓｉ膜）を形成したパターニングＳｉ薄膜を形成し、水素出しのために４５０℃、２時間の熱処理を行う。なお、水素出しは熱処理に限定したものではない。
【００５３】
続いて、上述の時間に対して連続的に出力するエネルギービームを用いて前記ａ−Ｓｉ膜を結晶化し、動作半導体薄膜１１を形成する。具体的には、例えば図１等のようにリボン状に半導体薄膜、ここでは前記ａ−Ｓｉ膜を形成し、ＣＷレーザを用いて、波長５３２ｎｍ、エネルギービームサイズ１５０μｍ×２０μｍの線状ビームにより該ａ−Ｓｉ膜を照射走査して結晶化する（図６（ａ）参照）。この結晶化後の動作半導体薄膜１１の膜厚は約１００ｎｍ程度である。
【００５４】
続いて、前記エネルギービームを用いて、図６（ａ）の動作半導体薄膜１１に２回目の照射走査して結晶化し、前記動作半導体薄膜１１の膜厚よりも薄い膜厚の動作半導体薄膜１１´（図示せぬ）を形成する。この動作半導体薄膜１１´の膜厚は約５０ｎｍ程度である。以下、前記動作半導体薄膜１１を用いたＴＦＴの作成についてのみ示すが、前記動作半導体薄膜１１´を用いた場合も同様である。
【００５５】
続いて、例えば図４のように、結晶化されたリボン状の半導体薄膜（図４中の符号では１０４）にＴＦＴアイランド領域６を形成する。このとき、リボン状の半導体薄膜の中心軸上にＴＦＴのチャネル領域４が位置するように加工する。即ち、完成したＴＦＴにおいて流れる電流はレーザ光の走査方向と一致する。この場合、図２及び図４の円形図に示すように、リボン幅内に複数個（図示の例では６つ）のＴＦＴが形成されても良い。
【００５６】
続いて、図６（ｂ）に示すように、動作半導体薄膜１１上に膜厚１００ｎｍ程度にゲート酸化膜となるシリコン酸化膜２３をＰＥＣＶＤ法により形成する。このとき、他の手法、例えばＬＰＣＶＤ法又はスパッタリング法等を利用しても良い。
【００５７】
続いて、図６（ｃ）に示すように、膜厚３００ｎｍ程度となるようにアルミニウム膜（又はアルミニウム合金膜）２４をスパッタリング法により成膜形成する。
【００５８】
続いて、図７（ａ）に示すように、例えば、アルミニウム膜２４をフォトリソグラフィー及びそれに続くドライエッチングにより電極形状にパターニングし、ゲート電極２４を形成する。
【００５９】
続いて、図７（ｂ）に示すように、パターニングされたゲート電極２４をマスクとしてシリコン酸化膜２３をパターニングし、ゲート電極形状に倣ったゲート酸化膜２３を形成する。
【００６０】
続いて、図７（ｃ）に示すように、ゲート電極２４をマスクとして動作半導体薄膜１１のゲート電極２４の両側部位にイオンドープする。具体的には、ｎ型不純物、ここではリン（Ｐ）を加速エネルギー２０ｋｅＶ、ドーズ量４×１０１５／ｃｍ２の条件でイオンドープし、ソース／ドレイン領域を形成する。
【００６１】
続いて、図８（ａ）に示すように、ソース／ドレイン領域のリンを活性化するためにエキシマレーザ照射を行った後、図８（ｂ）に示すように、全面を覆うように膜厚３００ｎｍ程度にＳｉＮを堆積し、層間絶縁膜２５を形成する。
【００６２】
続いて、図９（ａ）に示すように、ゲート電極２４上、動作半導体薄膜１１のソース／ドレイン領域上をそれぞれ露出させるコンタクトホール２６を層間絶縁膜２５に開口形成する。
【００６３】
続いて、図９（ｂ）に示すように、各コンタクトホール２６を埋め込むようにアルミニウム等の金属膜２７を形成した後、図９（ｃ）に示すように、金属膜２７をパターニングし、それぞれコンタクトホール２６を通じてゲート電極２４、動作半導体薄膜１１のソース／ドレイン領域と導通する配線２７を形成する。
【００６４】
しかる後、全面を覆う保護膜の形成等を経て、上記のような動作半導体膜１１及び１１´の膜厚の異なるｎチャネルＴＦＴを完成させる。
【００６５】
図１０−図１３に、本発明の実施形態に係るｎチャネルＴＦＴの動作半導体膜の膜厚とＴＦＴ特性との関係を示す。
【００６６】
図１０は、前記本発明の実施形態に係るｎチャネルＴＦＴのＩｄ−Ｖｇ特性を示すグラフであり、ドレイン電圧Ｖｄ（Ｖ）を１Ｖにした状態でゲート電圧Ｖｇ（Ｖ）を変化させた場合のドレイン電流Ｉｄ（Ａ）を示している。図示中、縦軸はドレイン電流Ｉｄ（Ａ）、横軸はゲート電圧Ｖｇ（Ｖ）であり、実線で示すそれは該ＣＷレーザビームを２回照射して結晶化された動作半導体膜１１´（膜厚：約５０ｎｍ，図示せぬ）を有するＴＦＴの、点線で示す特性はＣＷレーザビームを１回照射して結晶化された動作半導体膜１１（膜厚：約１００ｎｍ，図６（ａ）参照）を有するＴＦＴのものである。
【００６７】
図１１は、前記本発明の実施形態に係るｎチャネルＴＦＴのＳ−Ｖａｌｕｅ特性を示すグラフであり、前記リボン幅内６箇所（図２及び図４の円形図内１〜６の実線で示されたもの）のＴＦＴの位置での、（オン電流を一定として）ドレイン電流Ｉｄ（Ａ）を１０倍増加させるためのゲート電圧Ｖｇ（Ｖ）の増加分を示している。図示中、縦軸はＴＦＴのＩｄ−Ｖｇ特性の傾きの逆数（Ｖ／ｄｅｃ）、横軸は前記リボン幅内にある実線で示した１〜６のＴＦＴの位置であり、▲印で示す特性はＣＷレーザビームを１回照射して結晶化された動作半導体膜１１（図６（ａ）参照）を有するＴＦＴの、●印で示すそれは該ＣＷレーザビームを２回照射して結晶化された動作半導体膜１１´（図示せぬ）を有するＴＦＴのものである（以下、図１２及び図１３中の●印、▲印についても同様とする。）。
【００６８】
図１２は、前記本発明の実施形態に係るｎチャネルＴＦＴの移動度（Ｍｏｂｉｌｉｔｙ）を示すグラフであり、前記リボン幅内６箇所（図２及び図４の円形図内１〜６の実線で示されたもの）のＴＦＴの位置におけるＴＦＴの移動度（Ｍｏｂｉｌｉｔｙ）を示している。図示中、縦軸はＴＦＴの移動度（Ｍｏｂｉｌｉｔｙ）（ｃｍ２／Ｖｓ）、横軸は前記リボン幅内にある実線で示した１〜６のＴＦＴの位置である。
【００６９】
図１３は、前記本発明の実施形態に係るｎチャネルＴＦＴのＶｔｈ特性を示すグラフであり、前記リボン幅内に６箇所（図２及び図４の円形図内１〜６の実線で示されたもの）のＴＦＴの位置での、ＴＦＴをオンするためのゲート電圧値（Ｖｔｈ）を示している。図示中、縦軸はＴＦＴのＶｔｈ（Ｖ）、横軸は前記リボン幅内にある実線で示した１〜６のＴＦＴの位置である。
【００７０】
この結果より、ＣＷレーザビームを１回照射して結晶化された動作半導体膜１１を有するｎチャネルＴＦＴと、該ＣＷレーザビームを２回照射して結晶化された動作半導体膜１１´を有するｎチャネルＴＦＴとでは、そのトランジスタ特性、すなわちＴＦＴの移動度はほぼ３５０ｃｍ２／Ｖｓ程度の高いレベルで同等であり、該ＣＷレーザビームを２回照射して結晶化された動作半導体膜１１´を有するｎチャネルＴＦＴの方が該各動作半導体膜の膜厚が薄くなりその結果、オフ／オンの比、すなわち、オン電流（＝一定）とオフ電流の差は小さくなり、よって、ゲート電圧Ｖｇが負におけるドレイン電流Ｉｄ、すなわち、オフ電流は低減されていることがわかる。
【００７１】
本実施形態によれば、上記のようなＳＯＰの液晶表示装置等への適用に際して、画素スイッチング用及びドライバー高速駆動用にそれぞれに最適のＴＦＴとして、ＴＦＴのトランジスタ特性、すなわち、ＴＦＴの移動度を約３５０ｃｍ２／Ｖｓ程度の高レベルで均質化し、該各ＴＦＴに最適の動作半導体膜となるｐ−Ｓｉ膜の膜厚を制御（具体的には、該ドライバー高速駆動用ＴＦＴでは、前記ＣＷレーザビームを１回照射して結晶化した膜厚を有する動作半導体膜１１´を、該画素スイッチング用ＴＦＴのでは、該ＣＷレーザビームを２回照射して結晶化した薄い膜厚を有する動作半導体膜１１´を適用）して、当該各ＴＦＴを実現することが可能となる。これにより、当該ＴＦＴを多数備えてなる高性能なＳＯＰの液晶表示装置等が実現可能となる。
【００７２】
【発明の効果】
本発明によれば、ＴＦＴのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のＴＦＴを備えることができ、特に該画素スイッチング用ＴＦＴのオン電流（リーク電流）を低減することが可能となる。
【００７３】
更に本発明によれば、ＳＯＰの液晶表示装置等への適用に際して、ＴＦＴのトランジスタ特性を高レベルにし、該ＴＦＴの動作特性を高いレベルにできる連続的にエネルギーを出力するエネルギービームをドライバー領域及び画素領域に適用し、ドライバー領域と画素領域とで当該エネルギービームの照射回数を異ならせ、且つ、線状のエネルギービーム適用する等して、該ドライバー領域及び該画素領域をそれぞれ構成するＴＦＴの動作半導体薄膜の膜厚に差異を設けて、極めて効率的に各場所の精度要求に見合った所望のＳＯＰの液晶表示装置等を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＳＯＰの液晶表示装置の構成を模式的に示した図である。
【図２】半導体薄膜リボン１０４にＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ１回目の照射走査する様子を示す図である。
【図３】走査ドライバー領域１０２及びゲートドライバー領域１０３にＴＦＴアイランドが形成された様子を示す図である。
【図４】画素領域１０１に形成された半導体薄膜リボン１０４にＣＷレーザ３から時間に対して連続的に出力するエネルギービームを矢印の方向へ２回目の照射走査する様子を示す図である。
【図５】画素領域１０１にＴＦＴアイランドが形成された様子を示す図である。
【図６】本発明の実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、本発明の実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、本発明の実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、本発明の実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図１０】本発明の実施形態に係るｎチャネルＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。
【図１１】本発明の実施形態に係るｎチャネルＴＦＴのＳ−Ｖａｌｕｅ特性を示すグラフである。
【図１２】本発明の実施形態に係るｎチャネルＴＦＴの移動度（Ｍｏｂｉｌｉｔｙ）を示すグラフである。
【図１３】本発明の実施形態に係るｎチャネルＴＦＴのＶｔｈ特性を示すグラフである。
【図１４】従来の実施形態に係るＳＯＰの液晶表示装置の構成を模式的に示した図である。
【図１５】半導体薄膜リボン１０４に前記線状レーザビームを照射走査する様子を示す図である。
【図１６】図１５の半導体薄膜リボン１０４にＴＦＴアイランドが形成された様子を示す図である。
【符号の説明】
１ 基板
３ ＣＷレーザビーム
１１、１１´ 動作半導体膜（ｐ−Ｓｉ膜）
１０１ 画素領域
１０２ 走査ドライバー領域
１０３ ゲートドライバー領域
１０４ 半導体薄膜リボン（ａ−Ｓｉ膜）
１０５ チャネル領域
１０６ ソース／ドレイン
Claims (5)
- 基板上に、各々複数の薄膜トランジスタを有する画素領域及びドライバー領域が設けられてなる半導体装置の製造方法であって、
画素領域及びドライバー領域に形成された半導体薄膜に時間に対して連続的にエネルギーを出力するエネルギービームを照射し、該各半導体薄膜を結晶化し、該各薄膜トランジスタの動作半導体薄膜とする際、
該エネルギービームの該画素領域に形成された半導体薄膜への照射回数を該ドライバー領域に形成された半導体薄膜への該照射回数よりも多くすること特徴とする半導体装置の製造方法。 - 前記ドライバー領域に形成された半導体薄膜を結晶化した後、前記画素領域に形成された半導体薄膜を結晶化することを特徴とする請求項１に記載の半導体装置の製造方法。
- 時間に対する連続的にエネルギーを出力する前記エネルギービームがＣＷレーザ光であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
- 前記ＣＷレーザ光のビーム形状は丸ビーム、長尺線状ビーム、楕円ビーム、長方形ビーム、及び線状ビームのいずれかであることを特徴とする請求項３に記載の半導体装置の製造方法。
- 基板上に、各々複数の薄膜トランジスタを有する画素領域及びドライバー領域が設けられてなる半導体装置であって、
該画素領域を構成する該各薄膜トランジスタの動作半導体薄膜の膜厚が、該ドライバー領域を構成する該各薄膜トランジスタの動作半導体薄膜の膜厚より薄いことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002244112A JP4035019B2 (ja) | 2002-08-23 | 2002-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002244112A JP4035019B2 (ja) | 2002-08-23 | 2002-08-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004087620A true JP2004087620A (ja) | 2004-03-18 |
| JP4035019B2 JP4035019B2 (ja) | 2008-01-16 |
Family
ID=32052698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002244112A Expired - Fee Related JP4035019B2 (ja) | 2002-08-23 | 2002-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4035019B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343092A (ja) * | 2003-04-21 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | ビーム照射装置、ビーム照射方法、及び薄膜トランジスタの作製方法 |
| JP2009258638A (ja) * | 2008-03-25 | 2009-11-05 | Sony Corp | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
| US7915099B2 (en) | 2003-04-21 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Beam irradiation apparatus, beam irradiation method, and method for manufacturing semiconductor device |
| JP5411292B2 (ja) * | 2010-07-16 | 2014-02-12 | パナソニック株式会社 | 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 |
-
2002
- 2002-08-23 JP JP2002244112A patent/JP4035019B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343092A (ja) * | 2003-04-21 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | ビーム照射装置、ビーム照射方法、及び薄膜トランジスタの作製方法 |
| JP4503343B2 (ja) * | 2003-04-21 | 2010-07-14 | 株式会社半導体エネルギー研究所 | ビーム照射装置、ビーム照射方法、及び薄膜トランジスタの作製方法 |
| US7915099B2 (en) | 2003-04-21 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Beam irradiation apparatus, beam irradiation method, and method for manufacturing semiconductor device |
| JP2009258638A (ja) * | 2008-03-25 | 2009-11-05 | Sony Corp | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
| JP4538767B2 (ja) * | 2008-03-25 | 2010-09-08 | ソニー株式会社 | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
| US8034672B2 (en) | 2008-03-25 | 2011-10-11 | Sony Corporation | Method of producing display device, display device, method of producing thin-film transistor substrate, and thin-film transistor substrate |
| JP5411292B2 (ja) * | 2010-07-16 | 2014-02-12 | パナソニック株式会社 | 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 |
| US8716113B2 (en) | 2010-07-16 | 2014-05-06 | Panasonic Corporation | Crystalline semiconductor film manufacturing method and crystalline semiconductor film manufacturing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4035019B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100250851B1 (ko) | 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치 | |
| US7611932B2 (en) | Method of manufacturing a thin film transistor | |
| KR100561991B1 (ko) | 박막트랜지스터를형성하기위한방법 | |
| KR20010071526A (ko) | 박막 트랜지스터와 액정표시장치 | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| US7723167B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
| JP4169073B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
| JP4035019B2 (ja) | 半導体装置の製造方法 | |
| JP2000216088A (ja) | 半導体薄膜形成方法及びレ―ザ照射装置 | |
| TW575866B (en) | Display device with active-matrix transistor and method for manufacturing the same | |
| JP4430130B2 (ja) | 半導体装置 | |
| US7838397B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP4364318B2 (ja) | 半導体装置 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2011216665A (ja) | 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| KR100809519B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| KR100758156B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 | |
| JP3108998B2 (ja) | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 | |
| JP3921384B2 (ja) | 半導体装置の製造方法 | |
| JPH09237767A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |