DE102010011020A1 - Trägerplatte - Google Patents

Trägerplatte Download PDF

Info

Publication number
DE102010011020A1
DE102010011020A1 DE201010011020 DE102010011020A DE102010011020A1 DE 102010011020 A1 DE102010011020 A1 DE 102010011020A1 DE 201010011020 DE201010011020 DE 201010011020 DE 102010011020 A DE102010011020 A DE 102010011020A DE 102010011020 A1 DE102010011020 A1 DE 102010011020A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
wafer
support plate
carrier plate
projection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201010011020
Other languages
English (en)
Inventor
Dieter Baur
Ulrich Ender
Klaus Filser
Walther Grommes
Ahmet Karli
Hermann Kinzel
Reinhold Rath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE201010011020 priority Critical patent/DE102010011020A1/de
Publication of DE102010011020A1 publication Critical patent/DE102010011020A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Eine Trägerplatte zur Aufnahme einer Halbleiterscheibe weist eine umlaufende Erhebung auf. Die Erhebung ist derart an der Trägerplatte angeordnet, dass sie während der Aufnahme der Halbleiterscheibe auf einem Randbereich der Halbleiterscheibe liegt.

Description

  • Ausführungsbeispiele der Erfindung beziehen sich auf Trägerplatten zur Aufnahme einer Halbleiterscheibe.
  • Im zunehmenden Maße werden Halbleiterbauelemente unter Verwendung eines sehr dünnen Halbleitergrundmaterials hergestellt. Solche Halbleiterbauelemente finden Verwendung in Chipkarten, Solarzellen, integrierten Schaltungen und Einzelhalbleiterbauelementen wie z. B. Leistungstransistoren und Dioden.
  • Herkömmlicherweise werden dünne Halbleiterscheiben hergestellt, in dem eine konventionelle Halbleiterscheibe, auch Wafer genannt, auf eine Trägerplatte aufgeklebt wird und dann die freie Oberfläche der Halbleiterscheibe mechanisch und/oder chemisch so lange bearbeitet wird, bis die gewünschte Zieldicke eingestellt ist. Zur Verklebung des Wafers mit der Trägerplatte wird beispielsweise eine Klebefolie verwendet, wobei aber vorhandene Topologien auf der zu verklebenden Oberfläche der Halbleiterscheibe nicht ausreichend kompensiert werden können.
  • Ausführungsformen der Erfindung behandeln im Folgenden Trägerplatten, die Topologien an einer Oberfläche einer Halbleiterscheibe kompensieren können.
  • Die Erfindung wird charakterisiert durch den unabhängigen Anspruch 1. Weiterbildungen der Erfindung finden sich in den abhängigen Ansprüchen.
  • Ausführungsformen der Erfindung beziehen sich im Folgenden auf eine Trägerplatte zur Aufnahme einer Halbleiterscheibe, wobei die Trägerplatte eine umlaufende Erhebung aufweist und wobei die Erhebung derart an der Trägerplatte angeordnet ist, dass sie während der Aufnahme der Halbleiterscheibe auf einem Randbereich der Halbleiterscheibe liegt.
  • Durch die Erhebung werden Topologieunterschiede an der Oberfläche der Halbleiterscheibe kompensiert. Die Erhebung stützt den Trägerwafer auf der Halbleiterscheibe ab. Diese Abstützung erfolgt im Randbereich der Halbleiterscheibe, da in dem Randbereich keine Topologien vorhanden sind. Viele Prozessmaschinen sind nämlich so konzipiert, dass eine Prozessierung der Halbleiterscheibe nicht bis zum Scheibenrand durchgeführt werden darf oder kann.
  • Eine weitere Ausführungsform der Trägerplatte sieht vor, dass die Erhebung eine Höhe HE über eine Hauptoberfläche der Trägerplatte aufweist, wobei die Höhe HE im Bereich von beispielsweise 10 μm bis 100 μm liegt. Diese Höhe HE ist geeignet, die Topologien, die beispielsweise eine ähnliche Höhe aufweisen zu kompensieren.
  • Vorteilhafterweise entspricht die Höhe HE einer Topologiehöhe HT an der Halbleiterscheibe, weil somit die Topologien mit der Erhebung exakt kompensiert werden können.
  • Eine alternative Ausführungsform ist es, wenn die Höhe HE geringer ist als die maximale Topologiehöhe HT an der Halbleiterscheibe. Dadurch kann zwischen die Trägerplatte und der Halbleiterscheibe noch eine Verbindungsschicht, wie z. B. ein Kleber oder eine Klebefolie, angebracht werden und trotzdem eine exakte Kompensation der Topologien erreicht werden.
  • Bei einem Ausführungsbeispiel der Trägerplatte ist die Trägerplatte größer als die Halbleiterscheibe. Dadurch kann die Bruchanfälligkeit der Halbleiterscheibe, z. B. beim Scheibendünnen, wesentlich verringert werden. So übertragen beispielsweise Halbleiterscheiben-Transportsysteme (Wafertransportsysteme) Kräfte auf die Randbereiche der zu transportierenden Körper. Ist die Trägerplatte gleich groß wie die Halbleiterscheibe, so greift ein Greifarm des Transportsystems sowohl die Trägerplatte als auch die Halbleiterscheibe, wodurch sogenannte Pinabdrücke auf der Halbleiterscheibe entstehen. Insbesondere bei Dünnungsprozessen der Halbleiterscheibe können die Pinabdrücke zu punktuellen zusätzlichen Dünnstellen in der Halbleiterscheibe führen. Dadurch erhöht sich die Bruchanfälligkeit der Halbleiterscheibe. Ist die Trägerplatte aber größer als die Halbleiterscheibe, kann der Greifarm des Wafertransportsystems nur die Trägerplatte greifen. Es entstehen keine Pinabdrücke an der Halbleiterscheibe und somit auch keine zusätzlichen Risikostellen hinsichtlich der Bruchanfälligkeit von der Halbleiterscheibe. Dieser Vorteil gilt insbesondere dann, wenn die Größe der Trägerplatte derart an die Größe der aufzunehmenden Halbleiterscheibe angepasst ist, dass die Trägerplatte über die Ränder der Halbleiterscheibe lateral hinausragt.
  • Bei einer Ausführungsform der Trägerplatte ist die Erhebung an der Trägerplatte angebracht. Dies erlaubt die separate Herstellung der Erhebung. Insbesondere können die Erhebung und die Trägerplatte aus unterschiedlichem Material bestehen. Beispielsweise besteht die Erhebung aus Polyimid.
  • Eine andere Ausführungsform der Trägerplatte ist es, wenn die Erhebung und die Trägerplatte aus einem Stück sind.
  • Kurze Beschreibung der Figuren
  • 1 zeigt in einer schematischen Querschnittsansicht eine Trägerplatte mit Erhebung.
  • 2 zeigt in einer schematischen Querschnittsansicht eine Trägerplatte mit Erhebung.
  • 3 zeigt in einer schematischen Draufsicht eine Trägerplatte mit Erhebung.
  • 4 zeigt in einer schematischen Querschnittsansicht eine Halbleiterscheibe auf einer Trägerplatte.
  • 5 zeigt in einer schematischen Querschnittsansicht einen Randbereich einer Halbleiterscheibe auf einer Trägerplatte.
  • Detaillierte Beschreibung
  • Ausführungsbeispiele der Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Figuren, näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendiger Weise maßstabsgerecht, der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.
  • In 1 ist in schematischer Weise der Querschnitt einer Trägerplatte 10 gezeigt. Die Trägerplatte 10 weist an der Hauptoberfläche 12 am lateralen Rand der Trägerplatte 10 eine umlaufende Erhebung 11 auf. Die Trägerplatte 10 ist zur Aufnahme einer Halbleiterscheibe geeignet, wobei die Erhebung 11 derart an der Trägerplatte 10 angeordnet ist, dass sie während der Aufnahme der Halbleiterscheibe auf einem lateralen Randbereich der Halbleiterscheibe liegt. Die Erhebung 11 weist eine Höhe HE über die Hauptoberfläche 12 der Trägerplatte 10 auf, wobei die Höhe HE im Bereich von beispielsweise 10 μm bis 100 μm liegt. Durch die Erhebung 11 können Topologien an der Oberfläche der Halbleiterscheibe kompensiert werden.
  • In 2 ist in einer schematischen Weise der Querschnitt einer weiteren Ausführungsform der Trägerplatte 10 gezeigt. Die Erhebung 11 ist bei dieser Ausführungsform allerdings nicht am lateralen Rand der Trägerplatte 10 angeordnet sondern liegt davon beabstandet auf der Hauptoberfläche 12. Da die Erhebung 11 derart an der Trägerplatte 10 angeordnet ist, dass sie während der Aufnahme der Halbleiterscheibe auf einem Randbereich der Halbleiterscheibe liegt, folgt daraus, dass die Trägerplatte größer als die Halbleiterscheibe ist. Der lateral über die Ränder der Halbleiterscheibe hinausragende Randbereich der Trägerplatte 10 kann somit als Klemmbereich eines Greifers von einem Transportsystem genutzt werden, ohne dass der Greifer mit der Halbleiterscheibe in Berührung kommt.
  • Für alle Ausführungsformen der Trägerplatte 10 gilt, dass die Erhebung 11 entweder separat an die Trägerplatte 10 angebracht wird oder die Erhebung 11 und die Trägerplatte 10 aus einem Stück hergestellt wird. Im Falle der separaten Anbringung der Erhebung 11 an die Trägerplatte 10 kann die Erhebung 11 aus einem zur Trägerplatte 10 unterschiedlichem Material, wie z. B. aus Polyimid hergestellt werden.
  • Bei der Herstellung der Trägerplatte 10 und der Erhebung 11 aus einem Stück erfolgt die Herstellung der Erhebung 11 z. B. durch Ausschleifen der Trägerplatte, so dass z. B. eine 10 μm bis 100 μm hohe Erhebung über der Hauptoberfläche 12 der Trägerplatte 10 stehen bleibt.
  • 3 zeigt in der Draufsicht eine Ausführungsform für eine runde Trägerplatte 10 mit umlaufender Erhebung 11, wobei die Erhebung 11 gemäß der Ausführung zu 2 vom lateralen Rand der Trägerplatte 10 beabstandet ist. Es sind aber auch andere Geometrien der Trägerplatte wie z. B. quadratische oder vieleckige Ausführungsformen vorstellbar.
  • In 4 ist eine Trägerplatte 10 mit einer daran angebrachten Halbleiterscheibe 20 in schematischer Querschnittsansicht dargestellt. In diesem Fall entspricht die Trägerplatte 10 der Ausführungsform von 2, wobei also die Erhebung 11 vom lateralen Rand der Trägerplatte 10 beabstandet ist. Die Halbleiterscheibe 20 liegt mit ihren Randbereichen 20a auf der Erhebung 11 auf. Topologien 21 an der Oberfläche der Halbleiterscheibe 20 können in der dadurch entstehenden Lücke zwischen Trägerplatte 10 und Halbleiterscheibe 20 aufgenommen werden. Die Halbleiterscheibe 20 liegt somit über die gesamte Fläche planar über der Trägerplatte 10. Das erreicht man insbesondere, wenn die Höhe HE der Erhebung 11 der Topologiehöhe HT an der Halbleiterscheibe 20 entspricht.
  • In 5 ist ein Ausführungsbeispiel einer Trägerplatte 10 mit einer daran angebrachten Halbleiterscheibe 20 gezeigt, bei dem die Höhe HT der Topologien 21 an der Oberfläche der Halbleiterscheibe 20 höher ist als die Höhe HE der Erhebung 11 an der Trägerplatte 10. Zur Befestigung der Halbleiterscheibe 20 an der Trägerplatte 10 wird hierbei eine Klebefolie 30 verwendet, wobei sich die Topologien 21 in die Klebefolie eindrücken und somit die Höhenunterschiede zwischen HT und HE ausgleichen. Die Klebefolie 30 kann dabei auch aus mehreren Einzelschichten mit unterschiedlichen Materialeigenschaften zusammengesetzt sein.

Claims (10)

  1. Trägerplatte zur Aufnahme einer Halbleiterscheibe, wobei die Trägerplatte (10) eine umlaufende Erhebung (11) aufweist und wobei die Erhebung (11) derart an der Trägerplatte (10) angeordnet ist, dass sie während der Aufnahme der Halbleiterscheibe (20) auf einem Randbereich (20a) der Halbleiterscheibe (20) liegt.
  2. Trägerplatte nach Anspruch 1, bei der die Erhebung (11) eine Höhe HE über eine Hauptoberfläche (12) der Trägerplatte (10) aufweist, wobei die Höhe HE im Bereich von 10 μm bis 100 μm liegt.
  3. Trägerplatte nach Anspruch 2, bei der die Höhe HE einer Topologiehöhe HT an der Halbleiterscheibe (20) entspricht.
  4. Trägerplatte nach Anspruch 2, bei der die Höhe HE geringer als die maximale Topologiehöhe HT an der Halbleiterscheibe (20) ist.
  5. Trägerplatte nach einem der vorhergehenden Ansprüche, bei der die Trägerplatte (10) größer ist als die Halbleiterscheibe (20).
  6. Trägerplatte nach Anspruch 5, bei der die Größe der Trägerplatte (10) derart an die Größe der aufzunehmenden Halbleiterscheibe (20) angepasst ist, dass die Trägerplatte (10) über die Ränder der Halbleiterscheibe (20) lateral hinausragt.
  7. Trägerplatte nach einem der vorhergehenden Ansprüche, bei der die Erhebung (11) an der Trägerplatte (10) angebracht ist.
  8. Trägerplatte nach Anspruch 7, bei der die Trägerplatte (10) und die Erhebung (11) aus unterschiedlichem Material besteht.
  9. Trägerplatte nach Anspruch 8, bei der die Erhebung (11) aus Polyimid besteht.
  10. Trägerplatte nach einem der vorhergehenden Ansprüche, bei der die Erhebung (11) und die Trägerplatte (10) aus einem Stück ist.
DE201010011020 2010-03-11 2010-03-11 Trägerplatte Withdrawn DE102010011020A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201010011020 DE102010011020A1 (de) 2010-03-11 2010-03-11 Trägerplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010011020 DE102010011020A1 (de) 2010-03-11 2010-03-11 Trägerplatte

Publications (1)

Publication Number Publication Date
DE102010011020A1 true DE102010011020A1 (de) 2011-09-15

Family

ID=44507833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010011020 Withdrawn DE102010011020A1 (de) 2010-03-11 2010-03-11 Trägerplatte

Country Status (1)

Country Link
DE (1) DE102010011020A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016050230A1 (de) * 2014-09-29 2016-04-07 Forschungszentrum Jülich GmbH Vorrichtung zum geregelten wärmeübergang auf und von einem bauteil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401692A (en) * 1993-06-15 1995-03-28 Texas Instruments Incorporated Method for minimizing particle generation on a wafer surface during high pressure oxidation of silicon
US5560780A (en) * 1993-04-22 1996-10-01 Applied Materials, Inc. Protective coating for dielectric material on wafer support used in integrated circuit processing apparatus and method of forming same
US7037758B2 (en) * 2002-08-22 2006-05-02 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus
DE102006032488A1 (de) * 2006-07-13 2008-01-17 Infineon Technologies Ag Vorrichtung und Verfahren zur Bearbeitung von Wafern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5560780A (en) * 1993-04-22 1996-10-01 Applied Materials, Inc. Protective coating for dielectric material on wafer support used in integrated circuit processing apparatus and method of forming same
US5401692A (en) * 1993-06-15 1995-03-28 Texas Instruments Incorporated Method for minimizing particle generation on a wafer surface during high pressure oxidation of silicon
US7037758B2 (en) * 2002-08-22 2006-05-02 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus
DE102006032488A1 (de) * 2006-07-13 2008-01-17 Infineon Technologies Ag Vorrichtung und Verfahren zur Bearbeitung von Wafern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016050230A1 (de) * 2014-09-29 2016-04-07 Forschungszentrum Jülich GmbH Vorrichtung zum geregelten wärmeübergang auf und von einem bauteil
US10247493B2 (en) 2014-09-29 2019-04-02 Forschungszentrum Juelich Gmbh Device for controlled heat transfer to and from a component

Similar Documents

Publication Publication Date Title
DE102006042026B4 (de) Vorrichtung zum Halten eines Substrats und Verfahren zur Behandlung eines Substrats
DE69817118T2 (de) Einkristalline Siliciumscheibe mit einer erhöhten mechanischen Festigkeit
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015002542A1 (de) Waferteilungsverfahren
DE102015107698A1 (de) Bond-chuck, verfahren zum bonden und werkzeug mit bond-chuck
DE102015100863B4 (de) Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE102015204698A1 (de) Verfahren zum Teilen eines Wafers
DE102013208835A1 (de) Haftbandbefestigungsverfahren
DE102020200724A1 (de) Trägerplattenentfernungsverfahren
DE102005039479B3 (de) Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
DE102014019362B4 (de) Halbleiterverarbeitungsschiffchen-design mit drucksensor
DE102012104977A1 (de) Verfahren und Einrichtung für die Montage von Halbleiterchips
DE102017100053A1 (de) Rahmenmontage nach Folienexpansion
DE102010011020A1 (de) Trägerplatte
DE102018215397B4 (de) Verfahren zum herstellen eines gestapelten waferaufbaus
DE102015113421B4 (de) Verfahren zum Herstellen von Halbleiterchips
DE102014219908B4 (de) Herstellungsverfahren für eine Fotomaske
DE102006012755B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102014227005B4 (de) Verfahren zum Aufteilen eines Wafers in Chips
EP3234992A1 (de) Verfahren und vorrichtung zum herauslösen eines mikro-chips aus einem wafer und aufbringen des mikro-chips auf ein substrat
EP1304726B1 (de) Anordnung und Verfahren zur Aufnahme und zum Bearbeiten eines dünnen Wafers
WO2018138162A1 (de) Verfahren zum selektieren von halbleiterchips
DE102018214068B4 (de) Waferbehälter

Legal Events

Date Code Title Description
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee